DE102017217612B4 - Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen - Google Patents

Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen Download PDF

Info

Publication number
DE102017217612B4
DE102017217612B4 DE102017217612.1A DE102017217612A DE102017217612B4 DE 102017217612 B4 DE102017217612 B4 DE 102017217612B4 DE 102017217612 A DE102017217612 A DE 102017217612A DE 102017217612 B4 DE102017217612 B4 DE 102017217612B4
Authority
DE
Germany
Prior art keywords
transistors
low
transistor
vertical
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017217612.1A
Other languages
English (en)
Other versions
DE102017217612A1 (de
Inventor
Eung San Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017217612A1 publication Critical patent/DE102017217612A1/de
Application granted granted Critical
Publication of DE102017217612B4 publication Critical patent/DE102017217612B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

Vorrichtung, die Folgendes umfasst:ein Eingangsleiterrahmensegment (162A);ein Referenzleiterrahmensegment (162B), wobei das Referenzleiterrahmensegment (162B) von dem Eingangsleiterrahmensegment (162A) elektrisch isoliert ist;wenigstens vier Transistoren (164A, 164B, 166A, 166B), die Folgendes umfassen:wenigstens zwei High-Side-Transistoren, wobei jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment (162A) verbunden ist, undwenigstens zwei Low-Side-Transistoren, wobei jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment (162B) verbunden ist; undwenigstens zwei Schaltelemente (168A, 168B), wobei:jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren verbunden ist,jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren verbunden ist, unddie wenigstens vier Transistoren (164A, 164B, 166A, 166B) wenigstens einen diskreten Transistor beinhalten, wobei der wenigstens eine diskrete Transistor nicht mit einem anderen Transistor in einen einzigen Halbleiter-Die integriert ist, wobei:jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst;jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET) umfasst;ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit dem Eingangsleiterrahmensegment (162A) elektrisch verbunden und direkt gebondet ist;ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist;ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; undein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit dem Referenzleiterrahmensegment (162B) elektrisch verbunden und direkt gebondet ist.

Description

  • Technisches Gebiet
  • Diese Offenbarung betrifft Halbleiter-Packaging und insbesondere Halbleiter-Packages für Leistungselektronikelemente.
  • Hintergrund
  • Ein Halbbrückenschaltkreis kann zwei analoge Vorrichtungen oder Schalter beinhalten. Halbbrückenschaltkreise können in Leistungsversorgungen für Motoren, in Gleichrichtern und zur Leistungswandlung verwendet werden. Jedes Halbbrückenschaltkreis-Package weist einige Kontakte auf und kann einige leitfähige Pfade zum Verbinden der Kontakte miteinander und mit externen Komponenten beinhalten.
  • Manche Schaltkreise können zwei oder mehr Halbbrückenschaltkreise kombinieren, um einen Mehrphasenleistungswandler zu erhalten. Der Mehrphasenleistungswandler kann einen Ausgangsknoten für jede Phase des Schaltkreises aufweisen. Mehrphasenleistungswandler können als Gleichstrom-Gleichstrom(DC-DC)-Wandler (DC: Direct Current - Gleichstrom) oder Wechselstrom-DC(AC-DC)-Wandler (AC: Alternating Current - Wechselstrom) in einer Vielzahl von Anwendungen, wie etwa unter anderem elektronischen Elementen, Automobilanwendungen und Elektromotoren, verwendet werden.
  • Die Druckschrift DE 10 2007 013 186 A1 betrifft ein Halbleitermodul mit Halbleiterchips und ein Verfahren zur Herstellung desselben.
  • Die Druckschrift DE 10 2011 056 937 A1 betrifft verschiedene Ausführungsformen von Die-Gehäusen.
  • Die Druckschrift DE 10 2007 025 248 A1 betrifft ein elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist.
  • Kurzdarstellung
  • Diese Offenbarung beschreibt Techniken für einen Mehrphasenleistungswandler einschließlich diskreter Transistoren. Jede Phase des Mehrphasenleistungswandlers kann zwei Transistoren, wie etwa einen High-Side-Transistor und einen Low-Side-Transistor, beinhalten. Die Transistoren können gemeinsame Verbindungen für eine Eingangsspannung, eine Referenzspannung und einen Schalterknoten beinhalten.
  • Bei manchen Beispielen beinhaltet eine Vorrichtung ein Eingangsleiterrahmensegment und ein Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Die Vorrichtung beinhaltet ferner wenigstens vier Transistoren, die Folgendes umfassen: wenigstens zwei High-Side-Transistoren, wobei jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, und wenigstens zwei Low-Side-Transistoren, wobei jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist. Die Vorrichtung beinhaltet ferner wenigstens zwei Schaltelemente, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren verbunden ist, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren verbunden ist, und wobei die wenigstens vier Transistoren wenigstens einen diskreten Transistor beinhalten. Der wenigstens eine diskrete Transistor ist nicht mit einem anderen Transistor in einen einzigen Halbleiter-Die integriert. Jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren umfasst einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET). Jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren umfasst einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET). Ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit dem Eingangsleiterrahmensegment elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit dem Referenzleiterrahmensegment elektrisch verbunden und direkt gebondet.
  • Bei manchen Beispielen beinhaltet ein Verfahren elektrisches Verbinden von wenigstens zwei High-Side-Transistoren von wenigstens vier Transistoren mit einem Eingangsleiterrahmensegment und elektrisches Verbinden von wenigstens zwei Low-Side-Transistoren der wenigstens vier Transistoren mit einem Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Das Verfahren beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements der wenigstens zwei Schaltelemente mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren. Das Verfahren beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements von wenigstens zwei Schaltelementen mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren, wobei die wenigstens vier Transistoren wenigstens einen diskreten Transistor beinhalten. Der wenigstens eine diskrete Transistor ist nicht mit einem anderen Transistor in einen einzigen Halbleiter-Die integriert. Jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren umfasst einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET). Jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren umfasst einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET). Ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit dem Eingangsleiterrahmensegment elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit dem Referenzleiterrahmensegment elektrisch verbunden und direkt gebondet.
  • Bei manchen Beispielen beinhaltet ein Mehrphasenleistungswandler ein Eingangsleiterrahmensegment und ein Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Der Mehrphasenleistungswandler beinhaltet ferner wenigstens vier vertikale Transistoren, die Folgendes umfassen: wenigstens zwei vertikale High-Side-Transistoren, wobei jeder vertikale High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, und wenigstens zwei vertikale Low-Side-Transistoren, wobei jeder vertikale Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist. Der Mehrphasenleistungswandler beinhaltet ferner wenigstens zwei Schaltelemente, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen vertikalen High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren verbunden ist, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen vertikalen Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren verbunden ist, und wobei jeder vertikale Transistor der wenigstens vier vertikalen Transistoren einen diskreten vertikalen Transistor beinhaltet, der nicht in einen einzigen Halbleiter-Die mit einem anderen Transistor integriert ist. Jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren umfasst einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET). Jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren umfasst einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET). Ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit dem Eingangsleiterrahmensegment elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente elektrisch verbunden und direkt gebondet. Ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren ist mit dem Referenzleiterrahmensegment elektrisch verbunden und direkt gebondet.
  • Die Einzelheiten eines oder mehrerer Beispiele sind in den beiliegenden Zeichnungen und der nachfolgenden Beschreibung dargelegt. Andere Merkmale, Objekte und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist ein Schaltbild eines Mehrphasenleistungswandlers gemäß manchen Beispielen dieser Offenbarung.
    • 2 ist ein Seitenansichtsblockdiagramm einer einzelnen Phase einer Mehrphasenvorrichtung mit zwei Transistoren gemäß manchen Beispielen dieser Offenbarung.
    • 3 ist ein Draufsichtschaubild einer Vorrichtung einschließlich zweier Halbleiter-Dies, die elektrisch mit zwei Leiterrahmensegmenten verbunden sind, gemäß manchen Beispielen dieser Offenbarung.
    • 4 ist ein Draufsichtschaubild einer Vorrichtung einschließlich eines Halbleiter-Die und drei diskreter Transistoren, die elektrisch mit zwei Leiterrahmensegmenten verbunden sind, gemäß manchen Beispielen dieser Offenbarung.
    • 5 ist ein Draufsichtschaubild einer Vorrichtung einschließlich eines Halbleiter-Die und drei diskreter Transistoren, die elektrisch mit zwei Leiterrahmensegmenten verbunden sind, gemäß manchen Beispielen dieser Offenbarung.
    • 6 ist ein Draufsichtschaubild einer Vorrichtung einschließlich sechs diskreter Transistoren, die elektrisch mit zwei Leiterrahmensegmenten verbunden sind, gemäß manchen Beispielen dieser Offenbarung.
    • 7 ist ein Seitenansichtsschaubild einer Vorrichtung mit einem verkapselten Schaltelement gemäß manchen Beispielen dieser Offenbarung.
    • 8 ist ein Draufsichtschaubild einer Vorrichtung mit einem teilweise verkapselten Schaltelement gemäß manchen Beispielen dieser Offenbarung.
    • 9 ist ein Draufsichtschaubild einer Vorrichtung einschließlich drei Schaltelemente mit Fußteilen gemäß manchen Beispielen dieser Offenbarung.
    • 10 ist ein Draufsichtschaubild einer Vorrichtung einschließlich drei Schaltelemente mit V-förmigen Fußteilen gemäß manchen Beispielen dieser Offenbarung.
    • 11 ist ein perspektivisches Schaubild einer Zweiphasenvorrichtung gemäß manchen Beispielen dieser Offenbarung.
    • 12 ist ein Flussdiagramm, das eine Beispieltechnik zum Konstruieren eines Mehrphasenleistungswandlers mit diskreten Transistoren gemäß manchen Beispielen dieser Offenbarung veranschaulicht.
  • Ausführliche Beschreibung
  • 1 ist ein Schaltbild eines Mehrphasenleistungswandlers gemäß manchen Beispielen dieser Offenbarung. Bei manchen Beispielen kann eine Vorrichtung 2 einen Mehrphasenleistungswandler, wie etwa einen Halbbrücken-Gleichstrom-Gleichstrom(DC-DC)-Abwärtswandler zum Wandeln eines DC-Eingangssignals in ein DC-Ausgangssignal mit einer niedrigeren Spannung, beinhalten. Für jede Phase kann ein Mehrphasenleistungswandler einen Halbbrückenschaltkreis beinhalten. Wie ein DC-DC-Abwärtswandler kann die Vorrichtung 2 als ein Spannungsregler in einer Vielzahl von Anwendungen wirken. Bei manchen Beispielen kann die Vorrichtung 2 für Hochleistungsanwendungen, große Strommengen und hohe Spannungen gestaltet sein. Jedoch können die Techniken dieser Offenbarung auf andere Schaltkreise und Konfigurationen, wie etwa andere Leistungswandler einschließlich Mehrphasenleistungswandler und Wechselstrom-DC(AC-DC)-Leistungswandler, zutreffen.
  • Die Vorrichtung 2 kann Transistoren 4A, 4B, 6A, 6B, 8A, 8B und einen Treiberschaltkreis 10 beinhalten. Bei manchen Beispielen kann die Vorrichtung 2 mehr oder weniger Komponenten als in 1 dargestellt enthalten. Die Vorrichtung 2 kann einen Eingangsknoten 12, einen Referenzknoten 14 und Ausgangsknoten 16A-16C sowie andere in 1 nicht gezeigte Knoten beinhalten. Die Knoten 12, 14 und 16A-16C können dazu konfiguriert sein, mit externen Komponenten verbunden zu werden. Zum Beispiel kann der Eingangsknoten 12 mit einer Eingangsspannung, wie etwa einer Leistungsversorgung, verbunden werden, kann der Referenzknoten 14 mit einer Referenzspannung, wie etwa einer Referenzmasse, verbunden werden und können die Ausgangsknoten 16A-16C mit einer Last, wie etwa einer elektronischen Vorrichtung, verbunden werden. Jeder Ausgangsknoten 16A-16C kann eine Phase einer Ausgangsspannung an eine andere Vorrichtung oder einen anderen Schaltkreis liefern. Bei manchen Beispielen kann der Treiberschaltkreis 10 durch einen (in 1 nicht gezeigten) Knoten mit einem externen Schaltkreis verbunden sein.
  • Die Transistoren 4A, 4B, 6A, 6B, 8A, 8B können Metall-Oxid-Halbleiter(MOS)-Feldeffekttransistoren(FET) (MOS: Metal-Oxide-Semiconductor), Bipolartransistoren (BJTs: Bipolar Junction Transistors) und/oder Bipolartransistoren mit isoliertem Gate (IGBTs: Insulated-Gate Bipolar Transistors) beinhalten. Die Transistoren 4A, 4B, 6A, 6B, 8A, 8B können n-Typ-Transistoren oder p-Typ-Transistoren beinhalten. Bei manchen Beispielen können die Transistoren 4A, 4B, 6A, 6B, 8A, 8B andere analoge Vorrichtungen, wie etwa Dioden, beinhalten. Die Transistoren 4A, 4B, 6A, 6B, 8A, 8B können auch Freilaufdioden beinhalten, die mit Transistoren parallelgeschaltet sind, um einen Durchbruch der Transistoren 4A, 4B, 6A, 6B, 8A, 8B in Sperrrichtung zu verhindern. Bei manchen Beispielen können die Transistoren 4A, 4B, 6A, 6B, 8A, 8B als Schalter, als analoge Vorrichtungen und/oder als Leistungstransistoren arbeiten.
  • Obwohl die Transistoren 4A, 4B, 6A, 6B, 8A, 8B in 1 als MOSFET-Symbole gezeigt sind, ist es vorgesehen, dass eine beliebige elektrische Vorrichtung, die durch eine Spannung gesteuert wird, anstelle der wie gezeigten MOSFETs verwendet werden kann. Zum Beispiel können die Transistoren 4A, 4B, 6A, 6B, 8A, 8B unter anderem eine beliebige Art von Feldeffekttransistor (FET), einen Bipolartransistor (BJT), einen Bipolartransistor mit isoliertem Gate (IGBT), einen Transistor mit hoher Elektronenbeweglichkeit (HEMT: High Electron Mobility Transistor), einen Galliumnitrid(GaN)-basierten Transistor oder ein anderes Element, das eine Spannung für seine Steuerung verwendet, beinhalten.
  • Die Transistoren 4A, 4B, 6A, 6B, 8A, 8B können verschiedene Materialverbindungen beinhalten, wie etwa Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN) oder eine beliebige andere Kombination von einem oder mehreren Halbleitermaterialien. Um den Vorteil von höheren Leistungsdichteanforderungen bei manchen Schaltkreisen zu nutzen, können Leistungswandler bei höheren Frequenzen arbeiten. Magnetikverbesserungen und schnellere Schalter, wie etwa Galliumnitrid(GaN)-Schalter, können Wandler mit höherer Frequenz unterstützen. Diese Schaltkreise mit höherer Frequenz können erfordern, dass Steuersignale mit genauerem Timing als für Schaltkreise mit niedrigerer Frequenz gesendet werden.
  • Der Treiberschaltkreis 10 kann Signale und/oder Spannungen an die Steueranschlüsse der Transistoren 4A, 4B, 6A, 6B, 8A, 8B übermitteln. Der Treiberschaltkreis 10 kann andere Funktionen durchführen. Zusammen können die Transistoren 4A, 4B, 6A, 6B, 8A, 8B und der Treiberschaltkreis 10 ein oder mehrere Halbleiter-Packages beinhalten, wie etwa einen Halbleiter-Die, ein Eingebetteter-Chip-Substrat (chip-embedded substrate), einen integrierten Schaltkreis (IC) oder ein beliebiges anderes Package. Bei manchen Beispielen kann der Treiberschaltkreis 10 in das Package mit einem oder mehreren der Transistoren 4A, 4B, 6A, 6B, 8A, 8B integriert sein oder kann der Treiberschaltkreis 10 ein getrennter IC sein.
  • Ein Halbbrückenschaltkreis 18 kann die Transistoren 4A, 4B beinhalten. Die Transistoren 4A, 4B können miteinander und mit dem Ausgangsknoten 16A gekoppelt sein. Der Halbbrückenschaltkreis 18 kann eine Phase einer Ausgangsspannung für die Vorrichtung 2 erzeugen. Die Transistoren 6A, 6B und die Transistoren 8A, 8B können jeweils andere Phasen der Ausgangsspannung für die Vorrichtung 2 erzeugen.
  • Gemäß den Techniken dieser Offenbarung können die Transistoren 4A, 4B, 6A, 6B, 8A, 8B einen diskreten Transistor beinhalten. Der diskrete Transistor kann getrennt von anderen Transistoren der Transistoren 4A, 4B, 6A, 6B, 8A, 8B, d.h. nicht in einen einzigen Halbleiter-Die integriert, sein. Bei manchen Beispielen kann der diskrete Transistor eine Wärmedissipation der Vorrichtung 2 im Vergleich zu einem integrierten Transistor verbessern. Falls der diskrete Transistor defekt ist, können die Kosten des Aussonderns des Halbleiter-Die mit dem defekten Transistor bei manchen Beispielen im Vergleich zu einem defekten integrierten Transistor innerhalb eines Halbleiter-Die mit wenigstens einem anderen Transistor geringer sein. Falls ein Testen einen defekten integrierten Transistor aufzeigt, kann der Halbleiter-Die mit zwei oder mehr Transistoren ausgesondert werden. Im Gegensatz dazu kann, falls ein Testen einen defekten diskreten Transistor aufzeigt, nur der diskrete Transistor ausgesondert werden.
  • 2 ist ein Seitenansichtsblockdiagramm einer einzelnen Phase einer Mehrphasenvorrichtung mit zwei Transistoren 20, 22 gemäß manchen Beispielen dieser Offenbarung. Einer oder beide der Transistoren 20, 22 können vertikale Transistoren beinhalten, die aus Silicium oder einem anderen geeigneten Halbleiter hergestellt sind. Für einen vertikalen Transistor können sich der Source-Anschluss und der Drain-Anschluss auf gegenüberliegenden Seiten oder gegenüberliegenden Oberflächen des Transistors befinden. Ein Strom in einem vertikalen Transistor kann von oben nach unten oder von unten nach oben durch die Transistoren fließen.
  • Der Transistor 20 kann zwei Lastanschlüsse, wie etwa eine Source 20S und einen Drain 20D, beinhalten. Der Transistor 22 kann zwei Lastanschlüsse, wie etwa eine Source 20S und einen Drain 22D, beinhalten. Jeder der Transistoren 20, 22 kann einen Steueranschluss, wie etwa einen (in 2 nicht gezeigten) Gate-Anschluss beinhalten. Jeder der Steueranschlüsse und der Lastanschlüsse der Transistoren 20, 22 kann ein Pad oder einen Bereich bei der Oberfläche des Transistors 20 oder des Transistors 22 zum Bilden externer elektrischer Verbindungen beinhalten. Der High-Side-Transistor 20 kann auf eine dem Transistor 4A in 1 ähnliche Weise wirken und der Low-Side-Transistor 22 kann auf eine dem Transistor 4B in 1 ähnliche Weise wirken.
  • Die Transistoren 20, 22 können so konfiguriert sein, dass die Source 20S durch das Schaltelement 26 elektrisch mit dem Drain 22D verbunden ist. Die Schaltelemente 26 sowie die Schaltelemente aus 3-11 können eine Metallisierungsschicht, eine Klammer (bzw. einen Clip), ein Band, eine Die-Grundplatte (engl. die paddle), eine Drahtbondung und/oder ein beliebiges anderes geeignetes leitfähiges Material beinhalten. Das Schaltelement 26 kann sich auf einer dem Drain 20D und der Source 22S gegenüberliegenden Seite der Transistoren 20, 22 befinden. Bei manchen Beispielen können die Source 20S und der Drain 22D durch das Schaltelement 26 elektrisch mit einem (in 2 nicht gezeigten) induktiven Element verbunden sein.
  • 3 ist ein Draufsichtschaubild einer Vorrichtung 30 einschließlich zwei Halbleiter-Dies 34, 36, die elektrisch mit zwei Leiterrahmensegmenten 32A, 32B verbunden sind, gemäß manchen Beispielen dieser Offenbarung. Die Leiterrahmensegmente 32A, 32B können Die-Grundplatten, Metallisierungsschichten und/oder ein beliebiges anderes leitfähiges Material beinhalten. Das Leiterrahmensegment 32A kann elektrisch mit einem Drain-Anschluss jedes High-Side-Transistors in dem Halbleiter-Die 34 verbunden sein. Das Leiterrahmensegment 32B kann elektrisch mit einem Source-Anschluss jedes Low-Side-Transistors in dem Halbleiter-Die 36 verbunden sein. Jedes der leitfähigen Elemente 38A-38C kann einen Schaltknoten und/oder ein Ausgangselement der Vorrichtung 30 beinhalten. Die Transistoren in den Halbleiter-Dies 34, 36 können integrierte Transistoren sein.
  • 4 ist ein Draufsichtschaubild einer Vorrichtung 40 einschließlich eines Halbleiter-Die 44 und drei diskreter Transistoren 46A-46C, die elektrisch mit zwei Leiterrahmensegmenten 42A, 42B verbunden sind, gemäß manchen Beispielen dieser Offenbarung. Die High-Side-Transistoren in dem Halbleiter-Die 44 können integrierte Transistoren sein. Die Low-Side-Transistoren 46A-46C können diskrete Transistoren sein, wobei jeder der Low-Side-Transistoren 46A-46C einen getrennten Halbleiter-Die beinhaltet.
  • 5 ist ein Draufsichtschaubild einer Vorrichtung 50 einschließlich eines Halbleiter-Die 56 und drei diskreter Transistoren 54A-54C, die elektrisch mit zwei Leiterrahmensegmenten 52A, 52B verbunden sind, gemäß manchen Beispielen dieser Offenbarung. Die High-Side-Transistoren 54A-54C können diskrete Transistoren sein, wobei jeder der High-Side-Transistoren 54A-54C einen getrennten Halbleiter-Die beinhaltet. Die Low-Side-Transistoren in dem Halbleiter-Die 56 können integrierte Transistoren sein.
  • 6 ist ein Draufsichtschaubild einer Vorrichtung 60 einschließlich sechs diskreter Transistoren 64A-64C, 66A-66C, die elektrisch mit zwei Leiterrahmensegmenten 62A, 62B verbunden sind, gemäß manchen Beispielen dieser Offenbarung. Die High-Side-Transistoren 64A-64C und die Low-Side-Transistoren 66A-66C können diskrete Transistoren sein, wobei jeder der High-Side-Transistoren 64A-64C, 66A-66C einen getrennten Halbleiter-Die beinhaltet.
  • 7 ist ein Seitenansichtsschaubild einer Vorrichtung 70 mit einem verkapselten Schaltelement 78 gemäß manchen Beispielen dieser Offenbarung. Die Vorrichtung 70 kann durch eine Vergussmasse 82 oder ein beliebiges anderes geeignetes isolierendes Material verkapselt sein, um die Komponenten der Vorrichtung 70 zu stützen und elektrisch zu isolieren. Die Vergussmasse 82 kann Transistoren 74, 76 vollständig verkapseln, um eine elektrische Verbindung zwischen den Transistoren 74, 76 und externen Komponenten zu verhindern. Bei manchen Beispielen kann die Vergussmasse 82 ein leitfähiges Element 78 vollständig verkapseln und bedecken. Bei manchen Beispielen kann die Vergussmasse 82 die Leiterrahmensegmente 72A, 72B und die Schalterleiterrahmensegmente 80A, 80B teilweise verkapseln, um elektrische Verbindungen zu einer Leiterplatte (PCB: Printed Circuit Board) zu ermöglichen. Die Vergussmasse 82 kann durch einen Prozess des Umspritzens (Overmolding) aufgebracht werden. Nach dem Umspritzen kann die Vorrichtung 70 als ein PQFN-Package (PQFN: Power Quad Flat No-Lead) verkappt werden.
  • Die Transistoren 74, 76 können auch elektrisch mit den Leiterrahmensegmenten 72A, 72B verbunden sein. Das leitfähige Element 78 kann elektrisch mit den Leiterrahmensegmenten 80A, 80B verbunden sein. Die Leiterrahmensegmente 72A, 72B, 80B, 80B können Die-Grundplatten, Metallisierungsschichten und/oder ein beliebiges anderes leitfähiges Material umfassen. Bei manchen Beispielen kann die Vorrichtung 70 zusätzlich zu oder anstelle von den Leiterrahmensegmenten eingebettete Metallschichten beinhalten, wie etwa bei einer Hochfrequenzverschmelzungsvorrichtung. Die eingebetteten Schichten können Kupfer und/oder ein beliebiges anderes geeignetes leitfähiges Material beinhalten.
  • Bei manchen Beispielen können die elektrischen Verbindungen zwischen den Transistoren 74, 76 und dem leitfähigen Element 78 und zwischen den Transistoren 74, 76 und den Leiterrahmensegmenten 72A, 72B durch Löten gebildet werden. Die elektrischen Verbindungen zwischen dem leitfähigen Element 78 und den Leiterrahmensegmenten 72A, 72B können ebenfalls durch Löten gebildet werden. Löten von Komponenten, um elektrische Verbindungen zu bilden, kann Platzieren von Lot zwischen den Komponenten, Anwenden von Wärme, um das Lot zu schmelzen, und Ermöglichen, dass sich das Lot abkühlt, um die elektrische Verbindung zu bilden, beinhalten. Die Komponenten der Vorrichtung 70 können auch mit einer leitfähigen Paste, einem leitfähigen Band, einem leitfähigen Harz und/oder durch Metallsintern aneinander geklebt oder gehaftet werden. Die Verbindungen zwischen den Transistoren 74, 76, den Leiterrahmensegmenten 72A, 72B, dem leitfähigen Element 78 können metallisierte, plattierte Laser-Vias, Lot und/oder eine metallisierte Hochdruck/Hochfrequenz-Bondung, wie etwa eine Diffusionsbondung, beinhalten. Diffusionsbonden kann direktes Bonden zwischen den Transistoren 74, 76, von denen jeder ein Halbleiter-Die sein kann, und den Leiterrahmensegmenten 72A, 72B und dem leitfähigen Element 78 beinhalten.
  • 8 ist ein Draufsichtschaubild einer Vorrichtung 90 mit einem teilweise verkapselten Schaltelement 98 gemäß manchen Beispielen dieser Offenbarung. Die Vergussmasse 102 kann Transistoren 94, 96 vollständig verkapseln und bedecken. Bei manchen Beispielen kann die Vergussmasse 102 ein leitfähiges Element 98 vollständig verkapseln und bedecken. Bei manchen Beispielen kann teilweises Verkapseln des leitfähigen Elements 98 eine verbesserte Wärmedissipation der Wärme innerhalb der Vorrichtung 90 ermöglichen. Die Wärmedissipation durch eine PCB unter Leiterrahmensegmenten 92A, 92B, 100A, 100B ist möglicherweise nicht ausreichend, um die Vorrichtung 90 während eines Betriebs zu kühlen. Die Wärmedissipation durch das leitfähige Element 98 kann die Funktionsweise der Vorrichtung 90 verbessern. Durch teilweises Freilegen des leitfähigen Elements 98 kann die Vorrichtung 90 elektrisches Verbinden von externen Komponenten mit dem leitfähigen Element 98 ermöglichen.
  • 9 ist ein Draufsichtschaubild einer Vorrichtung 110 einschließlich drei Schaltelemente 118A-118C mit Fußteilen 120A-120C gemäß manchen Beispielen dieser Offenbarung. Jedes der Schaltelemente 118A-118C kann elektrisch mit einem jeweiligen der High-Side-Transistoren 114A-114C und einem jeweiligen der Low-Side-Transistoren 116A-116C verbunden sein. Die Schaltelemente 118A-118C können parallel zu jedem der Schaltelemente 118A-118C sein. Ein jeweiliger der Fußteile 120A-120C kann elektrisch mit einem (in 9 nicht dargestellten) jeweiligen Leiterrahmensegment unter jedem der Fußteile 120A-120C verbunden sein. Die Schalterleiterrahmensegmente können elektrisch mit Ausgangsknoten für einen Mehrphasenwandler verbunden sein. Der Fußteil 120A kann an den High-Side-Transistor 114A angrenzen; der Fußteil 120B kann an den Low-Side-Transistor 116B angrenzen, und die Fußteile 120A, 120B können aneinander angrenzen. Durch Positionieren der Fußteile 120A, 120B auf gegenüberliegenden Seiten der Vorrichtung 110, können die Schaltelemente 118A, 118B näher beieinander positioniert werden.
  • Bestimmte Formen von Schaltelementen 118A-118C einschließlich der Fußteile 120A-120C können zu einem Verschieben der Schaltelemente 118A-118C beitragen oder dieses verhindern. Die Vorrichtung 110 kann gut funktionieren, wenn die Schaltelemente 118A-118C nach der Herstellung an ihrer Stelle verbleiben. Falls die Schaltelemente 118A-118C wie gerade Linien geformt sind, können sich die Schaltelemente 118A-118C während eines Zusammenbaus und/oder einer Installation der Vorrichtung 110 verschieben oder bewegen. Durch Installieren von L-förmigen Schaltelementen 118A-118C mit Fußteilen 120A-120C, die sich in Schalterleiterrahmensegmente verzweigen (wie in 11 gezeigt), können die Schaltelemente 118A-118C einem Verschieben während eines Zusammenbaus und/oder einer Installation der Vorrichtung 110 widerstehen. Die Schaltelemente 118A-118C mit einer Gabelform können dabei helfen, die Position der Schaltelemente 118A-118C während eines Lotfließens beizubehalten.
  • 10 ist ein Draufsichtschaubild einer Vorrichtung 130 einschließlich drei Schaltelemente 137A-138C mit V-förmigen Fußteilen gemäß manchen Beispielen dieser Offenbarung. Jedes der Schaltelemente 138A-138C kann elektrisch mit einem jeweiligen der High-Side-Transistoren 134A-134C und einem jeweiligen der Low-Side-Transistoren 136A-136C verbunden sein. Der Fußteil des Schaltelements 138A kann an den High-Side-Transistor 134A angrenzen; der Fußteil des Schaltelements 138B kann an den Low-Side-Transistor 136B angrenzen, und die Fußteile der Schaltelemente 138A, 138B können aneinander angrenzen. Durch Positionieren der Fußteile der Schaltelemente 138A, 138B auf gegenüberliegenden Seiten der Vorrichtung 130 können die Schaltelemente 138A, 138B näher beieinander positioniert werden. Das Package für die Vorrichtung 130 kann im Vergleich zu einer Vorrichtung mit angrenzenden Fußteilen kompakter sein.
  • 11 ist ein perspektivisches Schaubild einer Zweiphasenvorrichtung 160 gemäß manchen Beispielen dieser Offenbarung. Die Vorrichtung 160 beinhaltet Leiterrahmensegmente 162A, 162B, Transistoren 164A, 164B, 166A, 166B, Schaltelemente 168A, 168B und Schalterleiterrahmensegmente 170A, 170B. Die Fußteile der Schaltelemente 168A, 168B können elektrisch mit den Schalterleiterrahmensegmenten 170A, 170B verbunden sein. Das Schalterleiterrahmensegment 170A kann an den Transistor 166A angrenzen, der ein Low-Side-Transistor sein kann, und das Schalterleiterrahmensegment 170B kann an den Transistor 164B angrenzen, der ein High-Side-Transistor sein kann. Durch Positionieren der Fußteile der Schaltelemente 168A, 168B auf gegenüberliegenden Seiten der Vorrichtung 160, können die Schaltelemente 168A, 168B näher beieinander positioniert werden.
  • Obwohl dies in 11 nicht dargestellt ist, kann ein Steuer-IC (d.h. ein Treiber-IC) auf der Seite der Vorrichtung 160 positioniert und elektrisch mit einem Steueranschluss von jedem der Transistoren 164A, 164B, 166A, 166B verbunden sein. Der Steuer-IC kann Signale an die Steueranschlüsse der Transistoren 164A, 164B, 166A, 166B senden, um zu bewirken, dass einer oder mehrere der Transistoren 164A, 164B, 166A, 166B Elektrizität zwischen zwei Lastanschlüssen (z.B. Source und Drain) leiten.
  • 12 ist ein Flussdiagramm, das eine Beispieltechnik 200 zum Konstruieren eines Mehrphasenleistungswandlers mit diskreten Transistoren gemäß manchen Beispielen dieser Offenbarung veranschaulicht. Die Technik 200 ist unter Bezugnahme auf die Vorrichtung 160 in 11 beschrieben, obgleich andere Komponenten, wie etwa die Vorrichtungen 40, 50, 60, 110, 130 in 4-6, 9 und 10, als Beispiel für ähnliche Techniken dienen können.
  • Die Technik aus 12 beinhaltet elektrisches Verbinden von wenigstens zwei High-Side-Transistoren 164A, 164B von wenigstens vier Transistoren 164A, 164B, 166A, 166B mit einem Eingangsleiterrahmensegment 162A (202). Die Drain-Anschlüsse von High-Side-Transistoren 164A, 164B können elektrisch mit dem Eingangsleiterrahmensegment 162A sein. Das Eingangsleiterrahmensegment 162A kann elektrisch mit einer Eingangsspannung, wie etwa einer High-Side-Spannungsschiene, verbunden sein.
  • Die Technik aus 12 beinhaltet ferner elektrisches Verbinden von wenigstens zwei Low-Side-Transistoren 166A, 166B der wenigstens vier Transistoren 164A, 164B, 166A, 166B mit einem Referenzleiterrahmensegment 162B (204). Die Source-Anschlüsse der Low-Side-Transistoren 166A, 166B können elektrisch mit dem Referenzleiterrahmensegment 162B sein. Das Referenzleiterrahmensegment 162B kann elektrisch mit einer Referenzspannung, wie etwa einer Low-Side-Spannungsschiene, verbunden sein.
  • Die Technik aus 12 beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements der wenigstens zwei Schaltelemente 168A, 168B mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren 164A, 164B (206). Die Source-Anschlüsse von jedem der High-Side-Transistoren 164A, 164B können elektrisch mit einem jeweiligen der Schaltelemente 168A, 168B sein. Wenn die High-Side-Transistoren 164A, 164B durch ein Steuersignal eingeschaltet werden, können die Schaltelemente 168A, 168B elektrisch mit einem Eingangsleiterrahmensegment 162A verbunden werden.
  • Die Technik aus 12 beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements der wenigstens zwei Schaltelemente 168A, 168B mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren 166A, 166B (208). Die Drain-Anschlüsse von jedem der Low-Side-Transistoren 166A, 166B können elektrisch mit einem jeweiligen der Schaltelemente 168A, 168B sein. Wenn die Low-Side-Transistoren 166A, 166B durch ein Steuersignal eingeschaltet werden, können die Schaltelemente 168A, 168B elektrisch mit einem Referenzleiterrahmensegment 162B verbunden werden.
  • Die Transistoren 164A, 164B, 166A, 166B beinhalten wenigstens einen diskreten Transistor. Bei dem in 11 dargestellten Beispiel ist jeder der Transistoren 164A, 164B, 166A, 166B ein diskreter Transistor.
  • Die folgenden nummerierten Beispiele demonstrieren einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Eine Vorrichtung beinhaltet ein Eingangsleiterrahmensegment und ein Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Die Vorrichtung beinhaltet ferner wenigstens vier Transistoren, die Folgendes umfassen: wenigstens zwei High-Side-Transistoren, wobei jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, und wenigstens zwei Low-Side-Transistoren, wobei jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist. Die Vorrichtung beinhaltet ferner wenigstens zwei Schaltelemente, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren verbunden ist, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren verbunden ist, und wobei die wenigstens vier Transistoren wenigstens einen diskreten Transistor beinhalten.
  • Beispiel 2. Die Vorrichtung nach Beispiel 1, wobei die wenigstens zwei High-Side-Transistoren wenigstens zwei diskrete Transistoren umfassen; und die wenigstens zwei Low-Side-Transistoren wenigstens zwei diskrete Transistoren umfassen.
  • Beispiel 3. Die Vorrichtung nach einer Kombination der Beispiele 1-2, wobei jeder Transistor der wenigstens vier Transistoren einen diskreten Transistor umfasst.
  • Beispiel 4. Die Vorrichtung nach einer Kombination der Beispiele 1-3, die ferner eine Vergussmasse beinhaltet, wobei die Vergussmasse die wenigstens vier Transistoren verkapselt; und die Vergussmasse die wenigstens zwei Schaltelemente wenigstens teilweise verkapselt.
  • Beispiel 5. Die Vorrichtung nach einer Kombination der Beispiele 1-4, wobei jedes Schaltelement der wenigstens zwei Schaltelemente ein Aluminiumband, eine Kupferklammer oder eine Drahtbondung umfasst.
  • Beispiel 6. Die Vorrichtung nach einer Kombination der Beispiele 1-5, die ferner wenigstens zwei Schalterleiterrahmensegmente beinhaltet, wobei jedes Schaltelement der wenigstens zwei Schaltelemente eine Kupferklammer umfasst, die elektrisch mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren und einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren verbunden ist. Jedes Schaltelement der wenigstens zwei Schaltelemente umfasst ferner einen Fußteil, der elektrisch mit einem jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente verbunden ist.
  • Beispiel 7. Die Vorrichtung nach einer Kombination der Beispiele 1-6, wobei ein erster Fußteil eines ersten Schaltelements der wenigstens zwei Schaltelemente an einen jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren angrenzt; ein zweiter Fußteil eines zweiten Schaltelements der wenigstens zwei Schaltelemente an einen jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren angrenzt; und das erste Schaltelement an das zweite Schaltelement angrenzt.
  • Beispiel 8. Die Vorrichtung nach einer Kombination der Beispiele 1-7, wobei jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst, jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET) umfasst, ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren elektrisch mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente verbunden ist, ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren elektrisch mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente verbunden ist, und ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist.
  • Beispiel 9. Ein Verfahren beinhaltet elektrisches Verbinden von wenigstens zwei High-Side-Transistoren von wenigstens vier Transistoren mit einem Eingangsleiterrahmensegment und elektrisches Verbinden von wenigstens zwei Low-Side-Transistoren der wenigstens vier Transistoren mit einem Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Das Verfahren beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements von wenigstens zwei Schaltelementen mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren. Das Verfahren beinhaltet ferner elektrisches Verbinden jedes jeweiligen Schaltelements von wenigstens zwei Schaltelementen mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren, wobei die wenigstens vier Transistoren wenigstens einen diskreten Transistor beinhalten.
  • Beispiel 10. Das Verfahren nach Beispiel 9, wobei jeder Transistor der wenigstens vier Transistoren einen diskreten Leistungstransistor umfasst.
  • Beispiel 11. Das Verfahren nach einer Kombination der Beispiele 9-10, das ferner Folgendes beinhaltet: Testen einer Leistungsfähigkeit des diskreten Transistors vor dem elektrischen Verbinden des diskreten Transistors mit dem Eingangsleiterrahmensegment oder dem Referenzleiterrahmensegment; und Aussondern der diskreten Transistoren basierend auf der Leistungsfähigkeit des diskreten Transistors.
  • Beispiel 12. Das Verfahren nach einer Kombination der Beispiele 9-11, das ferner Folgendes beinhaltet: Verkapseln der wenigstens zwei High-Side-Transistoren und der wenigstens zwei Low-Side-Transistoren in einer Vergussmasse; und wenigstens teilweises Verkapseln der wenigstens zwei Schaltelemente in der Vergussmasse.
  • Beispiel 13. Das Verfahren nach einer Kombination der Beispiele 9-12, wobei jedes Schaltelement der wenigstens zwei Schaltelemente ein Aluminiumband, eine Kupferklammer oder eine Drahtbondung umfasst.
  • Beispiel 14. Das Verfahren nach einer Kombination der Beispiele 9-13, das ferner elektrisches Verbinden eines Fußteils jedes Schaltelements der wenigstens zwei Schaltelemente mit einem jeweiligen Schalterleiterrahmensegment von wenigstens zwei Schalterleiterrahmensegmenten beinhaltet.
  • Beispiel 15. Das Verfahren nach Beispiel 14, wobei elektrisches Verbinden eines ersten Fußteils eines ersten Schaltelements der wenigstens zwei Schaltelemente mit einem ersten jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente, und wobei elektrisches Verbinden eines zweiten Fußteils eines zweiten Schaltelements der wenigstens zwei Schaltelemente mit einem zweiten jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente. Des Weiteren grenzt das erste Schalterleiterrahmensegment an einen jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren an, grenzt das zweite Schalterleiterrahmensegment an einen jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren an, und grenzt das erste Schaltelement an das zweite Schaltelement an.
  • Beispiel 16. Ein Mehrphasenleistungswandler beinhaltet ein Eingangsleiterrahmensegment und ein Referenzleiterrahmensegment, wobei das Referenzleiterrahmensegment von dem Eingangsleiterrahmensegment elektrisch isoliert ist. Der Mehrphasenleistungswandler beinhaltet ferner wenigstens vier vertikale Transistoren, die Folgendes umfassen: wenigstens zwei vertikale High-Side-Transistoren, wobei jeder vertikale High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, und wenigstens zwei vertikale Low-Side-Transistoren, wobei jeder vertikale Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist. Der Mehrphasenleistungswandler beinhaltet ferner wenigstens zwei Schaltelemente, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen vertikalen High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren verbunden ist, wobei jedes Schaltelement der wenigstens zwei Schaltelemente elektrisch mit einem jeweiligen vertikalen Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren verbunden ist, und wobei jeder vertikale Transistor der wenigstens vier vertikalen Transistoren einen diskreten vertikalen Transistor beinhaltet.
  • Beispiel 17. Der Mehrphasenleistungswandler nach Beispiel 16, wobei jeder vertikale High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst, jeder vertikale Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren einen vertikalen Low-Side-FET umfasst, ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei vertikalen High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment verbunden ist, ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei vertikalen High-Side-Transistoren elektrisch mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente verbunden ist, ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei vertikalen Low-Side-Transistoren elektrisch mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente verbunden ist, und ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei vertikalen Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment verbunden ist.
  • Beispiel 18. Der Mehrphasenleistungswandler nach einer Kombination der Beispiele 16-17, der ferner wenigstens zwei Leiterrahmensegmente umfasst, wobei jedes Schaltelement der wenigstens zwei Schaltelemente ferner Folgendes umfasst: eine Kupferklammer und einen Fußteil, der elektrisch mit einem jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente verbunden ist.
  • Beispiel 19. Der Mehrphasenleistungswandler nach einer Kombination der Beispiele 16-18, wobei ein erster Fußteil eines ersten Schaltelements der wenigstens zwei Schaltelemente an einen jeweiligen vertikalen High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren angrenzt, ein zweiter Fußteil eines zweiten Schaltelements der wenigstens zwei Schaltelemente an einen jeweiligen vertikalen Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren angrenzt, und das erste Schaltelement an das zweite Schaltelement angrenzt.
  • Beispiel 20. Der Mehrphasenleistungswandler nach einer Kombination der Beispiele 16-19, der ferner eine Vergussmasse umfasst, wobei die Vergussmasse die wenigstens vier vertikalen Transistoren verkapselt, und die Vergussmasse die wenigstens zwei Schaltelemente wenigstens teilweise verkapselt.
  • Es wurden verschiedene Beispiele der Offenbarung beschrieben. Diese und andere Beispiele befinden sich innerhalb des Umfangs der folgenden Ansprüche.

Claims (18)

  1. Vorrichtung, die Folgendes umfasst: ein Eingangsleiterrahmensegment (162A); ein Referenzleiterrahmensegment (162B), wobei das Referenzleiterrahmensegment (162B) von dem Eingangsleiterrahmensegment (162A) elektrisch isoliert ist; wenigstens vier Transistoren (164A, 164B, 166A, 166B), die Folgendes umfassen: wenigstens zwei High-Side-Transistoren, wobei jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment (162A) verbunden ist, und wenigstens zwei Low-Side-Transistoren, wobei jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment (162B) verbunden ist; und wenigstens zwei Schaltelemente (168A, 168B), wobei: jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren verbunden ist, jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren verbunden ist, und die wenigstens vier Transistoren (164A, 164B, 166A, 166B) wenigstens einen diskreten Transistor beinhalten, wobei der wenigstens eine diskrete Transistor nicht mit einem anderen Transistor in einen einzigen Halbleiter- Die integriert ist, wobei: jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst; jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET) umfasst; ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit dem Eingangsleiterrahmensegment (162A) elektrisch verbunden und direkt gebondet ist; ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; und ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit dem Referenzleiterrahmensegment (162B) elektrisch verbunden und direkt gebondet ist.
  2. Vorrichtung nach Anspruch 1, wobei: die wenigstens zwei High-Side-Transistoren wenigstens zwei diskrete Transistoren umfassen; und die wenigstens zwei Low-Side-Transistoren wenigstens zwei diskrete Transistoren umfassen.
  3. Vorrichtung nach Anspruch 1, wobei jeder Transistor der wenigstens vier Transistoren (164A, 164B, 166A, 166B) einen diskreten Transistor umfasst.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, die ferner eine Vergussmasse (82) umfasst, wobei: die Vergussmasse (82) die wenigstens vier Transistoren (164A, 164B, 166A, 166B) verkapselt; und die Vergussmasse (82) die wenigstens zwei Schaltelemente (168A, 168B) wenigstens teilweise verkapselt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) ein Aluminiumband, eine Kupferklammer oder eine Drahtbondung umfasst.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, die ferner wenigstens zwei Schalterleiterrahmensegmente umfasst, wobei jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) Folgendes umfasst: eine Kupferklammer, die elektrisch verbunden ist mit: einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren, und einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren, und einen Fußteil, der elektrisch mit einem jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente verbunden ist.
  7. Vorrichtung nach einem der Ansprüche 1 bis 5, wobei: ein erster Fußteil eines ersten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) an einen jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren angrenzt; ein zweiter Fußteil eines zweiten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) an einen jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren angrenzt; und das erste Schaltelement an das zweite Schaltelement angrenzt.
  8. Verfahren, das Folgendes umfasst: elektrisches Verbinden von wenigstens zwei High-Side-Transistoren von wenigstens vier Transistoren (164A, 164B, 166A, 166B) mit einem Eingangsleiterrahmensegment (162A); elektrisches Verbinden von wenigstens zwei Low-Side-Transistoren der wenigstens vier Transistoren (164A, 164B, 166A, 166B) mit einem Referenzleiterrahmensegment (162B), wobei das Referenzleiterrahmensegment (162B) von dem Eingangsleiterrahmensegment (162A) elektrisch isoliert ist; elektrisches Verbinden jedes jeweiligen Schaltelements von wenigstens zwei Schaltelementen (168A, 168B) mit einem jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren; und elektrisches Verbinden jedes jeweiligen Schaltelements von wenigstens zwei Schaltelementen (168A, 168B) mit einem jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren, wobei die wenigstens vier Transistoren (164A, 164B, 166A, 166B) wenigstens einen diskreten Transistor beinhalten, wobei der wenigstens eine diskrete Transistor nicht mit einem anderen Transistor in einen einzigen Halbleiter-Die integriert ist, wobei: jeder High-Side-Transistor der wenigstens zwei High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst; jeder Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren einen vertikalen Low-Side-Feldeffekttransistor (Low-Side-FET) umfasst; ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit dem Eingangsleiterrahmensegment (162A) elektrisch verbunden und direkt gebondet ist; ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei High-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; und ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei Low-Side-Transistoren mit dem Referenzleiterrahmensegment (162B) elektrisch verbunden und direkt gebondet ist.
  9. Verfahren nach Anspruch 8, wobei jeder Transistor der wenigstens vier Transistoren (164A, 164B, 166A, 166B) einen diskreten Transistor umfasst.
  10. Verfahren nach Anspruch 8 oder 9, das ferner Folgendes umfasst: Testen einer Leistungsfähigkeit des diskreten Transistors vor dem elektrischen Verbinden des diskreten Transistors mit dem Eingangsleiterrahmensegment (162A) oder dem Referenzleiterrahmensegment (162B); und Aussondern der diskreten Transistoren basierend auf der Leistungsfähigkeit des diskreten Transistors.
  11. Verfahren nach einem der Ansprüche 8 bis 10, das ferner Folgendes umfasst: Verkapseln der wenigstens zwei High-Side-Transistoren und der wenigstens zwei Low-Side-Transistoren in einer Vergussmasse (82); und wenigstens teilweises Verkapseln der wenigstens zwei Schaltelemente (168A, 168B) in der Vergussmasse (82).
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) ein Aluminiumband, eine Kupferklammer oder eine Drahtbondung umfasst.
  13. Verfahren nach einem der Ansprüche 8 bis 12, das ferner elektrisches Verbinden eines Fußteils jedes Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) mit einem jeweiligen Schalterleiterrahmensegment von wenigstens zwei Schalterleiterrahmensegmenten umfasst.
  14. Verfahren nach einem der Ansprüche 8 bis 12, wobei: elektrisches Verbinden eines ersten Fußteils eines ersten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) mit einem ersten jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente; elektrisches Verbinden eines zweiten Fußteils eines zweiten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) mit einem zweiten jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente, wobei: das erste Schalterleiterrahmensegment an einen jeweiligen High-Side-Transistor der wenigstens zwei High-Side-Transistoren angrenzt, das zweite Schalterleiterrahmensegment an einen jeweiligen Low-Side-Transistor der wenigstens zwei Low-Side-Transistoren angrenzt, und das erste Schaltelement an das zweite Schaltelement angrenzt.
  15. Mehrphasenleistungswandler, der Folgendes umfasst: ein Eingangsleiterrahmensegment (162A); ein Referenzleiterrahmensegment (162B), wobei das Referenzleiterrahmensegment (162B) von dem Eingangsleiterrahmensegment (162A) elektrisch isoliert ist; wenigstens vier vertikale Transistoren, die Folgendes umfassen: wenigstens zwei vertikale High-Side-Transistoren, wobei jeder vertikale High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren elektrisch mit dem Eingangsleiterrahmensegment (162A) verbunden ist, und wenigstens zwei vertikale Low-Side-Transistoren, wobei jeder vertikale Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren elektrisch mit dem Referenzleiterrahmensegment (162B) verbunden ist; und wenigstens zwei Schaltelemente (168A, 168B), wobei: jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen vertikalen High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren verbunden ist, jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch mit einem jeweiligen vertikalen Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren verbunden ist, und jeder vertikale Transistor der wenigstens vier vertikalen Transistoren einen diskreten vertikalen Transistor umfasst, der nicht in einen einzigen Halbleiter-Die mit einem anderen Transistor integriert ist, wobei: jeder vertikale High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren einen vertikalen High-Side-Feldeffekttransistor (High-Side-FET) umfasst; jeder vertikale Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren einen vertikalen Low-Side-FET umfasst; ein Drain-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei vertikalen High-Side-Transistoren mit dem Eingangsleiterrahmensegment (162A) elektrisch verbunden und direkt gebondet ist; ein Source-Anschluss jedes vertikalen High-Side-FET der wenigstens zwei vertikalen High-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; ein Drain-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei vertikalen Low-Side-Transistoren mit einem jeweiligen Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) elektrisch verbunden und direkt gebondet ist; und ein Source-Anschluss jedes vertikalen Low-Side-FET der wenigstens zwei vertikalen Low-Side-Transistoren mit dem Referenzleiterrahmensegment (162B) elektrisch verbunden und direkt gebondet ist.
  16. Mehrphasenleistungswandler nach Anspruch 15, der ferner wenigstens zwei Schalterleiterrahmensegmente umfasst, wobei jedes Schaltelement der wenigstens zwei Schaltelemente (168A, 168B) Folgendes umfasst: eine Kupferklammer; und einen Fußteil, der elektrisch mit einem jeweiligen Schalterleiterrahmensegment der wenigstens zwei Schalterleiterrahmensegmente verbunden ist.
  17. Mehrphasenleistungswandler nach Anspruch 15, wobei: ein erster Fußteil eines ersten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) an einen jeweiligen vertikalen High-Side-Transistor der wenigstens zwei vertikalen High-Side-Transistoren angrenzt; ein zweiter Fußteil eines zweiten Schaltelements der wenigstens zwei Schaltelemente (168A, 168B) an einen jeweiligen vertikalen Low-Side-Transistor der wenigstens zwei vertikalen Low-Side-Transistoren angrenzt; und das erste Schaltelement an das zweite Schaltelement angrenzt.
  18. Mehrphasenleistungswandler nach einem der Ansprüche 15 bis 17, der ferner eine Vergussmasse (82) umfasst, wobei: die Vergussmasse (82) die wenigstens vier vertikalen Transistoren verkapselt, und die Vergussmasse (82) die wenigstens zwei Schaltelemente (168A, 168B) wenigstens teilweise verkapselt.
DE102017217612.1A 2016-10-06 2017-10-04 Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen Active DE102017217612B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/287,368 2016-10-06
US15/287,368 US10128173B2 (en) 2016-10-06 2016-10-06 Common contact leadframe for multiphase applications

Publications (2)

Publication Number Publication Date
DE102017217612A1 DE102017217612A1 (de) 2018-04-12
DE102017217612B4 true DE102017217612B4 (de) 2024-06-13

Family

ID=61695750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017217612.1A Active DE102017217612B4 (de) 2016-10-06 2017-10-04 Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen

Country Status (3)

Country Link
US (1) US10128173B2 (de)
CN (1) CN107919341A (de)
DE (1) DE102017217612B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
DE102017108172B4 (de) * 2017-04-18 2022-01-13 Infineon Technologies Austria Ag SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102019112778B4 (de) * 2019-05-15 2023-10-19 Infineon Technologies Ag Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007025248A1 (de) 2006-05-31 2007-12-06 Infineon Technologies Ag Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist
DE102007013186A1 (de) 2007-03-15 2008-09-18 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102011056937A1 (de) 2010-12-22 2012-06-28 Infineon Technologies Ag Die-Gehäuse

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680593B2 (en) 2001-03-02 2004-01-20 Matsushita Electric Industrial Co., Ltd. Disk drive apparatus and motor
DE10344841B4 (de) * 2003-09-26 2010-02-25 Infineon Technologies Ag Ansteuerschaltung für ein Zündelement eines Insassenschutzsystems
JP4244318B2 (ja) 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
DE102005047055A1 (de) * 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
JP4665735B2 (ja) 2005-11-30 2011-04-06 株式会社日立製作所 同期モータの駆動システム及び同期モータの駆動方法
DE102006020243B3 (de) 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
US7880280B2 (en) 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
JP2009148074A (ja) 2007-12-14 2009-07-02 Renesas Technology Corp モータ駆動装置
JP5175569B2 (ja) 2008-02-07 2013-04-03 ルネサスエレクトロニクス株式会社 同期電動機の駆動システム
US8138585B2 (en) 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
JP5002568B2 (ja) 2008-10-29 2012-08-15 日立オートモティブシステムズ株式会社 電力変換装置
US7943955B2 (en) 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
CN102340233B (zh) 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
US9087829B2 (en) 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP6161889B2 (ja) * 2012-10-23 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5937503B2 (ja) 2012-12-26 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
WO2014125318A1 (en) 2013-02-12 2014-08-21 Freescale Semiconductor, Inc. Method of fabricating an integrated circuit device, and an integrated circuit device therefrom
US9368434B2 (en) 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component
DE102014203899B4 (de) 2014-03-04 2024-03-14 Volkswagen Aktiengesellschaft Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
WO2016021092A1 (ja) * 2014-08-04 2016-02-11 日本電気株式会社 スイッチング増幅器および無線送信機
EP3257336A4 (de) * 2014-12-10 2018-10-10 Texas Instruments Incorporated Leistungsfeldeffekttransistor (fet), vortreiber, steuergerät und messwiderstandsintegration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007025248A1 (de) 2006-05-31 2007-12-06 Infineon Technologies Ag Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist
DE102007013186A1 (de) 2007-03-15 2008-09-18 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102011056937A1 (de) 2010-12-22 2012-06-28 Infineon Technologies Ag Die-Gehäuse

Also Published As

Publication number Publication date
CN107919341A (zh) 2018-04-17
US10128173B2 (en) 2018-11-13
US20180102307A1 (en) 2018-04-12
DE102017217612A1 (de) 2018-04-12

Similar Documents

Publication Publication Date Title
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102017213873B4 (de) Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren
EP3751605A1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102017215480A1 (de) Package für Die-Brücken-Kondensator
DE102017217612B4 (de) Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen
DE102017214236A1 (de) Leistungswandler mit wenigstens fünf elektrischen Verbindungen auf einer Seite
CN108336055B (zh) 用于均匀分布的电流流动的引线框架上的交指器件
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE102017217588A1 (de) Mehrphasen-leistungswandler mit gemeinsamen verbindungen
DE102015104990A1 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102022116833A1 (de) Halbleiterpackage mit niederparasitischer Verbindung zu einer passiven Vorrichtung
DE112022001872T5 (de) Halbleitermodul
WO2022128682A1 (de) Leistungsmodul zum betreiben eines elektrofahrzeugantriebs mit optimierter kühlung und kontaktierung
DE102021208767A1 (de) Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters
DE102023112320A1 (de) Multi-bauelement-leistungsmodul-anordnung
DE102021208770A1 (de) Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division