DE102006034679A1 - Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006034679A1
DE102006034679A1 DE102006034679A DE102006034679A DE102006034679A1 DE 102006034679 A1 DE102006034679 A1 DE 102006034679A1 DE 102006034679 A DE102006034679 A DE 102006034679A DE 102006034679 A DE102006034679 A DE 102006034679A DE 102006034679 A1 DE102006034679 A1 DE 102006034679A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
power
power semiconductor
semiconductor module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006034679A
Other languages
English (en)
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006034679A priority Critical patent/DE102006034679A1/de
Priority to US11/782,125 priority patent/US8466561B2/en
Publication of DE102006034679A1 publication Critical patent/DE102006034679A1/de
Priority to US13/905,425 priority patent/US9159720B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (1) mit einem Leistungshalbleiterchip (3) und einem passiven diskreten Bauelement (4) sowie ein Verfahren zur Herstellung desselben. Der Leistungshalbleiterchip (4) weist einen großflächigen Kontakt (5) auf der Oberseite (6) und/oder auf der Rückseite (7) auf, der in seiner flächigen Erstreckung nahezu vollständig die Oberseite (6) und/oder die Rückseite (7) des Halbleiterchips (3) einnimmt. Auf einem der großflächigen Kontakte (5) ist das in einem Gehäuse (8) angeordnete passive Bauelement (4) gestapelt, das mit seiner Elektrode (9) elektrisch mit einem der großflächigen Kontakte (5) in Verbindung steht und mit seiner Gegenelektrode (10) mit einer Steuer- oder Signalelektrode (11) des Leistungshalbleiterchips (3) oder einer Elektrode eines weiteren Halbleiterchips (13) in Wirkverbindung steht.

Description

  • Die Erfindung betrifft ein Halbleitermodul mit einem Leistungshalbleiterchip und einem passiven diskreten Bauelement sowie ein Verfahren zur Herstellung desselben. Der Halbleiterchip weist einen großflächigen Kontakt auf der Oberseite und/oder auf der Rückseite auf, der in seiner flächigen Erstreckung nahezu vollständig die Oberseite und/oder die Rückseite des Halbleiterchips einnimmt.
  • Aus der Druckschrift DE 10 2005 006 995 ist ein Halbleitermodul bekannt, bei dem auf einem Kunststoffgehäuse mit eingebettetem Halbleiterchip Elektroden derart angeordnet sind, dass auf dem Gehäuse ein weiteres Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und/oder ein passives diskretes Bauelement mit oberflächenmontierbaren Außenkontakten zu einem Halbleitermodul gestapelt werden kann.
  • Bei einem Leistungshalbleitermodul werden Leistungshalbleiterchips eingesetzt, die über einen großflächigen und relativ stabilen Halbleiterkörper verfügen. Wie oben bereits erwähnt weisen derartige Leistungshalbleiterchips derart großflächige Elektroden auf, dass sie beinahe die gesamte Oberseite und/oder Rückseite des Leistungshalbleiterchips bedecken.
  • Ein Nachteil des Halbleitermoduls aus dem Stand der Technik ist, dass aus dem Halbleiterchip zunächst ein komplettes Halbleiterbauelement mit Kunststoffgehäuse, Kunststoffgehäusemasse und Außenkontakten hergestellt wird, was mit hohen Kosten verbunden ist. Dieses gehäuste Halbleiterbauteil wird dann mit einem passiven und diskreten Bauelement, das ebenfalls ein Gehäuse aufweist, bestückt. Ein derartiges Halbleitermodul hat nicht nur den Nachteil der kompletten Einzelfertigung einzelner Bauelemente vor einem Stapeln derselben sondern auch den Nachteil, dass ein Halbleitermodul entsteht, das nicht mit einem geringst möglichen Raumbedarf verwirklicht wird. Schließlich ist auch zu bedenken, dass das gestapelte passive diskrete Bauelement lediglich mit seinen oberflächenmontierbaren Elektroden mit den darunter angeordneten Außenkontakten des Basishalbleiterbauelements mechanisch fixiert ist und nicht von einer Kunststoffgehäusemasse geschützt wird.
  • Herkömmliche Leistungsschaltmodule zur Strom- und Spannungsversorgung von Bordnetzen eines Fahrzeugs, eines Flugzeugs oder einer stationären Anlage weisen Schaltungsplatinen auf, die mit gehäusten diskreten Leistungshalbleiterchips und mit separat gehäusten, diskreten passiven Bauelementen wie Kondensatoren oder Widerständen benachbart zu dem gehäusten diskreten Leistungshalbleiterchip auf einer Verdrahtungsstruktur der Schaltungsplatine angeordnet sind. Dadurch setzt sich die flächige Erstreckung eines herkömmlichen Leistungsschaltmoduls aus der Fläche des Leistungshalbleitergehäuses mit Leistungshalbleiterchip und des Gehäuses des passiven Bauelements, sowie der gemeinsamen Verdrahtung zusammen, was nachteilig einen erheblichen Flächen- und Raumbedarf erfordert.
  • Aufgabe der Erfindung ist es, ein räumlich verkleinertes Halbleitermodul mit mindestens einem Leistungshalbleiterchip anzugeben, das elektrische Leistungen schalten kann und mindestens ein zusätzliches passives diskretes Bauelement aufweist.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Bevorzugte Ausführungsformen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleitermodul mit Leistungshalbleiterchip und passivem diskreten Bauelement geschaffen, wobei der Leistungshalbleiterchip einen großflächigen Kontakt auf der Oberseite und/oder der Rückseite aufweist. Die flächige Erstreckung derartiger großflächiger Kontakte bedeckt nahezu vollständig die Oberseite und/oder die Rückseite des Halbleiterchips. Auf einem der großflächigen Kontakte ist das in einem Gehäuse angeordnete passive diskrete Bauelement gestapelt. Dieses passive Bauelement steht mit seiner Elektrode mit einem der großflächigen Kontakte des Leistungshalbleiterchips elektrisch in Verbindung. Mit seiner Gegenelektrode steht das passive Bauelement mit einer kleinflächigen Steuer- oder Signalelektrode des Leistungshalbleiterchips oder einer Elektrode eines weiteren Halbleiterchips in Wirkverbindung.
  • Unter kleinflächig wird in diesem Zusammenhang ein Kontakt verstanden, der Signale beispielsweise zur Steuerung des Leistungshalbleiterchips oder zur Taktgebung an einen in dem Halbleiterkörper des Leistungshalbleiterchips integrierten Steuerkreis abgibt. Unter großflächig wird in diesem Zusammenhang ein Kontakt verstanden, der nahezu die gesamte Oberseite und/oder Rückseite des Halbleiterchips bedeckt und somit für eine hohe Stromführung vorgesehen ist.
  • Ein Vorteil dieses Halbleitermoduls ist, dass fertige passive diskrete Bauelemente aus einer Standardfertigung eingesetzt werden können, sofern sie die entsprechenden Maße haben und in ihrer flächigen Erstreckung kleiner oder gleich groß wie ein Leistungshalbleiterchip sind. Da die Leistungshalbleiterchips mit zunehmender zulässiger Strombelastung in ihrer flächigen Erstreckung größer werden, sind die Möglichkeiten, passive diskrete und bereits gehäuste Bauelemente auf einem Leistungshalbleiterchip zu positionieren, in vorteilhafter Weise gestiegen. So können somit in vorteilhafter Weise diskrete Kondensatoren bis zu 100 nF auf derartigen Leistungshalbleiterchips fixiert werden. Leistungshalbleiterchips bieten sich deshalb als Basishalbleiterchips für einen Stapel aus einem Leistungshalbleiterchip und mindestens einem passiven diskreten Bauelement an.
  • Bei einer bevorzugten Ausführungsform der Erfindung ist das passive Bauelement in POC-Montage (Package-On-Chip-Montage) auf der Oberseite des Leistungshalbleiterchips angeordnet. Die POC-Montage ist ein Standardverfahren, das jedoch bisher nicht für Leistungshalbleiterchips eingesetzt wird, zumal die großflächigen Kontakte auf der Oberseite und/oder auf der Unterseite von Leistungshalbleiterchips der Leistungshalbleiterbauelemente für das Anbringen von Wärmesenken bzw. Kühlkörpern genutzt werden. Es hat sich jedoch gezeigt, dass auch die auf der Oberseite eines Leistungshalbleiterchips montierten passiven Bauelemente durchaus zur thermischen Entlastung des Leistungshalbleiterchips beitragen können.
  • In einer bevorzugten Ausführungsform weist das Halbleitermodul einen Stapel mit einem Leistungshalbleiterchip und mit einem Koppelkondensator auf, der als Hochpass oder Tiefpass in dem Halbleitermodul verdrahtet ist. Als Tiefpass werden derartige Koppelkondensatoren verwendet, um hochfrequente Störsignale und/oder Taktsignale von Elektroden der nachfolgenden Schaltungskomponenten fernzuhalten. Als Hochpass werden die Koppelkondensatoren nur verdrahtet, wenn der Leis tungshalbleiterchip eine Hochfrequenzstufe beispielsweise im Antennenkreis eines Mobilfunkgerätes versorgen soll.
  • Vorzugsweise weist das Halbleitermodul einen Stapel mit einem Leistungshalbleiterchip und mit einem Koppelkondensator auf, wobei der Koppelkondensator als Bootkondensator in dem Halbleitermodul verdrahtet ist. Dieses Halbleitermodul wird vorzugsweise in der Bordelektronik für "Strom- und Spannungsversorgungen" insbesondere für AC/DC- und DC/DC-Konverter mit erhöhtem und verbessertem Integrationsgrad eingesetzt, wobei auf dem Bootkondensator eine Ladung gespeichert wird, die bei erhöhtem Leistungsbedarf abgerufen werden kann oder die zum Glätten der Konverterspannung eingesetzt wird. In heutigen Konvertern werden derartige passive Bauelemente neben den aktiven Bauelementen in Form von Leistungshalbleiterbauteilen wie oben erwähnt auf einem Substrat angeordnet und verbrauchen damit einen erheblichen Platz aufgrund der erforderlichen Umverdrahtung auf der Schaltungsplatine des Konverters.
  • Durch die bereits oben erwähnte Package-On-Chip-Montage (POC-Montage) kann vorzugsweise der Bootkondensator mit einer Kapazität CB zwischen 5 nF ≤ CB ≤ 100 nF zusammen mit den aktiven Bauelemente wie beispielsweise Leistungs-MOSFET und/oder integrierten Schaltungen in Form von Multi-Chip-Modulen (MCM) eingebaut werden. Dieses führt in vorteilhafter Weise zu einem kompakten Halbleitermodul, das in der räumlichen sowie in der flächigen Erstreckung optimiert ist.
  • In einer bevorzugten Ausführungsform der Erfindung kann das gestapelte passive Bauelement oberflächenmontierbare Außenkontakte aufweisen, die mit einem Diffusionslotmaterial beschichtet sind. Dieses Diffusionslotmaterial ermöglicht es, das passive diskrete Bauelement auf den Leistungshalbleiter chip bei Diffusionslottemperatur unter einem vorgegebenen Anpressdruck aufzubringen. Dabei bilden sich intermetallische Phasen, welche einen höheren Schmelzpunkt aufweisen als die Diffusionslottemperatur des Diffusionslotmaterials. Somit ist dann das passive diskrete Bauelement auch für die nachfolgenden Prozesstemperaturen zuverlässig und sicher auf dem Leistungshalbleiterchip fixiert. Als Diffusionslotmaterial wird vorzugsweise ein Material aus der Gruppe AuSn, AgSn, CuSn oder AgIn eingesetzt. Dabei verbindet die Diffusionslotschicht innerhalb des Halbleitermoduls mindestens eine großflächige Leistungselektrode eines Halbleiterchips elektrisch und mechanisch mit einer Elektrode des passiven Bauelements.
  • Bei einer konkreten Ausführungsform der Erfindung weist der Leistungshalbleiterchip einen HSS (High-Side-Schalter) mit einem Leistungs-MOSFET und mit einem integrierten Gate-Treiber auf. Dabei ist das gestapelte passive diskrete Bauelement zwischen der Sourceelektrode des HSS und dem CB-Eingang des Gate-Treiber-IC's angeordnet. Mit dieser Variante der Ausführungsform eines Halbleitermoduls wird optimal die großflächige Erstreckung des Leistungshalbleiterchips mit integrierter Steuerschaltung genutzt, um mindestens ein passives diskretes Bauelement auf seiner Oberseite flächen- und raumsparend zu stapeln.
  • Eine weitere bevorzugte Ausführungsform der Erfindung sieht vor, dass das passive Bauelement als Abstandshalter zwischen zwei Halbleiterchips angeordnet ist und Elektroden aufweist, die von der Oberseite und von der Rückseite des passiven Bauelements aus kontaktierbar sind. Dazu werden passive diskrete Standardbauelemente mit neuartigen Außenelektroden ausgestattet, die beispielsweise auf den Randseiten des Gehäuses des passiven Bauelements eine Metallisierung aufweisen, welche einen oberflächenmontierbaren Anschluss des passiven Bauelements auf der Unterseite des Gehäuses mit einer Kontaktfläche auf der Oberseite des Gehäuses des passiven Bauelements verbindet. Dadurch ist es möglich, dass das passive Bauelement nicht nur als Abstandshalter dient, sondern auch mit einem weiteren gestapelten Halbleiterchip elektrisch verbunden werden kann.
  • Vorzugsweise weist das Halbleitermodul einen Halbleiterchip mit einer integrierten Leistungsschaltung und einen weiteren Halbleiterchip mit einem Leistungshalbleitertransistor auf. Zwischen der integrierten Leistungsschaltung und dem Leistungshalbleitertransistor ist als Abstandshalter ein Bootkondensator in dem Halbleitermodul verdrahtet. Unter Leistungsschaltung wird in diesem Zusammenhang ein Halbleiterkörper verstanden, der sowohl einen Leistungshalbleitertransistor als auch eine integrierte Schaltung aufweist, welche beispielsweise den Leistungstransistor in einer Pulsweitenmodulation ansteuert. Dazu kann die integrierte Schaltung einen oder mehrere Taktgeber aufweisen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Leistungshalbleiterchip mit dem passiven Bauelement als Abstandshalter auf seiner Oberseite und auf seiner Rückseite eine Leistungselektrode mit großflächigem Kontakt auf. Die Oberseite und die Rückseite des Leistungshalbleiterchips weisen zusätzlich eine kleinflächige Steuerelektrode auf. Eine der Leistungselektroden kann eine Drainelektrode und eine andere der Leistungselektroden eine Sourceelektrode eines vertikalen Feldeffektleistungshalbleiterchips sein, während die kleinflächige Steuerelektrode eine vertikale Trenchgateelektrode ist. Bei einer Variante der Erfindung sind als Leistungselektroden eine Kollektorelektrode und eine Emitter elektrode eines vertikalen IGBT's (insulated gate bipolar transistors) vorgesehen, während die Steuerelektrode eine isolierte Gateelektrode ist.
  • Zum weiteren Aufbau eines derartigen Halbleitermoduls ist der Stapel mit Leistungshalbleiterchip und passivem Bauelement auf Flachleitern fixiert. Die oberflächenmontierbaren Außenkontakte des Halbleitermoduls werden von diesen Flachleitern gebildet. Mindestens ein Flachleiter ist dabei für Signalein- und/oder Signalausgänge vorgesehen. Weitere Flachleiter können für Versorgungsströme und Versorgungsspannungen in einem Flachleiterrahmen angeordnet sein.
  • Außerdem weist das Halbleitermodul ein Kunststoffgehäuse auf, in dessen Kunststoffgehäusemasse mindestens ein Leistungshalbleiterchip, ein passives Bauelement, Verbindungselemente und Oberflächen von Flachleitern eingebettet sind. Die Außenkontaktflächen der Flachleiter auf der Unterseite des Halbleitermoduls sind jedoch von Kunststoffgehäusemasse freigehalten.
  • Eine bevorzugte Anwendung ist es, dieses Halbleitermodul in Bordnetzen in MCM-Bauweise (Multi-Chip-Modul-Bauweise) einzusetzen. Ein weiteres Verwendungsgebiet des Halbleitermoduls besteht darin, das Halbleitermodul für eine Strom- und Spannungsversorgung mit AC/DC und/oder DC/DC-Wandler einzusetzen, wobei das Halbleitermodul mindestens einen der Wandler bereitstellt.
  • Ein Verfahren zur Herstellung eines Halbleitermoduls mit Leistungshalbleiterchip und gestapeltem passivem Bauelement weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Leistungshalbleiterchip oder ein Leistungshalbleiter schaltungschip hergestellt. Der Unterschied zwischen Leistungshalbleiterchip und Leistungshalbleiterschaltungschip besteht darin, dass ein Leistungshalbleiterschaltungschip zusätzlich zu dem Leistungshalbleiterchip auch noch eine integrierte Schaltung aufweist. Außerdem wird ein passives Bauelement mit Bauelementgehäuse hergestellt. Als drittes wird ein Flachleiterrahmen mit Halbleitermodulpositionen und Flachleitern hergestellt.
  • Mit diesen drei Komponenten wird dann das Halbleitermodul zusammengebaut. Dazu wird ein Leistungshalbleiterchip oder ein Leistungshalbleiterschaltungschip auf die jeweiligen Halbleitermodulpositionen aufgebracht. Danach kann ein Aufbringen eines passiven Bauelements auf dem Leistungshalbleiterchip oder dem Leistungshalbleiterschaltungschip erfolgen. Schließlich werden Verbindungselemente angebracht, die zwischen den Flachleitern und den Elektroden des Leistungshalbleiterchips und/oder des Leistungshalbleiterschaltungschips und/oder des passiven Bauelements angeordnet werden. Danach kann diese gestapelte Struktur aus mindestens einem Leistungshalbleiterchip und/oder einem Leistungshalbleiterschaltungschip und einem passiven diskreten Bauelement sowie Verbindungselementen in eine Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen der Flachleiter eingebettet werden. Abschließend wird der Flachleiterrahmen in einzelne Halbleitermodule aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass eine Vielzahl von Schritten, die zum Zusammenbau des Halbleitermoduls beitragen, für eine Mehrzahl von Halbleitermodulen parallel auf dem Flachleiterrahmen durchgeführt werden können. Außerdem ist das Verfahren auf mehrere Leistungshalbleiterchips, die über einander gestapelt sind und durch ein passives Bauelement auf Distanz gehalten werden, anwendbar.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens werden auf die Elektroden des passiven Bauelements Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht, das mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweist und intermetallische Phasen bei einem Diffusionslöten bildet, deren Schmelzpunkt deutlich höher ist als eine Diffusionslöttemperatur. Für das Diffusionsföten wird der Stapel aus Leistungshalbleiterchip und passivem Bauelement auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450 °C aufgeheizt. Beim Diffusionslöten wird vorzugsweise auf das passive Bauelement ein Anpressdruck ausgeübt, um eine Kontaktgabe während des Aufheizens auf Diffusionslottemperatur sicherzustellen.
  • In den Halbleiterchippositionen kann dazu ein MOSFET mit vertikaler Driftstrecke und vertikaler Trenchgatestruktur sowie mit Sourceelektrode auf seiner Oberseite und einer Drainelektrode auf seiner Rückseite aufgebracht werden, wobei auf die Sourceelektrode eine Elektrode des passiven Bauelements diffusionsgelötet wird. Die andere Elektrode kann dann entweder über ein Verbindungselement wie einem Bonddraht mit einem Flachleiter verbunden werden oder sie kann noch auf dem Leistungshalbleiterchip mit einer Steuer- oder Signalelektrode in Wirkverbindung stehen.
  • Zum Herstellen von Flachleiterrahmen können vorzugsweise ebene Kupferplatten strukturiert werden, indem eine ebene Metallplatte gestanzt wird oder nass bzw. trocken geätzt wird. Anstelle einer Strukturierung einer Metallplatte ist es auch möglich, den Flachleiterrahmen dadurch herzustellen, dass die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend der Hilfsträger von dem entstandenen Flachleiterrahmen entfernt wird.
  • Beim danach folgenden Aufbringen eines Leistungshalbleiterchips auf die vorgesehenen Flachleiter in entsprechenden Halbleitermodulpositionen wird der Leistungshalbleiterchip auf einen zentralen Flachleiter gelötet, der auch als Halbleiterchipinsel oder als "Chip-Pad" bekannt ist.
  • Zum Anbringen von Verbindungselementen zwischen Elektroden der Oberseite des Leistungshalbleiterchips und vorgesehenen Flachleitern des Flachleiterrahmens in den Halbleitermodulpositionen werden Bonddrahtverbindungen oder Bondbandverbindungen zwischen den Flachleitern und den Elektroden aufgebracht. Zum Verpacken des Stapels aus mindestens einem Leistungshalbleiterchip und einem passiven Bauelement sowie den Verbindungselementen werden diese mittels Spritzgusstechnik oder Dispenstechnik in eine Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen der Flachleiter auf der Unterseite des Halbleitermoduls eingebettet.
  • Nach dem Einbetten der einzelnen Halbleitermodule in ihr Kunststoffgehäuse in den einzelnen Halbleitermodulpositionen des Flachleiterrahmens wird dieser mittels Lasertechnik oder mittels Ätzverfahren oder durch Sägetechnik und/oder Stanztechnik in einzelne Leistungshalbleitermodule aufgetrennt.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleitermodul einer ersten Ausführungsform der Erfindung;
  • 2 zeigt eine Prinzipskizze eines Ausschnitts einer Schaltung mit einem LSS- und einem HSS-Schalter;
  • 3 zeigt einen schematischen Querschnitt eines Leistungshalbleitermoduls einer zweiten Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch ein Leistungshalbleitermodul 1 einer ersten Ausführungsform der Erfindung. Dieses Leistungshalbleitermodul 1 weist eine integrierte Leistungsschaltung 26 eines monolithisch integrierten Halbleiterkörpers 38 eines Leistungshalbleiterchips 3 mit einem Leistungstransistor des MOSFET-Typs (Metal Oxide Silicon Field Effect Transistor) und einer integrierten Schaltung mit einem Gate-Treiber auf. Dieser Leistungshalbleiterschaltungschip 26 weist auf seiner Rückseite 7 einen großflächigen Kontakt 5 auf, der nahezu die gesamte Oberfläche der Rückseite 7 des Leistungshalbleiterchips 3 belegt und eine Drainelektrode D eines MOSFET's ist.
  • Mit dieser Leistungselektrode 16, die als Drainelektrode D geschaltet sein kann, ist der Leistungshalbleiterchip 3 auf einem zentralen Flachleiter 36, der auch als Chipinsel bzw. Chip-Pad bezeichnet wird, eines Flachleiterrahmens angeordnet. Ein derartiger Flachleiterrahmen weist eine Mehrzahl von Halbleitermodulpositionen auf. Neben dem zentralen Flachleiter 36 weist das Halbleitermodul 1 einen weiteren stromführenden Flachleiter 29 zur Stromversorgung auf, wobei der Flachleiter 29 über eine Bondbandverbindung 37 mit einer Leistungselektrode 16 auf der Oberseite 6 des Leistungshalbleiterschaltungschips 26 verbunden ist und den Anschluss für eine Sourceelektrode S darstellt.
  • Auf dieser großflächigen Leistungselektrode 16 ist ein passives Bauelement 4 mit einer Elektrode 9 über einen oberflächenmontierbaren Außenkontakt 19 des passiven Bauelements 4 und eine Diffusionslotschicht 20 angeordnet. Das diskrete passive Bauelement 4 weist ein Gehäuse 8, eine Oberseite 24 und eine Rückseite 25 auf und ist mit seiner Gegenelektrode 10 wiederum über eine Diffusionslotschicht 20 mit seinem oberflächenmontierbaren Außenkontakt 19 der Gegenelektrode 10 auf einer Signalelektrode 11 fixiert. Da diese Signalelektrode 11, welche zu dem integrierten Gate-Treiber gehört, auf der Oberseite 6 des Leistungshalbleiterschaltungschips 26 angeordnet ist, wird sie über ein Verbindungselement 32, das hier eine Bonddrahtverbindung 37 bildet, mit einem Flachleiter 27 für Signale verbunden. Über eine Außenkontaktfläche 34 kann der in dem Halbleiterkörper 38 angeordnete Leistungstransistor des MOSFET-Typs angesteuert werden.
  • Da ein Bootkondensator von etwa 10 nF eine Größe von 250 × 500 μm2 aufweist, kann er bei heutigen Leistungsgehäusen wie z.B. TO-, PowerSO- oder PowerQFN-Gehäusen auf dem Leistungshalbleiterchip 3 mit integrierter Leistungsschaltung 26 als gestapeltes passives diskretes Bauelement 4 fixiert werden. Durch die Diffusionslotverbindung der oberflächenmontierbaren Kontakte 20 des passiven Bauelements 4 wird gleichzeitig eine hochtemperaturfeste Lotverbindung geschaffen, welche die weiteren thermischen Fertigungsprozesse unbeschadet überstehen kann.
  • Durch die flächige Erstreckung des zur Verfügung stehenden Leistungshalbleiterchips 3 mit integrierter Leistungsschaltung 26 ist es möglich, derartige Bootkondensatoren in einem Gehäuse 8 auf dem Leistungshalbleiterchip 3 zu stapeln, und diese Anordnung aus Leistungshalbleiterchip 3, passivem Bauelement 4, Verbindungselementen 32 und Oberflächen 33 der Flachleiter 27 und 29 in eine Kunststoffgehäusemasse 31 zu einem Kunststoffgehäuse 30 einzubetten. Dabei entstehen auf der Unterseite 35 des Halbleitermoduls 1 kunststofffreie Außenkontakte 28 mit Außenkontaktflächen 34, über die auf eine Sourceelektrode S, eine Drainelektrode D sowie eine Signalelektrode 11 in dem Stapel 17 aus Leistungshalbleiterchip 3 und passivem diskreten Bauelement 4 von außen zugegriffen werden kann.
  • 2 zeigt eine Prinzipskizze eines Ausschnitts einer Schaltung 39 mit einem weiteren Halbleiterchip 13 als LSS-Schalter (Low Side Switch) und einer Leistungsschaltung 26 aus einem Leistungstransistor 3 und 13 als HSS-Schalter (High Side Switch) mit integrierter Steuerschaltung 21 und mit einem Bootkondensator CB als passives diskretes Bauelement 4 zur Ankopplung eines Gate-Treiber-Eingangs 22. Die beiden Schalter LSS und HSS sind zwischen einem Erdungsanschluss GND und einem Versorgungsspannungsanschluss VBB in Reihe geschaltet. Der Bootkondensator CB ist mit einer Elektrode 9 zwischen den beiden Leistungstransistoren über eine Verbindung 40 angeschlossen. Während der LSS-Schalter mit seiner Sourceelektrode S an den Erdungspunkt GND angeschlossen ist, bildet die Drainelektrode D des LSS-Schalters und die Sourceelektrode S des HSS-Schalters mit der Elektrode 9 des Bootkondensators CB einen Knotenpunkt 41 der Schaltungsanordnung 39. Die Verwirklichung dieser Schaltungsanordnung 39 mit den drei Außenanschlüssen, 22 für den CB-Eingang, 44 für die HSS-Source elektrode und 46 für die HSS-Drainelektrode, zeigt die nachfolgende 3.
  • Dazu verbindet eine Verbindungsleitung 42 den Anschlusspunkt 44 mit der Sourceelektrode S des Leistungshalbleiterchips 3, und eine Verbindungsleitung 47 ist an die Gateelektrode G des LSS angeschlossen. Eine weitere Verbindungsleitung 49 ist zwischen Sourceelektrode S des LSS und GND angeordnet. Außerdem wird der Knotenpunkt 41 über die Verbindung 40 mit der Elektrode 9 des Bootkondensators CB elektrisch gekoppelt, und eine Verbindungsleitung 43 verbindet die Gegenelektrode 10 des Bootkondensators CB mit dem Außenanschluss 22. Schließlich steht der Außenanschluss 46 über die Verbindung 45 mit der Drainelektrode D des HSS elektrisch in Verbindung.
  • 3 zeigt einen schematischen Querschnitt eines Leistungshalbleitermoduls 2. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Das Leistungshalbleitermodul 2 verwirklicht die in 2 gezeigte Schaltungsanordnung 39 mit einem Stapel 17 aus Leistungsschaltungschip 26 und passivem Bootkondensator 18 als passives diskretes Bauelement 4 und weiterem gestapelten Halbleiterchip 13 für ein Bordnetz. Dabei dient der Bootkondensator 18 mechanisch zusätzlich als Abstandshalter 23 zwischen dem HSS und dem LSS. Der LSS wird durch den weiteren gestapelten Halbleiterchip 13 mit einer großflächigen Sourceelektrode S und einer kleinflächigen Elektrode 12 als Gateelektrode G auf seiner Oberseite 14 und einer großflächigen Drainelektrode D auf seiner Rückseite 15 gebildet.
  • Der in 2 gezeigte HSS-Drain-Außenanschluss 46 wird durch einen zentralen Flachleiter 36 realisiert, während der Außenanschluss für den CB-Eingang 22 durch einen am Rand der Unterseite 35 des Kunststoffgehäuses 30 angeordneten Flachleiter 27 für Signale verwirklicht wird. Auf dem gegenüber liegenden Rand der Unterseite des Kunststoffgehäuses 30 ist durch einen Flachleiter 29 zur Stromversorgung der HSS-Source-Außenanschluss 44 realisiert. Schließlich steht der Außenanschluss 46 über die Verbindung 45, die als Lotschicht 50 zwischen dem zentralen Flachleiter 36 und der Drainelektrode D angeordnet ist, mit dem HSS elektrisch in Verbindung.
  • Der Knotenpunkt 41 der Schaltungsanordnung 39 in 2 ist durch ein Auflöten der Kondensatorelektrode 9 auf die Leistungselektrode 16 des Leistungshalbleiterchips 3, der hier als HSS-Schalter ausgebildet ist, verwirklicht. Die Elektrode 9 des passiven Bauelements 4 ist gleichzeitig mit der Drainelektrode D des LSS-Schalters, die auf dem passiven Bauelement 4 über eine Klebstoffschicht 48 auf der Oberseite 24 des passiven Bauelements 4 fixiert ist, elektrisch verbunden. Die in 2 gezeigten Verbindungsleitungen 42, 43, 47 und 49 sind durch entsprechende Bonddraht- bzw. Bondbandverbindungen 32 in dem Leistungshalbleitermodul 2 verwirklicht.
    • 1
    Halbleitermodul (1. Ausführungsform)
    2
    Halbleitermodul (2. Ausführungsform)
    3
    Leistungshalbleiterchip
    4
    passives Bauelement
    5
    großflächiger Kontakt
    6
    Oberseite des Leistungshalbleiterchips
    7
    Rückseite des Leistungshalbleiterchips
    8
    Gehäuse des passiven Bauelements
    9
    Anschluss des passiven Bauelements bzw. Elektrode
    10
    weiterer Anschluss des passiven Bauelements bzw. Gegenelektrode
    11
    Steuerelektrode bzw. Signalelektrode
    12
    Elektrode eines weiteren Halbleiterchips
    13
    weiterer Halbleiterchip
    14
    Oberseite des weiteren Halbleiterchips
    15
    Rückseite des weiteren Halbleiterchips
    16
    Leistungselektrode
    17
    Stapel
    18
    Koppelkondensator bzw. Bootkondensator
    19
    oberflächenmontierbarer Außenkontakt des passiven Bauelements
    20
    Diffusionslotschicht
    21
    monolithisch integrierte Steuerschaltung bzw. integrierter Gate-Treiber
    22
    CB-Eingangsaußenanschluss
    23
    Abstandshalter
    24
    Oberseite des passiven Bauelements
    25
    Rückseite des passiven Bauelements
    26
    integrierte Leistungsschaltung bzw. Leistungshalbleiterschaltungschip
    27
    Flachleiter für Signal
    28
    Außenkontakt
    29
    Flachleiter zur Stromversorgung
    30
    Kunststoffgehäuse
    31
    Kunststoffgehäusemasse
    32
    Verbindungselement
    33
    Oberfläche eines Flachleiters
    34
    Außenkontaktfläche
    35
    Unterseite des Halbleitermoduls
    36
    zentraler Flachleiter
    37
    Bonddrahtverbindung bzw. Bondbandverbindung
    38
    Halbleiterkörper
    39
    Schaltungsanordnung
    40
    Verbindung
    41
    Schaltungsknoten
    42
    Verbindungsleitung
    43
    Verbindungsleitung
    44
    HSS-Source-Außenanschluss
    45
    Verbindung
    46
    HSS-Drain-Außenanschluss
    47
    Verbindungsleitung
    48
    Klebstoffschicht
    49
    Verbindungsleitung
    50
    Lotschicht
    D
    Drainelektrode
    G
    Gateelektrode
    GND
    Erdungsanschluss
    HSS
    High-Side-Switch
    LSS
    Low-Side-Switch
    S
    Sourceelektrode
    VBB
    Versorgungsanschluss

Claims (35)

  1. Halbleitermodul mit Leistungshalbleiterchip (3) und passivem diskreten Bauelement (4), wobei der Leistungshalbleiterchip (3) einen großflächigen Kontakt (5) auf der Oberseite (6) und/oder der Rückseite (7) aufweist, der in seiner flächigen Erstreckung nahezu vollständig die Oberseite (6) und/oder die Rückseite (7) des Halbleiterchips (3) einnimmt, wobei auf einem der großflächigen Kontakte (5) das in einem Gehäuse (8) angeordnete passive Bauelement (4) gestapelt ist, das mit seiner Elektrode (9) elektrisch mit einem der großflächigen Kontakte (5) des Leistungshalbleiterchips (3) in Verbindung steht und mit seiner Gegenelektrode (10) mit einer Steuer- oder Signalelektrode (11) des Leistungshalbleiterchips (3) oder einer Elektrode eines weiteren Halbleiterchips (13) in Wirkverbindung steht.
  2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass das passive Bauelement (4) in POC-Montage (Package-On-Chip-Montage) auf der Oberseite (6) des Leistungshalbleiterchips (3) angeordnet ist.
  3. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) einen Stapel (17) mit einem Leistungshalbleiterchip (3) und mit einem Koppelkondensator (18) aufweist, der als Hochpass oder Tiefpass in dem Halbleitermodul (1) verdrahtet ist.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) einen Stapel (17) mit einem Leistungshalbleiterchip (3) und mit einem Koppelkondensator (18) aufweist, der als Bootkondensator in dem Halbleitermodul verdrahtet ist.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das gestapelte passive Bauelement (4) einen Bootkondensator (18) mit einer Kapazität CB zwischen 5 nF ≤ CB ≤ 100 nF aufweist.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das gestapelte passive Bauelement (4) oberflächenmontierbare Außenkontakte (19) aufweist, die mit einem Diffusionslotmaterial beschichtet sind.
  7. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Diffusionslotmaterial eines aus der Gruppe AuSn, AgSn, CuSn oder AgIn aufweist.
  8. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Diffusionslotschicht (20) innerhalb des Halbleitermoduls (1) mindestens eine großflächige Leistungselektrode (16) eines Halbleiterchips (3) elektrisch und mechanisch mit einer Elektrode des passiven Bauelements (4) verbindet.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (3) einen HSS Leistungs- MOSFET (3) mit integriertem Gate-Treiber (21) aufweist, wobei das gestapelte passive Bauelement (4) zwischen der Sourceelektrode (S) des HSS und dem CB-Eingang (22) des Gate-Treiber-IC's (21) angeordnet ist.
  10. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das passive Bauelement (4) als Abstandshalter (23) zwischen zwei Halbleiterchips (3, 13) angeordnet ist und Elektroden (9, 10) aufweist, die von der Oberseite (24) und von der Rückseite (25) des passiven Bauelements (4) aus kontaktierbar sind.
  11. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) einen Halbleiterchip (3) mit einer integrierten Leistungsschaltung (26) und mit einem Leistungshalbleitertransistor (13) aufweist, wobei zwischen der integrierten Leistungsschaltung (26) und dem Leistungshalbleitertransistor (13) ein Bootkondensator (18) als Abstandshalter (23) in dem Halbleitermodul (1) verdrahtet ist.
  12. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungshalbleiterchip (3) mit dem passiven Bauelement (4) als Abstandshalter (23) auf seiner Oberseite (6) und auf seiner Rückseite (7) eine Leistungselektrode (16) mit großflächigem Kontakt (5) aufweist, und wobei die Oberseite (6) oder die Rückseite (7) des Leistungshalbleiterchips (3) zusätzlich eine kleinflächige Steuerelektrode (11) aufweist.
  13. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die eine der Leistungselektroden (16) eine Drainelektrode (D) und eine andere der Leistungselektroden (16) eine Sourceelektrode (S) eines vertikalen Feldeffektleistungshalbleiterchips ist.
  14. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode (11) eine vertikale Trenchgateelektrode ist.
  15. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die eine der Leistungselektroden (16) eine Kollektorelektrode und eine andere Leistungselektrode (16) eine Emitterelektrode eines vertikalen IGBT's (insulated gate bipolar transistors) ist, und die Steuerelektrode (11) eine isolierte Gateelektrode ist.
  16. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stapel (17) mit Leistungshalbleiterchip (3) und passivem Bauelement (4) auf Flachleitern (27) fixiert ist, die oberflächenmontierbare flache Außenkontakte (28) des Halbleitermoduls (1) bilden, wobei mindestens ein Flachleiter (27) für Signalein- und Signalausgänge sowie Flachleiter (29) für Versorgungsströme und Versorgungsspannungen vorgesehen sind.
  17. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) ein Kunststoffgehäuse (30) auf weist, in dessen Kunststoffgehäusemasse (31) mindestens ein Leistungshalbleiterchip (3), ein passives Bauelement (4), Verbindungselemente (32) und Oberflächen (33) von Flachleitern (27, 29) eingebettet sind, und wobei Außenkontaktflächen (34) der Flachleiter (27, 29) auf der Unterseite (35) des Halbleitermoduls (1) von Kunststoffgehäusemasse (31) freigehalten sind.
  18. Bordnetz mit einem Halbleitermodul (1, 2) in MCM-Bauweise (Multi-Chip-Modul-Bauweise) nach einem der Ansprüche 1 bis 17.
  19. Verwendung eines Halbleitermoduls (1, 2) nach einem der Ansprüche 1 bis 17 für eine Strom- und Spannungsversorgung mit AC/DC und/oder DC/DC-Wandler, wobei das Halbleitermodul (1, 2) mindestens einen der Wandler bereitstellt.
  20. Verfahren zur Herstellung eines Halbleitermoduls (1) mit Leistungshalbleiterchip (3) und gestapeltem passivem Bauelement (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Leistungshalbleiterchips (3) oder eines Leistungshalbleiterschaltungschips; – Herstellen eines passiven Bauelements (4) mit Bauelementgehäuse (8); – Herstellen eines Flachleiterrahmens mit Halbleitermodulpositionen und Flachleitern (27, 29); – Aufbringen eines Leistungshalbleiterchips (3) oder eines Leistungshalbleiterschaltungschips auf die jeweiligen Halbleitermodulpositionen; – Aufbringen eines passiven Bauelements (4) auf den Leistungshalbleiterchip (3) oder den Leistungshalbleiterschaltungschip; – Aufbringen von Verbindungselementen (32) zwischen den Flachleitern (27, 29) und den Elektroden (11, 12) des Leistungshalbleiterchips (3) und/oder des Leistungshalbleiterschaltungschips und/oder des passiven Bauelements (4); – Einbetten des Leistungshalbleiterchips (3) und/oder des Leistungshalbleiterschaltungschips und des passiven Bauelements (4) sowie der Verbindungselemente (32) in eine Kunststoffgehäusemasse (31) unter Freilassen von Außenkontaktflächen (34) der Flachleiter (27, 29); – Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1).
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass auf die Elektroden (9, 10) des passiven Bauelements (4) Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen und intermetallische Phasen bei einem Diffusionsföten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur.
  22. Verfahren nach Anspruch 20 oder Anspruch 21, dadurch gekennzeichnet, dass der Stapel (17) aus Leistungshalbleiterchip (3) und passivem Bauelement (4) beim Diffusionslöten auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450 °C aufgeheizt wird.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass in den Halbleiterchippositionen ein MOSFET mit vertikaler Driftstrecke und vertikaler Trenchgatestruktur sowie Sourceelektrode (S) auf seiner Oberseite (6) und einer Drainelektrode (D) auf seiner Rückseite (7) aufgebracht wird, wobei auf der Sourceelektrode (S) eine Elektrode (9, 10) des passiven Bauelements (4) diffusionsgelötet wird.
  24. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass in den Halbleiterchippositionen ein Leistungshalbleiterchip (3) des IGBT-Typs (insulated-Gate-Bipolar-Transistor-Typ) mit vertikaler Driftstrecke und lateraler Gatestruktur sowie einer Emitterelektrode auf seiner Oberseite (6) und einer Kollektorelektrode auf seiner Rückseite (7) aufgebracht wird, wobei auf der Emitterelektrode eine Elektrode (9, 10) des passiven Bauelements (4) diffusionsgelötet wird.
  25. Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass auf das passive Bauelement (4) ein Anpressdruck beim Diffusionsföten ausgeübt wird.
  26. Verfahren nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte gestanzt wird.
  28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
  29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird.
  30. Verfahren nach einem der Ansprüche 20 bis 29, dadurch gekennzeichnet, dass beim Aufbringen eines Leistungshalbleiterchips (3) auf die vorgesehenen Flachleiter (27, 29) der Leistungshalbleiterchip (3) auf einen zentralen Flachleiter (36) gelötet oder geklebt wird.
  31. Verfahren nach einem der Ansprüche 20 bis 30, dadurch gekennzeichnet, dass zum Anbringen von Verbindungselementen (32) zwischen Elektroden (11, 12) der Oberseite (6) des Leistungshalbleiterchips (3) und vorgesehenen Flachleitern (27) des Flachleiterrahmens in den Halbleitermodulpositionen Bonddrahtverbindungen (37) und/oder Bondbandverbindungen angebracht werden.
  32. Verfahren nach einem der Ansprüche 20 bis 31, dadurch gekennzeichnet, dass zum Verpacken des Stapels (17) aus mindestens einem Leistungshalbleiterchip (3) und einem passiven Bauelement (4) sowie der Verbindungselemente (32) in eine Kunststoffgehäusemasse (31) unter Freilassen von Außenkontaktflächen (34) der Flachleiter (27, 29) auf den Unterseiten (35) der Halbleitermodule (1) eine Spritzgusstechnik eingesetzt wird.
  33. Verfahren nach einem der Ansprüche 20 bis 32, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1) eine Lasertrenntechnik eingesetzt wird.
  34. Verfahren nach einem der Ansprüche 20 bis 32, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1) ein Ätzverfahren eingesetzt wird.
  35. Verfahren nach einem der Ansprüche 20 bis 32, dadurch gekennzeichnet, dass das Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1) mittels Sägetechnik oder Stanztechnik erfolgt.
DE102006034679A 2006-07-24 2006-07-24 Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben Ceased DE102006034679A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006034679A DE102006034679A1 (de) 2006-07-24 2006-07-24 Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US11/782,125 US8466561B2 (en) 2006-07-24 2007-07-24 Semiconductor module with a power semiconductor chip and a passive component and method for producing the same
US13/905,425 US9159720B2 (en) 2006-07-24 2013-05-30 Semiconductor module with a semiconductor chip and a passive component and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006034679A DE102006034679A1 (de) 2006-07-24 2006-07-24 Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102006034679A1 true DE102006034679A1 (de) 2008-01-31

Family

ID=38859322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006034679A Ceased DE102006034679A1 (de) 2006-07-24 2006-07-24 Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (2) US8466561B2 (de)
DE (1) DE102006034679A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979187B2 (en) 2015-11-12 2018-05-22 Infineon Technologies Austria Ag Power device with overvoltage arrester
DE102008041680B4 (de) 2008-08-29 2019-06-06 Robert Bosch Gmbh Schaltkreis für ein Insassenschutzsystem

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009143200A2 (en) * 2008-05-21 2009-11-26 Kla-Tencor Corporation Substrate matrix to decouple tool and process effects
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
US7969018B2 (en) * 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US8183087B2 (en) 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置
US8178954B2 (en) * 2009-07-31 2012-05-15 Alpha & Omega Semiconductor, Inc. Structure of mixed semiconductor encapsulation structure with multiple chips and capacitors
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
US8987830B2 (en) * 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
TWI426595B (zh) * 2010-03-01 2014-02-11 Alpha & Omega Semiconductor 一種應用於功率切換器電路的半導體封裝結構
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8896131B2 (en) 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
US20120200281A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US8269330B1 (en) * 2011-04-22 2012-09-18 Cyntec Co., Ltd. MOSFET pair with stack capacitor and manufacturing method thereof
US8779566B2 (en) * 2011-08-15 2014-07-15 National Semiconductor Corporation Flexible routing for high current module application
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8524532B1 (en) * 2012-02-27 2013-09-03 Texas Instruments Incorporated Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
CN102832189B (zh) * 2012-09-11 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种多芯片封装结构及其封装方法
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies
US8916474B2 (en) 2013-02-18 2014-12-23 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US8853849B2 (en) 2013-03-06 2014-10-07 Infineon Technologies Austria Ag Package arrangement and a method of manufacturing a package arrangement
US9620439B2 (en) 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
US9576884B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
US9385070B2 (en) * 2013-06-28 2016-07-05 Delta Electronics, Inc. Semiconductor component having a lateral semiconductor device and a vertical semiconductor device
CN103441124B (zh) * 2013-08-27 2016-01-06 矽力杰半导体技术(杭州)有限公司 电压调节器的叠层封装方法及相应的叠层封装装置
US20150221764A1 (en) 2014-02-04 2015-08-06 Infineon Technologies Ag Wafer based beol process for chip embedding
DE102014118769B4 (de) * 2014-12-16 2017-11-23 Infineon Technologies Ag Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
MY186501A (en) * 2015-07-10 2021-07-22 Richard K Williams Universal surface-mount semiconductor package
US9468087B1 (en) 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
JP6935392B2 (ja) * 2016-04-19 2021-09-15 ローム株式会社 半導体装置、パワーモジュール及びその製造方法
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
CN110417239B (zh) * 2019-08-13 2021-02-02 合肥通用电源设备有限公司 开关电源用功率管安装结构
JP7377181B2 (ja) * 2020-09-11 2023-11-09 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000039863A1 (en) * 1998-12-29 2000-07-06 Eveready Battery Company, Inc. Impact modified polystyrene seals for electrochemical cells
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102004023307B3 (de) * 2004-05-11 2005-10-20 Infineon Technologies Ag Leistungs-Halbleiterbauteil
DE102005020972A1 (de) * 2004-04-30 2006-01-05 Samsung Electronics Co., Ltd., Suwon Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284905A (en) * 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
US4685026A (en) * 1985-04-25 1987-08-04 Electronic Concepts, Inc. Capacitor forming and manufacturing method
JP3036233B2 (ja) 1992-06-22 2000-04-24 松下電器産業株式会社 半導体装置およびその製造方法
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
US6392304B1 (en) * 1998-11-12 2002-05-21 United Memories, Inc. Multi-chip memory apparatus and associated method
WO2000039853A1 (de) 1998-12-23 2000-07-06 Infineon Technologies Ag Vertikal integrierte halbleiteranordnung
US6281096B1 (en) * 1999-04-22 2001-08-28 International Rectifier Corp. Chip scale packaging process
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6242970B1 (en) * 1999-09-04 2001-06-05 Texas Instruments Incorporated Charge-pump device and method of sequencing charge-pump switches
US6519134B1 (en) * 2000-07-19 2003-02-11 Intel Corporation Universal capacitor terminal design
US20020075038A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Active leakage control technique for high performance dynamic circuits
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
DE10103144A1 (de) * 2001-01-24 2002-08-01 Infineon Technologies Ag Halbbrückenschaltung
DE10124770C1 (de) * 2001-05-21 2002-10-17 Infineon Technologies Ag Verfahren zur Kontaktierung eines elektrischen Bauelementes mit einem eine Leiterstruktur aufweisenden Substrat
DE10141877B4 (de) * 2001-08-28 2007-02-08 Infineon Technologies Ag Halbleiterbauteil und Konvertereinrichtung
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
CN100413060C (zh) * 2003-09-04 2008-08-20 松下电器产业株式会社 半导体装置
US7026801B2 (en) * 2003-09-15 2006-04-11 Texas Instruments Incorporated Guaranteed bootstrap hold-up circuit for buck high side switch
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
EP1603157B1 (de) * 2004-05-31 2008-01-09 STMicroelectronics S.r.l. Vertikal leitender Leistungselektronikchip und Herstellungsmethode
DE102004047358B3 (de) * 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung
US7721232B2 (en) * 2004-11-29 2010-05-18 Infineon Technologies Ag Designated MOSFET and driver design to achieve lowest parasitics in discrete circuits
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
DE102005006995B4 (de) * 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE102005024321B8 (de) * 2005-05-27 2012-10-04 Infineon Technologies Ag Absicherungsschaltung
US7348656B2 (en) * 2005-09-22 2008-03-25 International Rectifier Corp. Power semiconductor device with integrated passive component
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
DE102005052563B4 (de) * 2005-11-02 2016-01-14 Infineon Technologies Ag Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006002381B3 (de) * 2006-01-17 2007-07-19 Infineon Technologies Ag Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000039863A1 (en) * 1998-12-29 2000-07-06 Eveready Battery Company, Inc. Impact modified polystyrene seals for electrochemical cells
JP2004200665A (ja) * 2002-12-02 2004-07-15 Toppan Printing Co Ltd 半導体装置およびその製造方法
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102005020972A1 (de) * 2004-04-30 2006-01-05 Samsung Electronics Co., Ltd., Suwon Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE102004023307B3 (de) * 2004-05-11 2005-10-20 Infineon Technologies Ag Leistungs-Halbleiterbauteil

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP 06005881 A (Pat. Abstr. of Japan) *
JP 2004/200665 A (Computerübersetzung)
JP 2004/200665 A (Pat. Abstr. of Japan)
JP 2004200665 A (Computerübersetzung) *
JP 2004200665 A (Pat. Abstr. of Japan) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041680B4 (de) 2008-08-29 2019-06-06 Robert Bosch Gmbh Schaltkreis für ein Insassenschutzsystem
US9979187B2 (en) 2015-11-12 2018-05-22 Infineon Technologies Austria Ag Power device with overvoltage arrester

Also Published As

Publication number Publication date
US20130285132A1 (en) 2013-10-31
US8466561B2 (en) 2013-06-18
US20080017907A1 (en) 2008-01-24
US9159720B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102007025248B4 (de) Elektronisches Bauelement, das mindestens zwei Halbleiterleistungsbauteile aufweist und Verfahren zu dessen Herstellung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102006008632A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008001414A1 (de) Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102005014746A1 (de) Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final