DE102005044510A1

DE102005044510A1 - Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung

Info

Publication number: DE102005044510A1
Application number: DE102005044510A
Authority: DE
Inventors: Ralf Dipl.-Phys. Dipl.-Ing.(Fh) Otremba; Josef Dipl.-Ing. Höglauer (FH)
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-09-16
Filing date: 2005-09-16
Publication date: 2007-03-29
Anticipated expiration: 2025-09-17
Also published as: US7632759B2; US20070080391A1; DE102005044510B4

Abstract

Ein Halbleiterbauteil (2) mit einem Halbleiterchip (16) wird geschaffen. Die Vordereite (1) des Halbleiterchips (16) weist integrierte Schaltungselemente und eine elektrisch leitende Metallisierungsstruktur (3) mit Chipkontaktflächen (9) auf. Die Metallisierungsstruktur (3) weist eine elektrisch leitende strukturierte Adhäsionsschicht (6), die einen niederohmigen Kontakt mit Silizium vorsieht, und eine elektrisch leitende strukturierte Zwischenschicht (7) auf, die eine verbindbare Oberfläche vorsieht. Ferner ist eine Passivierungsschicht (8) vorgesehen, die unter Freilassung der Chipkontaktfläche (9) die Oberseite und die Randseiten der Zwischenschicht (7) abdeckt. Die Zwischenschicht (7) weist Ni auf und ist frei von Edelmetallen. Die Zwischenschicht (7) ist mindestens 10-fach dicker als die Adhäsionsschicht (6).

Description

Die Erfindung betrifft Halbleiterbauteile mit Vorderseitenmetallisierung sowie Verfahren zu deren Herstellung.
Die Vorderseitenmetallisierung von Halbleiterbauteilen hat die Aufgabe einen zuverlässigen niederohmigen Kontakt zu den integrierten Schaltungselementen der Halbleiterchips anzugeben. Die Zuverlässigkeit sowie Verwendbarkeit derzeitiger Vorderseitenmetallisierungen ist jedoch begrenzt.
Thermische Belastungen von gehäusten Halbleiterchips können Rissbildungen an den Grenzen zwischen den verschiedenen Materialien des Bauteils hervorrufen. Diese Rissbildungen werden durch den Unterschied der Wärmeausdehnungskoeffizienten der verwendeten Materialien verursacht und können zum Ausfall des Bauteils führen. Die Rissbildungen können an der Grenze zwischen dem Halbliterchip und der Kunststoffgehäusemasse sowie zwischen dem metallischen Schaltungsträger und der Kunststoffgehäusemasse auftreten.

Es ist allgemein bekannt, dass Risse zwischen der Metallisierung und der dielektrischen Passivierung auf dem Halbleiterchip auftreten können. Risse können sich auch in der Passivierungsschicht bilden und sich von der Passivierungsschicht in den Halbleiterchip fortpflanzen wachsen. Dieses Problem ist beispielsweise in „Thin film cracking and ratcheting caused by temperature cycling", M. Huang and Z. Suo, J. Mater. Res. Vol. 15, No.6, June 2000 beschrieben.

Aus dieser Druckschrift ist auch bekannt, dass Rissbildungen an den Grenzen zwischen der Metallisierung und der Passivierungsschicht auf einem Halbleiterchip ein zunehmendes Problem bei dauernden Temperaturwechsel darstellen.

Zusätzlich zu einer verbesserten Temperaturbeständigkeit besteht auch der Bedarf einer Metallisierung, die mit den Kontaktelementen, z.B. Bonddrähten, des Bauteils sowie mit den Kontaktflächen einer externen Leiterplatte einfacher und zuverlässiger verbunden werden kann.

Aus der US 4 132 813 ist es bekannt eine Ni-Schicht auf einer Al-Ni-Vorderseitenmetallisierung aufzubringen. Eine Ni-Schicht hat den Vorteil, dass sie von Weichlot benetzbar ist. Die Temperaturbeständigkeit dieser Metallisierung ist jedoch unzureichend, wie oben erwähnt, da die dicke AlMetallisierungsschicht zur Rissbildung in der Passivierungsschicht führt.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorderseitenmetallisierung für einen Halbleiterchip anzugeben, die thermische Belastungen besser aushalten, und die auch einfach und zuverlässig in Halbleiterbauteilen eingesetzt werden kann.

Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchip mit einer Vorderseite und einer Rückseite geschaffen. Die Vorderseite des Halbleiterchips weist integrierte Schal tungselemente und eine elektrisch leitende Metallisierungsstruktur mit Chipkontaktflächen auf. Die Metallisierungsstruktur weist die folgenden Schichten auf: eine Adhäsionsschicht, eine Zwischenschicht und eine Passivierungsschicht. Eine elektrisch leitende strukturierte Adhäsionsschicht wird angegeben, die auf der Oberfläche der Vorderseite des Halbleiterchips angeordnet ist und einen niederohmigen Kontakt mit Silizium vorsieht. Eine elektrisch leitende strukturierte Zwischenschicht ist auf der Adhäsionsschicht angeordnet und sieht eine verbindbare Oberfläche vor. Die Passivierungsschicht deckt unter Freilassung der Chipkontaktfläche die Oberseite und die Randseiten der Zwischenschicht ab. Erfindungsgemäß weist die Zwischenschicht Ni auf und ist frei von Edelmetallen. Die Zwischenschicht ist mindestens 10-fach dicker als die Adhäsionsschicht.

Die Vorderseitenmetallisierung soll eine gute elektrisch Leitfähigkeit aufweisen und einen niederohmigen Kontakt mit dem Material des Halbleiterchips, typischerweise Silizium, ermöglichen. Ferner soll die Vorderseitenmetallisierung eine verbindbare Oberfläche zumindest in den Bereichen der Chipkontaktfläche aufweisen, so dass ein niederohmiger Kontakt mit Kontaktelementen wie Bonddrähten hergestellt werden kann.

Die erfindungsgemäße Vorderseitenmetallisierung hat den Vorteil, dass die verschiedenen Funktionen der Vorderseitenmetallisierung durch unterschiedliche Schichten vorgesehen werden. Folglich können die Eigenschaften durch die Auswahl jeder Schicht getrennt optimiert werden.

Das Material der Adhäsionsschicht wird so ausgewählt, dass ein niederohmiger Kontakt zu dem Halbleiterchip vorgesehen wird.

Da die Adhäsionsschicht dünner als die Zwischenschicht ist, ist die Temperaturbeständigkeit der Adhäsionsschicht von niedriger Wichtigkeit. Die Zwischenschicht ist dicker und hat die Funktion den Strom zu tragen. Deshalb wird das Material der Zwischenschicht so ausgewählt, dass die Stromfähigkeit und die Temperaturbeständigkeit verbessert wird. Es ist bei der erfindungsgemäßen Anordnung nicht nötig, dass das Material der Zwischenschicht einen niederohmigen Kontakt mit dem Halbleiterchip ermöglicht. Diese Funktion wird von der Adhäsionsschicht vorgesehen. Deshalb wird die Zahl der geeigneten Materialien für die Zwischenschicht erweitert.

Im Gegensatz zu den bekannten Vorderseitenmetallisierungen weist die elektrisch leitende Struktur in einem Ausführungsbeispiel hauptsächlich Nickel auf. Durch die Verwendung von Nickel als Zwischenschicht wird die Temperaturbeständigkeit verbessert. Nickel ist härter als Al und Cu, die die bekannten Strukturen bilden, und hat eine bessere Temperaturbeständigkeit, da Ni bei dauernder Temperaturbelastung keinen Übergang zu einem flüssigartigen Zustand darstellt. Die Zwischenschicht ist zumindest 10 mal dicker als die Adhäsionsschicht. Folglich ist die Temperaturbeständigkeit der Vorderseitenmetallisierung von den Eigenschaften der Nickelschicht dominiert. Nickel sieht keinen niederohmigen Kontakt zu Silizium vor, aber dieser Nachteil wird durch die Adhäsionsschicht überwunden.

Die Passivierungsschicht kann SiN aufweisen und ist auf der Oberseite sowie an den Randseiten der Zwischenschicht angeordnet und deckt sie im Wesentlichen vollständig ab. Folglich wird die Rissbildung zwischen der Zwischenschicht und der Passivierungsschicht vermieden. Diese Anordnung hat den weiteren Vorteil, dass eine Grenze zwischen der Adhäsionsschicht und der Passivierungsschicht vermieden werden kann. Das Material der Adhäsionsschicht kann somit ausgewählt werden, ohne dass die Eigenschaften einer Grenze zwischen dem Material der Adhäsionsschicht und dem Material der Passivierungsschicht berücksichtigt werden müssen.

In einer weiteren Ausführungsform der Erfindung weist die Zwischenschicht neben Ni auch Cu auf, wobei der Cu-Anteil deutlich größer ist als der Ni-Anteil. Die Zwischenschicht der Vorderseitenmetallisierung kann überall das gleiche Material aufweisen oder die Zwischenschicht kann Bereiche unterschiedlicher Materialien aufweisen. In einer Ausführungsform weist die Zwischenschicht Ni und Cu auf, wobei die Zwischenschicht in Ni-Bereiche und Cu-Bereiche unterteilt ist. Diese Ausführungsform hat den Vorteil, dass das Material der Zwischenschicht für eine bestimmte Anwendung ausgewählt werden kann. Ein Metall kann somit die Zwischenschicht des Leistungsanschlusses bilden, während ein unterschiedliches Material die Zwischenschicht des Steuerungsanschlusses bildet. Die Eigenschaften der Vorderseitenmetallisierung können somit weiter optimiert werden.

In einer weiteren Ausführungsform der Erfindung ist die Zwischenschicht mindestens 100 mal dicker als die Adhäsionsschicht. Diese Anordnung hat den Vorteil, dass die Eigenschaften der Vorderseitenmetallisierung von der Zwischenschicht weiter dominiert werden, so dass das Risiko der Rissbildung weiter reduziert wird.

Die Adhäsionsschicht kann eine Dicke zwischen 1 nm und 1 μm und die Zwischenschicht eine Dicke zwischen 100 nm und 100 μm aufweisen. Die Zwischenschicht ist somit mindestens 10 mal di cker als die Adhäsionsschicht. Diese Größenordnung hat auch den Vorteil, dass der Materialverbrauch nicht unnötigerweise groß ist. Die Materialkosten sowie die Abscheidungszeit und Herstellungskosten werden somit reduziert.

In einer weiteren Ausführungsform wird zusätzlich eine Veredlungsschicht auf der Zwischenschicht angeordnet. Die Veredlungsschicht kann eine verbesserte Schutz gegen Korrosion vorsehen. Ferner kann die Veredlungsschicht auch eine bessere oder eine gewünschte verbindbare Oberfläche vorsehen. Erfindungsgemäß können die Eigenschaften der Veredlungsschicht getrennt bestimmt und ausgewählt werden.

Beispielsweise kann die Veredlungsschicht ein Material aufweisen, das für Bondrahtverbindungen geeignet und/oder von Weichlot benetzbar ist. Das Material der Veredlungsschicht kann somit so ausgewählt werden, dass sie die gewünschte Verbindungsart ermöglicht. In dieser Ausführungsform deckt die Veredlungsschicht die Oberseite sowie die Randseiten der Zwischenschicht im Wesentlichen vollständig ab. Folglich ist die Passivierungsschicht auf der Veredlungsschicht angeordnet und nicht mit der Zwischenschicht in direktem Kontakt.

In einer weiteren Ausführungsform besteht die Veredlungsschicht im Wesentlichen aus NiP. Der P-Gehalt kann ungefähr bei 2% liegen. NiP hat den Vorteil, dass es für Al und Cu Bondrahtverbindungen sowie Cu-Bügelkontaktierungen geeignet ist. Cu-Bügel werden normalerweise mittels eines Sn-basierenden Lots mit den Kontaktflächen elektrisch verbunden. Im Gegensatz dazu werden Al und Cu Bonddrähte mittels Thermokompressions- oder Ultraschallbonden mit den Kontaktflächen elektrisch verbunden. Die Bonddrahtverbindungen werden durch Erzeugen von intermetallischen Phasen an der Grenze zwischen dem Material des Bonddrahts und dem Material der Kontaktfläche hergestellt.

Diese Ausführungsform der Erfindung kann vorteilhaft bei Bauteilen verwendet werden, die Cu sowie Al-Bonddrahtverbindungen aufweisen. Das Herstellungsverfahren wird vereinfacht, da eine einzige Vorderseitenmetallisierung für alle Kontaktflächen abgeschieden werden kann. Zusätzliche Schritte, durch die zwei verschiedene Kontaktflächengruppen aus zwei unterschiedlichen Materialen hergestellt werden, wird somit vermieden.

Eine erfindungsgemäße Vorderseitenmetallisierung mit einer NiP-Veredlungsschicht hat den weiteren Vorteil, dass sie in bekannten Montageverfahren einfach eingesetzt werden kann. NiP ist auch ein hartes Material und bildet bei dauernden Temperaturwechsel keinen Übergang in einen flüssigartigen Zustand. Die Vorteile einer Ni-basierenden Vorderseitenmetallisierung sind somit weiter vorhanden.

In einer alternativen Ausführungsform weist die Veredlungsschicht zumindest zwei Schichten auf, wobei die unterste Schicht Ti und die oberste Schicht Ag aufweisen kann. Diese Anordnung hat den Vorteil, dass sie für Goldbonddrähte geeignet ist. Die Titan-Schicht hat die Funktion einer Diffusionssperrschicht, so dass eine Reaktion zwischen dem Nickel der Zwischenschicht und dem Silber der Veredlungsschicht vermieden und eine stabile Ag-Schicht vorgesehen wird.

Die Titan-Schicht kann eine Dicke zwischen 1 nm und 1000 nm und die Ag-Schicht kann eine Dicke zwischen 100 nm und 10 μm aufweisen.

In einer weiteren Ausführungsform der Erfindung weist die Veredlungsschicht Bereiche auf, die unterschiedliche Materialien aufweisen. Der Leistungsanschluss kann somit aus einem Veredlungsmetall bestehen, während der Steuerungsanschluss aus einem unterschiedlichen Metall besteht. Diese Ausführungsform hat den Vorteil, dass die Veredlung an dem Material der verschiedenen Kontaktelemente angepasst werden kann. Dies ist vorteilhaft bei Bauteilen, in denen das Leistungskontaktelement und das Steuerungselement unterschiedliche Materialen aufweisen.

In einer Ausführungsform weist die Adhäsionsschicht Al auf und kann AlSi, AlSiCu oder AlCu aufweisen oder im Wesentlichen aus einem dieser Materialien bestehen. Al und auf Al-basierende Legierungen haben den Vorteil, dass sie einen niedrigohmigen Kontakt zu Silizium und folglich zu dem Halbleiterchip vorsehen und kostengünstig sind. Sie haben auch eine gut elektrische Leitfähigkeit. Erfindungsgemäß ist die Dicke der Adhäsionsschicht mindestens 10 mal kleiner als die Dicke der Zwischenschicht. Dadurch wird das Problem der Rissbildung in der Passivierungsschicht vermieden, da die mechanische Belastung der Passivierungsschicht, die durch die flüssigartig Qualitäten von Al verursacht wird, vermieden wird.

In einer alternativen Ausführungsform weist die Adhäsionsschicht Titan auf. Eine abgeschiedene Titanschicht bildet eine TiSi-Schicht mit dem Silizium des Halbleiterchips, die einen niederohmigen Kontakt vorsieht. Der TiSi-Kontakt kann vorteilhaft mittels des verfügbaren TlSi-Barrier-Prozesses hergestellt werden, da dieses Verfahren und folglich die dadurch hergestellte Kontakte zuverlässig sind.

Bei diesem Prozess wird nach einer HF-Reinigung eine Ti-Schicht, beispielweise mit einer Dicke von ungefähr 45 nm, mittels Sputtern abgeschieden. Die abgeschiedene Ti-Schicht wird in einem RTP-Ofen (in einem so genannten Rapid Thermal Processing Ofen) für 20s bei 700°C in einer N₂-Atmosphäre ausgeheilt. Danach wird die geformte TiN-Schicht nasschemisch geätzt, damit ein niederohmiger Kontakt mit einer reinen Oberfläche entsteht.

Die Adhäsionsschicht kann auch zwei Schichten aufweisen. In einer Ausführungsform weist die Adhäsionsschicht eine TiSi₂-Schicht, die auf der Vorderseite des Halbleiterbauteils angeordnet ist, und eine TiN- oder eine TiON-Schicht auf, die auf der TiSi₂-Schicht angeordnet ist.

In einer alternativen Ausführungsform weist die Adhäsionsschicht eine Schicht aus Al oder Cr, die auf der Vorderseite des Halbleiterchips angeordnet ist, und eine Titan-Schicht, die auf der Al oder Cr-Schicht angeordnet ist, auf.

Die auf der Vorderseite abgeschiedenen Metalle Ti, Cr oder Al werden mit einer Schichtdicke zwischen 1 nm und 1 μm abgeschieden. Eine Adhäsionsschicht aus zwei Schichten hat den Vorteil, das Titan eine Diffusionssperrschicht formt. Dies führt zu einer zuverlässigeren Vorderseitenmetallisierung, da die Temperaturbeständigkeit weiter verbessert wird.

Das Halbleiterbauteil mit einer Vorderseitenmetallisierung nach einem der vorherigen Ausführungsformen kann ein Leistungshalbleiterbauteil sein. Die erfindungsgemäße Vorderseitenmetallisierung kann vorteilhaft bei Leistungshalbleiterbauteilen verwendet werden, da die Verluste in der Vorderseiten metallisierung nur einen geringen Anteil an den Gesamtenverlusten haben. Deshalb hat die im Vergleich zu Al und Cu geringere Leitfähigkeit von Ni wenig Einfluss auf die Gesamtverluste des Bauteils. Das Leistungshalbleiterbauteil kann ein MOSFET, IGBT oder ein Diode sein und kann in einer weiteren Form ein vertikales Leistungshalbleiterbauteil sein.

Ein Halbleiterbauteil nach einem der vorhergehenden Ausführungsformen kann ferner einen Schaltungsträger, der Innenkontaktflächen und Außenkontaktflächen aufweist, umfassen. Der Schaltungsträger kann ein Flachleiterrahmen sein, der eine Chipinsel und mehrere Flachleiter aufweist.

Die Chipkontaktflächen des Halbleiterchips werden mit den Innenkontaktflächen des Schaltungsträgers über Al-Bonddrähte und/oder Cu-Bonddrähte und/oder einen Cu-Bügel elektrisch verbunden. Vorteilhafterweise wird der Steuerungsanschluss, zum Beispiel der Gate-Kontakt, über Golddrähte und der Lastanschluss, zum Beispiel der Source-Kontakt des Halbleiterchips, über Al-Bonddrähte mit dem Flachleiterrahmen elektrisch verbunden. Gold-Bonddrähte haben den Vorteil einer sehr guten Leitfähigkeit. Al-Bonddrähte sind für die Stromversorgung vorteilhaft, da deren Drahtdurchmesser viel größer ist und die Kosten durch die Verwendung von Al-Draht anstatt von Au-Draht reduziert werden können.

In einer Ausführungsform bestehen die Innenkontaktflächen des Schaltungsträgers und die Oberfläche der Vorderseitenmetallisierung im Wesentlichen aus dem gleichen Material. Dies hat den Vorteil, dass das Bondverfahren vereinfacht wird, da die Bondbedingungen für die zwei Enden jeder Verbindung im Wesentlichen gleich sind. Folglich können die Bedingungen, wie zum Beispiel Temperatur, Zeit, Druck, nur einmal optimiert werden. Der Bondverbindungsschritt kann auch schneller durchgeführt werden, da die gleichen Bondbedingungen für jede Kontaktstelle verwendet werden können.

Die Erfindung betrifft auch die Herstellung von Vorderseitenmetallisierungen und sieht ein Verfahren zu deren Herstellung vor.

Zunächst wird ein Halbleiterchip mit einer Vorderseite und einer Rückseite bereitgestellt. Die Vorderseite weist integrierte Schaltungselemente auf. Eine elektrisch leitende strukturierte Adhäsionsschicht wird auf die Vorderseite des Halbleiterchips aufgebracht. Die Adhäsionsschicht sieht einen niederohmigen Kontakt mit Silizium vor. Eine elektrisch leitende strukturierte Zwischenschicht wird dann auf die strukturierte Adhäsionsschicht aufgebracht, wobei die Zwischenschicht eine verbindbare Oberfläche vorsieht. Anschließend wird eine Passivierungsschicht aufgebracht. Die Passivierungsschicht deckt unter Freilassung der Chipkontaktfläche die Oberseite sowie die Randseiten der Zwischenschicht ab. Erfindungsgemäß weist die Zwischenschicht Nickel auf und ist frei von Edelmetallen. Die Zwischenschicht wird mit einer Dicke, die mindestens 10-fach dicker als die Adhäsionsschicht ist, aufgebracht.

Dieses Verfahren wird typischerweise auf de Oberseite des Halbleiterchips hergestellt, während der Halbleiterchip in Form eines Wafers ist. Der Wafer weist mehrere Halbleiterchip auf, die in Zeilen und Spalten angeordnet sind. In dieser Weise wird die Vorderseitenmetallisierung auf mehrere Halbleiterchips gleichzeitig hergestellt und die Herstellungskosten dadurch reduziert.

Dieses Verfahren hat den Vorteil, dass bekannte Abscheidungsverfahren verwendet werden können, um die erfindungsgemäße Vorderseitenmetallisierung herzustellen. Die Adhäsionsschicht, die Zwischenschicht und die Passivierungsschicht können mittels Sputtern oder CVD oder PVD oder galvanischem Abscheiden abgeschieden werden.

Die verschiedenen Schichten können mittels der gleichen Methode oder durch unterschiedliche Methoden aufgebracht werden. Es ist vorteilhaft die gleiche Methode zu verwenden, da die Vorderseitenmetallisierung in einer Abscheidungskammer aufgebracht werden kann, ohne dass das Vakuum unterbrochen werden muss.

In einer weiteren Ausführungsform wird die Zwischenschicht mit einer Dicke, die mindestens 100-fach dicker als die Adhäsionsschicht ist, aufgebracht.

Die Adhäsionsschicht kann zumindest zwei Schichten aufweisen, die nacheinander abgeschieden werden. In einer weiteren Ausführungsform wird eine Veredlungsschicht auf der Zwischenschicht abgeschieden.

Die Adhäsionsschicht wird mit einer Dicke zwischen 1 nm und 1 μm abgeschieden. Die Zwischenschicht wird mit einer Dicke zwischen 100 nm und 100 μm abgeschieden.

Die Erfindung sieht auch ein Verfahren zur Herstellung eines Halbleiterbauteils vor. Ein Halbleiterbauteil nach einem der oben beschriebenen Ausführungsformen wird bereitgestellt. Ein Systemträger mit Innenkontaktflächen und Außenkontaktflächen wird auch bereitgestellt. Die Außenkontaktfläche ermöglichen eine elektrische Verbindung zwischen dem Bauteil und einer übergeordneten Leiterplatte. Elektrische Verbindungen werden zwischen den Chipkontaktflächen und den Innenkontaktflächen des Schaltungsträgers erzeugt.

Die elektrischen Verbindungen werden in einer Ausführungsform zwischen den Chipkontaktflächen und den Innenkontaktflächen mittels Bonddrähten erzeugt. Die Bonddrähte können mittels bekannter Verfahren wie Thermokompressionsbonden und Ultraschallbonden mit den Chipkontaktflächen sowie den Innenkontaktflächen des Systemträgers elektrisch und mechanisch verbunden werden. Die Verbindung wird durch Erzeugen von intermetallischen Phasen an der Grenze zwischen dem Material des Bonddrahts und dem Material der Kontaktfläche hergestellt.

Alternativ kann die elektrische Verbindung zwischen den Chipkontaktflächen und den Innenkontaktflächen mittels eines metallischen Bügels erzeugt werden. Dies ist vorteilhaft, wenn das Bauteil ein vertikales Leistungsbauteil ist, das mit dem Drain-Kontakt nach oben montiert wird. In dieser Ausführungsform wird der Kontakt mittels Weichlot oder Diffusionslot mit der Kontaktfläche auf dem Halbleiterchip sowie mit dem Schaltungsträger elektrisch und mechanisch verbunden.

Anschließend kann der Halbleiterchip, die Innenkontaktflächen und die Verbindungen zwischen den Halbleiterchip und den Innenkontaktflächen in einer Kunststoffmasse eingebettet werden, die das Gehäuse des Bauteils bildet.

Die Erfindung ist in den Zeichnungen anhand der Figuren näher erläutert.
1 zeigt eine Vorderseitenmetallisierung nach einer ersten Ausführungsform der Erfindung,
2 zeigt einen Ausschnitt eines Halbleiterbauteils mit einem Flachleiterrahmen und einer Vorderseitenmetallisierung nach einer zweiten Ausführungsform der Erfindung, und
3 zeigt eine Vorderseitenmetallisierung nach einer dritten Ausführungsform der Erfindung.
1 zeigt einen Ausschnitt der Oberseite 1 eines Halbleiterbauteils 2 mit einer Vorderseitenmetallisierung 3 nach einer ersten Ausführungsform der Erfindung. Die Vorderseitenmetallisierung 3 ist in den 1 bis 3 nicht maßstabsgetreu dargestellt und insbesondere ist die Dicke der verschiedenen Schichten vergrößert, um die Erfindung besser zu erläutern.
Die Oberseite 1 des Halbleiterchips 16 weist integrierte Schaltungselemente auf, die in der Figur nicht gezeigt werden. In dieser Ausführungsform ist das Halbleiterbauteil 2 ein vertikales MOSFET und die Oberseite 1 des Halbleiterchips 16 weist einen Source-Kontakt 4 und einen Gate-Kontakt 5 auf, die aus der Vorderseitenmetallisierung 3 aufgebaut werden.
Nach der ersten Ausführungsform weist die Vorderseitenmetallisierung 3 drei Schichten 6, 7 und 8 auf. Eine elektrisch leitende strukturierte Adhäsionsschicht 6 ist auf der Oberseite 1 des Bauteils 3 angeordnet, die einen niederohmigen elektrischen Kontakt mit dem Silizium des Halbleiterchips 16 vorsieht. Die Adhäsionsschicht 6 ist strukturiert, um den Gate- Kontakt 5 und den Source-Kontakt 4 zu definieren und um einen niederohmige Kontakt zwischen der Metallisierung 3 und den integrierten Schaltungselementen anzugeben.
In der ersten Ausführungsform weist die Adhäsionsschicht 6 Al-1%Si auf. Die Adhäsionsschicht 6 wurde mit einer Dicke a von 50 nm auf der Oberseite des Halbleiterchips 16 abgeschieden und danach mittels Photolack-Techniken strukturiert.
Eine Zwischenschicht 7 aus Ni ist auf der Adhäsionsschicht 6 angeordnet und ist so strukturiert, dass die Zwischenschicht 7 die Oberseite sowie die Randseiten der Adhäsionsschicht 6 abdeckt. Die Strukturierung der Zwischenschicht 7 entspricht somit dem Muster der strukturierten Adhäsionsschicht 6. Die Zwischenschicht 7 weist eine Dicke b von 5 μm auf und ist wesentlich dicker als die Adhäsionsschicht 6, die eine Dicke von 10 nm aufweist. Die Eigenschaften der Metallisierung 3 werden somit von der Eigenschaften der Zwischenschicht 7 beherrscht.
Eine Passivierungsschicht 8 ist auf der Oberseite und an den Randseiten der Zwischenschicht 5 angeordnet. Die Kontaktflächen 9 der Vorderseitenmetallisierung 3 bleiben frei von der Passivierungsschicht 8, damit eine gute elektrische Verbindung mit einer Bonddraht bzw. einem Bügel hergestellt werden kann. Die Passivierungsschicht weist SiN auf.
Die Vorderseitenmetallisierung nach der 1 hat den Vorteil, dass die Al-Adhäsionsschicht mit einer dicken Ni-Schicht abgedeckt ist. Auf Grund des Dickenverhältnisses zwischen der Adhäsionsschicht und der Zwischenschicht weist die Vorderseitenmetallisierung hauptsächlich Ni auf.
In einer weiteren nicht gezeigten Ausführungsform weist die Vorderseitenmetallisierung neben Ni auch Cu auf, wobei der Cu-Anteil deutlich größer ist als der Ni-Anteil. In dieser Ausführungsform weist die Zwischenschicht der Vorderseitenmetallisierung Bereiche, die im Wesentlichen aus Ni bestehen, und Bereiche, die im Wesentlichen aus Cu bestehen, auf.
Das Problem der Rissbildung zwischen der SiN-Passivierungsschicht 8 und der darunter liegenden Metallisierung 6, 7 wird vermieden, da die Zwischenschicht 7 zwischen der Al-Schicht 6 und der SiN-Schicht 8 angeordnet ist. Ni ist härter als Al und hat auch eine verbesserte Temperaturbeständigkeit, da Ni bei dauernder Temperaturbelastung keinen Übergang in einer flüssig-artigem Zustand darstellt. Durch die erfindungsgemäße Anordnung einer dicken Ni-Zwischenschicht wird die mechanische Belastung zwischen der Metallisierung 3 und der SiN-Passivierung 8 und das Risiko von Rissbildungen in der Passivierungsschicht sowie im Silizium des Halbleiterchips 16 reduziert.
2 zeigt ein Halbleiterbauteil 2 mit einer Vorderseitenmetallisierung 3 nach einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen, wie in 1, werden in den 1 bis 3 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Die zweite Ausführungsform der Vorderseitenmetallisierung 3 unterscheidet sich durch eine zusätzliche Veredlungsschicht 10, die auf der Oberseite sowie an den Randseiten der Zwischenschicht 7 aufgebracht ist. In dieser Ausführungsform besteht die Veredlungsschicht 10 im Wesentlichen aus Ni-2%P und weist eine Dicke c von ungefähr 0,5 μm auf. Die Veredlungsschicht 10 bildet somit die Oberfläche des elektrisch leiten den Teils der Metallisierung und stellt die verbindbare Oberfläche dar.
Die Veredlungsschicht 10 ist zwischen der Ni-Zwischenschicht 7 und der Passivierungsschicht 8 angeordnet. Die NiP-Veredlungsschicht hat den Vorteil, dass sie die untere Ni-Zwischenschicht vor Korrosion schützt und eine verbesserte verbindbare Oberfläche vorsieht. Insbesondere kann eine zuverlässige elektrische Verbindung mit Al-Bonddrähten und Cu-Bonddrähten sowie mit einem Cu-Bügel hergestellt werden. Diese Metallisierung 3 kann vorteilhaft in Leistungshalbleiterbauteilen eingesetzt werden, da die NiP-Oberfläche für die Stromversorgung, die typischerweise dicke Aluminiumdrähte oder Cu-Bügel aufweist, sowie für die Steuerung, die typischerweise dünne Al-Drähte oder Kupferdrähte aufweist, geeignet ist.
In der 2 ist auch ein Ausschnitt des metallischen Flachleiterrahmens 11 gezeigt, der mit dem Halbleiterchip 16 sowie mit den hier nicht gezeigten Bonddrähten und mit einem Kunststoffgehäuse das komplette Halbleiterbauteil 2 bildet. Dieses Teil die Flachleiterrahmens 11 stellt der Innenkontaktfläche 12 des Source-Anschlusses 13 dar. Die Innenkontaktfläche 12 weist zwei Schichten 14, 15 auf. Die unterste Schicht 14 weist Ni auf und ist auf dem Flachleiterrahmen 11 angeordnet. Eine zweite NiP-Schicht 15 ist auf der Ni-Schicht 14 angeordnet und sieht die Kontaktoberfläche vor.
Die Innenkontaktfläche 12 des Flachleiterrahmens 11 des Halbleiterbauteils 1 weist die gleichen Materialien des Source-Anschlusses 4 sowie des Gate-Anschlusses 5 des Halbleiterchips 16 auf. Diese Anordnung vereinfacht das Bondverbindungsverfahren, da die Verbindungsbedingungen für eine Materialkombinati on optimiert werden können. Die gleiche Bedingungen können auch für jede Verbindung im Bauteil verwendet und das Herstellungsverfahren kann schneller durchgeführt werden.
Die zwei Kontaktstelle 17, 18 einer Bonddrahtverbindung 19 sind auch in der 2 gezeigt. In dieser Ausführungsform weist der Bonddraht 19 Aluminium mit einem Durchmesser von 350 μm auf. Der Bonddraht 19 reicht von der Oberfläche 9 des Source-Anschlusses 4 bis zu der Kontaktfläche 12 des Source-Anschlusses 13 des Flachleiterrahmens 11.
Die 3 veranschaulicht eine dritte Ausführungsform der Vorderseitenmetallisierung 3. In der dritten Ausführungsform weist die Adhäsionsschicht 6 sowie die Veredlungsschicht 10 jeweils zwei Schichten auf.
Die Adhäsionsschicht 6 weist eine erste Schicht 20 aus TiSi₂ auf, die auf der Oberseite des Siliziums des Halbliterchips 16 angeordnet ist, und einer zweite Schicht aus TiN 21, die auf der TiSi₂-Schicht 20 angeordnet ist. Die zwei Schichten 20 und 21 geben einen niederohmigen Kontakt mit dem Silizium an, die eine reine Oberfläche aufweist, auf der weitere metallische Schichten zuverlässig aufgebracht werden können.
Diese Anordnung kann durch die folgenden Verfahren hergestellt werden. Nach einer HF-Reinigung wird eine Ti-Schicht mit einer Dicke von etwa 45 m mittels Sputtern abgeschieden. Während dieses Schritts wird eine TiSi₂-Schicht gebildet. Die Ti- bzw. TiSi₂ -Schicht wird danach in einem RTP-Ofen für 20 s bei 700°C in einer N₂-Atmosphäre aufgeheizt und ausschließlich nass-chemisch geätzt, damit eine reine Oberfläche erzeugt wird.
Weitere zwei oder mehrlagige Adhäsionsschichten 6 sind auch möglich, zum Beispiel CrSi, AlSi, CrSi – Ti, AlSi-Ti. Diese Adhäsionsschichten 6 können in einer Vorderseitenmetallisierung 3 ohne eine zusätzliche Veredlungsschicht 10 oder mit einer Veredlungsschicht 10 auf der Ni-Zwischenschicht 7 verwendet werden. Die Veredlungsschicht 10 kann eine Schicht aus NiP aufweisen.
Die elektrische Leitfähigkeit von Ni ist 430 μOhm·mm. Dies ist nicht so gut wie die Leitfähigkeit von Al (28,7 μOhm·mm) und Cu (17,5 μOhm·mm). Die obengenannte Vorderseitenmetallisierungen 3 sind für Hochvolt-Bauelemente mit Uds von mehr als 500V geeignet. In Hochvolt-Bauelementen haben die elektrische Verluste in der Vorderseitenmetallisierung 3 nur einen geringen Anteil an den Gesamtverlusten. Bei diesen Bauteilen kann somit eine Metallisierung aus Aluminium bzw. Kupfer mit Ni ersetzt werden, ohne dass sich die Verluste deutlich erhöhen.
Bei Niedervolt-Bauelemente sind die Verluste in der Vorderseitenmetallisierung spürbar und erhöhen sich bei einer Materialänderung von Al bzw. Cu auf Ni deutlich. Bei Niedervolt-Bauelemente ist es vorteilhaft, die Zwischenschicht (7) aus Ni und Cu aufzubauen.
In der dritten Ausführungsform der 3 weist die Veredlungsschicht 10 zwei Schichten 22, 23 auf. Die erste Schicht 22 ist auf der Ni-Zwischenschicht 7 angeordnet und weist Ti auf. Die Ti-Schicht 22 wird mit einer Dicke von etwa 10 nm abgeschieden und hat die Funktion einer Diffusionssperrschicht. Die zweite Schicht 23 weist Ag und eine Dicke von 2 μm auf. Die Veredlungsschicht 10 der 3 ist für Au-Bondrähte ge eignet. In einer weiteren nicht gezeigten Ausführungsform ist die Steuerungsoberfläche mit Ag und die Leistungsoberfläche mit NiP veredelt.

1: Oberseite
2: Halbleiterbauteil
3: Vorderseitenmetallisierung
4: Source-Kontakt
5: Gate-Kontakt
6: Adhäsionsschicht
7: Zwischenschicht
8: Passivierungsschicht
9: Chipkontaktfläche
10: Veredlungsschicht
11: Flachleiterrahmen
12: Innenkontaktfläche
13: Source-Anschluss
14: erste Schicht der Innenkontaktfläche
15: zweite Schicht der Innenkontaktfläche
16: Halbleiterchip
17: Kontaktstelle
18: Kontaktstelle
19: Bonddrahtverbindung
20: erste Schicht der Adhäsionsschicht
21: zweite Schicht der Adhäsionsschicht
22: erste Schicht der Veredlungsschicht
23: zweite Schicht der Veredlungsschicht

Claims

Halbleiterbauteil (2) mit einem Halbleiterchip (16) mit einer Vorderseite (1) und einer Rückseite, wobei die Vorderseite (1) integrierte Schaltungselemente und eine elektrisch leitende Metallisierungsstruktur (3) mit Chipkontaktflächen (9) aufweist, wobei die Metallisierungsstruktur (3) die folgenden Schichten aufweist, – eine elektrisch leitende strukturierte Adhäsionsschicht (6), wobei die Adhäsionsschicht (6) auf der Oberfläche der Vorderseite (1) des Halbleiterchips (16) angeordnet ist und einen niederohmigen Kontakt mit Silizium vorsieht, – eine elektrisch leitende strukturierte Zwischenschicht (7), die auf der Adhäsionsschicht (6) angeordnet ist und eine verbindbare Oberfläche vorsieht, – eine Passivierungsschicht (8), die unter Freilassung der Chipkontaktfläche (9) die Oberseite und die Randseiten der Zwischenschicht (7) abdeckt, dadurch gekennzeichnet, dass die Zwischenschicht (7) Ni aufweist und frei von Edelmetallen ist, und dass die Zwischenschicht (7) mindestens 10-fach dicker als die Adhäsionsschicht (6) ist.
Halbleiterbauteil (2) nach Anspruch 1, dadurch gekennzeichnet, dass die Zwischenschicht (7) neben Ni auch Cu aufweist, wobei der Cu-Anteil deutlich größer ist als der Ni-Anteil.
Halbleiterbauteil (2) nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Zwischenschicht (7) die Zwischenschicht (7) neben Ni auch Cu aufweist, wobei die Zwischenschicht (7) in Ni-Bereiche und Cu-Bereiche unterteilt ist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zwischenschicht (7) mindestens 100 mal dicker als die Adhäsionsschicht (6) ist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Adhäsionsschicht (6) eine Dicke zwischen 1 nm und 1 μm aufweist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Zwischenschicht (7) eine Dicke zwischen 100 nm und 100 μm aufweist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass eine Veredlungsschicht (10) auf der Zwischenschicht (7) angeordnet ist.
Halbleiterbauteil (2) nach Anspruch 7 dadurch gekennzeichnet, dass die Veredlungsschicht (10) im Wesentlichen aus NiP besteht.
Halbleiterbauteil (2) nach Anspruch 7 dadurch gekennzeichnet, dass die Veredlungsschicht (10) zumindest zwei Schichten (22, 23) aufweist, und die unterste Schicht (22) Ti und die oberste Schicht (23) Ag aufweist.
Halbleiterbauteil (2) nach einem der Ansprüche 7 bis 9 dadurch gekennzeichnet, dass die Veredlungsschicht (10) Bereiche aufweist, die unterschiedlichen Materialien aufweisen.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Adhäsionsschicht (6) Al aufweist.
Halbleiterbauteil (2) nach Anspruch 11 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) AlSi, AlSiCu oder AlCu aufweist.
Halbleiterbauteil (2) nach einem der Ansprüche 1 bis 10 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) Titan aufweist.
Halbleiterbauteil (2) nach einem der Ansprüche 1 bis 10 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) zumindest zwei Schichten (20, 21) aufweist.
Halbleiterbauteil (2) nach Anspruch 14 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) eine TiSi₂-Schicht (20), die auf der Vorderseite (1) des Halbleiterbauteils (2) angeordnet ist, und eine TiN- oder eine TiON-Schicht (21) aufweist, die auf der TiSi₂-Schicht (20) angeordnet ist.
Halbleiterbauteil (2) nach Anspruch 14 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) eine Schicht (20) aus Al oder Cr, die auf der Vorderseite (1) des Halbleiterchips (16) angeordnet ist, und eine Titan-Schicht (21), die auf der Al oder Cr-Schicht (20) angeordnet ist, aufweist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Passivierungsschicht (8) SiN aufweist.
Halbeiterbauteil (2) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass das Halbleiterbauteil (2) ein Leistungshalbleiterbauteil ist.
Halbeiterbauteil (2) nach Anspruch 18 dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil aus der Gruppe MOSFET, IGBT und Diode ausgewählt wird.
Halbleiterbauteil (2) nach Anspruch 18 oder Anspruch 19 dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil ein vertikales Leistungshalbleiterbauteil ist.
Halbleiterbauteil (2) nach einem der vorhergehenden Ansprüche, das ferner einen Schaltungsträger (11), die Innenkontaktflächen (12) und Außenkontaktflächen aufweist, umfasst.
Halbeiterbauteil (2) nach Anspruch 21 dadurch gekennzeichnet, dass die Chipkontaktflächen (9) des Halbleiterchips (16) mit den Innenkontaktflächen (12) des Schaltungsträgers über Al-Bonddrähte (19) und/oder Cu-Bonddrähte und/oder einen Cu-Bügel elektrisch verbunden sind.
Halbleiterbauteil (2) nach Anspruch 21 oder Anspruch 22 dadurch gekennzeichnet, dass die Innenkontaktflächen (12) des Schaltungsträgers (11) und die Oberfläche der Vorderseitenmetallisierung (3) im Wesentlichen aus dem gleichen Material bestehen.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) das folgende Schritte aufweist: – Bereitstellen eines Halbleiterchips (16) mit einer Vorderseite (1) und einer Rückseite, wobei die Vorderseite integrierte Schaltungselemente aufweist, – Aufbringen einer elektrisch leitenden strukturierten Adhäsionsschicht (6) auf die Vorderseite (1) des Halbleiterchips (16), wobei die Adhäsionsschicht (6) einen niederohmigen Kontakt mit Silizium vorsieht, – Aufbringen einer elektrisch leitenden strukturierten Zwischenschicht (7) auf die strukturierte Adhäsionsschicht (6), wobei die Zwischenschicht (7) eine verbindbare Oberfläche vorsieht, – Aufbringen einer Passivierungsschicht (8), die unter Freilassung der Chipkontaktfläche (9) die Oberseite sowie die Randseiten der Zwischenschicht (7) abdeckt, wobei die Zwischenschicht (7) Nickel aufweist und frei von Edelmetallen ist und wobei die Zwischenschicht (7) mit einer Dicke, die mindestens 10-fach dicker als die Adhäsionsschicht (6) ist, aufgebracht wird.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach Anspruch 24 dadurch gekennzeichnet, dass die Zwischenschicht (7) mit einer Dicke, die mindestens 100-fach dicker als die Adhäsionsschicht (6) ist, aufgebracht wird.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach Anspruch 24 oder Anspruch 25 dadurch gekennzeichnet, dass die Adhäsionsschicht (6), die Zwischenschicht (7) und die Passivierungsschicht (8) mittels Sputtern oder CVD oder PVD oder galvanischem Abscheiden abgeschieden wird.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach einem der Ansprüche 24 bis 26 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) zumindest zwei Schichten (20, 21) aufweist, die nacheinander abgeschieden werden.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach einem der Ansprüche 24 bis 27 dadurch gekennzeichnet, dass eine Veredlungsschicht (10) auf der Zwischenschicht (7) abgeschieden wird.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach einem der Ansprüche 24 bis 28 dadurch gekennzeichnet, dass die Adhäsionsschicht (6) mit einer Dicke zwischen 1 nm und 1 μm abgeschieden wird.
Verfahren zur Herstellung einer Vorderseitenmetallisierung (3) nach einem der Ansprüche 24 bis 29 dadurch gekennzeichnet, dass die Zwischenschicht (7) mit einer Dicke zwischen 100 nm und 100 μm abgeschieden wird.
Verfahren zur Herstellung eines Halbleiterbauteils (2), das folgenden Schritte aufweist: – Bereitstellen eines Halbleiterbauteils (2) nach einem der Ansprüche 1 bis 20, – Bereitstellen eines Systemträgers (11) mit Innenkontaktflächen (12) und Außenkontaktflächen, – Erzeugen von elektrischen Verbindungen (19) zwischen den Chipkontaktflächen (9) und den Innenkontaktflächen (12).
Verfahren zur Herstellung eines Halbleiterbauteils (2) nach Anspruch 31 dadurch gekennzeichnet, dass die elektrischen Verbindungen (19) zwischen den Chipkontaktflächen (9) und den Innenkontaktflächen (12) mittels Bonddrähten erzeugt werden.
Verfahren zur Herstellung eines Halbleiterbauteils (2) nach Anspruch 31 oder Anspruch 32 dadurch gekennzeichnet, dass die elektrischen Verbindungen (19) zwischen den Chipkontaktflächen (9) und den Innenkontaktflächen (12) mittels eines metallischen Bügels erzeugt werden.