DE102007046021B4 - Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat - Google Patents

Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat Download PDF

Info

Publication number
DE102007046021B4
DE102007046021B4 DE102007046021A DE102007046021A DE102007046021B4 DE 102007046021 B4 DE102007046021 B4 DE 102007046021B4 DE 102007046021 A DE102007046021 A DE 102007046021A DE 102007046021 A DE102007046021 A DE 102007046021A DE 102007046021 B4 DE102007046021 B4 DE 102007046021B4
Authority
DE
Germany
Prior art keywords
metal layer
silicon body
thick metal
copper
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007046021A
Other languages
English (en)
Other versions
DE102007046021A1 (de
DE102007046021C5 (de
Inventor
Dirk Siepe
Dr. Bayerer Reinhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39311392&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102007046021(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007046021A1 publication Critical patent/DE102007046021A1/de
Publication of DE102007046021B4 publication Critical patent/DE102007046021B4/de
Application granted granted Critical
Publication of DE102007046021C5 publication Critical patent/DE102007046021C5/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48766—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48866—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleiteranordnung mit einem Siliziumkörper mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei auf einer Oberfläche des Siliziumkörpers s eines Leistungshalbleiterchips (11) – eine dicke Metallschicht (47) aus Kupfer oder einer Kupferlegierung mit einer Dicke von mindestens 10 Mikrometer (μm); und – eine Bondstelle, an der ein Kupferbonddraht (42) mit einem Durchmesser von 300 μm bis 1 mm an die dicke Metallschicht (47) gebondet ist, aufeinanderfolgend angeordnet sind, wobei – eine dünne stromleitende Haftschicht (49a) zwischen der dicken Metallschicht (47) und dem Siliziumkörper auf der Oberfläche des Siliziumkörpers abgeschieden ist; – eine Barriereschicht (49b) zur Unterdrückung einer Diffusion von Metall aus der dicken Metallschicht (47) in den Siliziumkörper zwischen der dicken Metallschicht (47) und dem Siliziumkörper angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein Halbleiteranordnungen und insbesondere Halbleitermodule und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat.
  • ALLGEMEINER STAND DER TECHNIK
  • Innerhalb eines Halbleitermoduls sind ein oder mehrere Halbleiterchips auf einem Substrat angeordnet, und ein oder mehrere Substrate sind auf einer Basisplatte angeordnet, die Teil des Gehäuses des Moduls sein kann. Bei herkömmlichen Halbleitermodulen sind die Chips mit ihrer Unterseite an das Substrat gelötet, und die Oberseite der Chips ist mittels Bonddrähten mit dem Substrat verbunden. Als Bonddrähte werden gewöhnlich Aluminiumdrähte verwendet. Allerdings weisen Aluminiumdrähte bei Verwendung in Leistungshalbleitermodulen aufgrund der Leistungselektronikbauelementen immanenten zyklischen thermo-mechanischen Belastung Nachteile auf. Eine zyklische thermo-mechanische Beanspruchung führt zur Rissausbreitung in Aluminiumbonddrähten und zu Bonddrahtablösedefekten. Übliche Aluminiumdrähte können nicht einfach durch Drähte, die aus einem anderen Material, wie zum Beispiel Kupfer, hergestellt sind, ersetzt werden. Die meisten alternativen Metalle sind härter als Aluminium, und aktive Zellen können beim Bonden mit Drähten, die aus anderen Materialien als Aluminium hergestellt sind, beschädigt werden. Folglich besteht eine Notwendigkeit für eine innovative integrale Lösung, die den Ersatz von üblichen Aluminiumbonddrähten wegen der oben erwähnten Mängel gestattet.
  • Aus der DE 10 2005 044 510 A1 ist eine Chipmetallisierung mit einer Zwischenschicht bekannt, deren Dicke zwischen 100 nm und 100 μm beträgt, die Nickel aufweist und frei von Edelmetallen ist. Außerdem ist daraus bekannt, dass Bonddrähte aus Kupfer bestehen können.
  • In der US 5,047,833 A ist ein Kupfer- oder Silberanschluss bekannt, der mit Nickel oder Gold beschichtet und mittels eines Lotes an eine Chipmetallisierung angeschlossen ist.
  • Die US 2003 0102 0102563 A1 zeigt einen Bonddraht, der am seitlichen Rand einer aus Kupfer bestehenden Chipmetallisierung mit dieser verbunden ist. Die Dicke der Chipmetallisierung beträgt 4 μm bis 25 μm.
  • Aus DE 10 2004 059 389 A1 ist eine stufige Ausgleichsmetallisierung mit mehreren Vertikalabschnitten bekannt, die aus Kupfer bestehen können und die eine Dicke von jeweils wenigstens 15 μm aufweisen. An die Ausgleichsmetallisierung ist ein Bonddraht aus Kupfer angeschlossen.
  • Die DE 44 44 681 A1 betrifft eine Aluminiumnitrid-Keramik, auf die eine Hilfsschicht aufgebracht ist, die zumindest in einer Teilschicht einen Zusatz enthält, der von einem Oxid wenigstens eines Stoffes der Gruppe Silizium, Mangan, Titan, Zirkon, Hafnium oder Yttrium gebildet ist.
  • In der DD 146 522 B3 ist ein Verfahren beschrieben, zum Reibschweißen eines Kupferdrahtes eine Sonotrode oder eine Kapillare zu verwenden, die eine mit einem Diamant- oder Aluminiumoxidplättchen plattierte Fußfläche aufweist.
  • Aus der US 2004 0217 488 A1 ist es bekannt, auf einen Aluminiumbondpad zusätzlich eine Metallisierung vorzusehen, bei der es sich um eine Kupferplattierung oder um eine Metallplatte handeln kann.
  • In der nach dem Prioritätstag der vorliegenden Anmeldung veröffentlichten DE 10 2005 028 951 A1 ist es beschrieben, einen Kupferdraht mit einem Durchmesser von mindestens 300 μm auf eine metallische Schicht auf einer Halbleiterschaltungsanordnung zu banden, die unter anderem Kupfer umfassen und eine Dicke von 0,1 μm bis 100 μm aufweisen kann.
  • ÜBERBLICK
  • Eine Ausführungsform betrifft eine Halbleiteranordnung mit einem Siliziumkörper eines Leistungshalbleiterchips. Der Siliziumkörper umfass eine erste Oberfläche und eine zweite Oberfläche. Auf einer Oberfläche des Siliziumkörpers sind oberhalb eines aktiven Bereichs des Siliziumkörpers aufeinanderfolgend eine dicke Metallschicht aus Kupfer oder einer Kupferlegierung mit einer Dicke von mindestens 10 μm angeordnet, und eine Bandstelle, an der ein Kupferbonddraht mit einem Durchmesser von 300 μm bis 1 mm an die dicke Metallschicht gebondet ist. Auf der Oberfläche des Siliziumkörpers ist zwischen der dicken Metallschicht und dem Siliziumkörper eine dünne stromleitende Haftschicht abgeschieden. Außerdem ist zur Unterdrückung einer Diffusion von Metall aus der dicken Metallschicht in den Siliziumkörper eine Barriereschicht zwischen der dicken Metallschicht und dem Siliziumkörper angeordnet. Weitere Aspekte der Erfindung betreffen ein Halbleitermodul gemäß Patentanspruch 7 sowie ein Verfahren zum Verbinden einer dicken Metallschicht auf einem einen Siliziumkörper aufweisenden Leistungshalbleiterchip mit einer aus Kupfer oder seinen Legierungen hergestellten dicken Metallisierung eines Keramiksubstrats gemäß Patentanspruch 16.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Ein besseres Verständnis ergibt sich unter Bezugnahme auf die folgenden Figuren und die folgende Beschreibung. Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu gezeichnet, stattdessen wird die Veranschaulichung der Prinzipien der Erfindung betont. Zudem bezeichnen in den Figuren gleiche Bezugszahlen gleiche Teile. In den Zeichnungen zeigt:
  • 1 eine beispielhafte Schaltung, die integriert und in einem Halbleitermodul montiert werden kann, wobei eine dicke Metallschicht und ein Bondverfahren gemäß der Erfindung verwendet werden;
  • 2 ein unter Verwendung gewöhnlicher Aluminiumdrähte an ein Substrat gelötetes und gebondetes Halbleiterbauelement;
  • 3 mehrere Halbleiterbauelemente, die auf verschiedenen Substraten montiert sind, wobei die Substrate in einem einzelnen Halbleitermodul angeordnet sind;
  • 4 das Bonddrahtablösen aufgrund einer Rissausbreitung in dem Banddraht;
  • 5 eine Querschnittsansicht eines Banddrahts mit einem Riss;
  • 6 ein Beispiel eines an ein Substrat gelöteten Halbleiterbauelements, wobei Kupferbonddrähte auf eine dicke Metallschicht gebondet sind;
  • 7 die unter Verwendung der erfindungsgemäßen Chip-und-Drahtbondstruktur auf ein diskretes Bauelement angewendete Erfindung;
  • 8 ein Bandwerkzeug mit einer mikroporösen Beschichtung an der Nut zum Drahtbanden von Kupferdrähten;
  • 9 ein Bandwerkzeug mit einer Waffelstruktur zum Bandbonden und
  • 10 ein Bandwerkzeug mit einer Vorsprungsstruktur.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Eine Ausführungsform betrifft eine Halbleiteranordnung mit einem Siliziumkörper mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei eine dünne Haftschicht und eine Barriereschicht auf mindestens einer der Oberflächen des Siliziumkörpers abgeschieden sind, und einer auf der dünnen Haftschicht und der Barriereschicht abgeschiedenen dicken Metallschicht zum Banden von dicken Bonddrähten auf die dicke Metallschicht.
  • Eine weitere Ausführungsform betrifft ein Halbleitermodul mit einem Keramiksubstrat mit einer ersten und einer zweiten Oberfläche, wobei das Substrat auf mindestens einer der Oberflächen eine aus Kupfer oder ihren Legierungen hergestellte dicke Metallisierung aufweist; einem Halbleiterchip, der einen Siliziumkörper mit einer ersten Oberfläche und einer zweiten Oberfläche aufweist, wobei eine dünne Haftschicht und eine Barriereschicht auf mindestens eine der Oberflächen des Siliziumkörpers abgeschieden sind, und einer auf den Schichten abgeschiedenen dicken Metallschicht zum Bonden dicker Bonddrähte auf die dicke Metallschicht, wobei der Halbleiterchip auf dem Substrat angeordnet ist; und einer Kupferdrahtverbindung, durch die die dicke Metallschicht des Halbleiterchips mit der dicken Metallisierung des Keramiksubstrats verbunden ist.
  • Weiterhin wird bei einer weiteren Ausführungsform ein Verfahren zum Verbinden einer dicken Metallschicht auf einem Halbleiterchip mit einer aus Kupfer oder seinen Legierungen hergestellten dicken Metallisierung auf einem Keramiksubstrat offenbart, wobei das Verfahren den Schritt des Bondens dicker Kupferdrähte oder -bänder mit der dicken Metallschicht und der dicken Metallisierung unter Verwendung eines Bondwerkzeugs mit einer Oberfläche umfasst, die ausreichend Haftvermögen zwischen Draht und Werkzeug beim Ultraschallbonden sicherstellt, zum Beispiel mit einer Oberfläche mit einer mikroporösen Beschichtung.
  • Bei einer weiteren Ausführungsform kann das Verfahren zum Verbinden einer dicken Metallschicht auf einem Halbleiterchip mit einer aus Kupfer oder seinen Legierungen hergestellten dicken Metallisierung auf einem Keramiksubstrat alternativ oder zusätzlich den Schritt des Bondens dicker Kupferdrähte mit der dicken Metallschicht und der dicken Metallisierung unter Verwendung eines Bondwerkzeugs mit einer Vorsprungsstruktur oder Waffelstruktur umfassen.
  • Bei einigen Ausführungsformen können Leistungselektronikschaltungen wie etwa Impulsbreitenmodulator-(PWM)-Inverter, -Konverter usw. in Leistungshalbleitermodulen angeordnet sein, die mindestens einen Leistungshalbleiterschalter und eine antiparallel geschaltete Freilaufdiode umfassen. 1 zeigt einen Dreiphasen-IGBT-Inverter als eines von vielen Beispielen für eine in einem Leistungshalbleitermodul angeordnete Elektronikschaltung. Auch Treiberschaltungen können in solche Module integriert werden, die in diesem Fall ”intelligente Leistungsmodule” (IPM – Intelligent Power Modules) genannt werden.
  • Bei herkömmlichen Leistungshalbleitermodulen werden darin enthaltene Halbleiterchips 11 auf einem Substrat montiert, das eine isolierende Platte 15 mit einer Metallisierungsschicht 16 zumindest auf der Oberseite der isolierenden Platte 15, auf der die Leistungshalbleiterchips 11 montiert werden, umfasst. Die Metallisierungsschicht 16 kann gemäß den Schaltungsanordnungen strukturiert sein. Die Halbleiterchips 11 sind derart an die Metallisierung 16 gelötet, dass durch eine Lötschicht 13 eine elektrische und thermische Verbindung zwischen der Unterseite des Leistungshalbleiterchips 11 und der Metallisierungsschicht 16 herstellt ist. Die Oberseite des Halbleiterchips 11 und die Metallisierung 16 werden durch einen Bonddraht 12 verbunden. Bei üblichen Halbleiterbauelementen werden Aluminiumbonddrähte verwendet.
  • Bei einigen Ausführungsformen werden ein oder mehrere Substrate 15, 16 auf einer Basisplatte 17 montiert, um eine ausgezeichnete Wärmeübertragung auf einem Kühlkörper 18 zu gestatten. Die isolierende Platte 15 umfasst deshalb auf ihrer unteren Oberfläche eine weitere Metallisierungsschicht 16, die über eine Lötschicht 14 mit der Basisplatte 17 verbunden ist. Die Basisplatte wiederum ist auf einem Kühlkörper 18 montiert.
  • Bei weiteren Ausführungsformen können verschiedene Keramikmaterialien (z. B. Al2O3, AlN, Si3N4) als isolierende Platten 15 verwendet werden. Üblicherweise wird Kupfer oder Aluminium zum Ausbilden der Metallisierungsschichten 16 über ein DCB-, AMB-, DAB- oder ein gewöhnliches Hartlötverfahren verwendet, wobei DCB für Direct Copper Bonding, AMB für Active Metal Brazing und DAB für Direct Aluminium Bonding steht. Die Dicke der Metallisierungsschicht liegt im Bereich von 0,1 mm bis 0,6 mm, die Keramikdicke der isolierenden Platte 16 zwischen 0,2 mm und 2 mm. Wenn wie oben erwähnt das Substrat an eine Basisplatte 17 gelötet ist, wird auf beiden Seiten der isolierenden Platte 16 eine Metallisierung aus Kupfer (oder Aluminium) aufgebracht. Je nach Anwendung kann es sich bei den Metallisierungsschichten 16 auch um Nickel oder goldbeschichtetes Nickel handeln. Wenn es sich bei der Metallisierung 16 um Aluminium handelt, ist eine zusätzliche Beschichtung im Fall des Lötens erforderlich.
  • 3 zeigt Ausführungsformen von mehreren Halbleiterbauelementen 10 (wie in 2 dargestellt), die auf einer einzelnen Basisplatte 17 montiert sind, die als eine Bodenkappe eines typischerweise aus Kunststoff hergestellten Gehäuses 20 verwendet wird. Stromanschlüsse 21 und Hilfsanschlüsse 22 sind typischerweise durch Kupferleitungen zur Oberseite des Gehäuses 20 geführt. Innerhalb des Gehäuses 20 sind die Anschlüsse 21 und 22 mit in der Metallisierungsschicht 16 auf den Halbleiterbauelementen 10 angeordneten Pads verbunden. Die Zusammenschaltung zu den inneren Metallisierungs-pads kann durch Löten, Schweißen, Ultraschallbonden usw. erfolgen. Außerhalb des Gehäuses 20 können Anschlüsse ausgebildet zum Anschrauben, Anlöten, Andrücken oder Anschweißen an Sammelschienen oder gedruckte Leiterplatten, wobei letztere auch als PCBs bezeichnet werden (PCB: Printed Circuit Board).
  • Bei einer Ausführungsform kann das Kunststoffgehäuse 20 mit einem Siliziumgel oder einem anderen weichen isolierenden Material gefüllt sein, um die Halbleiterbauelemente 10 vor widrigen Umwelteinflüssen zu schützen.
  • Das Gehäuse 20 dient auch als ein Träger für die Anschlüsse 21 und 22 vor mechanischer Beanspruchung und mechanischen Schwingungen. Leistungselektronikschaltungen sind einem unterbrochenen Betrieb oder einem Betrieb mit variierender Last ausgesetzt. Dies führt zu einer Variation von Leistungsverlusten mit der Zeit und zugehörigen Temperaturzyklen. Temperaturzyklen können auch durch Änderungen bei den Umgebungsbedingungen hervorgerufen werden. Die Temperatur der Luft oder der Flüssigkeit, die den Kühlkörper kühlt, kann sich beispielsweise während des Betriebs ändern. Aufgrund thermomechanischer Ausdehnung, wird in den Grenzflächen der Leistungshalbleiterchips 10, der Substrate (15, 16) und der Basisplatte 17 eine thermo-mechanische Beanspruinduziert, wodurch Materialzwischenverbindungen, z. B. Drahtverbindungen oder Lötverbindungen, einer zyklischen thermo-mechanischen Last ausgesetzt werden.
  • Die Leistungswechselbelastungs- und Temperaturwechselbelastungsfähigkeit von Leistungshalbleitermodulen werden heute durch Lotermüdung und Drahtbondablösung beschränkt. Der Effekt der Drahtbondablösung ist in den 4 und 5 gezeigt. Temperaturwechselbelastungen erleichtern die Ausbreitung von Mikrorissen 30 durch den Banddraht 12 entlang der Oberfläche der Metallisierungsschicht 16, auf die der Draht 12 gebondet ist. Besonders schwere Bonddrähte mit Durchmessern im Bereich von 100 μm bis 600 μm, die erforderlich sind, um hohe Ströme zu und von den Halbleiterchips 11 zu führen, sind Rissausbreitungs- und Bondablöseeffekten unterworfen. Bisher sind Halbleitermodule in der Lage, eine thermo-mechanische Beanspruchung über die erwartete Lebensdauer auszuhalten, wenn sie unterhalb einer Übergangstemperatur von 125°C bis 150°C betrieben werden. Die jüngste Entwicklung in der Leistungselektronik, insbesondere im Hinblick auf automotive-Anwendungen wie Hybridelektrofahrzeuge, erfordern Übergangstemperaturen von bis zu 175°C oder sogar 200°C innerhalb der Leistungshalbleiterchips.
  • Ungeachtet der oben erwähnten Mängel ist das Ultraschalldrahtbonden mit seiner wohlbekannten Flexibilität und Präzision ein attraktiver Prozess für den Oberseitenkontakt von Halbleiterchips. Weil Kupfer bessere Materialcharakteristiken aufweist, zum Beispiel einen niedrigeren Wärmeausdehnungskoeffizienten, eine höhere mechanische Festigkeit bezüglich der Rissausbreitung, die doppelte Strom- und Wärmeleitfähigkeit, wird Material auf Kupferbasis für verbesserte Drahtverbindungen verwendet, die den Halbleiterchip mit dem Substrat verbinden.
  • Dicke Drähte, die für Leistungshalbleiteranwendungen typisch sind, lassen sich jedoch schwierig mit Leistungshalbleiterchips anwenden, wenn Kupferdrähte verwendet werden. Das Problem besteht darin, dass der härtere Kupferdraht im Vergleich zu Aluminium beim Bonden auf einem aktiven Bereich die Struktur darunter oder unter einem Bondpad beschädigen würde. Um eine ausreichend große Bondfläche zu erzielen, ist es notwendig, die Bondkraft von einer niedrigen Bondkraft während des Reinigens und der Zwischenverbindungsphase auf eine hohe Bondkraft während der Verformungsphase hochzufahren. Dies führt zu hoher Beanspruchung innerhalb der Halbleitermetallisierungsschicht 16 und kann leicht zu einer Beschädigung oder sogar Zerstörung des aktiven Bereichs unter dem Bondwerkzeug führen. Bei stärkeren Drahtmaterialien, die eine höhere Zugfestigkeit aufweisen, steigt das Risiko einer Beschädigung und Zerstörung der Halbleiterstruktur darunter sogar noch.
  • 6 zeigt einen Teil einer Ausführungsform eines neuartigen Halbleitermoduls, wobei der Halbleiterchip 11 eine auf einer ersten Oberfläche des Halbleiterchips 11 abgeschiedene dicke Metallschicht 47 umfasst, wobei eine dünne stromleitende und gegebenenfalls wärmeleitende Haftschicht 49a aus Ti, Ti/TiN, Ta, TaN, Ta/TaN, W, Ti/W, VaTi, VTiW, VTiN, Al/Ti/W, CrNi, CrVTi oder anderen Kombinationen von diesen zwischen dem Halbleiterchip 11 und der dicken Metallschicht 47 angeordnet sein können. Die dicke Metallschicht 47 ist dick genug und besitzt eine Strom- und Wärmeleitfähigkeit, die hoch genug ist, so dass sich auf dem Chip sowohl Ströme als auch Wärme ausbreiten können. Schwere Kupferdrähte 42 mit Durchmessern im Bereich von 300 μm bis zu 1 mm oder Kupferbänder mit einer Mindestdicke von 200 μm und einer Breite von 1 mm sind über die dicke Metallschicht 47 an den Halbleiterchip 11 gebondet.
  • In einer Ausführungsform weist der Chip 11 dicke Metallschichten 47 und 48 von der gleichen Art auf beiden Seiten auf, d. h. eine dicke Metallschicht 47 auf der Oberseite für das Drahtbonden und eine andere dicke Metallschicht 48 auf der Bodenseite zum Löten oder Sintern mit einer Niedrigtemperatur-Fügetechnik oder zum Schweißen mit einer Diffusionsschweißtechnik. Bei anderen Ausführungsformen kann eine zusätzliche Haftschicht 49a zwischen dem Chip 11 und der dicken Metallschicht 48 auf der Bodenseite des Chips angeordnet sein. Bei einigen Ausführungsformen können auf den dicken Metallschichten 47 und 48 dünne Schutzschichten angeordnet sein (der Einfachheit halber in den Figuren nicht explizit gezeigt), um Oxidation zu verhindern oder um Lötfähigkeit sicherzustellen. Bei diesen Ausführungsformen sind zusätzlich Barriereschichten 49b zwischen den dicken Metallschichten 47, 48 und dem Siliziumkörper angeordnet, um eine Diffusion von Metall aus der dicken Metallschicht 47 in den Siliziumkörper zu unterdrücken.
  • Eine beispielhafte dicke Metallschicht 47 beträgt mindestens 10 μm jeweils auf mindestens einer Seite des Siliziumkörpers, wohingegen die Gesamtdicke der oben erwähnten Haftschicht 49a und der Barriereschicht 49b kleiner oder gleich 1 μm ist. Die dicke Metallschicht besteht aus Kupfer oder einer Kupferlegierung mit einer Stromleitfähigkeit von mindestens 4,4 × 107 Ωm und einer Wärmeleitfähigkeit von mindestens 300 W/(mK). Als Alternative zu Kupfer kann ein auf Kupfer basierender Metall-Matrix-Verbundwerkstoff mit einem niedrigeren Wärmeausdehnungskoeffizienten als Kupfer verwendet werden. Das Verhältnis der Gesamtdicke der oberen und der unteren dicken Metallschichten zusammen und der Dicke des Siliziumkörpers liegt zwischen 0,1 und 1.
  • Eine weitere Ausführungsform eines neuartigen Halbleitermoduls ist in 6 gezeigt. Sie umfasst ein Keramiksubstrat (isolierende Platte 15) mit einer ersten und einer zweiten Oberfläche mit einer dicken Kupfermetallisierung 46 auf mindestens einer seiner Oberflächen. Sie umfasst weiterhin ein oder mehrere Halbleiterchips 11 wie oben beschrieben, die auf dem Substrat angeordnet sind, wobei durch Kupferdrahtverbindungen 42 die erste dicke Metallschicht 47 des Halbleiterchips 11 mit der dicken Kupfermetallisierung 46 des Keramiksubstrats 15 verbunden ist. Bei einer Ausführungsform beträgt die Dicke des Keramiksubstrats 15 im Bereich von 0,1 mm bis 0,3 mm, und die Gesamtdicke der Kupfermetallisierung auf der Oberseite oder der Unterseite des Keramiksubstrats 15 betragt mindestens 0,4 mm. Bei einer Ausführungsform besteht das Keramiksubstrat 15 aus einem Material mit hoher mechanischer Festigkeit, zum Beispiel Al2O3 mit Zr-, Y-, Er-, Nb- oder Nd-Additiven oder Si3N4. Bei einer Ausführungsform können die Halbleiterchips 11 an dem Substrat fixiert werden durch Löten der dicken Metallschicht 48 auf der Unterseite des Chips zu dem Substrat.
  • Ein oder mehr Keramiksubstrate 15, die jeweils einen oder mehr Halbleiterchips 11 umfassen, sind auf einer Basisplatte 17 angeordnet, um die Keramiksubstrate auf einem einzelnen Halbleitermodul zu kombinieren. Die Basisplatte 17 besteht aus Kupfer oder einem Metall-Matrix-Verbundwerkstoff. Bei einer Ausführungsform ist die Basisplatte 17 derart auf einem Kühlkörper 18 montiert, dass die Basisplatte 17 die Bodenkappe eines die Keramiksubstrate 15 bedeckenden Kunststoffgehäuses 20 bildet.
  • 7 zeigt eine Ausführungsform eines Halbleiterchips 11 mit dicken Metallschichten 47, ähnlich jenen von 3. Der einzige Unterschied besteht darin, dass der Chip an einem Systemträger montiert ist, d. h. an einem Metallrahmen, der die Leitungen eines Kunststoffbausteins für den Halbleiterchip enthält anstatt an einem Keramiksubstrat. Diese Ausführungsform kann geeigneter für diskrete Leistungshalbleiter sein.
  • 8, 9 und 10 zeigen Ausführungsformen verschiedener Bondwerkzeuge zum Bonden dicker Kupferdrähte. Unter Verwendung solcher Bondwerkzeuge kann die Ultraschallleistung dadurch stark reduziert werden, dass die Werkzeugoberfläche, die mit dem Draht in Kontakt steht, eine mikroporöse Beschichtung aufweist. Ein derartiges Bandwerkzeug ist in 8 gezeigt, und es überträgt die Ultraschalleistung reproduzierbar auf den Draht und dadurch auch auf das Halbleiterbauelement. Weitere anwendbare Werkzeuge zum Bonden von Bändern und Drähten weisen Vorsprungsstrukturen wie in 10 gezeigt oder Waffelstrukturen wie in 9 gezeigt auf. Mit dem neuartigen Bondverfahren wird während der Reinigungsphase und der anfänglichen Bondphase die Ultraschalleistung bei einer niedrigen Bondlast (z. B. 50% der Endlast) sehr hoch gewählt (z. B. 80% der Ultraschallendleistung). Dann wird die Bondkraft während der nachfolgenden Verformungsphase für etwa 10% der Bondzeit hochgefahren. Danach werden Ultraschallkraft und -leistung konstant gehalten. Dies stellt eine robuste und reproduzierbare Verbindung mit dem vollständigen Bondbereich unter des Bonds sicher. Zudem wird ein aktives Drahtklemmsystem eingesetzt, um sicherzustellen, dass sich eine reproduzierbare Schleife bildet.
  • Bei einer Ausführungsform sollte für eine ordnungsgemäße Bondverbindung die dicke Metallisierungsschicht 47 genauso hart oder etwas härter als das Material des Bonddrahts 42 sein. Dann wird der Draht 42 während der Bondung nicht zu tief in die Metallisierung eindringen, wodurch das Risiko einer Beschädigung oder Zerstörung der Barriereschicht unterhalb der dicken Metallisierungsschicht 46 auf ein Minimum reduziert wird. Bei einer Ausführungsform kann im Vergleich zu herkömmlichen Bondungen mehr Strom an die gleiche Fläche eines Halbleiterchips angelegt werden. Zudem wird die erzeugte Wärme durch die stark wärmeleitende dicke Metallisierungsschicht verteilt.

Claims (17)

  1. Halbleiteranordnung mit einem Siliziumkörper mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei auf einer Oberfläche des Siliziumkörpers oberhalb eines aktiven Bereichs des Siliziumkörpers eines Leistungshalbleiterchips (11) – eine dicke Metallschicht (47) aus Kupfer oder einer Kupferlegierung mit einer Dicke von mindestens 10 Mikrometer (μm); und – eine Bondstelle, an der ein Kupferbonddraht (42) mit einem Durchmesser von 300 μm bis 1 mm an die dicke Metallschicht (47) gebondet ist, aufeinanderfolgend angeordnet sind, wobei – eine dünne stromleitende Haftschicht (49a) zwischen der dicken Metallschicht (47) und dem Siliziumkörper auf der Oberfläche des Siliziumkörpers abgeschieden ist; – eine Barriereschicht (49b) zur Unterdrückung einer Diffusion von Metall aus der dicken Metallschicht (47) in den Siliziumkörper zwischen der dicken Metallschicht (47) und dem Siliziumkörper angeordnet ist.
  2. Anordnung nach Anspruch 1, wobei die Gesamtdicke der dicken Metallschicht (47) 20 Mikrometer (μm) beträgt.
  3. Anordnung nach Anspruch 1, wobei die Gesamtdicke der Haftschicht (49a) und der Barriereschicht (49b) kleiner oder gleich 1 Mikrometer (μm) beträgt.
  4. Anordnung nach Anspruch 1, wobei die dicke Metallschicht (47) eine Stromleitfähigkeit von mindestens 4,4·107 Ohm-Meter (Ω m) aufweist.
  5. Anordnung nach Anspruch 1, wobei die dicke Metallschicht (47) eine Wärmeleitfähigkeit von mindestens 300 Watt pro Kelvin pro Meter (W m–1 K–1) aufweist.
  6. Anordnung nach Anspruch 1, wobei ein Verhältnis der Gesamtdicke der dicken Metallschicht zu der Dicke des Siliziumkörpers zwischen 0,1 und 1 beträgt.
  7. Halbleitermodul mit einem Keramiksubstrat (15) mit einer ersten und einer zweiten Oberfläche, wobei das Substrat (15) auf mindestens einer der Oberflächen eine aus Kupfer oder dessen Legierungen hergestellte dicke Metallisierung aufweist; einem Leistungshalbleiterchip (11), der einen Siliziumkörper mit einer ersten Oberfläche und einer zweiten Oberfläche aufweist, wobei auf einer Oberfläche des Siliziumkörpers oberhalb eines aktiven Bereichs des Siliziumkörpers – eine dicke Metallschicht (47) aus Kupfer oder einer Kupferlegierung mit einer Dicke von mindestens 10 Mikrometer (μm); und – eine Bondstelle, an der ein Kupferbonddraht (42) mit einem Durchmesser von 300 μm bis 1 mm an die dicke Metallschicht (47) gebondet ist, aufeinanderfolgend angeordnet sind, wobei – eine dünne stromleitende Haftschicht (49a) zwischen der dicken Metallschicht (47) und dem Siliziumkörper auf der Oberfläche des Siliziumkörpers abgeschieden ist; – eine Barriereschicht (49b) zur Unterdrückung einer Diffusion von Metall aus der dicken Metallschicht (47) in den Siliziumkörper zwischen der dicken Metallschicht (47) und dem Siliziumkörper angeordnet ist; einer auf der dünnen Haftschicht (49a) und der Barriereschicht (49b) abgeschiedenen dicken Metallschicht (47) mit einer Dicke von mindestens 10 μm, wobei der Leistungshalbleiterchip (11) auf dem Substrat (15) angeordnet ist; und einem Kupferbonddraht (42) mit einem Durchmesser von 300 μm bis 1 mm, der an einer oberhalb eines aktiven Bereichs des Siliziumkörpers befindlichen Bondstelle mit der dicken Metallschicht (47) verbunden ist, und mittels dem die dicke Metallschicht (47) mit der dicken Metallisierung (46) des Keramiksubstrats (15) verbunden ist.
  8. Halbleitermodul nach Anspruch 7, wobei die Dicke des Keramiksubstrats (15) zwischen 0,1 Millimetern (mm) und 0,3 Millimetern (mm) beträgt.
  9. Halbleitermodul nach Anspruch 7, wobei die Gesamtdicke der Metallisierung mindestens 0,4 Millimeter (mm) beträgt.
  10. Halbleitermodul nach Anspruch 7, wobei das Keramiksubstrat (15) aus einem Material hoher mechanischer Festigkeit besteht.
  11. Halbleitermodul nach Anspruch 7, wobei das Keramiksubstrat (15) aus Al2O3 mit Zr-, Y-, Er-, Nb- oder Nd-Additiven oder aus Si3N4 hergestellt ist.
  12. Halbleitermodul nach Anspruch 7 mit mehreren Keramiksubstraten (15) und auf den Substraten (15) angeordneten Leistungshalbleiterchips (11) und einer Basisplatte (17) zur Fixierung der mehreren Keramiksubstrate (15) in einem einzelnen Halbleitermodul, wobei die mehreren Keramiksubstrate (15) auf der Basisplatte (17) angeordnet sind.
  13. Halbleitermodul nach Anspruch 12, wobei die Basisplatte aus Kupfer, einer Kupferlegierung oder einem Metall-Matrix-Verbundmaterial hergestellt ist.
  14. Halbleitermodul nach Anspruch 12 mit einem Kühlkörper, wobei die Basisplatte (17) auf dem Kühlkörper (18) angeordnet ist.
  15. Halbleitermodul nach Anspruch 12 mit einem Kühlkörper (18), der der Boden eines das Keramiksubstrat (15) bedeckenden Kunststoffgehäuses ist.
  16. Verfahren zum Verbinden einer dicken Metallschicht (47) auf einem einen Siliziumkörper aufweisenden Leistungshalbleiterchip (11) mit einer aus Kupfer oder seinen Legierungen hergestellten dicken Metallisierung (46) eines Keramiksubstrats (15), umfassend die folgenden Schritte: Bereitstellen eines Siliziumkörpers mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei auf einer Oberfläche des Siliziumkörpers oberhalb eines aktiven Bereichs des Siliziumkörpers eine dicke Metallschicht (47) aus Kupfer oder einer Kupferlegierung mit einer Dicke von mindestens 10 Mikrometer (μm) angeordnet ist, wobei – eine dünne stromleitende Haftschicht (49a) zwischen der dicken Metallschicht (47) und dem Siliziumkörper auf der Oberfläche des Siliziumkörpers abgeschieden ist; – eine Barriereschicht (49b) zur Unterdrückung einer Diffusion von Metall aus der dicken Metallschicht (47) in den Siliziumkörper zwischen der dicken Metallschicht (47) und dem Siliziumkörper angeordnet ist; Bonden dicker Kupferdrähte (42) mit einem Durchmesser von 300 μm bis 1 mm an die dicke Metallisierung (46), sowie oberhalb eines aktiven Bereichs des Siliziumkörpers an die dicke Metallschicht (47) unter Verwendung eines Bondwerkzeugs mit einer mikroporösen Beschichtung, wobei die Dicke der dicken Metallschicht (47) mindestens 10 μm beträgt.
  17. Verfahren nach Anspruch 16, bei dem das Bondwerkzeug eine Vorsprungsstruktur oder eine Waffelstruktur aufweist.
DE102007046021.1A 2006-10-20 2007-09-26 Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat Active DE102007046021C5 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/551,488 2006-10-20
US11/551,488 US8164176B2 (en) 2006-10-20 2006-10-20 Semiconductor module arrangement

Publications (3)

Publication Number Publication Date
DE102007046021A1 DE102007046021A1 (de) 2008-05-21
DE102007046021B4 true DE102007046021B4 (de) 2012-09-13
DE102007046021C5 DE102007046021C5 (de) 2016-07-14

Family

ID=39311392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007046021.1A Active DE102007046021C5 (de) 2006-10-20 2007-09-26 Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat

Country Status (3)

Country Link
US (2) US8164176B2 (de)
CN (1) CN100573859C (de)
DE (1) DE102007046021C5 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112413A1 (de) 2012-12-17 2014-06-18 Hesse Gmbh Werkzeug zum Herstellen einer Reibschweißverbindung
DE102013207721A1 (de) * 2013-04-26 2014-10-30 Infineon Technologies Ag Bondverbindung und Bondverfahren

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール
DE102008033410B4 (de) * 2008-07-16 2011-06-30 SEMIKRON Elektronik GmbH & Co. KG, 90431 Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
JP5134582B2 (ja) * 2009-02-13 2013-01-30 日立オートモティブシステムズ株式会社 接続構造およびパワーモジュール
US8304884B2 (en) * 2009-03-11 2012-11-06 Infineon Technologies Ag Semiconductor device including spacer element
DE102009002993B4 (de) 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
EP2270855A1 (de) * 2009-06-29 2011-01-05 ABB Research Ltd. Elektrisches Modul
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102009029577B3 (de) * 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102010030966B4 (de) * 2010-07-06 2012-04-19 Continental Automotive Gmbh Elektrisch leitende Verbindung zwischen zwei Kontaktflächen
DE102010044709B4 (de) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
US8587116B2 (en) * 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
DE102010062453A1 (de) * 2010-12-06 2012-06-06 Robert Bosch Gmbh Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen sowie Verfahren zur Kontaktierung eines Halbleiters
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
KR101998340B1 (ko) 2012-07-18 2019-07-09 삼성전자주식회사 전력 소자 모듈 및 그 제조 방법
JP5741772B2 (ja) * 2012-11-05 2015-07-01 日本精工株式会社 半導体モジュール
US8866298B2 (en) 2013-01-11 2014-10-21 Infineon Technologies Ag Bonded system with coated copper conductor
CN103972187B (zh) * 2013-02-04 2017-06-06 原相科技股份有限公司 芯片封装及其制造方法
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6111764B2 (ja) * 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
US9178143B2 (en) 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
CN104833692B (zh) * 2014-02-12 2019-07-23 中国科学院微电子研究所 半导体器件封装结构的检测方法
CN104867918A (zh) * 2014-02-26 2015-08-26 西安永电电气有限责任公司 塑封式ipm模块及其dbc板的固定结构
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
JP6327105B2 (ja) * 2014-10-17 2018-05-23 三菱電機株式会社 半導体装置
CN104332458B (zh) * 2014-11-05 2018-06-15 中国电子科技集团公司第四十三研究所 功率芯片互连结构及其互连方法
TWI569396B (zh) * 2014-12-08 2017-02-01 財團法人工業技術研究院 具有焊線的晶片結構
DE112015006049T5 (de) * 2015-01-26 2017-10-12 Mitsubishi Electric Corporation Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
CN104900546A (zh) * 2015-05-04 2015-09-09 嘉兴斯达半导体股份有限公司 一种功率模块的封装结构
DE102015219366B4 (de) 2015-05-22 2024-02-22 Volkswagen Aktiengesellschaft Interposer und Halbleitermodul zur Anwendung in automobilen Applikationen
JP6576108B2 (ja) * 2015-06-08 2019-09-18 三菱電機株式会社 電力用半導体装置
EP3226014B1 (de) * 2016-03-30 2024-01-10 Mitsubishi Electric R&D Centre Europe B.V. Verfahren zur schätzung eines beschädigungsniveaus oder einer lebensdauererwartung eines leistungshalbleitermoduls mit mindestens einem chip
US10643967B2 (en) * 2016-05-18 2020-05-05 Mitsubishi Electric Corporation Power semiconductor device that includes a copper layer disposed on an electrode and located away from a polyimide layer and method for manufacturing the power semiconductor device
CN106997871B (zh) * 2016-12-23 2024-01-16 杨杰 一种功率模块的封装结构
CN106783724A (zh) * 2017-01-11 2017-05-31 惠科股份有限公司 基板承载装置
US11232991B2 (en) * 2017-02-23 2022-01-25 Mitsubishi Electric Corporation Semiconductor apparatus
US11227822B2 (en) * 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device
KR101961123B1 (ko) * 2018-07-04 2019-07-17 한문수 세라믹 메탈라이징 기판과 그 제조 방법
EP3627546A1 (de) * 2018-09-24 2020-03-25 Infineon Technologies AG Leistungshalbleitermodulanordnung
DE102018221160A1 (de) * 2018-12-06 2020-06-10 Siemens Aktiengesellschaft Isolierkeramik für elektrische Schaltungen und zugehörige Anwendungen
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
US10914018B2 (en) * 2019-03-12 2021-02-09 Infineon Technologies Ag Porous Cu on Cu surface for semiconductor packages
CN211908640U (zh) * 2020-05-19 2020-11-10 阳光电源股份有限公司 一种功率变换装置
EP4187589A1 (de) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Direktgekühltes leistungsmodul
CN115621236B (zh) * 2022-12-20 2023-04-11 广东芯聚能半导体有限公司 铜片连接结构、模块及连接方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD146522A1 (de) * 1979-10-10 1981-02-11 Arno Grass Verfahren zur herstellung von verbindungen zwischen verdrahtungstraegern und darauf befestigten halbleiterbauelementen
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
DE4444681A1 (de) * 1994-11-26 1996-05-30 Schulz Harder Juergen Keramik-Substrat sowie Verfahren zu seiner Herstellung
US20030102563A1 (en) * 2001-11-30 2003-06-05 Mercado Lei L. Semiconductor power device and method of formation
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
DE102004059389A1 (de) * 2004-12-09 2006-06-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Kontaktierung eines Halbleiterbauelements
DE102005028951A1 (de) * 2005-06-22 2006-12-28 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
DE102005044510A1 (de) * 2005-09-16 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
JP3176815B2 (ja) * 1995-01-19 2001-06-18 富士電機株式会社 半導体装置用基板
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
JP3387282B2 (ja) * 1995-08-03 2003-03-17 日産自動車株式会社 半導体装置の構造及びその製造方法
EP0935286A4 (de) * 1997-05-26 2008-04-09 Sumitomo Electric Industries Kupfer-schaltungsverbindungssubstrat und seine herstellung
KR100343150B1 (ko) * 1998-11-26 2002-10-25 페어차일드코리아반도체 주식회사 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
DE10205609A1 (de) * 2002-02-11 2003-08-28 Infineon Technologies Ag Anordnung zum Drahtbonden und Verfahren zur Herstellung einer Bondverbindung
JP3882712B2 (ja) * 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
CN100508698C (zh) * 2003-09-25 2009-07-01 株式会社东芝 陶瓷电路板、其生产方法以及电源模块
DE102004021927B4 (de) * 2004-05-04 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Verfahren zur inneren elektrischen Isolation eines Substrats für ein Leistungshalbleitermodul
US7678680B2 (en) * 2004-06-03 2010-03-16 International Rectifier Corporation Semiconductor device with reduced contact resistance
US20060000671A1 (en) * 2004-06-30 2006-01-05 Nathan Nolley Adjustable acoustic wings
DE102005047566C5 (de) * 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD146522A1 (de) * 1979-10-10 1981-02-11 Arno Grass Verfahren zur herstellung von verbindungen zwischen verdrahtungstraegern und darauf befestigten halbleiterbauelementen
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
DE4444681A1 (de) * 1994-11-26 1996-05-30 Schulz Harder Juergen Keramik-Substrat sowie Verfahren zu seiner Herstellung
US20030102563A1 (en) * 2001-11-30 2003-06-05 Mercado Lei L. Semiconductor power device and method of formation
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
DE102004059389A1 (de) * 2004-12-09 2006-06-14 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Kontaktierung eines Halbleiterbauelements
DE102005028951A1 (de) * 2005-06-22 2006-12-28 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
DE102005044510A1 (de) * 2005-09-16 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112413A1 (de) 2012-12-17 2014-06-18 Hesse Gmbh Werkzeug zum Herstellen einer Reibschweißverbindung
WO2014094730A1 (de) 2012-12-17 2014-06-26 Hesse Gmbh Werkzeug zum herstellen einer reibschweissverbindung zwischen einem draht und einem substrat, mit einer taschenförmigen ausnehmung
DE102013207721A1 (de) * 2013-04-26 2014-10-30 Infineon Technologies Ag Bondverbindung und Bondverfahren

Also Published As

Publication number Publication date
DE102007046021A1 (de) 2008-05-21
US8164176B2 (en) 2012-04-24
US9196562B2 (en) 2015-11-24
US20110316160A1 (en) 2011-12-29
DE102007046021C5 (de) 2016-07-14
US20080093729A1 (en) 2008-04-24
CN100573859C (zh) 2009-12-23
CN101165884A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102009045181B4 (de) Leistungshalbleitermodul
EP3008753B1 (de) Leistungsmodul
DE112004000727B4 (de) Bandverbindung und Verfahren zu dessen Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE10102621B4 (de) Leistungsmodul
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE10003671A1 (de) Halbleiter-Bauelement
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102008037835B4 (de) Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln
DE112018008167T5 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
DE112020003763T5 (de) Halbleiterbauteil
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102007057370B4 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements mit einem Leiterrahmen
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE19612838A1 (de) Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R026 Opposition filed against patent

Effective date: 20121128

R006 Appeal filed
R008 Case pending at federal patent court
R010 Appeal proceedings settled by withdrawal of appeal(s) or in some other way
R034 Decision of examining division/federal patent court maintaining patent in limited form now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0021600000

R206 Amended patent specification