JP3285509B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3285509B2 JP3285509B2 JP06410897A JP6410897A JP3285509B2 JP 3285509 B2 JP3285509 B2 JP 3285509B2 JP 06410897 A JP06410897 A JP 06410897A JP 6410897 A JP6410897 A JP 6410897A JP 3285509 B2 JP3285509 B2 JP 3285509B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- wiring
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 275
- 238000000034 method Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に、絶縁層に形成されたトレンチ内に埋込まれ、
Ｃｕを含む材質により構成される配線層を有する半導体
装置に関するものである。
し、特に、絶縁層に形成されたトレンチ内に埋込まれ、
Ｃｕを含む材質により構成される配線層を有する半導体
装置に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化および高速化に対
する要求はますます高まりつつあり、このような高集積
化および高速化に対応するため、配線材料についてもさ
まざまな検討がなされている。特に、配線幅が０．１５
μｍ程度以降の世代では、配線材料として使用可能なも
のが極めて限定されてくるものと考えられる。このよう
な材料の中で、近年、Ｃｕを配線材料として用いること
が提案されている。
する要求はますます高まりつつあり、このような高集積
化および高速化に対応するため、配線材料についてもさ
まざまな検討がなされている。特に、配線幅が０．１５
μｍ程度以降の世代では、配線材料として使用可能なも
のが極めて限定されてくるものと考えられる。このよう
な材料の中で、近年、Ｃｕを配線材料として用いること
が提案されている。
【０００３】図１４には、Ｃｕを配線材料として使用す
る場合の配線構造の一例が示されている。この図１４に
示される配線構造は、いわゆる「ダマシン方式」と呼ば
れる方式を用いた配線プロセスにより形成されたもので
ある。ダマシン方式については、たとえば、月刊Semico
nductor World １９９５．１２「ダマシン方式を用いた
配線プロセス」等に記載されている。
る場合の配線構造の一例が示されている。この図１４に
示される配線構造は、いわゆる「ダマシン方式」と呼ば
れる方式を用いた配線プロセスにより形成されたもので
ある。ダマシン方式については、たとえば、月刊Semico
nductor World １９９５．１２「ダマシン方式を用いた
配線プロセス」等に記載されている。
【０００４】図１４に示されるように、絶縁層１にはト
レンチ２が形成されており、このトレンチ２内に下地層
３を介在してＣｕ配線層４が形成される。このＣｕ配線
層４の上面を覆うようにキャップ層６が形成されてい
る。このキャップ層６は、たとえばＴｉＷＮ等により構
成され、Ｃｕ配線層４の上面の酸化を抑制する機能を有
する。このようなキャップ層６を有することにより、Ｃ
ｕ配線層４の上面の酸化が効果的に抑制され、Ｃｕ配線
層４の抵抗上昇等の特性劣化を効果的に抑制することが
可能となる。
レンチ２が形成されており、このトレンチ２内に下地層
３を介在してＣｕ配線層４が形成される。このＣｕ配線
層４の上面を覆うようにキャップ層６が形成されてい
る。このキャップ層６は、たとえばＴｉＷＮ等により構
成され、Ｃｕ配線層４の上面の酸化を抑制する機能を有
する。このようなキャップ層６を有することにより、Ｃ
ｕ配線層４の上面の酸化が効果的に抑制され、Ｃｕ配線
層４の抵抗上昇等の特性劣化を効果的に抑制することが
可能となる。
【０００５】このようにキャップ層６を形成することに
ついては、たとえば、信学技報TECHNICAL REPORT OF IE
ICE.ＳＤＭ９６−１６９（１９９６−１２）「ＴｉＷＮ
でキャップしたダマシンＣｕ配線」等に記載されてい
る。
ついては、たとえば、信学技報TECHNICAL REPORT OF IE
ICE.ＳＤＭ９６−１６９（１９９６−１２）「ＴｉＷＮ
でキャップしたダマシンＣｕ配線」等に記載されてい
る。
【０００６】次に、図１５〜図１８を用いて、図１４に
示される配線構造の製造方法について説明する。図１５
〜図１８は、図１４に示される配線構造の製造工程の第
１工程〜第４工程を示す断面図である。
示される配線構造の製造方法について説明する。図１５
〜図１８は、図１４に示される配線構造の製造工程の第
１工程〜第４工程を示す断面図である。
【０００７】図１５を参照して、写真製版技術およびエ
ッチング技術等を用いて、絶縁層１にトレンチ２を形成
する。次に、図１６に示されるように、ＣＶＤ（Chemic
al Vapor Deposition ）法等を用いてＴｉＮ層３ａを形
成し、このＴｉＮ層３ａ上にスパッタリング法などを用
いてＣｕ層４ａを形成する。
ッチング技術等を用いて、絶縁層１にトレンチ２を形成
する。次に、図１６に示されるように、ＣＶＤ（Chemic
al Vapor Deposition ）法等を用いてＴｉＮ層３ａを形
成し、このＴｉＮ層３ａ上にスパッタリング法などを用
いてＣｕ層４ａを形成する。
【０００８】次に、上記のＣｕ層４ａとＴｉＮ層３ａと
にＣＭＰ（Chemical Mechanical Polishing ）処理を施
す。それにより、絶縁層１の表面を露出させるとともに
トレンチ２内にのみＣｕ層を残す。その結果、図１７に
示されるように、トレンチ２内に下地層３とＣｕ配線層
４とがそれぞれ形成される。
にＣＭＰ（Chemical Mechanical Polishing ）処理を施
す。それにより、絶縁層１の表面を露出させるとともに
トレンチ２内にのみＣｕ層を残す。その結果、図１７に
示されるように、トレンチ２内に下地層３とＣｕ配線層
４とがそれぞれ形成される。
【０００９】次に、図１８に示されるように、スパッタ
リング法などを用いて、ＴｉＷＮ層６ａを形成する。そ
して、このＴｉＷＮ層６ａにＣＭＰ処理を施す。以上の
工程を経て、図１４に示される配線構造が得られること
となる。
リング法などを用いて、ＴｉＷＮ層６ａを形成する。そ
して、このＴｉＷＮ層６ａにＣＭＰ処理を施す。以上の
工程を経て、図１４に示される配線構造が得られること
となる。
【００１０】
【発明が解決しようとする課題】上記のようにキャップ
層６ａを形成することによりＣｕ配線層４の上面の酸化
を抑制することが可能となるが、本願の発明者が図１４
に示される配線構造を試作したところ、上記のキャップ
層６とＣｕ配線層４との界面で剥離が生じる場合がある
ことを確認した。この剥離の１つの要因として、Ｃｕ配
線層４とキャップ層６との密着強度が弱いということが
考えられる。また、本願の発明者は、上記の剥離が、キ
ャップ層６の周縁部において生じやすいことをも確認し
た。このことより、キャップ層６の周縁部において何ら
かの応力が集中し、この応力集中も上記の剥離の一因と
なり得るものと考えられる。
層６ａを形成することによりＣｕ配線層４の上面の酸化
を抑制することが可能となるが、本願の発明者が図１４
に示される配線構造を試作したところ、上記のキャップ
層６とＣｕ配線層４との界面で剥離が生じる場合がある
ことを確認した。この剥離の１つの要因として、Ｃｕ配
線層４とキャップ層６との密着強度が弱いということが
考えられる。また、本願の発明者は、上記の剥離が、キ
ャップ層６の周縁部において生じやすいことをも確認し
た。このことより、キャップ層６の周縁部において何ら
かの応力が集中し、この応力集中も上記の剥離の一因と
なり得るものと考えられる。
【００１１】キャップ層６とＣｕ配線層４との界面にお
いて上記のような剥離が生じることにより、Ｃｕ配線層
４の上面が酸化され、Ｃｕ配線層４の抵抗上昇等の特性
劣化が懸念される。そして、このようなＣｕ配線層４の
特性劣化により、歩留りの低下や配線寿命の低下を招く
こととなる。
いて上記のような剥離が生じることにより、Ｃｕ配線層
４の上面が酸化され、Ｃｕ配線層４の抵抗上昇等の特性
劣化が懸念される。そして、このようなＣｕ配線層４の
特性劣化により、歩留りの低下や配線寿命の低下を招く
こととなる。
【００１２】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、Ｃｕ配
線層４の表面からの剥離を抑制することにある。
ためになされたものである。この発明の目的は、Ｃｕ配
線層４の表面からの剥離を抑制することにある。
【００１３】
【課題を解決するための手段】この発明に係る半導体装
置は、１つの局面では、絶縁層と、配線層と、密着層
と、キャップ層とを備える。絶縁層にはトレンチが形成
され、このトレンチ内に下地層を介在して配線層が埋込
まれる。この配線層は、Ｃｕを含む材質により構成され
る。密着層は、配線層を覆うようにトレンチ内に形成さ
れ、キャップ層は、密着層を覆うようにトレンチ内に形
成される。ここで、上記の下地層は、絶縁層の中への配
線層材料の拡散防止機能および配線層と絶縁層との密着
層としての機能を有する。また、密着層は、配線層とキ
ャップ層との双方との密着強度が大きく、両者を強固に
接続する機能を有する。また、キャップ層は、耐酸化性
を有し、配線層が酸化されるのを抑制する機能を有す
る。
置は、１つの局面では、絶縁層と、配線層と、密着層
と、キャップ層とを備える。絶縁層にはトレンチが形成
され、このトレンチ内に下地層を介在して配線層が埋込
まれる。この配線層は、Ｃｕを含む材質により構成され
る。密着層は、配線層を覆うようにトレンチ内に形成さ
れ、キャップ層は、密着層を覆うようにトレンチ内に形
成される。ここで、上記の下地層は、絶縁層の中への配
線層材料の拡散防止機能および配線層と絶縁層との密着
層としての機能を有する。また、密着層は、配線層とキ
ャップ層との双方との密着強度が大きく、両者を強固に
接続する機能を有する。また、キャップ層は、耐酸化性
を有し、配線層が酸化されるのを抑制する機能を有す
る。
【００１４】上記の密着層は、配線層との密着強度が配
線層とキャップ層との密着強度よりも大きく、かつ酸化
物の成長速度が配線層におけるそれよりも小さい材質に
より構成される。
線層とキャップ層との密着強度よりも大きく、かつ酸化
物の成長速度が配線層におけるそれよりも小さい材質に
より構成される。
【００１５】また、上記のキャップ層と配線層との間
に、密着層と配線層とを反応させることにより反応層を
形成することが好ましい。
に、密着層と配線層とを反応させることにより反応層を
形成することが好ましい。
【００１６】また、上記のように反応層を形成する場合
には、配線層上に位置する密着層をすべて反応層に変換
してもよい。
には、配線層上に位置する密着層をすべて反応層に変換
してもよい。
【００１７】この発明に係る半導体装置は、他の局面で
は、絶縁層と、配線層と、キャップ層とを備える。絶縁
層にはトレンチが形成され、このトレンチ内に下地層を
介在して配線層が埋込まれる。この配線層は、Ｃｕを含
む材質により構成される。キャップ層は、配線層を覆う
ようにトレンチ内に形成される。そして、トレンチの側
壁上端コーナ部には、このコーナ部を丸める処理が施さ
れる。たとえば、上記の絶縁層がシリコン酸化膜により
構成される場合には、トレンチが形成された後の絶縁層
に、フッ酸系を用いたライトエッチング処理を施す。こ
のような処理が施されることによりトレンチ側壁上端コ
ーナ部は丸められ、この丸められたトレンチの側壁上端
コーナ部上に、上記のキャップ層の周縁部が延在する。
は、絶縁層と、配線層と、キャップ層とを備える。絶縁
層にはトレンチが形成され、このトレンチ内に下地層を
介在して配線層が埋込まれる。この配線層は、Ｃｕを含
む材質により構成される。キャップ層は、配線層を覆う
ようにトレンチ内に形成される。そして、トレンチの側
壁上端コーナ部には、このコーナ部を丸める処理が施さ
れる。たとえば、上記の絶縁層がシリコン酸化膜により
構成される場合には、トレンチが形成された後の絶縁層
に、フッ酸系を用いたライトエッチング処理を施す。こ
のような処理が施されることによりトレンチ側壁上端コ
ーナ部は丸められ、この丸められたトレンチの側壁上端
コーナ部上に、上記のキャップ層の周縁部が延在する。
【００１８】なお、上記のトレンチの側壁上端コーナ部
は、２〜２０ｎｍの曲率半径を有する曲面により構成さ
れることが好ましい。このとき、上記のように２〜２０
ｎｍの範囲内のものであれば、異なる曲率半径を有する
曲面を連ねることによりトレンチの側壁上端コーナ部が
構成されてもよい。
は、２〜２０ｎｍの曲率半径を有する曲面により構成さ
れることが好ましい。このとき、上記のように２〜２０
ｎｍの範囲内のものであれば、異なる曲率半径を有する
曲面を連ねることによりトレンチの側壁上端コーナ部が
構成されてもよい。
【００１９】
【発明の実施の形態】以下、図１〜図１１を用いて、こ
の発明の実施の形態について説明する。
の発明の実施の形態について説明する。
【００２０】（実施の形態１）まず、図１〜図７を用い
て、この発明の実施の形態１について説明する。図１
は、この発明の実施の形態１における配線構造を示す断
面図である。
て、この発明の実施の形態１について説明する。図１
は、この発明の実施の形態１における配線構造を示す断
面図である。
【００２１】図１を参照して、シリコン酸化膜などから
なる絶縁層１にはトレンチ２が形成されている。トレン
チ２の開口幅Ｗは、たとえば０．１８μｍ程度であり、
トレンチ２の深さＤは０．３μｍ程度である。なお、ト
レンチ２のアスペクト比は１〜１．５程度であってもよ
い。
なる絶縁層１にはトレンチ２が形成されている。トレン
チ２の開口幅Ｗは、たとえば０．１８μｍ程度であり、
トレンチ２の深さＤは０．３μｍ程度である。なお、ト
レンチ２のアスペクト比は１〜１．５程度であってもよ
い。
【００２２】トレンチ２内には、たとえばＴｉＮなどか
らなる下地層３が形成される。この下地層３の厚みｔ１
は、たとえば、１０ｎｍ程度である。この下地層３上に
はＣｕ配線層４が形成される。このＣｕ配線層４の厚み
ｔ２は、たとえば２００ｎｍ程度である。なお、Ｃｕ配
線層４の代わりにＣｕＺｒ，ＣｕＴｉ，ＣｕＡｌ等を使
用することも可能である。
らなる下地層３が形成される。この下地層３の厚みｔ１
は、たとえば、１０ｎｍ程度である。この下地層３上に
はＣｕ配線層４が形成される。このＣｕ配線層４の厚み
ｔ２は、たとえば２００ｎｍ程度である。なお、Ｃｕ配
線層４の代わりにＣｕＺｒ，ＣｕＴｉ，ＣｕＡｌ等を使
用することも可能である。
【００２３】Ｃｕ配線層４および下地層３を覆うように
密着層５が形成される。この密着層５は、密着層５上に
形成されるキャップ層６とＣｕ配線層４との密着強度を
高めるべく形成されるものであり、密着層５とＣｕ配線
層４との密着強度がＣｕ配線層４とキャップ層６の密着
強度よりも大きく、かつ酸化物の成長速度がＣｕ配線層
４におけるそれよりも小さい材質により構成されること
が好ましい。それにより、Ｃｕ配線層４とキャップ層６
との接続強度を従来例よりも高めることが可能となると
ともに、Ｃｕ配線層４の上面が酸化されることをも効果
的に抑制することが可能となる。
密着層５が形成される。この密着層５は、密着層５上に
形成されるキャップ層６とＣｕ配線層４との密着強度を
高めるべく形成されるものであり、密着層５とＣｕ配線
層４との密着強度がＣｕ配線層４とキャップ層６の密着
強度よりも大きく、かつ酸化物の成長速度がＣｕ配線層
４におけるそれよりも小さい材質により構成されること
が好ましい。それにより、Ｃｕ配線層４とキャップ層６
との接続強度を従来例よりも高めることが可能となると
ともに、Ｃｕ配線層４の上面が酸化されることをも効果
的に抑制することが可能となる。
【００２４】上記の密着層５の材質としては、Ｔｉ，Ｔ
ｉＮ，Ｃｒ，Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を挙げる
ことができる。また、この密着層５の厚みｔ３は、３〜
５０ｎｍ程度であることが好ましい。このような厚みと
することにより、上述のような効果が期待できる。
ｉＮ，Ｃｒ，Ａｌ，ＡｌＣｕ，ＡｌＳｉＣｕ等を挙げる
ことができる。また、この密着層５の厚みｔ３は、３〜
５０ｎｍ程度であることが好ましい。このような厚みと
することにより、上述のような効果が期待できる。
【００２５】キャップ層６は、この場合であれば、Ｔｉ
ＷＮにより構成される。このキャップ層６は、図１に示
されるように、密着層５を覆うようにトレンチ２内に埋
込まれる。また、このキャップ層６の厚みｔ４は、たと
えば３０ｎｍ〜７７ｎｍ程度である。このような厚みと
することにより、キャップ層６の耐酸化性を確保するこ
とが可能となる。
ＷＮにより構成される。このキャップ層６は、図１に示
されるように、密着層５を覆うようにトレンチ２内に埋
込まれる。また、このキャップ層６の厚みｔ４は、たと
えば３０ｎｍ〜７７ｎｍ程度である。このような厚みと
することにより、キャップ層６の耐酸化性を確保するこ
とが可能となる。
【００２６】上記のような密着層５を形成することによ
り、キャップ層６の剥離を効果的に抑制することが可能
となるものと考えられる。本願の発明者は、このことを
立証すべく、密着層５を形成した場合にキャップ層６の
剥離が生ずるか否かの評価を行なった。その評価結果が
表１に示されている。なお、表１では、密着層５として
Ｔｉ層を形成した場合が示されている。
り、キャップ層６の剥離を効果的に抑制することが可能
となるものと考えられる。本願の発明者は、このことを
立証すべく、密着層５を形成した場合にキャップ層６の
剥離が生ずるか否かの評価を行なった。その評価結果が
表１に示されている。なお、表１では、密着層５として
Ｔｉ層を形成した場合が示されている。
【００２７】
【表１】
【００２８】表１に示されるように、密着層５として機
能するＴｉ層を形成した場合には、ＣＭＰ後のキャップ
層（ＴｉＷＮ層）に対するストレスの大小にかかわらず
剥離が生じていないのがわかる。このことより、密着層
５を形成することにより、キャップ層６の剥離を効果的
に抑制することが可能となるものと考えられる。なお、
密着層５としてＴｉ層以外の上記材質を用いた場合にも
同様の結果が得られるものと推察される。また、表１に
は、密着層５を形成した後に熱処理を施したものについ
ても記載されているが、これについては後述する。
能するＴｉ層を形成した場合には、ＣＭＰ後のキャップ
層（ＴｉＷＮ層）に対するストレスの大小にかかわらず
剥離が生じていないのがわかる。このことより、密着層
５を形成することにより、キャップ層６の剥離を効果的
に抑制することが可能となるものと考えられる。なお、
密着層５としてＴｉ層以外の上記材質を用いた場合にも
同様の結果が得られるものと推察される。また、表１に
は、密着層５を形成した後に熱処理を施したものについ
ても記載されているが、これについては後述する。
【００２９】次に、図２〜図６を用いて、図１に示され
る配線構造の製造方法について説明する。図２〜図６
は、図１に示される配線構造の製造工程の第１工程〜第
５工程を示す断面図である。
る配線構造の製造方法について説明する。図２〜図６
は、図１に示される配線構造の製造工程の第１工程〜第
５工程を示す断面図である。
【００３０】図２を参照して、たとえば写真製版技術と
ドライエッチング技術とを用いて、トレンチ２を形成す
る。このトレンチ２の寸法については上述したとおりで
ある。
ドライエッチング技術とを用いて、トレンチ２を形成す
る。このトレンチ２の寸法については上述したとおりで
ある。
【００３１】次に、たとえばＣＶＤ法等を用いて、トレ
ンチ２内から絶縁層１上に延在するように１０ｎｍ程度
の厚みにＴｉＮ層３ａを形成する。このＴｉＮ層３ａ上
に、ＣＶＤ法あるいはスパッタリング法を用いて、４０
０ｎｍ程度の厚みのＣｕ層４ａを形成する。
ンチ２内から絶縁層１上に延在するように１０ｎｍ程度
の厚みにＴｉＮ層３ａを形成する。このＴｉＮ層３ａ上
に、ＣＶＤ法あるいはスパッタリング法を用いて、４０
０ｎｍ程度の厚みのＣｕ層４ａを形成する。
【００３２】次に、上記のＣｕ層４ａとＴｉＮ層３ａと
にＣＭＰ処理を施す。このＣＭＰ処理は、たとえばアル
ミナベースのスラリーを用いて行なってもよい。そし
て、絶縁層１の主表面が露出するまでＣＭＰ処理を行な
う。その結果、図４に示されるように、Ｃｕ配線層４と
下地層３とが形成されるとともに、これらの上にリセス
部７が形成される。このリセス部７の深さＤ１は、後の
工程で形成される密着層５とキャップ層６との厚みの和
となるように選定され、この場合であれば、たとえば８
０ｎｍ程度である。なお、リセス部７の深さＤ１は、５
０〜８０ｎｍ程度と比較的小さい値に設定されることが
好ましい。それにより、Ｃｕ配線層４の断面積の減少を
抑制でき、配線抵抗の上昇を抑制できる。
にＣＭＰ処理を施す。このＣＭＰ処理は、たとえばアル
ミナベースのスラリーを用いて行なってもよい。そし
て、絶縁層１の主表面が露出するまでＣＭＰ処理を行な
う。その結果、図４に示されるように、Ｃｕ配線層４と
下地層３とが形成されるとともに、これらの上にリセス
部７が形成される。このリセス部７の深さＤ１は、後の
工程で形成される密着層５とキャップ層６との厚みの和
となるように選定され、この場合であれば、たとえば８
０ｎｍ程度である。なお、リセス部７の深さＤ１は、５
０〜８０ｎｍ程度と比較的小さい値に設定されることが
好ましい。それにより、Ｃｕ配線層４の断面積の減少を
抑制でき、配線抵抗の上昇を抑制できる。
【００３３】次に、図５に示されるように、たとえばス
パッタリング法等を用いて、２００ｎｍ程度の厚みにＴ
ｉ層５ａを形成する。そして、このＴｉ層５ａにＣＭＰ
処理を施す。
パッタリング法等を用いて、２００ｎｍ程度の厚みにＴ
ｉ層５ａを形成する。そして、このＴｉ層５ａにＣＭＰ
処理を施す。
【００３４】それにより、図６に示されるように、トレ
ンチ２内に埋込まれるように密着層５を形成することが
可能となる。その後、さらにスパッタリング法等を用い
て、ＴｉＷＮ層６ａを２００ｎｍ程度の厚みに形成す
る。そして、このＴｉＷＮ層６ａにもＣＭＰ処理を施
す。この場合にも、アルミナベースのスラリーを用いた
ＣＭＰ処理を行なってもよい。以上の工程を経て、図１
に示される配線構造が得られることとなる。
ンチ２内に埋込まれるように密着層５を形成することが
可能となる。その後、さらにスパッタリング法等を用い
て、ＴｉＷＮ層６ａを２００ｎｍ程度の厚みに形成す
る。そして、このＴｉＷＮ層６ａにもＣＭＰ処理を施
す。この場合にも、アルミナベースのスラリーを用いた
ＣＭＰ処理を行なってもよい。以上の工程を経て、図１
に示される配線構造が得られることとなる。
【００３５】なお、上記のＴｉ層５ａとＴｉＷＮ層６ａ
とを順次形成し、これらの積層構造にＣＭＰ処理を施す
ものであってもよい。
とを順次形成し、これらの積層構造にＣＭＰ処理を施す
ものであってもよい。
【００３６】次に、図７を用いて、本実施の形態１にお
ける配線構造の適用例について説明する。図７は、上記
の実施の形態１における配線構造が適用された半導体装
置の一例を示す断面図である。具体的には、上記の実施
の形態１の配線構造が適用されたＤＲＡＭ（Dynamic Ra
ndom Access Memory）の一部が図７に示されている。
ける配線構造の適用例について説明する。図７は、上記
の実施の形態１における配線構造が適用された半導体装
置の一例を示す断面図である。具体的には、上記の実施
の形態１の配線構造が適用されたＤＲＡＭ（Dynamic Ra
ndom Access Memory）の一部が図７に示されている。
【００３７】図７を参照して、シリコン基板１０の主表
面にはチャネル領域を規定するように不純物拡散領域１
４ａ，１４ｂが形成される。この不純物拡散領域１４
ａ，１４ｂの両側にはトレンチ１１ａ，１１ｂが形成さ
れる。トレンチ１１ａ，１１ｂ内には絶縁層１２ａ，１
２ｂを介在してポリシリコン層１３ａ，１３ｂがそれぞ
れ形成される。
面にはチャネル領域を規定するように不純物拡散領域１
４ａ，１４ｂが形成される。この不純物拡散領域１４
ａ，１４ｂの両側にはトレンチ１１ａ，１１ｂが形成さ
れる。トレンチ１１ａ，１１ｂ内には絶縁層１２ａ，１
２ｂを介在してポリシリコン層１３ａ，１３ｂがそれぞ
れ形成される。
【００３８】上記のチャネル領域上にはゲート絶縁層１
５を介在してゲート電極１６が形成される。このゲート
電極１６を覆うようにシリコン基板１０の主表面上に
は、シリコン酸化物などからなる層間絶縁層１８ａが形
成される。この層間絶縁層１８ａには、不純物拡散領域
１４ａ，１４ｂに到達するようにコンタクトホール１１
ｃ，１１ｄが形成される。コンタクトホール１１ｃ，１
１ｄ内にはＷなどからなるプラグ電極１７ａ，１７ｂが
形成される。
５を介在してゲート電極１６が形成される。このゲート
電極１６を覆うようにシリコン基板１０の主表面上に
は、シリコン酸化物などからなる層間絶縁層１８ａが形
成される。この層間絶縁層１８ａには、不純物拡散領域
１４ａ，１４ｂに到達するようにコンタクトホール１１
ｃ，１１ｄが形成される。コンタクトホール１１ｃ，１
１ｄ内にはＷなどからなるプラグ電極１７ａ，１７ｂが
形成される。
【００３９】層間絶縁層１８ａを覆うように層間絶縁層
１８ｂが形成される。この層間絶縁層１８ｂにはトレン
チ２３が形成され、このトレンチ２３内にはＴｉＮ等か
らなる下地層１９が形成される。この下地層１９上には
Ｃｕ配線層２０が形成され、このＣｕ配線層２０上には
密着層２１が形成される。そして、この密着層２１上に
は、ＴｉＷＮからなるキャップ層２２が形成される。キ
ャップ層２２を覆うように層間絶縁層１８ｂ上には層間
絶縁層１８ｃが形成される。なお、この層間絶縁層１８
ｃ内にもＣｕ配線層が形成されてもよいが、その図示と
説明は省略する。
１８ｂが形成される。この層間絶縁層１８ｂにはトレン
チ２３が形成され、このトレンチ２３内にはＴｉＮ等か
らなる下地層１９が形成される。この下地層１９上には
Ｃｕ配線層２０が形成され、このＣｕ配線層２０上には
密着層２１が形成される。そして、この密着層２１上に
は、ＴｉＷＮからなるキャップ層２２が形成される。キ
ャップ層２２を覆うように層間絶縁層１８ｂ上には層間
絶縁層１８ｃが形成される。なお、この層間絶縁層１８
ｃ内にもＣｕ配線層が形成されてもよいが、その図示と
説明は省略する。
【００４０】（実施の形態２）次に、図８と図９を用い
て、この発明の実施の形態２について説明する。図８
は、この発明の実施の形態２における配線構造を示す断
面図である。図９は、図８に示される配線構造の変形例
を示す断面図である。
て、この発明の実施の形態２について説明する。図８
は、この発明の実施の形態２における配線構造を示す断
面図である。図９は、図８に示される配線構造の変形例
を示す断面図である。
【００４１】図８を参照して、本実施の形態２では、密
着層５とＣｕ配線層４との間に反応層８が形成されてい
る。この反応層８とは、Ｃｕ配線層４と密着層５とを構
成する元素の相互拡散により形成された層であり、この
ような反応層８を形成することにより、上記の実施の形
態１の場合よりもさらに密着層５とＣｕ配線層４との接
続強度を高めることが可能となる。その結果、キャップ
層６の剥離を上記の実施の形態１の場合よりもさらに効
果的に抑制することが可能となる。
着層５とＣｕ配線層４との間に反応層８が形成されてい
る。この反応層８とは、Ｃｕ配線層４と密着層５とを構
成する元素の相互拡散により形成された層であり、この
ような反応層８を形成することにより、上記の実施の形
態１の場合よりもさらに密着層５とＣｕ配線層４との接
続強度を高めることが可能となる。その結果、キャップ
層６の剥離を上記の実施の形態１の場合よりもさらに効
果的に抑制することが可能となる。
【００４２】上記の反応層８の形成方法としては、密着
層５がたとえばＴｉにより構成される場合には、２００
℃〜４００℃程度の温度で、真空あるいは不活性ガス雰
囲気内での３０分程度の熱処理を施すことにより形成可
能である。
層５がたとえばＴｉにより構成される場合には、２００
℃〜４００℃程度の温度で、真空あるいは不活性ガス雰
囲気内での３０分程度の熱処理を施すことにより形成可
能である。
【００４３】次に、図９を用いて、図８に示される配線
構造の変形例について説明する。図９を参照して、本変
形例では、密着層５を形成した後に施される上記の熱処
理により、Ｃｕ配線層４上に位置する密着層５がすべて
反応層８に変換されている。この場合にも、上記の場合
と同様に、実施の形態１の場合よりもさらに効果的にキ
ャップ層６の剥離を抑制することが可能となる。なお、
本変形例では、Ｃｕ配線層４上に位置する密着層５をす
べて反応層８に変換する必要があるため、密着層５の厚
みに応じた適切な熱処理条件が選択される。
構造の変形例について説明する。図９を参照して、本変
形例では、密着層５を形成した後に施される上記の熱処
理により、Ｃｕ配線層４上に位置する密着層５がすべて
反応層８に変換されている。この場合にも、上記の場合
と同様に、実施の形態１の場合よりもさらに効果的にキ
ャップ層６の剥離を抑制することが可能となる。なお、
本変形例では、Ｃｕ配線層４上に位置する密着層５をす
べて反応層８に変換する必要があるため、密着層５の厚
みに応じた適切な熱処理条件が選択される。
【００４４】（実施の形態３）次に、図１０〜図１３を
用いて、この発明の実施の形態３とその変形例とについ
て説明する。図１０は、この発明の実施の形態３におけ
る配線構造を示す断面図である。
用いて、この発明の実施の形態３とその変形例とについ
て説明する。図１０は、この発明の実施の形態３におけ
る配線構造を示す断面図である。
【００４５】図１０を参照して、本実施の形態３では、
トレンチ２の側壁上端コーナ部２ａが丸められ、このよ
うな丸められたトレンチ２の側壁上端コーナ部２ａ上に
延在するようにキャップ層６が形成されている。従来例
の問題点として既に指摘したように、キャップ層６の周
縁部において剥離が生じやすいという観察結果が得られ
ており、このことからキャップ層６の周縁部において何
らかの応力集中が生じやすいのではないかと推察され
る。
トレンチ２の側壁上端コーナ部２ａが丸められ、このよ
うな丸められたトレンチ２の側壁上端コーナ部２ａ上に
延在するようにキャップ層６が形成されている。従来例
の問題点として既に指摘したように、キャップ層６の周
縁部において剥離が生じやすいという観察結果が得られ
ており、このことからキャップ層６の周縁部において何
らかの応力集中が生じやすいのではないかと推察され
る。
【００４６】そこで、本願の発明者は、キャップ層６の
周縁部での応力集中を緩和すべく、図１０に示されるよ
うに、トレンチ２の側壁上端コーナ部２ａを丸め、この
上にキャップ層６の周縁部を延在させるようにした。そ
れにより、キャップ層６の周縁部と絶縁層１との接触面
積を従来よりも増大させることができ、それにより応力
集中を緩和することが可能となると考えられる。その結
果、従来例で問題となっていたキャップ層６の剥離を効
果的に抑制することが可能となると考えられる。
周縁部での応力集中を緩和すべく、図１０に示されるよ
うに、トレンチ２の側壁上端コーナ部２ａを丸め、この
上にキャップ層６の周縁部を延在させるようにした。そ
れにより、キャップ層６の周縁部と絶縁層１との接触面
積を従来よりも増大させることができ、それにより応力
集中を緩和することが可能となると考えられる。その結
果、従来例で問題となっていたキャップ層６の剥離を効
果的に抑制することが可能となると考えられる。
【００４７】次に、図１１〜図１２を用いて、本実施の
形態３における配線構造の製造方法について説明する。
図１１〜図１２は、本実施の形態３における配線構造の
製造工程の第１工程〜第２工程を示す断面図である。
形態３における配線構造の製造方法について説明する。
図１１〜図１２は、本実施の形態３における配線構造の
製造工程の第１工程〜第２工程を示す断面図である。
【００４８】図１１（ａ）を参照して、上記の実施の形
態１の場合と同様の工程を経てトレンチ２を形成した
後、トレンチ２の側壁上端コーナ部２ａを丸める処理を
施す。たとえば、絶縁層１がシリコン酸化膜の場合に
は、フッ酸系を用いたライトエッチングを行なう。それ
により、トレンチ２の側壁上端コーナ部２ａがエッジ効
果により丸められる。
態１の場合と同様の工程を経てトレンチ２を形成した
後、トレンチ２の側壁上端コーナ部２ａを丸める処理を
施す。たとえば、絶縁層１がシリコン酸化膜の場合に
は、フッ酸系を用いたライトエッチングを行なう。それ
により、トレンチ２の側壁上端コーナ部２ａがエッジ効
果により丸められる。
【００４９】図１１（ｂ）には、トレンチ２の側壁上端
コーナ部２ａの拡大図が示されているが、側壁上端コー
ナ部２ａは、所定の曲率半径ｒを有する曲面により構成
されることが好ましい。そして、この曲率半径ｒは、２
〜２０ｎｍ程度であることが好ましい。それは、曲率半
径ｒが２ｎｍより小さい場合には実現が極めて困難とな
り、曲率半径ｒが２０ｎｍを超えた場合には隣接する配
線間の間隔が大きくなり微細化に支障をきたすと考えら
れるからである。このことより、曲率半径ｒが２〜２０
ｎｍの範囲では実現可能であり、微細化に際してもほぼ
問題とならないと考えられる。
コーナ部２ａの拡大図が示されているが、側壁上端コー
ナ部２ａは、所定の曲率半径ｒを有する曲面により構成
されることが好ましい。そして、この曲率半径ｒは、２
〜２０ｎｍ程度であることが好ましい。それは、曲率半
径ｒが２ｎｍより小さい場合には実現が極めて困難とな
り、曲率半径ｒが２０ｎｍを超えた場合には隣接する配
線間の間隔が大きくなり微細化に支障をきたすと考えら
れるからである。このことより、曲率半径ｒが２〜２０
ｎｍの範囲では実現可能であり、微細化に際してもほぼ
問題とならないと考えられる。
【００５０】なお、図１１（ｂ）には、一定の曲率半径
ｒを有する曲面により上記コーナ部２ａが構成された場
合について示したが、異なる曲率半径ｒを有する曲面を
連ねたものであってもよい。また、微視的にみれば曲面
により構成されているとはいえなくても、全体的にみて
曲面として認識できるものも上記の「曲面」の概念に含
まれる。
ｒを有する曲面により上記コーナ部２ａが構成された場
合について示したが、異なる曲率半径ｒを有する曲面を
連ねたものであってもよい。また、微視的にみれば曲面
により構成されているとはいえなくても、全体的にみて
曲面として認識できるものも上記の「曲面」の概念に含
まれる。
【００５１】次に、図１２を参照して、上記の実施の形
態１の場合と同様の方法でＣｕ配線層４と下地層３とを
形成し、これらの上に、スパッタリング法などを用い
て、２００ｎｍ程度の厚みのＴｉＷＮ層６ａを形成す
る。そして、上記の実施の形態１の場合と同様に、Ｔｉ
ＷＮ層６ａにＣＭＰ処理を施す。それにより、図１０に
示されるように、トレンチ２内に、トレンチ２の側壁上
端コーナ部２ａ上に延在するようにキャップ層６を形成
することが可能となる。
態１の場合と同様の方法でＣｕ配線層４と下地層３とを
形成し、これらの上に、スパッタリング法などを用い
て、２００ｎｍ程度の厚みのＴｉＷＮ層６ａを形成す
る。そして、上記の実施の形態１の場合と同様に、Ｔｉ
ＷＮ層６ａにＣＭＰ処理を施す。それにより、図１０に
示されるように、トレンチ２内に、トレンチ２の側壁上
端コーナ部２ａ上に延在するようにキャップ層６を形成
することが可能となる。
【００５２】次に、図１３を用いて、本実施の形態３の
変形例について説明する。図１３に示されるように、本
変形例では、キャップ層６とＣｕ配線層４との間に密着
層５が形成されている。それにより、上記の実施の形態
１の場合よりもさらにキャップ層６の剥離を抑制するこ
とが可能となると考えられる。なお、本変形例において
も、上記の実施の形態２の場合のような反応層８を形成
してもよい。
変形例について説明する。図１３に示されるように、本
変形例では、キャップ層６とＣｕ配線層４との間に密着
層５が形成されている。それにより、上記の実施の形態
１の場合よりもさらにキャップ層６の剥離を抑制するこ
とが可能となると考えられる。なお、本変形例において
も、上記の実施の形態２の場合のような反応層８を形成
してもよい。
【００５３】以上のように、この発明の実施の形態につ
いて説明を行なったが、今回開示された実施の形態はす
べての点で例示であって制限的なものではないと考えら
れるべきである。本発明の範囲は特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。
いて説明を行なったが、今回開示された実施の形態はす
べての点で例示であって制限的なものではないと考えら
れるべきである。本発明の範囲は特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。
【００５４】
【発明の効果】以上説明したように、この発明に係る半
導体装置の１つの局面では、配線層上に密着層が形成さ
れ、この密着層上にキャップ層が形成される。密着層と
しては、キャップ層および配線層との密着強度が大きい
材質が選択されるので、密着層の存在によりキャップ層
の剥離を効果的に抑制することが可能となる。それによ
り、キャップ層の剥離に起因して配線層の上面が酸化さ
れることを効果的に抑制することが可能となり、配線欠
陥の発生を効果的に抑制することが可能となる。その結
果、従来よりも歩留りを向上させることが可能となると
ともに、配線寿命をも向上させることが可能となる。
導体装置の１つの局面では、配線層上に密着層が形成さ
れ、この密着層上にキャップ層が形成される。密着層と
しては、キャップ層および配線層との密着強度が大きい
材質が選択されるので、密着層の存在によりキャップ層
の剥離を効果的に抑制することが可能となる。それによ
り、キャップ層の剥離に起因して配線層の上面が酸化さ
れることを効果的に抑制することが可能となり、配線欠
陥の発生を効果的に抑制することが可能となる。その結
果、従来よりも歩留りを向上させることが可能となると
ともに、配線寿命をも向上させることが可能となる。
【００５５】上記の密着層が、該密着層と配線層との密
着強度が配線層とキャップ層との密着強度よりも大き
く、かつ酸化物の成長速度が配線層におけるそれよりも
小さい材質により構成されることにより、キャップ層の
剥離を効果的に抑制できるばかりでなく、かかる密着層
の存在により配線層の上面が酸化されることをも抑制す
ることが可能となる。
着強度が配線層とキャップ層との密着強度よりも大き
く、かつ酸化物の成長速度が配線層におけるそれよりも
小さい材質により構成されることにより、キャップ層の
剥離を効果的に抑制できるばかりでなく、かかる密着層
の存在により配線層の上面が酸化されることをも抑制す
ることが可能となる。
【００５６】また、キャップ層と配線層との間に、密着
層と配線層とを反応させることによる反応層を形成した
場合には、この反応層が配線層の材料と密着層の材料と
の相互拡散により形成されることから、上記の場合より
もさらに効果的にキャップ層の剥離を抑制することが可
能となる。
層と配線層とを反応させることによる反応層を形成した
場合には、この反応層が配線層の材料と密着層の材料と
の相互拡散により形成されることから、上記の場合より
もさらに効果的にキャップ層の剥離を抑制することが可
能となる。
【００５７】また、上記の密着層はすべて反応層に変換
されてもよく、この場合にも、密着層と配線層との間に
反応層が形成された場合と同様に、効果的にキャップ層
の剥離を抑制することが可能となる。
されてもよく、この場合にも、密着層と配線層との間に
反応層が形成された場合と同様に、効果的にキャップ層
の剥離を抑制することが可能となる。
【００５８】この発明に係る半導体装置の他の局面で
は、絶縁層に形成されたトレンチの側壁上端コーナ部を
丸めている。そして、このように丸められた側壁上端コ
ーナ部上にキャップ層を延在させている。それにより、
キャップ層の周縁部と絶縁層との接触面積を、従来より
増大させることが可能となる。それにより、従来例にお
いて懸念されていたキャップ層の周縁部における応力集
中を緩和でき、従来例よりもキャップ層の剥離を抑制す
ることが可能となる。
は、絶縁層に形成されたトレンチの側壁上端コーナ部を
丸めている。そして、このように丸められた側壁上端コ
ーナ部上にキャップ層を延在させている。それにより、
キャップ層の周縁部と絶縁層との接触面積を、従来より
増大させることが可能となる。それにより、従来例にお
いて懸念されていたキャップ層の周縁部における応力集
中を緩和でき、従来例よりもキャップ層の剥離を抑制す
ることが可能となる。
【００５９】なお、上記の側壁上端コーナ部は２〜２０
ｎｍ程度の曲率半径を有する曲面により構成されること
が好ましく、曲率半径をこのような範囲内とすることに
より、容易に実現可能でありかつ半導体装置の微細化に
際しても支障をきたさないという効果が得られる。
ｎｍ程度の曲率半径を有する曲面により構成されること
が好ましく、曲率半径をこのような範囲内とすることに
より、容易に実現可能でありかつ半導体装置の微細化に
際しても支障をきたさないという効果が得られる。
【図１】 この発明の実施の形態１における半導体装置
の配線構造を示す断面図である。
の配線構造を示す断面図である。
【図２】 図１に示される配線構造の製造工程の第１工
程を示す断面図である。
程を示す断面図である。
【図３】 図１に示される配線構造の製造工程の第２工
程を示す断面図である。
程を示す断面図である。
【図４】 図１に示される配線構造の製造工程の第３工
程を示す断面図である。
程を示す断面図である。
【図５】 図１に示される配線構造の製造工程の第４工
程を示す断面図である。
程を示す断面図である。
【図６】 図１に示される配線構造の製造工程の第５工
程を示す断面図である。
程を示す断面図である。
【図７】 この発明の実施の形態１における配線構造が
適用された半導体装置（ＤＲＡＭ）の部分断面図であ
る。
適用された半導体装置（ＤＲＡＭ）の部分断面図であ
る。
【図８】 この発明の実施の形態２における半導体装置
の配線構造を示す断面図である。
の配線構造を示す断面図である。
【図９】 図８に示される配線構造の変形例を示す断面
図である。
図である。
【図１０】 この発明の実施の形態３における半導体装
置の配線構造を示す断面図である。
置の配線構造を示す断面図である。
【図１１】 （ａ）は図１０に示される配線構造の製造
工程の第１工程を示す断面図である。（ｂ）は（ａ）に
おけるトレンチの側壁上端コーナ部を拡大した図であ
る。
工程の第１工程を示す断面図である。（ｂ）は（ａ）に
おけるトレンチの側壁上端コーナ部を拡大した図であ
る。
【図１２】 図１０に示される配線構造の製造工程の第
２工程を示す断面図である。
２工程を示す断面図である。
【図１３】 図１０に示される配線構造の変形例を示す
断面図である。
断面図である。
【図１４】 従来の半導体装置における配線構造の一例
を示す断面図である。
を示す断面図である。
【図１５】 図１４に示される配線構造の製造工程の第
１工程を示す断面図である。
１工程を示す断面図である。
【図１６】 図１４に示される配線構造の製造工程の第
２工程を示す断面図である。
２工程を示す断面図である。
【図１７】 図１４に示される配線構造の製造工程の第
３工程を示す断面図である。
３工程を示す断面図である。
【図１８】 図１４に示される配線構造の製造工程の第
４工程を示す断面図である。
４工程を示す断面図である。
１，１２ａ，１２ｂ 絶縁層、２，１１ａ，１１ｂ，２
３ トレンチ、２ａ側壁上端コーナ部、３，１９ 下地
層、３ａ ＴｉＮ層、４，２０ Ｃｕ配線層、４ａ Ｃ
ｕ層、５，２１ 密着層、５ａ Ｔｉ層、６，２２ キ
ャップ層、６ａ ＴｉＷＮ層、７ リセス部、８ 反応
層。
３ トレンチ、２ａ側壁上端コーナ部、３，１９ 下地
層、３ａ ＴｉＮ層、４，２０ Ｃｕ配線層、４ａ Ｃ
ｕ層、５，２１ 密着層、５ａ Ｔｉ層、６，２２ キ
ャップ層、６ａ ＴｉＷＮ層、７ リセス部、８ 反応
層。
フロントページの続き (72)発明者 豊田 吉彦 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平８−222569（ＪＰ，Ａ) 特開 平８−139090（ＪＰ，Ａ) 特開 平８−124926（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (5)
- 【請求項１】 トレンチが形成された絶縁層と、 前記トレンチ内に下地層を介在して埋込まれＣｕを含む
材質により構成される配線層と、 前記配線層を覆うように前記トレンチ内に形成された密
着層と、 前記密着層を覆うように前記トレンチ内に形成されたキ
ャップ層と、 を備え、 前記密着層は、前記配線層との密着強度が前記配線層と
前記キャップ層との密着強度よりも大きく、かつ酸化物
の成長速度が前記配線層におけるそれよりも小さい材質
により構成される、 半導体装置。 - 【請求項２】 前記キャップ層と前記配線層との間に、
前記密着層と前記配線層とを反応させることにより反応
層を形成した、請求項１に記載の半導体装置。 - 【請求項３】 前記配線層上に位置する前記密着層がす
べて前記反応層に変換された、請求項２に記載の半導体
装置。 - 【請求項４】 トレンチが形成された絶縁層と、 前記トレンチ内に下地層を介在して埋込まれＣｕを含む
材質により構成される配線層とを備え、 前記トレンチの側壁上端コーナ部には、該コーナ部を丸
める処理が施され、 前記配線層を覆うように前記トレンチ内にキャップ層が
形成され、 前記キャップ層の周縁部は、前記コーナ部を丸める処理
が施されることにより丸められた前記トレンチの側壁上
端コーナ部上に延在する、 半導体装置。 - 【請求項５】 前記トレンチの側壁上端コーナ部は、２
〜２０ｎｍの曲率半径を有する曲面により構成される、
請求項４に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06410897A JP3285509B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
| TW087102768A TW379424B (en) | 1997-03-18 | 1998-02-26 | Semiconductor device |
| KR1019980006906A KR100258380B1 (ko) | 1997-03-18 | 1998-03-03 | 반도체 장치 |
| US09/039,388 US6107687A (en) | 1997-03-18 | 1998-03-16 | Semiconductor device having interconnection and adhesion layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06410897A JP3285509B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261635A JPH10261635A (ja) | 1998-09-29 |
| JP3285509B2 true JP3285509B2 (ja) | 2002-05-27 |
Family
ID=13248561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06410897A Expired - Fee Related JP3285509B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6107687A (ja) |
| JP (1) | JP3285509B2 (ja) |
| KR (1) | KR100258380B1 (ja) |
| TW (1) | TW379424B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734559B1 (en) | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
| JP2001176967A (ja) * | 1999-12-21 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP4064595B2 (ja) * | 2000-03-28 | 2008-03-19 | 株式会社東芝 | 半導体装置の製造方法 |
| US6573179B1 (en) | 2000-02-01 | 2003-06-03 | Advanced Micro Devices, Inc. | Forming a strong interface between interconnect and encapsulation to minimize electromigration |
| US6613671B1 (en) * | 2000-03-03 | 2003-09-02 | Micron Technology, Inc. | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby |
| US6426289B1 (en) * | 2000-03-24 | 2002-07-30 | Micron Technology, Inc. | Method of fabricating a barrier layer associated with a conductor layer in damascene structures |
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| KR100386034B1 (ko) * | 2000-12-06 | 2003-06-02 | 에이에스엠 마이크로케미스트리 리미티드 | 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법 |
| US6630402B2 (en) * | 2001-11-21 | 2003-10-07 | General Semiconductor, Inc. | Integrated circuit resistant to the formation of cracks in a passivation layer |
| US6743641B2 (en) | 2001-12-20 | 2004-06-01 | Micron Technology, Inc. | Method of improving surface planarity prior to MRAM bit material deposition |
| US7825516B2 (en) * | 2002-12-11 | 2010-11-02 | International Business Machines Corporation | Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures |
| US6975032B2 (en) * | 2002-12-16 | 2005-12-13 | International Business Machines Corporation | Copper recess process with application to selective capping and electroless plating |
| US7202162B2 (en) * | 2003-04-22 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials |
| JP2005005370A (ja) | 2003-06-10 | 2005-01-06 | Renesas Technology Corp | 半導体装置の配線構造 |
| JP3647853B1 (ja) | 2003-10-24 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
| JP4207749B2 (ja) * | 2003-10-28 | 2009-01-14 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
| JP5012022B2 (ja) * | 2004-06-24 | 2012-08-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4503401B2 (ja) * | 2004-09-08 | 2010-07-14 | 株式会社荏原製作所 | 金属膜の成膜方法及び配線の形成方法 |
| US7348672B2 (en) * | 2005-07-07 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnects with improved reliability |
| DE102005044510B4 (de) * | 2005-09-16 | 2011-03-17 | Infineon Technologies Ag | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode |
| US7544609B2 (en) * | 2007-02-09 | 2009-06-09 | International Business Machines Corporation | Method for integrating liner formation in back end of line processing |
| DE102008044964B4 (de) * | 2008-08-29 | 2015-12-17 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen |
| JP5380984B2 (ja) * | 2008-09-30 | 2014-01-08 | 富士通株式会社 | 半導体装置およびその製造方法 |
| KR101802435B1 (ko) * | 2011-03-28 | 2017-11-29 | 삼성전자주식회사 | 반도체 장치의 금속 배선 형성 방법 |
| US8809854B2 (en) | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8916868B2 (en) * | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8525339B2 (en) | 2011-07-27 | 2013-09-03 | International Business Machines Corporation | Hybrid copper interconnect structure and method of fabricating same |
| US8941089B2 (en) * | 2012-02-22 | 2015-01-27 | Adesto Technologies Corporation | Resistive switching devices and methods of formation thereof |
| US9735051B2 (en) | 2015-12-14 | 2017-08-15 | International Business Machines Corporation | Semiconductor device interconnect structures formed by metal reflow process |
| US9852990B1 (en) | 2016-08-17 | 2017-12-26 | International Business Machines Corporation | Cobalt first layer advanced metallization for interconnects |
| US9859215B1 (en) | 2016-08-17 | 2018-01-02 | International Business Machines Corporation | Formation of advanced interconnects |
| US9716063B1 (en) | 2016-08-17 | 2017-07-25 | International Business Machines Corporation | Cobalt top layer advanced metallization for interconnects |
| US9941212B2 (en) | 2016-08-17 | 2018-04-10 | International Business Machines Corporation | Nitridized ruthenium layer for formation of cobalt interconnects |
| US10115670B2 (en) | 2016-08-17 | 2018-10-30 | International Business Machines Corporation | Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer |
| KR20180068595A (ko) * | 2016-12-14 | 2018-06-22 | 삼성전자주식회사 | 반도체 장치 |
| US10971398B2 (en) | 2018-10-26 | 2021-04-06 | International Business Machines Corporation | Cobalt interconnect structure including noble metal layer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130165A (ja) * | 1983-12-16 | 1985-07-11 | Fujitsu Ltd | 半導体装置 |
| JPS61100952A (ja) * | 1984-10-22 | 1986-05-19 | Nec Kansai Ltd | 半導体装置 |
| JPS62145774A (ja) * | 1985-12-20 | 1987-06-29 | Agency Of Ind Science & Technol | 半導体装置 |
| US4961822A (en) * | 1989-04-17 | 1990-10-09 | Liao Kuan Y | Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten |
| JPH06260441A (ja) * | 1993-03-03 | 1994-09-16 | Nec Corp | 半導体装置の製造方法 |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US6093615A (en) * | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
| US5700737A (en) * | 1996-02-26 | 1997-12-23 | Taiwan Semiconductor Manufactured Company Ltd. | PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination |
-
1997
- 1997-03-18 JP JP06410897A patent/JP3285509B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-26 TW TW087102768A patent/TW379424B/zh not_active IP Right Cessation
- 1998-03-03 KR KR1019980006906A patent/KR100258380B1/ko not_active IP Right Cessation
- 1998-03-16 US US09/039,388 patent/US6107687A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100258380B1 (ko) | 2000-06-01 |
| US6107687A (en) | 2000-08-22 |
| JPH10261635A (ja) | 1998-09-29 |
| KR19980079828A (ko) | 1998-11-25 |
| TW379424B (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285509B2 (ja) | 半導体装置 | |
| EP0831529A2 (en) | Semiconductor device and method of manufacturing the same | |
| US20020163083A1 (en) | Semiconductor device | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3062464B2 (ja) | 半導体装置 | |
| CN112366195B (zh) | 键合方法及键合结构 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP3613768B2 (ja) | 半導体装置 | |
| US20030214040A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH05299581A (ja) | 容量素子の製造方法 | |
| US6380070B1 (en) | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same | |
| JP3056689B2 (ja) | 半導体装置及びその製造方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| US6146995A (en) | Method for manufacturing interconnecting plug | |
| JPH11121458A (ja) | 半導体装置 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP3105816B2 (ja) | 半導体装置の製造方法 | |
| JPH08330417A (ja) | 半導体装置の製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| JP2000182989A (ja) | 半導体装置 | |
| JP3303400B2 (ja) | 半導体装置の製造方法 | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1174346A (ja) | 多層配線およびその製造方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| LAPS | Cancellation because of no payment of annual fees |