DE102006018765A1 - Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung - Google Patents

Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102006018765A1
DE102006018765A1 DE102006018765A DE102006018765A DE102006018765A1 DE 102006018765 A1 DE102006018765 A1 DE 102006018765A1 DE 102006018765 A DE102006018765 A DE 102006018765A DE 102006018765 A DE102006018765 A DE 102006018765A DE 102006018765 A1 DE102006018765 A1 DE 102006018765A1
Authority
DE
Germany
Prior art keywords
layer
power semiconductor
semiconductor device
contact
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006018765A
Other languages
English (en)
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba
Xaver Dipl.-Ing. Schlögel
Josef Dipl.-Ing. Höglauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006018765A priority Critical patent/DE102006018765A1/de
Priority to US11/736,999 priority patent/US7667326B2/en
Publication of DE102006018765A1 publication Critical patent/DE102006018765A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Leistungshalbleiterbauelement (2) weist einen Halbleiterkörper mit einer Vorderseite (7) und einer Rückseite (9) auf. Die Vorderseite (7) weist eine Vorderseitenmetallisierung (8) auf, die mindestens eine erste Kontaktfläche (11) vorsieht. Als Vorderseitenmetallisierung (8) ist eine strukturierte Metallkeimschicht (14) vorgesehen, die direkt auf dem Halbleiterkörper angeordnet ist und eine Dicke d aufweist, wobei 1 nm <= d <= 0,5 µm ist.

Description

  • Die Erfindung betrifft ein Leistungshalbleiterbauelement mit einer Vorderseitenmetallisierung sowie ein Leistungshalbleiterbauteil mit einem Leistungshalbeiterbauelement und Verfahren zum Herstellen derselben.
  • Zur Verbesserung der Leistung von Leistungshalbleiterbauteilen, die zum Beispiel Power-MOSFETs oder IGBTs als Halbleiterbauelemente aufweisen, werden unterschiedliche Ansätze vorgenommen. Die inneren Kontaktelemente des Bauteils, beispielweise die Bonddrähte und/oder Kontaktbügel können durch die Auswahl und Stärke des Materials optimiert werden. Der Durchmesser der Bonddrähte kann zum Beispiel vergrößert werden, um Verluste zu reduzieren. Dieser Ansatz hat jedoch den Nachteil, dass die Kosten des Bauteils erhöht werden, da zum einen mehr Material eingesetzt wird und zum anderen neue Technologien, z.B. Kontaktbügel entwickelt werden müssen.
  • Aus der DE 103 24 751 ist bekannt, die Leistung des Halbleiterbauelements durch eine Verminderung der Halbeiterbauelementdicke zu verbessern. Dazu wird eine Stabilisierungsschicht auf der Vorderseite des Halbleiterbauelements aufgebracht, um das Halbleiterbauelement während eines Dünnschleifverfahrens mechanisch zu stützen. Dieses Verfahren ist jedoch aufwendig durchzuführen und folglich teuer.
  • Aufgabe der Erfindung ist es daher ein Leistungshalbleiterbauelement anzugeben, das kostengünstig herzustellen ist und eine gute Leistung aufweist.
  • Gelöst wird dies durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß weist ein Leistungshalbleiterbauelement einen Halbleiterkörper mit einer Vorderseite und einer Rückseite auf. Die Vorderseite des Halbleiterkörpers weist eine Vorderseitenmetallisierung auf, die mindestens eine erste Kontaktfläche vorsieht. Als Vorderseitenmetallisierung ist eine strukturierte Metallkeimschicht vorgesehen, die direkt auf dem Halbleiterkörper angeordnet ist und eine Dicke d aufweist, wobei 1 nm ≤ d ≤ 0,5 μm ist.
  • Die Metallkeimschicht unterscheidet sich von einer bekannten Vorderseitenmetallisierung durch ihre Dicke und ihre elektrische Leitfähigkeit. Eine bekannte Vorderseitenmetallisierung sieht einen elektrischen Kontakt vor. Folglich ist diese Schicht niederohmig und weist eine Dicke von mindestens 1 μm bis 5 μm auf. Im Gegensatz dazu weist die erfindungsgemäße Metallkeimschicht eine kleinere Dicke von 1 nm bis zum 0,5 μm und sieht ein hochohmige Schicht vor, die allein gesehen nicht als ein elektrisch leitfähiger Kontakt geeignet ist.
  • Die erfindungsgemäße Metallkeimschicht sieht somit eine Vorstufenschicht vor, die bei der Montage eines Bauteils verwendet werden kann, damit eine gewünschte Metallisierungsstruktur oder eine gewünschte Kontaktierung auf der Metallkeimschicht aufgebracht werden kann. Das erfindungsgemäße Leistungshalb leiterbauelement mit seiner Metallkeimschicht als Vorderseitenmetallisierung ist somit flexibel und kann in mehreren Arten von Bauteilen eingesetzt werden.
  • Die Herstellungskosten des Bauteils sind somit reduziert, da ein bestimmtes Halbleiterbauelement beispielsweise mit einer Vorderseitenmetallisierung einer bestimmten Dicke für eine bestimmte Anwendung nicht hergestellt werden muss. Das erfindungsgemäße Halbleiterbauteil kann somit bei Bauteilen, bei denen eine 10 μm Dicke Metallisierung sowie eine 100 μm Dicke Metallisierung gewünscht ist, eingesetzt werden, da eine weitere Metallschicht mit der gewünschten Dicke auf der Metallkeimschicht aufgebracht werden kann. Durch die erfindungsgemäße Metallkeimschicht ist die Herstellung des Halbleiterkörpers mit seinen integrierten Schaltungen bzw. Transistorzellen von der Herstellung der elektrisch leitenden Vorderseitenmetallisierung und vom Aufbau des Bauteils in einem Gehäuse getrennt.
  • Die erfindungsgemäße Metallkeimschicht ermöglicht die Herstellung einer weiteren Kontaktschicht oder einer Verbindungsschicht direkt auf der Metallkeimschicht bei der Montage des Bauelements in einem Bauteil. Die Herstellung der elektrisch leitenden Kontakte der Vorderseitenmetallisierung findet somit nicht bei dem Waferherstellungsverfahren, sondern erst bei der Bauteilmontage statt. Dies ermöglicht eine größere Flexibilität für den Bauteilhersteller, da die gewünschte Kontaktierung direkt auf die Metallkeimschicht durch kostengünstige Verfahren aufgebracht werden kann. Eine größere Flexibilität für die Konstruktion der Vorderseitenmetallisierung und den Aufbau eines Bauteils, insbesondere eines gehäusten Bauteils ist somit ermöglicht.
  • Die Metallkeimschicht kann eine Dicke d 1 nm ≤ d ≤ 200 nm, vorzugsweise 10 nm ≤ d ≤ 100 nm aufweisen. Je dünner die Schicht desto kostengünstiger ist die Herstellung des Leistungshalbleiterbauelements, da die Materialskosten sowie die Herstellungszeit reduziert werden. In einer Ausführungsform der Erfindung weist die Metallkeimschicht Cr, Ni, Pd oder Ti auf. Diese Elemente sehen eine gute Haftung zu Silizium und somit eine zuverlässige Schicht vor. Die Metallkeimschicht ist in einer weiteren Ausführungsform frei von Aluminium.
  • In einer Ausführungsform der Erfindung ist das Leistungshalbleiterbauelement ein vertikales Leistungshalbleiterbauelement. Die strukturierte Metallkeimschicht sieht zusätzlich zu einer ersten Kontaktfläche mindestens eine Steuerungskontaktfläche vor. Die Rückseite des Halbleiterbauelements weist mindestens eine zweite Kontaktfläche auf. Die erste Kontaktfläche kann eine Source-Kontaktfläche, die Steuerungskontaktfläche eine Gate-Kontakfläche und die zweite Kontaktfläche eine Drain-Kontaktfläche vorsehen. Die Steuerungskontaktfläche kann in Form eines Streifens vorgesehen werden, der sich über die Breite der Vorderseite erstrecken kann.
  • In einer alternativen Ausführungsform der Erfindung ist das Leistungshalbleiterbauelement ein laterales Leistungshalbleiterbauelement. Die strukturierte Metallschicht als Vorderseitenmetallisierung sieht somit mindestens eine Steuerungskontaktfläche, eine zweite Kontaktfläche und eine erste Kontaktfläche vor.
  • Das Leistungshalbleiterbauelement kann ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor) oder ein BJT (Bipolar Junction Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor) sein. Das Leistungshalbleiterbauelement kann eine Diode sein, wobei die Anode und/oder die Kathode eine Metallkeimschicht als Anode und/oder Kathode aufweist.
  • Das Leistungshalbleiterbauelement mit seiner Metallkeimschicht als Vorderseitenmetallisierung kann in Form eines Wafers hergestellt werden. Der Halbleiterwafer weist mehrere in Spalten und Zeilen angeordnete Bauelementpositionen auf, die jeweils ein Leistungshalbleiterbauelement nach einem der oben beschriebenen Ausführungsformen der Erfindung vorsieht.
  • Nach dem Herstellen der Metallkeimschicht auf jeder der Bauteilpositionen kann der Wafer vereinzelt werden, um mehrere Halbleiterbauelemente vorzusehen. Die Halbleiterbauelemente mit ihrer Metallkeimschicht können danach in verschiedene Arten von Bauteilen verwendet werden. Eine weitere Kontaktschicht kann und/oder weitere Verbindungselemente können auf der Metallkeimschicht aufgebracht werden.
  • In einer weiteren Ausführungsform der Erfindung weist die Vorderseitenmetallisierung ferner eine Kontaktschicht auf, die auf einer Metallkeimschicht nach einem der oben beschriebenen Ausführungsbeispiele angeordnet ist. Die Kontaktschicht besteht aus einem oder aus mehreren galvanisch aufgebrachten Metallen. Die gesamte Dicke der Kontaktschicht und der Metallkeimschicht kann nach Wunsch eingestellt werden und kann eine Gesamtdicke von mehr als 10 μm bis 100 μm sogar 500 μm aufweisen. In einer Ausführungsform der Erfindung weist die Kontaktschicht eine Dicke a auf, wobei 10 μm ≤ a ≤ 500 μm, vorzugsweise 10 μm ≤ a ≤ 100 μm ist.
  • Die Kontaktschicht kann im Wesentlichen aus Kupfer, Ni oder einer Legierung von einem dieser Elemente bestehen und frei von Aluminium sein. Diese Zweischichtenanordnung der Vorderseitenmetallisierung führt auch zu einer Verbesserung der Zuverlässigkeit des Bauteils, da die gesamte Vorderseitenmetallisierung und folglich jede Zelle des Halbleiterbauelements mit einer dicken Kontaktschicht bedeckt ist.
  • Da die Kontaktschicht mittels eines galvanischen Verfahrens aufgebracht wird, kann die Kontaktschicht im Vergleich zu Vakuumverfahren wie zum Beispiel Sputtern oder Aufdampfen kostengünstig hergestellt werden. Die Metallkeimschicht kann als strukturierte Schicht auf der Vorderseite des Halbleiterkörpers vorgesehen werden, so dass eine beliebige Zahl und Anordnung von Kontaktflächen vorgesehen werden können. Die Kontaktschicht kann selektiv auf die strukturierte Metallkeimschicht durch galvanische Abscheidung und, insbesondere durch stromlos galvanische Abscheidung aufgebracht. Die Kontaktschicht kann auch auf mehrere Bauelemente auf der Waferebene sowie auf ein einzelnes Bauelement aufgebracht werden.
  • Die Erfindung sieht auch ein Leistungshalbleiterbauteil mit mindestens einem Leistungshalbleiterbauelement nach einem der oben beschriebenen Ausführungsformen der Erfindung vor. Das Leistungshalbleiterbauteil kann einen bekannten Gehäusetyp aufweisen.
  • In einer Ausführungsform ist eine galvanisch abgeschiedene strukturierte Kontaktschicht auf der Metallkeimschicht angeordnet. Die Kontaktfläche oder die Kontaktflächen der Metallkeimschicht auf der Vorderseite des Halbleiterkörpers sind ü ber die Kontaktschicht mittels Bonddrähte und/oder Kontaktbügel mit Kontaktanschlüssen des Bauteils elektrisch verbunden.
  • In einer Ausführungsform der Erfindung weist das Leistungshalbleiterbauteil ein Leistungshalbleiterbauelement mit einer Metallkeimschicht nach einem der Ausführungsformen der Erfindung und einen Flachleiterrahmen auf. Der Flachleiterrahmen weist mehrere Kontaktanschlüsse und einen Chipträger auf. Die Kontaktanschlüsse weisen jeweils eine Innenkontaktfläche und eine Außenkontaktfläche auf. Die Rückseite des Halbleiterbauelements ist auf dem Chipträger montiert.
  • Das Leitungshalbleiterbauteil weist ferner eine Isolationsfolie mit einer Oberseite und einer Unterseite auf, die auf der Vorderseite des Halbleiterbauelements angeordnet ist. Die Isolationsschicht erstreckt sich von der Vorderseite des Halbleiterbauelements bis zu einer Oberseite mindestens eines Kontaktanschlusses und überbrückt einen Abstand zwischen dem Chipträger und dem Kontaktanschluss. Eine elektrisch leitende Verbindungsschicht ist auf der Oberseite der Isolationsfolie angeordnet und verbindet elektrisch mindestens eine erste Kontaktfläche der Vorderseitenmetallisierung mit mindestens einem Kontaktanschluss.
  • Die Isolationsfolie und die darauf angeordnete Verbindungsschicht sieht eine planare Umverdrahtungsstruktur vor, die die Kontaktflächen der Vorderseite des Leistungshalbleiterbauelements mit dem Flachleiterrahmen elektrisch verbindet. Die Isolationsfolie kann formschlüssig auf dem Halbleiterbauelement angeordnet werden. Dieses Leistungshalbleiterbauteil hat den Vorteil, dass die Höhe des Bauteils reduziert wird.
  • Die Isolationsfolie ist elektrisch isolierend und kann Polyimid, Polyethylen, Polyphenol, Polyetheretherketon, Epoxidharz, ein Thermoplast oder ein Duroplast aufweisen. In einer Ausführungsform der Erfindung weist die Isolationsfolie mindestens eine Durchöffnung auf, die mindestens einen Bereich der ersten Kontaktfläche frei lässt. Die Durchöffnung erstreckt sich somit durch die gesamte Dicke der Folie.
  • Ein Bereich der Verbindungsschicht ist in der Durchöffnung angeordnet und kann die Durchöffnung füllen oder zumindest die Wände der Folie abdecken, um eine elektrische Verbindung zwischen der Kontaktfläche und den Kontaktanschlüssen des Flachleiterrahmens vorzusehen. Die Verbindungsschicht ist direkt auf dem Bereich der Metallkeimschicht, der durch die Durchöffnung frei von der Isolationsfolie ist, angeordnet.
  • In einer weiteren Ausführungsform weist die Isolationsfolie mindestens eine Durchöffnung auf, die mindestens einen Bereich der Innenkontaktfläche des Kontaktanschlusses frei lässt. Die Verbindungsschicht erstreckt sich somit von der Kontaktfläche des Halbleiterbauelements bis zum freigelassenen Bereich des Kontaktanschlusses. Ein Bereich der Verbindungsschicht ist in dieser Durchöffnung und direkt auf der Oberseite des Kontaktanschlusses angeordnet und mit dem Kontaktanschluss elektrisch verbunden.
  • Die Verbindungsschicht kann eine mittels Sputtern oder Aufdampfen hergestellte Schicht sein. In einer weiteren Ausführungsform der Erfindung ist die Verbindungsschicht eine mehrlagige Schicht. Eine unterste Lage der Verbindungsschicht kann eine haftvermittelnde Schicht und eine oberste Lage der Verbindungsschicht kann eine niederohmige Schicht sein. Diese An ordnung hat den Vorteil, dass die Zuverlässigkeit der Verbindungsschicht durch die haftvermittelnde Schicht verbessert wird und gleichzeitig die Eigenschaften des Bauteils erhöht werden, da die oberste Schicht eine niederohmige Schicht ist.
  • Die unterste Lage kann eine mittels Sputtern oder Aufdampfen hergestellte Schicht und die oberste Lage eine galvanisch aufgebrachte Schicht sein. Die unterste Lage kann eine Dicke von weniger als 1 μm aufweisen und sieht auch eine Keimschicht vor, auf der eine zweite Schicht galvanisch aufgebracht werden kann. Die oberste Schicht ist dicker als die unterste Schicht und kann eine Dicke von 5 μm bis zu 500 μm aufweisen. Diese mehrlagige Anordnung hat den Vorteil, dass die unterste Lage direkt auf der elektrisch isolierende Folie einfach abgeschieden werden kann. Die oberste Schicht kann danach mittels eines kostengünstigeren galvanischen Verfahren auf die untere Schicht aufgebracht werden.
  • In einer Ausführungsform der Erfindung besteht die Verbindungsschicht im Wesentlichen aus Kupfer oder Nickel oder einer Legierung davon. Diese Metalle haben den Vorteil, dass sie eine gute elektrische Leitfähigkeit aufweisen und einfach und zuverlässig mittel galvanischer Abscheidung abgeschieden werden können.
  • Wenn eine mehrlagige Schicht als Verbindungsschicht vorgesehen wird kann die unterste Lage und/oder die oberste Lage der Verbindungsschicht im Wesentlichen aus Kupfer oder Nickel oder einer Legierung davon bestehen. In dieser Ausführungsform sieht die Metallkeimschicht eine Adhäsionsschicht und Diffusionssperrschicht vor, so dass Kupfer als Verbindungsschicht di rekt auf der Metallkeimschicht, sowie die Isolationsfolie, aufgebracht werden kann.
  • Die Verbindungsschicht kann frei von Aluminium sein und in einer Ausführungsform weist sie eine Dicke b auf, wobei 10 μm ≤ b ≤ 500 μm, vorzugsweise 10 μm ≤ b ≤ 100 μm ist.
  • In einer Ausführungsform der Erfindung weist die Verbindungsschicht mehrere voneinander elektrisch getrennte Bereiche auf. Jeder Bereich kann die Kontaktierung für eine Art von Kontaktfläche der Vorderseite des Halbleiterbauelements vorsehen.
  • Wenn zum Beispiel das Halbleiterbauelement ein vertikaler Leistungstransistor ist, weist die Vorderseite eine Lastkontaktfläche und eine Steuerungskontaktfläche auf. Die Verbindungsschicht weist entsprechend zwei elektrisch getrennte Bereiche auf.
  • In einer Ausführungsform weist die Verbindungsschicht mindestens zwei Verbindungsbereiche auf, die elektrisch voneinander getrennt sind und die jeweils eine Kontaktfläche der Vorderseitenmetallisierung mit mindestens einem Kontaktanschluss des Flachleiterrahmens elektrisch verbindet. Jeder Verbindungsbereich erstreckt sich somit von einer Kontaktfläche des Halbleiterbauelements bis zu mindestens einem Kontaktanschluss.
  • Die Isolationsfolie und die darauf aufgebrachte Verbindungsschicht sehen eine planare Umverdrahtungsstruktur vor, die einfach an verschiedenen Anordnungen der Kontaktfläche der Vorderseitenmetallisierung angepasst werden kann. Diese planare Umverdrahtung kann vorteilhaft für ein Leistungshalbleiterbauelement mit einem Steuerungsstreifen verwendet werden.
  • In einer Ausführungsform der Erfindung ist mindestens eine streifenförmige Steuerungskontaktfläche auf der Vorderseite des Leistungshalbleiterbauelements angeordnet. Die gesamte Länge der streifenförmigen Steuerungskontaktfläche ist über einem Bereich der Verbindungsschicht mit zumindest einem Kontaktanschluss des Flachleiterrahmens elektrisch verbunden.
  • Der Steuerungsstreifen kann somit über die gesamte Chipbreite ausgeführt werden und die gesamte Länge des Streifens und die darunter liegenden Zellen können über einem darauf aufgebrachten Bereich der Verbindungsschicht kontaktiert werden. Die Schaltungseigenschaften des Bauteils werden dadurch verbessert.
  • Das Leistungshalbleiterbauteil kann ferner eine Kunststoffgehäusemasse aufweisen, die das Halbleiterbauelement sowie die Isolationsfolie und die Verbindungsschicht umhüllt. Die Kunststoffgehäusemasse und der Flachleiterrahmen kann ein Bauteilgehäuse vorsehen, das einem bekannten Typ, wie zum Beispiel ein TO-220-, TO-252-, ein PowerSO-, P-TDSON- oder in P-VQFN-Gehäuse oder eine Modifikation dieser Gehäusetypen entspricht.
  • Das Halbleiterbauelement kann eine Vorderseitenmetallisierung aufweisen, die eine Metallkeimschicht und eine darauf aufgebrachte Kontaktschicht aufweist. Das Leistungshalbleiterbauelement kann über Bonddrähte oder ein oder mehrere Kontaktbügel mit dem Flachleiterrahmen elektrisch verbunden werden. Alternativ kann eine planare Umverdrahtung vorgesehen werden, die eine Isolationsfolie und Verbindungsschicht aufweist.
  • Die Erfindung sieht auch Verfahren zur Herstellung einer Vorderseitenmetallisierung eines Leitungshalbleiterbauelements vor. Zunächst wird ein Leistungshalbleiterbauelement bereitgestellt, das einen Halbleiterkörper mit einer Vorderseite und einer Rückseite aufweist. Eine Metallkeimschicht wird auf den Körper des Halbleiterbauelements zum Bilden mindestens einer Kontaktfläche aufgebracht. Die Metallkeimschicht wird mit einer Dicke d, wobei 1 nm ≤ d ≤ 0,5 μm ist, auf die Vorderseite der Halbleiterkörper abgeschieden.
  • In weiteren Ausführungsformen der Erfindung wird die Metallkeimschicht mit einer Dicke 1 nm ≤ d ≤ 200 nm, vorzugsweise 10 nm ≤ d ≤ 100 nm abgeschieden. Die Metallkeimschicht kann mittels Sputtern oder Aufdampfen abgeschieden werden.
  • Zum Bilden mindestens einer ersten Kontaktfläche wird in einer Durchführungsform der Erfindung eine geschlossene Metallkeimschicht abgeschieden und anschließend strukturiert. In einer alternativen Durchführungsform wird die Metallkeimschicht selektiv auf die Vorderseite des Körpers des Leistungshalbleiterbauelements zum Bilden mindestens einer ersten Kontaktfläche abgeschieden.
  • Zum Aufbringen der Metallkeimschicht wird in einer Ausführungsform der Erfindung eine metallhaltige fotosensitive Lackschicht auf der Vorderseite aufgebracht. Der metallhaltige fotosensitive Lack kann eine organische elektrisch nicht leitende Schicht sein, die einen Metall-komplex oder Metall-haltige Komplexe aufweist. Nach dem Aufbringen der Schicht wird zur Erzeugung von Metallkeime die Schicht bestrahlt. Dieses Verfahren hat den Vorteil, dass die Schicht nicht mittels einer Vakuum Methode aufgebracht werden kann und folglich kostengünstig herzustellen ist. Die metallhaltige fotosensitive Lackschicht kann mittels Drucken, Spritzen oder Spin-Coating auf der Vorderseite aufgebracht werden.
  • Zum Bilden der Metallkeime in der Lackschicht kann die metallhaltige fotosensitive Lackschicht mittels eines UV-Lasers, eines Excimer-Lasers oder eines UV-Strahler bestrahlt werden. In einer Ausführungsform der Erfindung wird die metallhaltige fotosensitive Lackschicht selektiv zum Bilden von getrennten und von voneinander elektrisch isolierten Kontaktflächen bestrahlt. Die fotosensitive metall-haltige Lackschicht wird somit selektiv flächig bestrahlt, um die gewünschte Anordnung von elektrisch leitenden Bereichen, die die Kontaktflächen vorsehen, zu erzeugen.
  • In einem weiteren Schritt kann zum Bilden mindestens eines Kontaktes eine Kontaktschicht auf der Metallkeimschicht galvanisch aufgebracht werden. Die Kontaktschicht kann mittels stromloser galvanischer Abscheidung aufgebracht werden. Die Kontaktschicht wird mit einer Dicke a abgeschieden, wobei 10 μm ≤ a ≤ 500 μm, vorzugsweise 10 μm ≤ a ≤ 100 μm sein kann.
  • Die Metallkeimschicht kann vorteilhaft auf einem Wafer aufgebracht werden, wobei der Wafer mehrere Halbleiterbauelemente aufweist. In einer Ausführungsform wird die Kontaktschicht auch auf der Waferebene hergestellt, so dass nach der Abscheidung der Metallkeimschicht und der Kontaktschicht das Leistungshalbleiterbauelement von dem Wafer getrennt wird.
  • Alternativ kann der Wafer nach der Abscheidung der Metallkeimschicht getrennt werden, um mehrere Halbleiterbauelemente mit einer Vorderseite mit einer Metallkeimschicht als Vorderseitenmetallisierung vorzusehen. Wenn eine weitere Kontaktschicht oder ein Kontaktelement gewünscht ist, kann diese Schicht auf dem getrennten Halbleiterbauelement aufgebracht werden. Dies kann auch nach dem Montieren des Halbleiterbauelements auf einem Chipträger durchgeführt werden.
  • Die Erfindung sieht auch ein Verfahren zur Herstellung eines Leistungshalbleiterbauteils mit mindestens einem Leistungshalbleiterbauelement nach einem der oben beschriebenen Ausführungsformen vor. Ein Leistungshalbleiterbauelement und ein Flachleiterrahmen wird bereitgestellt. Der Flachleiterrahmen weist mehrere Kontaktanschlüsse und einen Chipträger auf, wobei die Kontaktanschlüsse jeweils eine Innenkontaktfläche und eine Außenkontaktfläche aufweisen. Eine Isolationsfolie wird auch bereitgestellt, die eine Oberseite und eine Unterseite aufweist.
  • Das Leistungshalbleiterbauelement wird mit seiner Rückseite auf einer Oberseite des Chipträgers des Flachleiterrahmens montiert. Danach wird eine Isolationsfolie auf die Oberseite des Halbleiterbauelements unter Freilassen zumindest der ersten Kontaktfläche und unter teilweisem Freilassen der Oberseiten der Kontaktanschlüsse aufgebracht. Die Isolationsfolie wird so angeordnet, dass sie sich von der Vorderseite bis zu einer Oberseite mindestens eines Kontaktanschlusses erstreckt und einen Abstand zwischen dem Chipträger und dem Kontaktanschluss überbrückt.
  • Eine elektrisch leitende Verbindungsschicht wird auf einer Oberseite der Isolationsfolie aufgebracht, so dass die Verbindungsschicht sich zwischen der ersten Kontaktfläche und der Oberfläche des Kontaktanschlusses erstreckt.
  • Die Verbindungsschicht wird somit auf der Metallkeimschicht, die als Vorderseitenmetallisierung vorgesehen ist, aufgebracht, um einen elektrischen Kontakt zu den Zellen des Halbleiterbauelements zu erzeugen. Dieses Verfahren hat den Vorteil, dass weniger Material als Vorderseitenmetallisierung verwendet wird, da die Verbindungsschicht direkt auf der dünnen Metallkeimschicht aufgebracht wird. Folglich kann die Verbindungsschicht bei Montage des Bauteils so ausgewählt werden, dass die Materialskosten reduziert werden. Eine dickere Vorderseitenmetallisierung übt nach dem Aufbringen der Verbindungsschicht wenig Einfluss auf die Eigenschaften der elektrischen Verbindung aus. Folglich können durch die erfindungsgemäße Metallkeimschicht höhere Kosten einer dickeren Vorderseitenmetallisierung vermieden werden, ohne dass sich die elektrischen Eigenschaften des Bauteils verschlechtern.
  • Das Leistungshalbleiterbauelement kann auf dem Chipträger aufgelötet oder mittels eines thermisch oder eines elektrisch leitenden Klebstoffs auf dem Chipträger montiert werden. Wenn das Leistungshalbleiterbauelement ein vertikales Bauelement ist, wird die Rückseite des Bauelements auf dem Chipträger über ein elektrisch leitendes Material montiert, so dass die Kontaktfläche auf der Rückseite des Leistungshalbleiterbauelements mit dem Chipträger elektrisch verbunden wird. Wenn das Leistungsbauelement ein laterales Bauelement ist, so kann das Bauelement über ein thermisch leitendes, elektrisch isolierendes Material auf dem Chipträger montiert werden.
  • In einer Durchführungsform der Erfindung werden zum Freihalten der ersten Kontaktfläche und zum teilweisen Freilassen der Oberseiten der Kontaktanschlüsse Durchöffnungen in der Isolationsfolie vor dem Aufbringen hergestellt. Die Isolationsfolie kann vor dem Aufbringen gestanzt werden, um die Durchöffnungen herzustellen. Alternativ kann die Isolationsfolie nach dem Aufbringen strukturiert werden. Die Isolationsfolie kann beispielweise nach dem Aufbringen mittels Laserablation strukturiert werden.
  • In einer Durchführungsform der Erfindung wird die Verbindungsschicht lagenweise aufgebracht. Die verschiedenen Lagen können mittels unterschiedlicher Methoden aufgebracht werden. Eine erste Lage der Verbindungsschicht kann mittels Sputterverfahren und eine zweite Lage der Verbindungsschicht mittels elektrolytischem Verfahren abgeschieden werden. Innerhalb der ersten Lage oder als erste Lage kann eine haftvermittelnde und/oder eine diffusionshemmende elektrisch leitende Schicht aufgebracht werden.
  • In einem weiteren Verfahrensschritt können die bisher zusammengebauten Komponenten in eine Kunststoffgehäusemasse eingebettet werden, wobei die Außenkontakte aus der Kunststoffgehäusemasse herausragen. Das Leistungshalbleiterbauelement, die Oberseite der Isolationsfolie und die Verbindungsschicht sowie die Unterseite der Isolationsfolie, die den Abstand zwischen den Kontaktanschlüssen sowie zwischen dem Chipträger und den Kontaktanschlüssen des Flachleiterrahmens überbrückt, werden in der Kunststoffgehäusemasse eingebettet.
  • Zusammenfassend gibt die Erfindung ein Halbleiterbauelement mit einer Metallkeimschicht als Vorderseitenmetallisierung an. Diese Metallkeimschicht ermöglicht die Herstellung einer weiteren Kontaktschicht oder einer Verbindungsschicht direkt auf der Metallkeimschicht bei der Montage des Bauelements in einem Bauteil.
  • Durch die erfindungsgemäße Metallkeimschicht ist die Herstellung des Halbleiterkörpers mit seinen integrierten Schaltungen bzw. Transistorzellen von der Herstellung der elektrisch leitende Vorderseitenmetallisierung und vom Aufbau des Bauteils in einem Gehäuse getrennt. Die Herstellung der elektrisch leitende Kontakte der Vorderseitenmetallisierung findet somit nicht bei dem Waferherstellungsverfahren, sondern erst bei der Bauteilmontage statt. Dies ermöglicht eine größere Flexibilität für den Bauteilhersteller, da die gewünschte Kontaktierung direkt auf die Metallkeimschicht durch kostengünstige Verfahren aufgebracht werden kann.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil nach einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Leistungshalbleitermodul gemäß 1 entlang der Schnittlinie A-A;
  • 3 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil nach einer zweiten Ausführungsform der Erfindung, und
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil nach einer dritten Ausführungsform der Erfindung.
  • 1 zeigt eine schematische Draufsicht auf ein Leistungshalbleiterbauteil 1 nach einer ersten Ausführungsform der Erfindung. Dieses Leistungshalbleiterbauteil 1 weist einen vertikalen Leistungstransistor 2 als Halbleiterbauelement, einen Flachleiterrahmen 3 und ein Kunststoffgehäuse 4 aus einer Kunststoffgehäusemasse 5 auf. In dieser Draufsicht wurde zur Verdeutlichung der Komponenten, die in der Kunststoffgehäusemasse 5 eingebettet sind, die Kunststoffgehäusemasse 5 weggelassen und lediglich mit einer gestrichelten Linie 6 die Außenkontur des Kunststoffgehäuses 4 dargestellt.
  • Das Halbleiterbauelement 2 ist ein vertikales MOSFET-Bauelement und weist eine Oberseite 7 mit einer Vorderseitenmetallisierung 8 und einer Rückseite 9 mit einer Rückseitenmetallisierung 10 auf. Die Anordnung des Halbleiterbauelements 2 ist in der 2 zu sehen, in der ein Querschnitt der Linie A-A der 1 dargestellt ist.
  • Die Oberseite 7 des Leistungsbauelements 2 weist eine großflächige Sourcekontaktfläche 11 und eine Gatekontaktfläche 12 auf. Die Gatekontaktfläche 12 ist streifenförmig und sich über die Breite der Oberseite 7 erstreckt. Eine Drainkontaktfläche 13 ist auf der Rückseite 9 des Leistungshalbleiterbauelements 2 angeordnet.
  • Die Vorderseitenmetallisierung 8 sieht somit eine Sourcekontatkfläche 11 und eine streifenförmige Gatekontatkfläche 12 vor. Erfindungsgemäß ist die Vorseitenmetallisierung 8 eine dünne Metallkeimschicht 14. Die Metallkeimschicht 14 weist eine Dicke von 100 nm auf und besteht im Wesentlichen aus Titan. Titan sieht eine gute Haftung und somit eine zuverlässige Verbindung zu dem Silizium des Leistungshalbleiterbauteils 2 vor.
  • Die erfindungsgemäße Metallkeimschicht 14 unterscheidet sich von bekannten Vorderseitenmetalliserungsstrukturen durch die kleine Dicke und die elektrische Leitfähigkeit der Schicht. Die Metallkeimschicht 14 ist wegen der kleinen Dicke hochohmig.
  • Der Flachleiterrahmen 3 weist einen Chipträger 15 und mehrere Kontaktanschlüsse 16 auf, die in dieser Ausführungsform der Erfindung neben einer Randseite 17 des Chipträgers 15 angeordnet sind, so dass ein Abstand zwischen der Randseite 17 des Chipträgers 15 und den Kontaktanschlüssen 16 besteht.
  • Die Rückseite 9 des Leistungshalbleiterbauelements 2 ist über eine Weichlotschicht 19 auf der Oberseite 20 des Chipträgers 15 montiert. Die Drainkontaktfläche 13 ist somit über diese Weichlotschicht 19 mit dem Chipträger 15 elektrisch verbunden.
  • Die Oberseiten 24 der Kontaktanschlüsse 16 sehen Innenkontaktflächen vor und sind koplanar mit der Oberseite 20 des Chipträgers 15 in einer Gehäuseebene angeordnet. Die Unterseiten 31 der Kontaktanschlüsse 16 ragen aus der Unterseite 32 des Kunststoffgehäuses 4 heraus und sehen die Außenkontaktflächen des Leistungshalbleiterbauteils 1 vor.
  • Die Sourcekontaktfläche 11 und Gatekontaktfläche 12, die auf der Oberseite 7 des Leistungshalbleiterbauelements 2 angeordnet sind, sind über eine planare Umverdrahtungsstruktur 21 mit den Kontaktanschlüssen 16 des Flachleiterrahmens 3 elektrisch verbunden. Die planare Umverdrahtungsstruktur 21 weist eine Isolationsfolie 22 und eine Verbindungsschicht 23 auf. In der Draufsicht der 1 ist die flächige Anordnung der Isolationsfolie 22 und die Verbindungsschicht 23 zu sehen.
  • Die Isolationsfolie 22 ist direkt auf der Oberseite 7 des Halbleiterbauelements 2 angeordnet und dient als Isolationsschicht der planaren Umverdrahtungsstruktur 21. Die Isolationsfolie 22 erstreckt sich flächig über den größten Teil der Oberseite 7 des Leistungshalbleiterbauelements 2 und gleichzeitig ragt sie über den Rand 17 des Leistungshalbleiterbauelements 2 hinaus und erstreckt sich bis zu der Oberseite 24 der Kontaktanschlüsse 16. Die Isolationsfolie 22 deckt auch die Gräben 30 zwischen den Kontaktanschlüssen 16 ab. Die Isolationsfolie 22 weist mehrere Durchöffnungen 18 auf, die oberhalb der Sourcekontaktfläche 11, der Gatekontaktfläche 12 und der Oberseite 24 der Konaktanschlüsse angeordent sind, und die jeweils die Oberseite eines Bereich der Sourcekontaktfläche 11, der Gatekontaktfläche 12 und der Kontaktanschlüsse 16 frei lässt.
  • Die Verbindungsschicht 23 ist auf der Oberseite 25 der Isolationsfolie 22 angeordnet und weist zwei getrennte Bereiche 26, 27 auf, die mit einander nicht elektrisch verbunden sind. Die Verbindungsschicht 23 besteht im Wesentlichen aus Kupfer und hat eine Dicke von ungefähr 30 μm.
  • Ein erster Bereich 26 der Verbindungsschicht 23 erstreckt sich von der Sourcekontaktfläche 11 des Leistungshalbleiterbauelements 2 zu der Oberseite 24 von drei nebeneinander angeordneten Kontaktanschlüssen 16. Diese drei Kontaktanschlüsse 16 sind somit die Sourcekontaktanschlüsse 27 des Leistungshalbleiterbauteils 1. Der erste Bereich 26 der Verbindungsschicht 23 verbindet die Sourcekontaktfläche 11 mit den Sourcekontaktanschlüssen 27. Teile des ersten Bereichs 26 sind somit in den Durchöffnungen 18 der Isolationsfolie 22, die die Source kontatkfläche 12 sowie die Oberseite 24 der Sourcekontaktanschlüsse 27 frei lassen. Ein Teil des ersten Bereichs 26 ist direkt auf der Metallkeimschicht 14 sowie auf der Oberseite 24 der Sourcekontaktanschlüsse 27 angeordnet.
  • Ein zweiter Bereich 28 der Verbindungsschicht 23 verbindet die Gatekontaktfläche 12 auf der Oberseite 7 des Leistungshalbleiterbauelements 2 mit der Oberseite 24 eines Gatekontaktanschlusses 29. Teile des zweiten Bereichs 28 sind somit in den Durchöffnungen 18 der Isolationsfolie 22, die die Gatekontatkfläche 12 sowie die Oberseite 24 des Gatekontaktanschlusses 29 frei lassen. Ein Teil des zweiten Bereichs 28 ist direkt auf der Metallkeimschicht 14 sowie auf der Oberseite 24 des Gatekontaktanschlusses 29 angeordnet.
  • Die Verbindungsschicht 23 ist somit direkt auf der Metallkeimschicht 14 der Vorderseitenmetallisierung 8 aufgebracht und damit elektrisch verbunden. Eine dickere Vorderseitenmetallisierung wird dadurch vermieden, so dass sich die Materialkosten sowie Herstellungskosten des Leistungshalbleiterbauelements reduziert.
  • Die elektrisch leitenden Verbindungsbereiche 26, 28 können entweder durch eine Maske hindurch strukturiert aufgebracht werden oder großflächig aufgebracht werden und anschließend mittels eines fotolithographischen Prozesses und eines anschließenden Ätzprozesses strukturiert werden.
  • 2 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil 1 gemäß 1 entlang der Schnittebene A-A. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Wie dieser Querschnitt der 2 zeigt, ist das Leistungshalbleiterbauteil 1 auf einem Flachleiterrahmen 3 aufgebaut. Die Unterseiten 31 der Kontaktanschlüsse 16 ragen aus der Unterseite 32 des Kunststoffgehäuses 4 heraus bzw. sind zumindest frei von einer Kunststoffgehäusemasse 5.
  • In dieser Querschnittsebene sind aufgrund der Schnittebene A-A der 1 der Querschnitt des Chipträgers 15 und des Gatekontaktanschlusses 29 mit seinen Außenkontaktflächen 31 zu sehen. Die Oberseite 10 des Chipträgers 15 sowie die Oberseite 24 des Gatekontaktanschlusses 29 sind koplanar in einer inneren Gehäuseebene, deren Lage mit der gestrichelten Linie 33 gezeigt wird, angeordnet. Auf der Oberseite 10 des Chipträgers 15 ist mit seiner Rückseite 8, die eine Drainkontaktfläche 13 aufweist, das Leistungshalbleiterbauelement 2 fixiert.
  • Auf die Oberseite 7 des Leistungshalbleiterbauelements 2 ist in den Randbereichen eine bei Raumtemperatur formstabile Isolationsfolie 22 auflaminiert. Die Isolationsfolie 22 aus einem thermoplastischen Kunststoffmaterial wird während des Auflaminierens auf die Unterlage gepresst und erwärmt, so dass sie sich an die Randseiten des Leistungshalbleiterbauelements 2 anschmiegt, und nach Erkalten bei Raumtemperatur eine stabile Brücke 35 über den Graben 30 zwischen den Kontaktanschlüssen 16 bildet. Die Isolationsfolie 22 erstreckt sich somit über den Gräben 30 zwischen den Kontaktanschlüsse 16 sowie über den Gräben 30 zwischen dem Chipträger 15 bzw. Leistungshalbleiterbauelement 2. Die Unterseite 34 der Bereiche der Isolationsfolie 22, die diese Abstände überbrücken, sind in der Kunststoffmasse 5 eingebettet.
  • Auf dieser Isolationsfolie 22 kann dann eine durchgängige Sourceverbindungsschicht 26 sowie Gateverbindungsschicht 28 abgeschieden werden, welche die Sourcekontaktflächen 12 bzw. die Gatekontaktfläche 13 auf der Oberseite 7 des Leistungshalbleiterbauelements 2 großflächig mit den Oberseiten 24 der Kontaktanschlüsse 16 des Flachleiterrahmens 3 elektrisch verbindet.
  • Das Herstellen dieser Verbindungsschicht 23, die von der Oberseite 7 des Leistungshalbleiterbauelements 2 bis zu der Oberseite 24 der Kontaktanschlüsse 16 reicht, kann durch Abscheiden einer Lage als niederohmige elektrische Verbindungsschicht 21 aufgebracht werden. In dieser ersten Ausführungsform der Erfindung wird ein sowohl auf der Oberseite 7 des Leistungshalbleiterbauelements 2 als auch auf der Oberseite 25 der Isolationsfolie 22 eine Metallschicht aufgebracht, um eine niederohmige Schicht von ausreichender Dicke aus Kupfer oder einer Kupferlegierung abzuscheiden. Die Abscheidung kann solange fortgesetzt werden, bis eine niederohmige elektrische Verbindung zwischen den Kontaktflächen 11, 12 bzw. der Metallkeimschicht 14 auf der Oberseite 7 des Leistungshalbleiterbauelements 2 und den Oberseiten 24 der Kontaktanschlüsse 16 erreicht ist.
  • Beim abschließenden Einbetten dieser Komponenten des Leistungshalbleiterbauteils 1 in eine Kunststoffgehäusemasse 5 werden auch die Gräben 30 zwischen den Kontaktanschlüssen 16 und zwischen dem Chipträger 15 und den Kontaktanschlüssen 16 mit Kunststoffgehäusemasse 5 aufgefüllt, wodurch die aus der Isolationsfolie 22 gebildete Brücke 35 für entsprechende metallische Verbindungsschichten 23 unterstützt wird.
  • Im Gegensatz zu einer Verbindungstechnik aus Bonddrähten kann bei dem Einbetten der Komponenten des Leistungshalbleiterbauteils 1 keine Verwehung von Bonddrähten und damit von ungewollten Kurzschlüssen auftreten. Ferner ermöglicht die an die Oberflächenkontur des Leistungshalbleiterbauelements 2 und an die innere Gehäuseebene 33 angepasste auflaminierte Isolationsfolie 22 das Aufbringen einer großflächigen und dicken Umverdrahtungsstruktur 21 innerhalb der Kunststoffgehäusemasse 5.
  • Die planare Umverdrahtungsstruktur 21 aus einer Isolationsfolie 22 und darauf aufgebrachte Verbindungsbereiche 26, 28 kann eine direkte elektrische Verbindung mit dem Großteil der Fläche der Kontaktfläche 11, 12 der Vorderseitenmetallisierung 8 vorsehen. Bei der streifenförmigen Gatekontaktfläche 12 führt dies zu dem Vorteil, dass die Schaltungsleistung des Bauteils 1 dadurch erhöht wird.
  • 3 zeigt einen schematischen Querschnitt eines Leistungshalbleiterbauteils 36 nach einer zweiten Ausführungsform der Erfindung. Das zweite Leistungshalbleiterbauteil 36 unterscheidet sich vom ersten Leistungshalbleiterbauteil 1 der 1 und 2 durch die Anordnung der Verbindungsschicht 23.
  • In der zweiten Ausführungsform der Erfindung weist die Verbindungsschicht 23 zwei Schichten 37 und 38 auf. Die erste Schicht 37 ist direkt auf der Isolationsfolie 22 und die Metallkeimschicht 14, die die Sourcekontaktfläche 11 sowie die hier nicht gezeigte Gatekontatkfläche 13 vorsieht, angeordnet. Die erste Schicht 37 ist eine Haftvermittlerschicht und wird mittels Sputtern abgeschieden. Die erste Schicht 37 weist Kupfer und eine Dicke von 0,5 μm auf.
  • Die zweite Schicht 38 der Verbindungsschicht 23 wird mittels galvanischer Abscheidung auf die erste Schicht 37 aufgebracht und bildet eine niederohmige elektrische Verbindung zwischen der Sourcekontaktfläche 12 und den Sourcekontaktanschlüssen 27 und zwischen der Gatekontaktfläche 13 und dem Gatekontaktanschluss 29. Die zweite Schicht 38 ist somit auf dem Leistungshalbleiterbauelement 2 sowie die Isolationsfolie 22 und den Kontaktanschlüssen 16 angeordnet. Die zweite Schicht 38 weist Kupfer und eine Dicke von ungefähr 25 μm auf und sieht eine niederohmige Umverdrahtungsschicht vor.
  • 4 zeigt ein Leistungshalbleiterbauteil 40 nach einer dritten Ausführungsform der Erfindung. Dieses Leistungshalbleiterbauteil 40 unterscheidet sich von den Bauteilen der ersten 1 und zweiten 36 Ausführungsformen der Erfindung durch die Anordnung der Vorderseitenmetallisierung 8 und die Kontaktierungsmethode.
  • Bei dem dritten Leistungshalbleiterbauteil 40 weist die Vorderseitenmetallisierung 8, die die Sourcekontaktfläche 11 und Gatekontaktfläche 13 vorsieht, zwei Lagen auf. Die erste Lage 14, die direkt auf der Oberseite 7 des Leistungshalbleiterbauelements 2 angeordnet ist, ist eine Metallkeimschicht 14. Die Metallkeimschicht 14 besteht im Wesentlichen aus Titan und hat eine Dicke von 200 nm. Die Metallkeimschicht 14 wurde mittels selektiven Sputtern auf der Oberseite 7 des Leistungshalbleiterbauelements 2 aufgebracht. Eine zweite Lage 41 der Vorderseitenmetallisierung 8 ist direkt auf der Metallkeimschicht 14 angeordnet. Die zweite Lage 41 sieht eine Kontaktschicht vor. Die zweite Lage 41 besteht im Wesentlichen aus Kupfer und hat eine Dicke von 50 μm. Die zweite Lage 41 wurde mittels selek tiver galvanischer Abscheidung auf die Metallkeimschicht 14 abgeschieden und sieht eine niederohmige hoch elektrisch leitfähige Schicht vor. Das Halbleiterbauelement 2 wurde nach der Herstellung der Vorderseitenmetallisierung 8 mit den zwei Lagen 14, 41 und nach der Herstellung der Rückseitenmetallisierung 10 von einem Wafer getrennt.
  • Die Rückseite 9 des Halbleiterbauelements 2 ist auf der Oberseite 20 des Chipträgers 15 angeordnet und damit über eine Weichlotschicht 19 elektrisch verbunden. Danach wird die Sourcekontaktfläche 11 mit den Sourcekontaktanschlüsse 27 über Bonddrähte 42 elektrisch verbunden. Die Bonddrähte 42 weisen Aluminium und einen Durchmesser von 150 μm auf. Die Bonddrähte 42 erstrecken sich zwischen der Oberseite 43 der Kontaktschicht 41 der Vorderseitenmetallisierung 8 und der Oberseite 24 der Sourcekontaktanschlüsse 27.
  • Die Gatekontaktfläche 12 ist mit dem Gatekontaktanschluss 29 über die zweite Lage 41 und über einen nicht gezeigten Goldbonddraht elektrisch verbunden. Der Goldbonddraht hat einen Durchmesser von 25 μm. Nach dem Erzeugen der Bonddrahtverbindungen werden das Leistungshalbleiterbauteil 2, die Bonddrähte 42 und zumindest die Oberseite 20 des Chipträgers 15 und die Oberseite 24 der Kontaktanschlüsse 16 in eine Kunststoffgehäusemasse 5 eingebettet.
  • In weiteren nicht in den Figuren gezeigten Ausführungsformen der Erfindung ist das Leistungshalbleiterbauelement ein laterales Leistungshalbleiterbauteil, bei denen die Vorderseitenmetallisierung mindestens eine Sourcekontaktfläche, eine Gatekontaktfläche und eine Drainkontaktfläche auf der Oberseite des Leistungshalbleiterbauelements vorsieht. Die Vorderseiten metallisierung kann eine Metallkeimschicht sein, die über eine planare Umverdrahtungsstruktur mit dem Flachleiterrahmen elektrisch verbunden ist. Die Vorderseitenmetallisierung kann auch eine zwei-lagige Schicht sein, wobei eine Kontaktschicht auf der Metallkeimschicht angeordnet ist.
    • 1
    Leistungshalbleiterbauteil
    2
    Leistungshalbleiterbauelement
    3
    Flachleiterrahmen
    4
    Kunststoffgehäuse
    5
    Kunststoffgehäusemasse
    6
    Linie
    7
    Oberseite des Halbleiterbauelements
    8
    Vorderseitenmetallisierung
    9
    Rückseite des Halbleiterbauelements
    10
    Rückseitenmetallisierung
    11
    Sourcekontaktfläche
    12
    Gatekontaktfläche
    13
    Drainkontaktfläche
    14
    Metallkeimschicht
    15
    Chipträger
    16
    Kontaktanschluss
    17
    Randseite des Halbleiterbauelements
    18
    Durchöffnung
    19
    Weichlotschicht
    20
    Oberseite des Chipträgers
    21
    planare Umverdrahtungsstruktur
    22
    Isolationsfolie
    23
    Verbindungsschicht
    24
    Oberseite des Kontaktanschlusses
    25
    Oberseite der Isolationsfolie
    26
    erster Bereich der Verbindungsschicht
    27
    Sourcekontaktanschluss
    28
    zweiter Bereich der Verbindungsschicht
    29
    Gatekontaktanschluss
    30
    Gräben
    31
    Unterseite der Kontaktanschlüsse
    32
    Unterseite der Kunststoffgehäusemasse
    33
    gestrichelte Linie
    34
    Unterseite der Isolationsfolie
    35
    Brücke
    36
    zweites Leistungshalbleiterbauteil
    37
    erste Schicht der Verbindungsschicht
    38
    zweite Schicht der Verbindungsschicht
    40
    drittes Leistungshalbleiterbauteil
    41
    zweite Lage der Vorderseitenmetallisierung
    42
    Bonddraht
    43
    Oberseite der zweiten Lage

Claims (52)

  1. Leistungshalbleiterbauelement (2), das einen Halbleiterkörper mit einer Vorderseite (7) und einer Rückseite (9) aufweist, wobei die Vorderseite (7) eine Vorderseitenmetallisierung (8) aufweist, die mindestens eine erste Kontaktfläche (11) vorsieht, dadurch gekennzeichnet, dass als Vorderseitenmetallisierung (8) eine strukturierte Metallkeimschicht (14) vorgesehen ist, die direkt auf dem Halbleiterkörper angeordnet ist und eine Dicke d aufweist, wobei 1 nm ≤ d ≤ 0,5 μm ist.
  2. Leistungshalbleiterbauelement (2) nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der Metallkeimschicht (14) 1 nm ≤ d ≤ 200 nm, vorzugsweise 10 nm ≤ d ≤ 100 nm ist.
  3. Leistungshalbleiterbauelement (2) nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Metallkeimschicht (14) Cr, Ni, Pd oder Ti aufweist.
  4. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Metallkeimschicht (14) frei von Aluminium ist.
  5. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (2) ein vertikales Leistungshalbleiterbauelement ist, wobei die Vorderseitemetallisierung (8) ferner mindestens eine Steuerungskontaktfläche (12) vorsieht, und die Rückseite (9) mindestens eine zweite Kontaktfläche (10) aufweist.
  6. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (2) ein laterales Leistungshalbleiterbauelement ist, wobei die Vorderseitenmetallisierung (8) ferner mindestens eine Steuerungskontaktfläche (12) und mindestens eine zweite Kontaktfläche (13) vorsieht.
  7. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Steuerungskontaktfläche (13) in Form eines Streifens vorgesehen ist.
  8. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (2) ein MOSFET oder ein BJT oder ein IGBT ist.
  9. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Leistungshalbleiterbauelement (2) eine Diode ist.
  10. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine Kontaktschicht (41) auf der Metallkeimschicht (14) angeordnet ist und aus einem oder mehrerer galvanisch aufgebrachten Metallen besteht.
  11. Leistungshalbleiterbauelement (2) nach Anspruch 10, dadurch gekennzeichnet, dass die Kontaktschicht (41) im Wesentlichen aus Kupfer, Ni oder einer Legierung davon besteht.
  12. Leistungshalbleiterbauelement (2) nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass die Kontaktschicht (41) frei von Aluminium ist.
  13. Leistungshalbleiterbauelement (2) nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Kontaktschicht (41) eine Dicke a aufweist, wobei 10 μm ≤ a ≤ 500 μm, vorzugsweise 10 μm ≤ a ≤ 100 μm ist.
  14. Halbleiterwafer mit mehreren in Spalten und Zeilen angeordneten Bauelementpositionen, die jeweils ein Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 13 vorsieht.
  15. Leistungshalbleiterbauteil (1; 36; 40) mit mindestens einem Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 14.
  16. Leistungshalbleiterbauteil (1; 36), das folgende Merkmale aufweist: – ein Leistungshalbleiterbauelement (2) nach einem der Ansprüche 1 bis 9, – ein Flachleiterrahmen (3) mit mehreren Kontaktanschlüssen (16) und einem Chipträger (15), wobei die Kontaktanschlüsse (16) jeweils eine Innenkontaktfläche (24) und eine Außenkontaktfläche (31) aufweisen, – eine Isolationsfolie (22) mit einer Oberseite (25) und einer Unterseite (34), wobei die Rückseite (9) des Halbleiterbauelements (2) auf dem Chipträger (15) montiert ist, und wobei die Isolationsfolie (22) auf der Vorderseite (7) des Halbleiterbauelements (2) angeordnet ist und sich von der Vorderseite (7) bis zu einer Oberseite (24) mindestens eines Kontaktanschlusses (16) erstreckt und einen Abstand zwischen dem Chipträger (15) und dem Kontaktanschluss (16) überbrückt, und wobei eine elektrisch leitende Verbindungsschicht (23) auf der Oberseite (25) der Isolationsfolie (22) angeordnet ist und eine erste Kontaktfläche (11) der Vorderseitenmetallisierung (8) mit mindestens einem Kontaktanschluss (16) elektrisch verbindet.
  17. Leistungshalbleiterbauteil (1; 36) nach Anspruch 16, dadurch gekennzeichnet, dass die Isolationsfolie (22) mindestens eine Durchöffnung (18) aufweist, die mindestens einen Bereich der ersten Kontaktfläche (11) frei lässt.
  18. Leistungshalbleiterbauteil (1; 36) nach Anspruch 16 oder Anspruch 14, dadurch gekennzeichnet, dass die Isolationsfolie (22) mindestens eine Durchöffnung (18) aufweist, die mindestens einen Bereich der Innenkontaktfläche (24) des Kontaktanschlusses (16) frei lässt.
  19. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass als Verbindungsschicht (23) eine mittels Sputtern oder Aufdampfen hergestellte Schicht vorgesehen ist.
  20. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass als Verbindungsschicht (23) eine mehrlagige Schicht (37, 38) vorgesehen ist.
  21. Leistungshalbleiterbauteil (1; 36) nach Anspruch 20, dadurch gekennzeichnet, dass eine unterste Lage (37) der Verbindungsschicht (23) eine haftvermittelnde Schicht ist und eine oberste Lage (38) der Verbindungsschicht (23) eine niederohmige Schicht ist.
  22. Leistungshalbleiterbauteil (1; 36) nach Anspruch 21, dadurch gekennzeichnet, dass die unterste Lage (37) eine mittels Sputtern oder Aufdampfen hergestellte Schicht ist und die oberste Lage (38) eine galvanisch aufgebrachte Schicht ist.
  23. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass die Verbindungsschicht (23) im Wesentlichen aus Kupfer oder Nickel oder einer Legierung davon besteht.
  24. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass die unterste Lage (37) und/oder die oberste Lage (38) der Verbindungsschicht (23) im Wesentlichen aus Kupfer oder Nickel oder einer Legierung davon besteht.
  25. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass die Verbindungsschicht (23) frei von Aluminium ist.
  26. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass die Verbindungsschicht (23) eine Dicke b aufweist, wobei 10 μm ≤ b ≤ 500 μm, vorzugsweise 10 μm ≤ b ≤ 100 μm ist.
  27. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet, dass die Verbindungsschicht (23) mindestens zwei Verbindungsbereiche (26, 28) aufweist, die elektrisch voneinander getrennt sind und die jeweils eine Kontaktfläche (11, 12) der Vorderseitenmetallisierung (8) mit mindestens einem Kontaktanschluss (16) des Flachleiterrahmens (3) elektrisch verbindet.
  28. Leistungshalbleiterbauteil (1; 36; 40) nach einem der Ansprüche 16 bis 27, dadurch gekennzeichnet, dass mindestens eine streifenförmige Steuerungskontaktfläche (12) auf der Vorderseite (7) des Leistungshalbleiterbauelements (2) angeordnet ist, die im Wesentlichen über seine gesamte Länge über einem Bereich (28) der Verbindungsschicht (23) mit zumindest einem Kontaktanschluss (29) des Flachleiterrahmens (3) elektrisch verbunden ist.
  29. Leistungshalbleiterbauteil (1; 36) nach einem der Ansprüche 16 bis 28, dadurch gekennzeichnet, dass das Leistungshalbleiterbauteil (1; 36) ferner eine Kunststoffgehäusemasse (5) aufweist, die das Halbleiterbauelement (2) sowie die Isolationsfolie (22) und die Verbindungsschicht (23) umhüllt.
  30. Verfahren zur Herstellung einer Vorderseitenmetallisierung (8) eines Leitungshalbleiterbauelements (2), das folgende Schritte aufweist: – Bereitstellen eines Leistungshalbleiterbauelements (2), das einen Halbleiterkörper mit einer Vorderseite (7) und einer Rückseite (9) aufweist, und – Aufbringen einer Metallkeimschicht (14) auf die Vorderseite (7) des Körpers des Halbleiterbauelements (2) zum Bilden mindestens einer Kontaktfläche (11), wobei die Metallkeimschicht (14) mit einer Dicke d abgeschieden wird, und wobei 1 nm ≤ d ≤ 0,5 μm ist.
  31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass die Metallkeimschicht (14) mit einer Dicke 1 nm ≤ d ≤ 200 nm, vorzugsweise 10 nm ≤ d ≤ 100 nm abgeschieden wird.
  32. Verfahren nach Anspruch 30 oder Anspruch 31, dadurch gekennzeichnet, dass die Metallkeimschicht (14) mittels Sputtern oder Aufdampfen abgeschieden wird.
  33. Verfahren nach einem der Ansprüche 30 bis 32, dadurch gekennzeichnet, dass zum Bilden mindestens einer erste Kontaktfläche (11) eine geschlossene Metallkeimschicht abgeschieden und danach strukturiert wird.
  34. Verfahren nach einem der Ansprüche 30 bis 33, dadurch gekennzeichnet, dass zum Aufbringen der Metallkeimschicht (14) eine metallhaltige fotosensitive Lackschicht auf der Vorderseite (7) aufgebracht und danach zur Erzeugung von Metallkeime bestrahlt wird.
  35. Verfahren nach Anspruch 34, dadurch gekennzeichnet dass die metallhaltige fotosensitive Lackschicht mittels eines UV-Lasers, eines Excimer-Lasers oder eines UV-Strahler bestrahlt wird.
  36. Verfahren nach Anspruch 34 oder Anspruch 35, dadurch gekennzeichnet, dass die metallhaltige fotosensitive Lackschicht selektiv zum Bilden von getrennten voneinander elektrisch isolierten Kontaktflächen bestrahlt wird.
  37. Verfahren nach einem der Ansprüche 34 bis 36, dadurch gekennzeichnet, dass die metallhaltige fotosensitive Lackschicht mittels Drucken, Spritzen oder Spin-Coating auf der Vorderseite (7) aufgebracht wird.
  38. Verfahren nach einem der Ansprüche 30 bis 37, dadurch gekennzeichnet, dass zum Bilden mindestens eines Kontaktes einer Kontaktschicht (41) auf der Metallkeimschicht (14) galvanisch aufgebracht wird.
  39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, dass die Kontaktschicht (41) mittels stromloser galvanischer Abscheidung aufgebracht wird.
  40. Verfahren nach Anspruch 38 oder Anspruch 39, dadurch gekennzeichnet, dass die Kontaktschicht (41) mit einer Dicke a abgeschieden wird, wobei 10 μm ≤ a ≤ 500 μm, vorzugsweise 10 μm ≤ a ≤ 100 μm ist.
  41. Verfahren nach einem der Ansprüche 38 bis 40, dadurch gekennzeichnet, dass nach der Abscheidung der Kontaktschicht (41) das Leistungshalbleiterbauelement (2) von einem Wafer getrennt wird.
  42. Verfahren zur Herstellung eines Leistungshalbleiterbauteils (1; 36), das folgende Schritte aufweist: – Bereitstellen eines Leistungshalbleiterbauelements (2) nach einem der Ansprüche 1 bis 9, – Bereitstellen eines Flachleiterrahmens (3) mit mehreren Kontaktanschlüssen (16) und einem Chipträger (15), wobei die Kontaktanschlüsse (16) jeweils eine Innenkontaktfläche (24) und eine Außenkontaktfläche (31) aufweisen, – Bereitstellen einer Isolationsfolie (22) mit einer Oberseite (25) und einer Unterseite (34), – Fixieren des Leistungshalbleiterbauelements (2) mit seiner Rückseite (9) auf einer Oberseite (20) des Chipträgers (15) des Flachleiterrahmens (3), – Aufbringen einer Isolationsfolie (22) auf die Oberseite (7) des Halbleiterbauelements (2) unter Freilassen der zumindest der ersten Kontaktflächen (11) und unter teilweisem Freilassen der Oberseiten (24) der Kontaktanschlüsse (16), wobei die Isolationsfolie (22) sich von der Vorderseite (7) des Leistungshalbleiterbauelements (2) bis zu einer Oberseite (24) mindestens eines Kontaktanschlusses (16) erstreckt und einen Abstand zwischen dem Chipträger (15) und dem Kontaktanschluss (16) überbrückt, und – Aufbringen einer elektrisch leitenden Verbindungsschicht (23) auf einer Oberseite (25) der Isolationsfolie (22), wobei die Verbindungsschicht (23) sich zwischen der ersten Kontaktfläche (11) und der Oberfläche (24) des Kontaktanschlusses (16) erstreckt.
  43. Verfahren nach Anspruch 42, dadurch gekennzeichnet, dass zum Fixieren des Leitungshalbleiterbauelements (2) das Leistungshalbleiterbauelement (2) auf dem Chipträger (15) aufgelötet wird.
  44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, dass zum Fixieren des Leitungshalbleiterbauelement (2) das Leistungshalbleiterbauelement (2) auf dem Chipträger (15) aufgeklebt wird.
  45. Verfahren nach einem der Ansprüche 42 bis 44, dadurch gekennzeichnet, dass zum Freihalten der ersten Kontaktfläche (11) und zum teilweisen Freilassen der Oberseiten (24) der Kontaktanschlüsse (16) die Isolationsfolie (22) vor dem Aufbringen gestanzt wird.
  46. Verfahren nach einem der Ansprüche 42 bis 45, dadurch gekennzeichnet, dass zum Freihalten der ersten Kontaktflächen (11) und zum teilweisen Freilassen der Oberseiten (24) der Kontaktanschlüsse (16) die Isolationsfolie (22) nach dem Aufbringen strukturiert wird.
  47. Verfahren nach Anspruch 46, dadurch gekennzeichnet, dass die Isolationsfolie (22) mittels Laserablation strukturiert wird.
  48. Verfahren nach einem der Ansprüche 42 bis 47, dadurch gekennzeichnet, dass die Verbindungsschicht (23) lagenweise aufgebracht wird.
  49. Verfahren nach Anspruch 48, dadurch gekennzeichnet, dass eine erste Lage (37) der Verbindungsschicht (23) mittels Sputterverfahren abgeschieden wird.
  50. Verfahren nach Anspruch 48 oder Anspruch 49, dadurch gekennzeichnet, dass eine zweite Lage (38) der Verbindungsschicht (23) mittels elektrolytischem Verfahren abgeschieden wird.
  51. Verfahren nach einem der Ansprüche 48 bis 50, dadurch gekennzeichnet, dass innerhalb der ersten Lage (37) eine haftvermittelnde und/oder eine diffusionshemmende elektrisch leitende Schicht aufgebracht wird.
  52. Verfahren nach einem der Ansprüche 42 bis 51, dadurch gekennzeichnet, dass – die bisher zusammengebauten Komponenten in eine Kunststoffgehäusemasse (5) eingebettet werden, wobei die Außenkontakte (16) aus der Kunststoffgehäusemasse (5) herausragen.
DE102006018765A 2006-04-20 2006-04-20 Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung Withdrawn DE102006018765A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006018765A DE102006018765A1 (de) 2006-04-20 2006-04-20 Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
US11/736,999 US7667326B2 (en) 2006-04-20 2007-04-18 Power semiconductor component, power semiconductor device as well as methods for their production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006018765A DE102006018765A1 (de) 2006-04-20 2006-04-20 Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102006018765A1 true DE102006018765A1 (de) 2007-10-25

Family

ID=38536790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006018765A Withdrawn DE102006018765A1 (de) 2006-04-20 2006-04-20 Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung

Country Status (2)

Country Link
US (1) US7667326B2 (de)
DE (1) DE102006018765A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025246A1 (de) * 2008-05-27 2009-12-17 Siemens Aktiengesellschaft Kontaktierung und Isolierung von elektronischen Bauelementen
DE102009035920B4 (de) * 2008-08-25 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
EP3385983A1 (de) * 2017-04-04 2018-10-10 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
DE102017111824A1 (de) * 2017-05-30 2018-12-06 Infineon Technologies Ag Package mit einer Komponente, die auf der Träger-Ebene verbunden ist
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084630A1 (en) * 2000-04-27 2001-11-08 Motorola, Inc. Single supply hfet with temperature compensation
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102006012007A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879746A (en) * 1972-05-30 1975-04-22 Bell Telephone Labor Inc Gate metallization structure
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US6140702A (en) * 1996-05-31 2000-10-31 Texas Instruments Incorporated Plastic encapsulation for integrated circuits having plated copper top surface level interconnect
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
DE19943385B4 (de) * 1999-09-10 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung einer elektrischen Verbindung zwischen der Vorder- und Rückseite von Halbleiterchips
US6335107B1 (en) * 1999-09-23 2002-01-01 Lucent Technologies Inc. Metal article coated with multilayer surface finish for porosity reduction
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
DE10324751B4 (de) * 2003-05-30 2009-01-22 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084630A1 (en) * 2000-04-27 2001-11-08 Motorola, Inc. Single supply hfet with temperature compensation
WO2003030247A2 (de) * 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102006012007A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jiguet, S. et al.: "Conductive SU8 Photoresist for Microfabrication". In: Advanced Functional Materials, Vol. 15, Issue 9, pp. 1511, Abstract *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025246A1 (de) * 2008-05-27 2009-12-17 Siemens Aktiengesellschaft Kontaktierung und Isolierung von elektronischen Bauelementen
DE102009035920B4 (de) * 2008-08-25 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Baugruppe und Verfahren zum Herstellen des Halbleiterbauelements
EP3385983A1 (de) * 2017-04-04 2018-10-10 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung
WO2018184755A1 (de) * 2017-04-04 2018-10-11 Heraeus Deutschland GmbH & Co. KG Adaptersystem zur kontaktbereichsvergrösserung zumindest einer kontaktoberfläche auf zumindest einem elektronikbauteil und verfahren zur kontaktbereichsvergrösserung

Also Published As

Publication number Publication date
US7667326B2 (en) 2010-02-23
US20070246838A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006047761A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102007032636B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht für ein elektronisches Bauelement
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE112020003763T5 (de) Halbleiterbauteil
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R120 Application withdrawn or ip right abandoned