DE102015121775B3 - Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe - Google Patents

Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe Download PDF

Info

Publication number
DE102015121775B3
DE102015121775B3 DE102015121775.9A DE102015121775A DE102015121775B3 DE 102015121775 B3 DE102015121775 B3 DE 102015121775B3 DE 102015121775 A DE102015121775 A DE 102015121775A DE 102015121775 B3 DE102015121775 B3 DE 102015121775B3
Authority
DE
Germany
Prior art keywords
metallization layer
contact metallization
contact
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015121775.9A
Other languages
English (en)
Inventor
Christian Stahlhut
Gopalakrishnan TRICHY RENGARAJAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015121775.9A priority Critical patent/DE102015121775B3/de
Priority to CN201610900489.7A priority patent/CN106952835B/zh
Priority to US15/378,993 priority patent/US9978711B2/en
Application granted granted Critical
Publication of DE102015121775B3 publication Critical patent/DE102015121775B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29178—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/40177—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83473—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83476—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83478—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Aspekt betrifft das Verbinden eines Halbleiterchips (1) mit einem Substrat. (2). Der Halbleiterchip (1) weist einen Halbleiterkörper (10) mit einer Unterseite (10b) auf, auf die eine untere Chipmetallisierung (12) aufgebracht ist. Das Substrat (2) weist eine metallische Oberfläche (2t) auf. Auf der unteren Chipmetallisierung (12) wird eine erste Kontaktmetallisierungsschicht (31) erzeugt, und auf der metallischen Oberfläche (2t) des Substrats (2) wird eine zweite Kontaktmetallisierungsschicht (32) erzeugt. Der Halbleiterchip (1) und das Substrat (2) werden für eine Anpressdauer derart aneinandergepresst, dass die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) unmittelbar und flächig aneinander anliegen. Während der Anpressdauer wird die erste Kontaktmetallisierungsschicht (31) dauerhaft auf Temperaturen gehalten, die kleiner sind, als die Schmelztemperatur der ersten Kontaktmetallisierungsschicht (31). Entsprechend wird die zweite Kontaktmetallisierungsschicht (32) während der Anpressdauer dauerhaft auf Temperaturen gehalten, die kleiner sind, als die Schmelztemperatur der zweiten Kontaktmetallisierungsschicht (32). Nach dem Aneinanderpressen weisen die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) eine gemeinsame Schichtdicke (d3132) auf, die kleiner ist, als 1000 nm.

Description

  • Die Erfindung betrifft das stoffschlüssige Verbinden eines Halbleiterchips mit einem Substrat. Üblicherweise werden derartige Verbindungen mittels eines Lots, eines gesinterten Metallpulvers oder eines Klebers hergestellt. Die Herstellung solcher bekannter stoffschlüssiger Verbindungen ist jedoch aufwändig, da das Verbindungsmittel, also das Lot, das Metallpulver bzw. der Kleber, auf den Halbleiterchip oder das Substrat aufgebracht werden muss. Dazu sind viele Einzelschritte erforderlich. Außerdem besteht die Gefahr, dass das Verbindungsmittel die Umgebung verschmutzt. Beispielsweise kann ein elektrisch leitendes Verbindungsmittel, das unbeabsichtigt verspritzt, verläuft oder abgebröckelt, zu elektrischen Kurzschlüssen einer herzustellenden Elektronikbaugruppe führen.
  • Die DE 42 26 167 A1 beschreibt ein Verfahren zur Montage von Halbleiterbauelementen auf einem Substrat durch eine Gold-Gold-Thermokompression. Dabei wird auf mindestens einen von zwei Fügepartnern ein Gold-Kontakthöcker aufgebracht, der eine Dicke von 25 μm aufweist.
  • Gemäß einem in US 2009/0001402 A1 beschriebenen Verfahren werden ein Substrat und eine Halbleiterdiode jeweils mit einer Verbindungsschicht aus Gold oder einer Gold-Zinn-Legierung versehen und an den beiden Verbindungsschichten miteinander verbunden. Die gemeinsame Dicke der beiden Verbindungsschichten beträgt mindestens 5 μm.
  • Aus US 2013/0092948 A1 ist es bekannt, eine Elektrode eines SiC-MOSFETs mit einer Elektrode eines Substrats zu verbinden. Hierzu werden die Elektroden jeweils mit Silber, Gold, Titan oder Nickel beschichtet und mittels eines Verbinders, der zwischen den beschichteten Elektroden angeordnet wird, durch Festphasen-Diffusionsbonden miteinander verbunden. Ein ähnliches Verfahren ist in US 2013/0221514 A1 beschrieben.
  • Gemäß einem in EP 1 783 829 A1 beschriebenen Verfahren werden ein Substrat und ein Halbleiterchip jeweils mit zumindest einer Metallisierungsschicht mit Silber und/oder Indium versehen, an den beiden Metallisierungsschichten aneinander mit einem Druck von 10 bis 35 MPa und einer Temperatur im Bereich von 230 bis 275°C aneinander gepresst und dadurch miteinander verbunden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und kostengünstiges Verfahren zum stoffschlüssigen Verbinden eines Halbleiterchips mit einem Substrat bereitzustellen, sowie ein verbessertes Verfahren zur Herstellung einer Elektronikbaugruppe. Diese Aufgaben werden durch ein Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat gemäß Patentanspruch 1 bzw. durch ein verbessertes Verfahren zur Herstellung einer Elektronikbaugruppe gemäß Patentanspruch 17 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein erster Aspekt betrifft das Verbinden eines Halbleiterchips mit einem Substrat. Der Halbleiterchip weist einen Halbleiterkörper mit einer Unterseite auf, auf die eine untere Chipmetallisierung aufgebracht ist. Das Substrat weist eine metallische Oberfläche auf. Auf der unteren Chipmetallisierung wird eine erste Kontaktmetallisierungsschicht erzeugt, und auf der metallischen Oberfläche des Substrats wird eine zweite Kontaktmetallisierungsschicht erzeugt. Der Halbleiterchip und das Substrat werden für eine Anpressdauer derart aneinandergepresst, dass die erste Kontaktmetallisierungsschicht und die zweite Kontaktmetallisierungsschicht unmittelbar und flächig aneinander anliegen. Während der Anpressdauer wird die erste Kontaktmetallisierungsschicht dauerhaft auf Temperaturen gehalten, die kleiner sind, als die Schmelztemperatur der ersten Kontaktmetallisierungsschicht. Entsprechend wird die zweite Kontaktmetallisierungsschicht während der Anpressdauer dauerhaft auf Temperaturen gehalten, die kleiner sind, als die Schmelztemperatur der zweiten Kontaktmetallisierungsschicht. Nach dem Aneinanderpressen weisen die erste Kontaktmetallisierungsschicht und die zweite Kontaktmetallisierungsschicht eine gemeinsame Schichtdicke auf, die kleiner ist, als 1000 nm.
  • Ein zweiter Aspekt betrifft ein die Herstellung einer Elektronikbaugruppe. Hierbei wird ein Halbleiterchips, der einen Halbleiterkörper mit einer Unterseite aufweist, auf die eine untere Chipmetallisierung aufgebracht ist, und der eine Oberseite aufweist, auf die eine obere Chipmetallisierung aufgebracht ist, mit einem Verfahren gemäß dem ersten Aspekt mit einer metallischen Oberfläche eines Substrats verbunden. Außerdem wird ein elektrisch leitendes Anschlusselement unmittelbar an die obere Chipmetallisierung gebondet.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Darstellung in den Figuren ist nicht maßstäblich. Es zeigen:
  • 1 einen Querschnitt durch eine teilfertige Elektronikbaugruppe.
  • 2A bis 2D verschiedene Schritte eines Verfahrens zur Herstellung einer Elektronikbaugruppe.
  • 3A bis 3D verschiedene Schritte eines Verfahrens zur Herstellung einer weiteren Elektronikbaugruppe.
  • 4A bis 4B verschiedene Schritte eines Verfahrens zum Erzeugen einer ersten Kontaktmetallisierungsschicht bei einer Vielzahl von Halbleiterchips im Waferverbund.
  • 5 eine vergrößerte Ansicht eines Halbleiterchip und einer Oberfläche eines Substrats, die jeweils entsprechend den 2B und 3B mit einer Kontaktmetallisierungsschicht versehen sind.
  • Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders erwähnt, können die anhand der verschiedenen Ausführungsbeispiele erläuterten Merkmale und/oder Verfahrensschritte auf miteinander kombiniert werden.
  • 1 zeigt einen Querschnitt durch eine teilfertige Elektronikbaugruppe mit einem Halbleiterchip 1, der stoffschlüssig mit einer metallischen, elektrisch leitenden Oberfläche 2t eines Substrats 2 verbunden ist. 2A zeigt den bereitgestellten Halbleiterchip 1 und das bereitgestellte Substrat 2 vor der Herstellung dieser stoffschlüssigen Verbindung.
  • Wie in 2A gezeigt ist, weist der Halbleiterchip 1 einen Halbleiterkörper 10 mit einer Oberseite 10t und Unterseite 10b auf. Die Oberseite 10t und die Unterseite 10b bilden einander entgegengesetzte Seiten des Halbleiterkörpers 10. Auf die Unterseite 10b ist eine untere Chipmetallisierung 12 aufgebracht. Außerdem kann auf die Oberseite 10t optional eine obere Chipmetallisierung 11 aufgebracht sein. Die untere Chipmetallisierung 12 und, sofern vorhanden, die obere Chipmetallisierung 11 dienen zur äußeren elektrischen Kontaktierung des Halbleiterchips 1.
  • Bei dem Halbleiterchip 1 kann es sich beispielsweise um eine Diode handeln, oder um einen steuerbaren Halbleiterschalter wie z. B. einen IGBT (Insulated Gate Bipolar Transistor), einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen Thyristor (z. B. einen GTO-Thyristor; GTO = Gate Turnoff), einen Sperrschicht-Feldeffekttransistor (JFET = Junction Field Effect Transistor), beispielsweise auch als HEMT (High Electron Mobility Transistor).
  • Der Halbleiterchip 1 kann optional als so genannter vertikaler Halbleiterchip ausgebildet sein, der an seiner dem Substrat 2 zugewandten Seite stoffschlüssig und elektrisch leitend mit der metallischen Oberfläche 2t des Substrats 2 verbunden ist, so dass beim Betrieb der Elektronikbaugruppe ein Laststrom durch den Halbleiterchip 1 von der oberen Chipmetallisierung 11 durch den Halbleiterkörper 10 und die untere Chipmetallisierung 12 zu der metallischen Oberfläche 2t fließen kann.
  • Bei der oberen und der untere Chipmetallisierung 11, 12 kann es sich beispielsweise, je nach Art des Bauelements, um eine Source- und eine Drain-Metallisierung handeln, oder um eine Drain- und eine Source-Metallisierung, oder um eine Kollektor- und eine Emitter-Metallisierung, oder um eine Emitter- und eine Kollektor-Metallisierung, oder um eine Anoden- und eine Kathoden-Metallisierung, oder um eine Kathoden- und eine Anoden-Metallisierung.
  • Das Substrat 2 weist zumindest eine metallische Oberfläche 2t auf. Wie in dem vorliegenden Beispiel gezeigt ist, kann das Substrat 2 optional einen dielektrischen Isolationsträger 20 aufweisen, der als flaches Plättchen ausgebildet ist und der eine obere Hauptfläche und eine dieser entgegengesetzte, untere Hauptfläche aufweist. Auf die obere Hauptfläche des Isolationsträgers 20 ist eine obere Substratmetallisierung 21 aufgebracht, die optional zu voneinander beabstandeten Leiterbahnen und/oder Leiterflächen 211, 212 strukturiert sein kann. Außerdem kann auf die untere Hauptfläche des Isolationsträgers 20 eine optionale untere Substratmetallisierung 22 aufgebracht sein. Die untere Substratmetallisierung 22 ist unstrukturiert, sie kann aber alternativ auch strukturiert sein. Die metallische, elektrisch leitende Oberfläche 2t des Substrats 2 wird durch die obere Substratmetallisierung 21 gebildet, hier beispielsweise durch die Leiterbahn bzw. Leiterfläche 211.
  • Die Substratmetallisierungen 21 und 22 sind mit dem Isolationsträger 20 fest, flächig und stoffschlüssig verbunden. Insbesondere kann die obere Substratmetallisierung 21 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein. Entsprechend kann auch eine untere Substratmetallisierung 22 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein.
  • Der Isolationsträger 20 ist elektrisch isolierend. Er kann beispielsweise Keramik aufweisen oder aus Keramik bestehen. Geeignete Keramiken sind z. B. Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Berylliumoxid (BeO) oder andere dielektrische Keramiken. Die obere Substratmetallisierung 21 und, sofern vorhanden, die untere Substratmetallisierung 22 können beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium oder einer Aluminiumlegierung bestehen, oder eines dieser Materialien aufweisen. Andere elektrisch gut leitende Metalle einschließlich Legierungen können jedoch ebenso eingesetzt werden. Außerdem können die obere Substratmetallisierung 21 und, sofern vorhanden, die untere Substratmetallisierung 22, jeweils zwei oder mehr Teilschichten aufweisen, von denen jede aus einem Metall oder einer Metalllegierung besteht.
  • Gemäß einer Ausgestaltung kann es sich bei dem Substrat 2 um ein DCB-Substrat (DCB = direct copper bonded) handeln, bei dem die obere Substratmetallisierung 21 und – sofern vorhanden – die untere Substratmetallisierung 22 hergestellt werden, indem vorgefertigte Kupferfolien, die oberflächlich oxidiert sind, durch den DCB-Prozess mit einem keramischen Isolationsträger 20, beispielsweise aus Aluminiumoxid, verbunden werden.
  • Um den Halbleiterchip 1, wie im Ergebnis in 1 gezeigt, stoffschlüssig und elektrisch leitend mit dem Substrat 2 zu verbinden, wird auf der unteren Chipmetallisierung 12, d. h. auf deren dem Halbleiterkörper 10 abgewandter Seite, eine erste Kontaktmetallisierungsschicht 31 erzeugt. Außerdem wird auf der metallischen Oberfläche 2t des Substrats 2 eine zweite Kontaktmetallisierungsschicht 32 erzeugt. Sofern das Substrat 2 einen dielektrischen Isolationsträger 20 aufweist, wird die zweite Kontaktmetallisierungsschicht 32 auf der dem Isolationsträger 20 abgewandten Seite der oberen Substratmetallisierung 21 erzeugt. 2B zeigt den die erste Kontaktmetallisierungsschicht 31 aufweisenden Halbleiterchip 1 und das die zweite Kontaktmetallisierungsschicht 32 aufweisende Substrat 2.
  • Nachfolgend werden, wie in 2C dargestellt ist, der Halbleiterchip 1 und das Substrat 2 derart aneinander gepresst, dass die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 unmittelbar und flächig an einer gemeinsamen Grenzfläche 30 aneinander anliegen. Die Größe der Grenzfläche 30 ist prinzipiell beliebig. Sie kann jedoch bei einem als Leistungshalbleiterbauelement ausgebildeten Halbleiterchip 1 sehr großflächig sein, beispielsweise wenigstens 1 mm2 oder gar wenigstens 10 mm2. Die Grenzfläche 30 kann insbesondere als geschlossene, ununterbrochene Fläche ausgebildet sein.
  • Das Aneinanderpressen kann mittels einer Presse erfolgen, die ein oberes Druckstück 51 und ein unteres Druckstück 52 aufweist und zwischen denen der mit der ersten Kontaktmetallisierungsschicht 31 versehende Halbleiterchip 1 und das mit der zweiten Kontaktmetallisierungsschicht 32 versehende Substrat 2 – mit ihren Kontaktmetallisierungsschichten 31 und 32 unmittelbar aneinander anliegend – eingespannt werden.
  • Durch das Aneinanderpressen entsteht im Bereich der Grenzfläche 30 eine stoffschlüssige und elektrisch leitende Verbindung zwischen der ersten Kontaktmetallisierungsschicht 31 und der zweiten Kontaktmetallisierungsschicht 32, und damit auch zwischen dem Halbleiterchip 1 und dem Substrat 2. Diese stoffschlüssige und elektrisch leitende Verbindung hat auch Bestand, wenn kein Anpressdruck p mehr zwischen dem Halbleiterchip 1 und dem Substrat 2 mehr vorliegt.
  • Optional kann der so gebildete, stoffschlüssige Verbund zwischen dem Halbleiterchip 1 und dem Substrat 2 weiter verarbeitet werden. Ein Beispiel hierfür zeigt 2D. Wie hier schematisch dargestellt ist, kann ein elektrisch leitendes Verbindungselement 4, z. B. ein Bonddraht oder ein flaches Bändchen, unter Ausbildung einer ersten Bondverbindung 41 unmittelbar an die obere Chipmetallisierung 11 gebondet werden. Optional kann das elektrisch leitende Verbindungselement 4 unter Ausbildung einer von der ersten Bondverbindung 41 verschiedenen zweiten Bondverbindung 42 unmittelbar mit einem beliebigen anderen, von der oberen Chipmetallisierung 11 verschiedenen Element einer herzustellenden Elektronikbaugruppe verbunden werden. Gemäß dem gezeigten Beispiel kann die die zweite Bondverbindung 42 zwischen dem Verbindungselement 4 und einer in der oberen Substratmetallisierung 21 ausgebildeten Leiterbahn oder -fläche 212 ausgebildet sein. Die Leiterbahn oder -fläche 212 ist von einer ebenfalls in der oberen Substratmetallisierung 21 ausgebildeten Leiterfläche 211, auf den die zweite Kontaktmetallisierungsschicht 32 aufgebracht ist, beabstandet.
  • Bei dem Beispiel gemäß den 2A bis 2D ist das Substrat 2 als Isoliersubstrat ausgebildet, das einen Isolationsträger 20 und zumindest eine obere Substratmetallisierung 21 aufweist. Davon abweichend kann das Substrat 2 beispielsweise auch als metallischer Leiterrahmen („Leadframe”) ausgebildet sein, was anhand der 3A bis 3D gezeigt ist. Abgesehen vom anderen Aufbau des Substrats 2 erfolgt das Verfahren auf dieselbe Weise, wie bei dem anhand der 2A bis 2D erläuterten Verfahren.
  • Bei dem bereitgestellten Halbleiterchip 1 kann es sich um einen Halbleiterchip 1 handeln, wie er vorangehend unter Bezugnahme auf die 1 und 2A bis 2D bereits beschrieben wurde (3A). Bei dem bereitgestellten Substrat 2 (3A) handelt es sich um einen metallischen Leiterrahmen („Leadframe”), der eine metallische Oberfläche 2t aufweist.
  • Auf der unteren Chipmetallisierung 12, d. h. auf deren dem Halbleiterkörper 10 abgewandter Seite, wird eine erste Kontaktmetallisierungsschicht 31 erzeugt (3B), wie dies Bezug nehmend auf 2B erläutert wurde. Außerdem wird auf der metallischen Oberfläche 2t des Substrats 2 eine zweite Kontaktmetallisierungsschicht 32 erzeugt (3B), was ebenfalls Bezug nehmend auf 2B erläutert wurde.
  • Nachfolgend werden, wie in 3C dargestellt ist, der Halbleiterchip 1 und das Substrat 2 derart aneinander gepresst, dass die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 und flächig an einer gemeinsamen Grenzfläche 30 unmittelbar aneinander anliegen. Das Aneinanderpressen kann auf dieselbe Weise erfolgen, wie dies Bezug nehmend auf 2C erläutert wurde.
  • Optional kann der nach dem Pressen gebildete, stoffschlüssige Verbund zwischen dem Halbleiterchip 1 und dem Substrat 2 weiter verarbeitet werden. Wie in 3D schematisch dargestellt ist, kann ein elektrisch leitendes Verbindungselement 4, z. B. ein Bonddraht oder ein flaches Bändchen, unter Ausbildung einer ersten Bondverbindung 41 unmittelbar an die obere Chipmetallisierung 11 gebondet werden. Optional kann das elektrisch leitende Verbindungselement 4 unter Ausbildung einer von der ersten Bondverbindung 41 verschiedenen zweiten Bondverbindung 42 unmittelbar mit einem beliebigen anderen, von der oberen Chipmetallisierung 11 verschiedenen elektrischen Element 5 (z. B. einem aktiven oder passiven elektronischen Bauelement, oder einem elektrischen Anschlussleiter) einer herzustellenden Elektronikbaugruppe verbunden werden. Analog dazu könnte sich auch bei dem Beispiel gemäß 2D die zweite Bondverbindung 42 zwischen dem elektrisch leitenden Verbindungselement 4 und einem solchen, von der oberen Chipmetallisierung 11 verschiedenen elektrischen Element 5 hergestellt werden, d. h. bei dem elektrischen Element 5 muss es sich nicht notwendigerweise, wie in 2D dargestellt, um eine Leiterbahn oder -fläche der oberen Substratmetallisierung 21 handeln.
  • Wie anhand der vorangehenden Figuren (vergleiche die 2A und 2B, sowie 3A und 3B) gezeigt wurde, kann das Erzeugen der ersten Kontaktmetallisierungsschicht 31 auf dem Halbleiterchip 1 bei einem einzelnen Halbleiterchip 1 erfolgen. Ebenso ist es jedoch möglich, die erste Kontaktmetallisierungsschicht 31 dadurch zu erzeugen, dass sie auf den Halbleiterchip 1 aufgebracht wird, wenn sich dieser noch zusammen mit anderen – baugleichen oder nicht baugleichen – Halbleiterchips 1 im Waferverbund befindet. Dies wird nachfolgend anhand der 4A und 4B erläutert. Wie in 4A schematisch dargestellt ist, kann ein Halbleiterwafer 100 die Halbleiterkörper 10 für mehrere – baugleiche oder nicht baugleiche – Halbleiterchips 1 aufweisen. Auf den Halbleiterwafer 100 können dann eine obere Wafermetallisierung 110 und eine untere Wafermetallisierung 120 aufgebracht werden. Außerdem kann eine weitere Metallisierungsschicht 310 auf die dem Wafer 100 abgewandte Seite der unteren Wafermetallisierung 120 aufgebracht werden, was im Ergebnis in 4A gezeigt ist. Die gestrichelten Linien deuten an, wo die noch im Waferverbund befindlichen Halbleiterchips 1 später vereinzelt werden. In 4B zeigt links zwei bereits vereinzelte Halbleiterchips 1, und rechts den restlichen Waferverbund, der weitere, noch nicht vereinzelte Halbleiterchips 1 enthält.
  • Ein jeder der vereinzelten Halbleiterchips 1 kann für das anhand der 1, 2A bis 2D und 3A bis 3D erläuterte Verfahren eingesetzt werden.
  • Bei den vereinzelten Halbleiterchips 1 entsprechen das Material und die Dicke der oberen Chipmetallisierung 11 dem Material und der Dicke der oberen Wafermetallisierung 110, das Material und die Dicke der unteren Chipmetallisierung 12 entsprechen dem Material und der Dicke der unteren Wafermetallisierung 120, und das Material und die Dicke der weiteren Wafermetallisierung 310 entsprechen dem Material und der Dicke der ersten Kontaktmetallisierungsschicht 31.
  • Analog dazu kann das Erzeugen der zweiten Kontaktmetallisierungsschicht 32 auf der metallischen Oberfläche 2t des Substrats 2 bei einem einzelnen Substrat 2 erfolgen, oder aber in einem Zustand, in dem sich das Substrat 2 im Nutzen (d. h. im Verbund) mit zwei oder mehr – baugleichen oder nicht baugleichen – Substraten 2 befindet. Das Vereinzeln der Substrate 2 des Nutzens kann nach dem Aufbringen der zweiten Kontaktmetallisierungsschicht 32 auf das Substrat 2 erfolgen.
  • 5 zeigt nochmals einen vergrößerten Abschnitt der Anordnungen gemäß den 2B bzw. 3B. Hier dargestellt sind die Schichtdicken d12 der unteren Chipmetallisierung 12, d31 der ersten Kontaktmetallisierungsschicht 31, sowie d32 der zweiten Kontaktmetallisierungsschicht 32.
  • Die Schichtdicke d31 der ersten Kontaktmetallisierungsschicht 31 kann sehr gering gewählt werden, beispielsweise kann sie kleiner oder gleich 1000 nm gewählt werden, oder gar kleiner oder gleich 500 nm.
  • Unabhängig davon kann die Schichtdicke d32 der zweiten Kontaktmetallisierungsschicht 32 sehr gering gewählt werden, beispielsweise kann sie kleiner oder gleich 1000 nm gewählt werden, oder gar kleiner oder gleich 500 nm.
  • Ebenfalls unabhängig davon kann die Schichtdicke d12 der unteren Chipmetallisierung 12 beispielsweise größer oder gleich 400 nm gewählt werden.
  • Die gemeinsame Dicke d3132, die die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 nach dem Aneinanderpressen des Halbleiterchips 1 und des Substrats 2 (d. h. bei dem fertiggestellten, stoffschlüssigen Verbund zwischen dem Halbleiterchip 1 und dem Substrat 2) aufweisen, kann sehr klein sein, beispielsweise kleiner als 1000 nm oder gar kleiner als 400 nm.
  • Ferner kann die Differenz d31 + d32 – d3132 zwischen der Summe d31 + d32 der Dicken d31, d32, die die erste und zweite Kontaktmetallisierungsschicht 31, 32 nach ihrer Erzeugung und vor dem Aneinanderpressen aufweisen, und ihrer gemeinsamen Dicke d3132, die sie nach dem Aneinanderpressen aufweisen, kleiner sein, als 200 nm. Dabei kann diese Differenz größer sein, als Null, was bedeutet, dass die Kontaktmetallisierungsschichten 31, 32 durch das Aneinanderpressen plastisch verformt werden. Allerdings ist diese Verformung nur sehr gering.
  • Das Aneinanderpressen des Halbleiterchips 1 und des Substrats 2 (2C und 3C) kann so erfolgen, dass der Halbleiterchip 1 und das Substrat 2 während einer Anpressdauer ununterbrochen mit Anpressdrücken p aneinandergepresst werden, die größer sind, als ein Mindestanpressdruck von wenigstens 35 MPa oder gar von wenigstens 50 MPa. Das Verfahren lässt sich bereits mit sehr kurzen Anpressdauern, beispielsweise weniger als 2 Minuten, einsetzen. Es versteht sich aber, dass die Anpressdauer auch 2 Minuten oder mehr betragen kann.
  • Während des Anpressens, insbesondere während der Anpressdauer, können die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 ununterbrochen auf Temperaturen von weniger als 300°C gehalten werden. Außerdem können die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 während der Anpressdauer ununterbrochen auf Temperaturen von wenigstens 250°C gehalten werden.
  • Weiterhin kann die erste Kontaktmetallisierungsschicht 31 während der Anpressdauer dauerhaft auf Temperaturen gehalten werden, die kleiner sind, als die Schmelztemperatur der ersten Kontaktmetallisierungsschicht 31, und die zweite Kontaktmetallisierungsschicht 32 kann während der Anpressdauer dauerhaft auf Temperaturen gehalten werden, die kleiner sind, als die Schmelztemperatur der zweiten Kontaktmetallisierungsschicht 32.
  • Als Material für die erste Kontaktmetallisierungsschicht 31 eignet sich beispielsweise genau ein Metall, oder eine homogenen Legierung. Insbesondere kann die erste Kontaktmetallisierungsschicht 31 aus einem Edelmetall bestehen oder ein Edelmetall (z. B. Gold, Silber, Platin, Ruthenium, Osmium, Rhodium, Iridium) aufweisen. Allerdings können grundsätzlich auch Halbedelmetalle oder Nicht-Edelmetalle in Reinform oder in Legierung verwendet werden (z. B. Aluminium oder eine Aluminiumlegierung).
  • Unabhängig vom Material für die erste Kontaktmetallisierungsschicht 31 eignet sich als Material für die zweite Kontaktmetallisierungsschicht 32 beispielsweise genau ein Metall, oder eine homogenen Legierung. Insbesondere kann die zweite Kontaktmetallisierungsschicht 32 aus einem Edelmetall bestehen oder ein Edelmetall (z. B. Gold, Silber, Platin, Ruthenium, Osmium, Rhodium, Iridium) aufweisen. Allerdings können grundsätzlich auch Halbedelmetalle oder Nicht-Edelmetalle in Reinform oder in Legierung verwendet werden (z. B. Aluminium oder eine Aluminiumlegierung).
  • Optional können die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 aus demselben Material oder derselben homogenen Legierung bestehen.
  • Das Erzeugen der ersten Kontaktmetallisierungsschicht 31 auf der unteren Chipmetallisierung 12 und das Erzeugen der zweiten Kontaktmetallisierungsschicht 32 auf die elektrisch leitende Oberfläche 2t des Substrats 2 kann jeweils mittels eines Abscheideverfahrens erfolgen, bei dem die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 nicht als vorgefertige Schichten auf die untere Chipmetallisierung 12 bzw. die elektrisch leitende Oberfläche 2t des Substrats 2 aufgebracht werden, sondern indem die Kontaktmetallisierungsschichten 31, 32 erst während des Abscheideprozesses gebildet (d. h. kontinuierlich oder sukzessive aufgebaut) werden. Geeignete Abscheideverfahren sind zum Beispiel Sputtern, physikalische Abscheidung aus der Gasphase (PVD = physical vapor deposition), chemische Abscheidung aus der Gasphase (CVD = chemical vapor deposition), stromloses oder galvanisches Abscheiden. Entsprechendes gilt auch für das Erzeugen der weiteren Metallisierungsschicht 310 auf dem Wafer 100 (4A). Die durch das Abscheiden erzeugten Metallisierungsschichten 31, 32, 310 sind nicht porös, wie dies beispielsweise bei den Silberpulverschichten der Fall ist, die bei herkömmlichen Sinterverbindungsverfahren eingesetzt werden. Die Metallisierungsschichten 31, 32, 310 sind demgemäß als homogene Schichten ausgebildet, die nicht aus einem gepressten Pulver bestehen. Insbesondere können die Metallisierungsschichten 31, 32, 310 als zusammenhängende, ununterbrochene Schichten ausgebildet sein.
  • In allen Fällen kann das Abscheiden maskiert unter Verwendung einer Maske erfolgen, in deren Öffnungen das abgeschiedene Material unmittelbar auf der unteren Chipmetallisierung 12 (bzw. der unteren Wafermetallisierung 120) bzw. auf der elektrisch leitenden Oberfläche 2t des Substrats 2 aufwächst.
  • Ebenso ist es jedoch möglich, dass das Abscheiden unmaskiert erfolgt, so dass das abgeschiedene Material eine geschlossene, ununterbrochene Schicht bildet, die nachträglich in an sich bekannter Weise unter Verwendung einer Maske (z. B. photolithographisch) strukturiert wird.
  • Es versteht sich, dass das Erzeugen der ersten Kontaktmetallisierungsschicht 31 auf der unteren Chipmetallisierung 12 bzw. das Erzeugen der weiteren Metallisierungsschicht 310 auf der unteren Wafermetallisierung 120) einerseits und das Erzeugen der zweiten Kontaktmetallisierungsschicht 32 auf der elektrisch leitenden Oberfläche 2t des Substrats 2 andererseits anhand gleicher oder anhand verschiedener Abscheideverfahren in beliebigen Kombinationen erfolgen kann.
  • Bei Versuchen hat sich eine hervorragende Festigkeit der stoffschlüssigen Verbindung zwischen dem Halbleiterchip 1 und einem als DCB-Substrat ausgebildeten Substrat 2 ergeben. Als Materialien für die erste Kontaktmetallisierungsschicht 31 und die zweite Kontaktmetallisierungsschicht 32 wurde jeweils Gold verwendet. Das Erzeugen der Kontaktmetallisierungsschichten 31 und 32 erfolgte jeweils durch Sputtern (Sputter-Dauer: 4 Minuten; Sputter-Gas: Argon). Die erzielten Schichtdicken d31 und d32 betrugen jeweils 400 nm. Die Anpressdauer betrug 2 Minuten, der Anpressdruck 55 MPa, und die gemeinsame Grenzfläche 30 betrug 50 mm2. Bei nachfolgend ausgeführten Biegeversuchen zeigte sich keinerlei Delamination zwischen dem Halbleiterchip 1 und dem DCB-Substrat 2.

Claims (17)

  1. Verfahren zum Verbinden eines Halbleiterchips (1), der einen Halbleiterkörper (10) mit einer Unterseite (10b) aufweist, auf die eine untere Chipmetallisierung (12) aufgebracht ist, mit einem Substrat (2), das eine metallische Oberfläche (2t) aufweist, und wobei das Verfahren aufweist: Erzeugen einer ersten Kontaktmetallisierungsschicht (31) auf der unteren Chipmetallisierung (12); Erzeugen einer zweiten Kontaktmetallisierungsschicht (32) auf der metallischen Oberfläche (2t) des Substrats (2); Aneinanderpressen des Halbleiterchips (1) und des Substrats (2) für eine Anpressdauer derart, dass die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) unmittelbar und flächig aneinander anliegen, wobei die erste Kontaktmetallisierungsschicht (31) während der Anpressdauer dauerhaft auf Temperaturen gehalten wird, die kleiner sind, als die Schmelztemperatur der ersten Kontaktmetallisierungsschicht (31); die zweite Kontaktmetallisierungsschicht (32) während der Anpressdauer dauerhaft auf Temperaturen gehalten wird, die kleiner sind, als die Schmelztemperatur der zweiten Kontaktmetallisierungsschicht (32); und die gemeinsame Schichtdicke (d3132), die die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) nach dem Aneinanderpressen aufweisen, kleiner ist, als 1000 nm.
  2. Verfahren nach Anspruch 1, bei dem die erzeugte erste Kontaktmetallisierungsschicht (31) vor dem Aneinanderpressen eine Schichtdicke (d31) von weniger als 400 nm aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die erste Kontaktmetallisierungsschicht (31) aus genau einem Metall oder einer homogenen Legierung besteht.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Kontaktmetallisierungsschicht (31) aus einem Edelmetall besteht oder ein Edelmetall aufweist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei das Erzeugen der ersten Kontaktmetallisierungsschicht (31) mittels eines Abscheideverfahrens erfolgt.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erzeugte zweite Kontaktmetallisierungsschicht (32) vor dem Aneinanderpressen eine Schichtdicke (d32) von weniger als 400 nm aufweist.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die zweite Kontaktmetallisierungsschicht (32) aus genau einem Metall oder einer homogenen Legierung besteht.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem die zweite Kontaktmetallisierungsschicht (32) aus einem Edelmetall besteht oder ein Edelmetall aufweist.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Erzeugen der zweiten Kontaktmetallisierungsschicht (32) mittels eines Abscheideverfahrens erfolgt.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (1) und das Substrat (2) während der Anpressdauer ununterbrochen mit Anpressdrücken (p) von wenigstens 35 MPa oder von wenigstens 50 MPa aneinander gepresst werden.
  11. Verfahren nach Anspruch 10, bei dem die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) während der Anpressdauer Temperaturen von wenigstens 2500 aufweisen.
  12. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) während der Anpressdauer eine gemeinsame Grenzfläche (30) von wenigstens 1 mm2 oder von wenigstens 10 mm2 aufweisen.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem die gemeinsame Schichtdicke (d3132), die die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) nach dem Aneinanderpressen aufweisen, kleiner ist, als 400 nm.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Differenz (d31 + d32 – d3132) zwischen der Summe (d31 + d32) der Dicken (d31, d32), die die erste Kontaktmetallisierungsschicht (31) und die zweite Kontaktmetallisierungsschicht (32) nach ihrer Erzeugung und vor dem Aneinanderpressen aufweisen, und ihrer gemeinsamen Dicke (d3132), die sie nach dem Aneinanderpressen aufweisen, kleiner ist, als 200 nm.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Substrat (2) einen dielektrischen Isolationsträger (10) aufweist, der eine obere Substratmetallisierung (21) aufweist; und die metallische Oberfläche (2t) des Substrats (2) durch die obere Substratmetallisierung (21) gebildet wird.
  16. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das Substrat (2) als metallischer Leiterrahmen ausgebildet ist; und die metallische Oberfläche (2t) des Substrats (2) durch den metallischen Leiterrahmen gebildet wird.
  17. Verfahren zur Herstellung einer Elektronikbaugruppe, das aufweist: Verbinden eines Halbleiterchips (1), der einen Halbleiterkörper (10) mit einer Unterseite (10b) aufweist, auf die eine untere Chipmetallisierung (12) aufgebracht ist, sowie mit einer Oberseite (10t), auf die eine obere Chipmetallisierung (11) aufgebracht ist, mit einer metallischen Oberfläche (2t) eines Substrats (2) gemäß einem Verfahren nach einem der vorangehenden Ansprüche; und Anbonden eines elektrisch leitenden Anschlusselements (4) unmittelbar an die obere Chipmetallisierung (11).
DE102015121775.9A 2015-12-15 2015-12-15 Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe Active DE102015121775B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015121775.9A DE102015121775B3 (de) 2015-12-15 2015-12-15 Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
CN201610900489.7A CN106952835B (zh) 2015-12-15 2016-10-14 半导体芯片与衬底连接的方法以及制造电子组件的方法
US15/378,993 US9978711B2 (en) 2015-12-15 2016-12-14 Method for connecting a semiconductor chip metal surface of a substrate by means of two contact metallization layers and method for producing an electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015121775.9A DE102015121775B3 (de) 2015-12-15 2015-12-15 Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe

Publications (1)

Publication Number Publication Date
DE102015121775B3 true DE102015121775B3 (de) 2016-12-15

Family

ID=57395455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015121775.9A Active DE102015121775B3 (de) 2015-12-15 2015-12-15 Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe

Country Status (3)

Country Link
US (1) US9978711B2 (de)
CN (1) CN106952835B (de)
DE (1) DE102015121775B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3901996A3 (de) * 2020-03-30 2022-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur verbindung von komponenten bei der herstellung leistungselektronischer module oder baugruppen mit direktem bonden glatter metallischer oberflächenschichten sowie entsprechendes leistungselektronsiches modul und entsprechende leistungselektronische baugruppe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226167A1 (de) * 1992-08-07 1994-02-10 Sel Alcatel Ag Verfahren zur Montage von Halbleiterbauelementen auf einem Substrat
EP1783829A1 (de) * 2005-11-02 2007-05-09 Abb Research Ltd. Verfahren zum Befestigen elektronischer Bauelemente
US20090001402A1 (en) * 2006-03-22 2009-01-01 Rohm Co., Ltd. Semiconductor element and method of making the same
US20130092948A1 (en) * 2011-10-18 2013-04-18 Rohm Co., Ltd. Semiconductor device and fabrication method of the semiconductor device
US20130221514A1 (en) * 2012-02-23 2013-08-29 Rohm Co., Ltd. Semiconductor device and fabrication method for the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JPWO2012042907A1 (ja) * 2010-09-30 2014-02-06 三洋電機株式会社 金属の接合方法
CN104465428B (zh) * 2013-09-16 2017-10-13 中国科学院上海微***与信息技术研究所 一种铜‑铜金属热压键合的方法
SG11201610966WA (en) * 2014-07-09 2017-01-27 Agency Science Tech & Res A method for low temperature bonding of wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226167A1 (de) * 1992-08-07 1994-02-10 Sel Alcatel Ag Verfahren zur Montage von Halbleiterbauelementen auf einem Substrat
EP1783829A1 (de) * 2005-11-02 2007-05-09 Abb Research Ltd. Verfahren zum Befestigen elektronischer Bauelemente
US20090001402A1 (en) * 2006-03-22 2009-01-01 Rohm Co., Ltd. Semiconductor element and method of making the same
US20130092948A1 (en) * 2011-10-18 2013-04-18 Rohm Co., Ltd. Semiconductor device and fabrication method of the semiconductor device
US20130221514A1 (en) * 2012-02-23 2013-08-29 Rohm Co., Ltd. Semiconductor device and fabrication method for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3901996A3 (de) * 2020-03-30 2022-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur verbindung von komponenten bei der herstellung leistungselektronischer module oder baugruppen mit direktem bonden glatter metallischer oberflächenschichten sowie entsprechendes leistungselektronsiches modul und entsprechende leistungselektronische baugruppe

Also Published As

Publication number Publication date
US20170170143A1 (en) 2017-06-15
US9978711B2 (en) 2018-05-22
CN106952835B (zh) 2019-10-15
CN106952835A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
WO2009062757A1 (de) Verfahren zum verbinden zweier fügeflächen
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102013102540B4 (de) Metall-Keramik-Substrat, Modulanordnung sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE102015121775B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102015201182A1 (de) Leistungshalbleitervorrichtung
DE102005044510B4 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
DE102013217802A1 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiterbaugruppe, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
EP3300105B1 (de) Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
EP3208845B1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102009000541B4 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche sowie Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative