DE102005028202B4 - Verfahren zur Herstellung von Halbleiterscheiben aus Silizium - Google Patents

Verfahren zur Herstellung von Halbleiterscheiben aus Silizium Download PDF

Info

Publication number
DE102005028202B4
DE102005028202B4 DE102005028202A DE102005028202A DE102005028202B4 DE 102005028202 B4 DE102005028202 B4 DE 102005028202B4 DE 102005028202 A DE102005028202 A DE 102005028202A DE 102005028202 A DE102005028202 A DE 102005028202A DE 102005028202 B4 DE102005028202 B4 DE 102005028202B4
Authority
DE
Germany
Prior art keywords
single crystal
size
semiconductor wafer
vacancy defects
agglomerated vacancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005028202A
Other languages
English (en)
Other versions
DE102005028202A1 (de
Inventor
Wilfried von Ammon
Ulrich Dipl.-Min. Dr. Lambert
Andreas Dipl.-Phys. Dr.rer.nat Dr. Huber
Walter Dipl.-Phys. Dr. Häckl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority claimed from DE200510063516 external-priority patent/DE102005063516B4/de
Priority to DE102005028202A priority Critical patent/DE102005028202B4/de
Priority to US11/452,870 priority patent/US7387676B2/en
Priority to TW095121131A priority patent/TWI330673B/zh
Priority to KR1020060054526A priority patent/KR100825325B1/ko
Priority to JP2006168621A priority patent/JP4418806B2/ja
Priority to CN2006100937791A priority patent/CN1896339B/zh
Publication of DE102005028202A1 publication Critical patent/DE102005028202A1/de
Publication of DE102005028202B4 publication Critical patent/DE102005028202B4/de
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Verfahren zur Herstellung von Halbleiterscheiben aus Silizium, umfassend
das Herstellen eines ersten Einkristalls aus Silizium, wobei das Verhältnis V/G derart kontrolliert wird, dass es im Kristallzentrum über ξc liegt, wobei V die Ziehgeschwindigkeit, G der axiale Temperaturgradient an einer Wachstumsfront während des Ziehens des Einkristalls und ξc der kritische Wert ist, bei dem kein Punktdefekttyp überwiegt;
das Bereitstellen einer Halbleiterscheibe vom ersten Einkristall, die agglomerierte Leerstellen-Defekte aufweist, wobei die Größe der agglomerierten Leerstellen-Defekte vom Zentrumsbereich zum Randbereich der Halbleiterscheibe hin abnimmt;
das Testen der Halbleiterscheibe, wobei die Halbleiterscheibe einer oxidierenden Wärmebehandlung unterzogen wird, bei der sich eine Opferoxidschicht bildet;
das Entfernen der Opferoxidschicht;
das Durchführen einer GOI-Messung;
das Bestimmen einer kritischen Defektgröße D der agglomerierten Leerstellendefekte, bei der die Durchbruchsfestigkeit von MOS-Kondensatoren in der GOI-Messung gerade noch erfüllt ist;
das Zuordnen eines V/G-Wertes zur kritischen Defektgröße;
das Herstellen eines zweiten Einkristalls unter...

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterscheiben aus Silizium mit bestimmten Defekteigenschaften bezüglich agglomerierter Leerstellendefekte. Es ist bekannt, dass einkristallines Silizium eingewachsene Defekte aufweisen kann, die unerwünscht sind, weil sie die Funktion von elektronischen Bauelementen, die in das Silizium integriert werden, stören oder sogar den Funktionsausfall solcher Bauteile verursachen können. Bei solchen Defekten handelt es sich insbesondere um Agglomerate von Punktdefekten, wobei zwischen Leerstellen (vacancies) und Silizium-Zwischengitteratomen (Si-interstitials) unterschieden wird. Geraten solche Punktdefekte in Übersättigung, tendieren sie dazu, sich zu Agglomeraten zu sammeln. Agglomerierte Leerstellendefekte (voids) werden in der Literatur häufig COP-Defekte (crystal originated particles), LPDs (light point defects), LLS (localized light scatterers), LSTD (laser scanning tomography defects) oder FPD (flow pattern defects) genannt. Im Fall von Silizium-Zwischengitteratomen spricht man von A-Defekten (A-swirl-defects) oder Lpit’s (large etch pits), falls die Agglomerate wegen ihrer Größe bereits Sekundärdefekte in Form von Versetzungen bilden, und von B-Defekten, falls solche Sekundärdefekte noch nicht auftreten.
  • Bekannt ist ferner, dass die Punktdefekte im Zuge der Herstellung des Einkristalls entstehen und dabei das Verhältnis von V/G der Ziehgeschwindigkeit V und des axialen Temperaturgradienten G an der Wachstumsfront des Kristalls die steuernden Parameter sind. In der DE 44 14 947 A1 ist ein Verfahren beschrieben, das diesen Zusammenhang nutzt, indem zur Produktivitätssteigerung gleichzeitig die Ziehgeschwindigkeit und der Temperaturgradient erhöht werden. Liegt das Verhältnis V/G über einem kritischen Wert ξc, der heute üblicherweise bei etwa 0.134 mm2min–1K–1 angenommen wird, dominieren Punktdefekte vom Leerstellen-Typ, während bei einem Verhältnis V/G unter dem kritischen Wert ξc Silizium-Zwischengitteratome überwiegen. Beim Abkühlen des Einkristalls geraten die entstandenen Punktdefekte in Übersättigung und können sich zu größeren Verbänden zusammenlagern. Von den agglomerierten Leerstellendefekten ist bekannt, dass ihre Größe von der Abkühlrate q maßgeblich beeinflusst wird, mit der der Einkristall von etwa 1100°C auf niedrigere Temperaturen abkühlt und zwar derart, dass deren Größe mit zunehmender Abkühlrate abnimmt, während deren Dichte ansteigt. Da die Abkühlrate q näherungsweise direkt proportional zum axialen Temperaturgradienten G ist, ist man daher auch in der Lage, auf die Größe der agglomerierten Punktdefekte Einfluss zu nehmen, indem das Verhältnis V/G beim Ziehen des Einkristalls entsprechend kontrolliert wird, und kann bei Kenntnis des axialen Temperaturgradienten G eine Aussage über die Größe der entstehenden agglomerierten Leerstellendefekte treffen. Agglomerierte Leerstellendefekte haben in der Regel eine oktaedrische Form. Angaben zur Größe solcher Defekte bezeichnen ein dem Defektvolumen entsprechendes Kugelvolumen.
  • Durch die vom Rand des Einkristalls abgegebene Strahlungswärme steigt der axiale Temperaturgradient G zum Rand des Einkristalls hin an. Eine direkte Konsequenz dieser radialen Abhängigkeit des axialen Temperaturgradienten G(r) von der radialen Position r des Einkristalls und der oben geschilderten Abhängigkeit der Größe der agglomerierten Leerstellendefekte vom axialen Temperaturgradienten G ist, dass die Größe dieser Defekte im Leerstellengebiet einer Halbleiterscheibe nicht konstant ist, sondern vom Zentrum zum Rand der Halbleiterscheibe hin abnimmt, während die Dichte der Defekte in gleicher Richtung zunimmt.
  • In der WO 02/066714 A2 ist ein Verfahren beschrieben, das darauf abzielt, die Größe von agglomerierten Leerstellendefekten soweit zu begrenzen, dass sie die Durchschlagsfestigkeit von Testkondensatoren nicht beeinträchtigen.
  • Der axiale Temperaturgradient G kann mit Computercodes (beispielsweise FEMAG von FEMAGSoft S. A., Belgium) präzise berechnet werden, so dass die Kontrolle des Verhältnisses V/G durch eine Kontrolle der Ziehgeschwindigkeit möglich ist.
  • Gleichzeitig kann mit der Kenntnis des axialen Temperaturgradienten G die radiale Verteilung der eingebauten Leerstellen und damit wiederum die radiale Variation der mittleren Größe der agglomerierten Leerstellendefekte berechnet werden. Die theoretische Grundlage für diese Berechnungen bilden Formeln, die von Voronkov (Voronkov, V. V. and Falster, R. (1999) J. Appl. Phys., 86, (11) 5975 und Voronkov, V. V. and Falster, R. (1998) J. Crystal Growth, 194 76) entwickelt wurden. Diese gestatten beispielsweise experimentell verifizierbare Vorhersagen über die Konzentration eingebauter Leerstellen, die Konzentration agglomerierter Leerstellen und die Größe solcher Agglomerate.
  • Mit zunehmender Integrationsdichte elektronischer Bauelemente und der damit verbundenen Verkleinerung der sie bildenden Strukturen wird die Gegenwart von agglomerierten Leerstellendefekten zum Problem, wenn deren Größe im Bereich der Strukturgröße der Bauelemente liegt.
  • Um dieses Problem zu lösen, wurde schon vorgeschlagen, das Verhältnis V/G derart zu kontrollieren, dass keine agglomerierten Punktdefekte entstehen, weil die dazu notwendige Übersättigung der Punktdefekte nicht erreicht wird. Eine solche Kontrolle, die beispielsweise in der DE 198 06 045 A1 beschrieben wird, ist jedoch insbesondere bei der Herstellung von Halbleiterscheiben aus Silizium mit großen Durchmessern ab 200 mm nur mit erheblichen Schwierigkeiten zu realisieren, weil wegen der Abhängigkeit des axialen Temperaturgradienten G von der radialen Position r ein nur schmales Prozessfenster zur Verfügung steht, innerhalb dessen sich V/G bewegen darf. Wie eine genaue Rechnung auf der Basis der Voronkov-Formeln zeigt, ist der V/G Bereich, in dem es in den leerstellenreichen Gebieten zu keiner Agglomeration von Leerstellen kommt, extrem eng und damit technisch nicht zugänglich. Eine analoge Betrachtung gilt für die B-Defekte auf der Si-Zwischengitteratom (Si-Interstitial) reichen Seite. Lediglich die Bildung von Lpit’s kann über einen größeren V/G Bereich vermieden werden, weil dafür eine kritische Größe der Interstitialaggregate überschritten werden muss.
  • Ein anderer Weg der Problemlösung, der beispielsweise in der DE 699 08 965 T2 aufgezeigt ist, besteht darin, agglomerierte Leerstellendefekte durch eine Wärmebehandlung der Halbleiterscheiben in einem oberflächennahen Bereich aufzulösen. Eine solche Wärmebehandlung ist ebenfalls aufwändig und insbesondere, wenn sie in einer oxidierenden Atmosphäre durchgeführt wird, nur unvollständig möglich (Ji Wook Seo and Young Kwan Kim, Journal of The Electrochemical Society, 149 (7) G379–G383 (2002)). Nach der im Stand der Technik geäußerten Meinung ist bei der Wärmebehandlung ein zweistufiger Mechanismus wirksam, wobei in der ersten Stufe eine Oxidschicht von der inneren Oberfläche der agglomerierten Leerstellendefekte entfernt wird. Dazu ist es erforderlich, dass der Sauerstoff aus dem oberflächennahen Bereich ausdiffundiert und somit dort die Sauerstoffübersättigung abgebaut wird. Erst danach können sich die agglomerierten Leerstellendefekte durch Rekombination mit Silizium-Zwischengitteratomen und durch Ausdiffusion von Leerstellen auflösen. Obwohl das Erzeugen einer thermischen Oxidschicht auf der Halbleiterscheibe die Bildung von Silizium-Zwischengitteratomen fördert, ist eine darauf gerichtete oxidierende Wärmebehandlung der Halbleiterscheiben gegenüber einer Wärmebehandlung in einer nicht oxidierenden Atmosphäre wie Argon als ungünstig anzusehen, weil sie die im ersten Schritt erforderliche Beseitigung der Oxidschicht von der inneren Oberfläche der agglomerierten Leerstellendefekte behindert.
  • Aufgabe der vorliegenden Erfindung ist es, einen Weg aufzuzeigen, der die Notwendigkeit, agglomerierte Leerstellendefekte beseitigen zu müssen, und die damit verbundenen Schwierigkeiten vermeidet und trotzdem gewährleistet, dass die Gegenwart dieses Defekttyps keine Gefahr für die Funktionsfähigkeit elektronischer Bauelemente darstellt, zu denen die Halbleiterscheibe in folgenden Prozessschritten weiterverarbeitet wird.
  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterscheiben aus Silizium gemäß einem der Ansprüche 1 bis 5.
  • Der Erfindung liegt die Erkenntnis zu Grunde, dass agglomerierte Leerstellendefekte nur über einer kritischen Größe nachteilige Auswirkungen auf elektronische Bauelemente haben können und dass die Größe dieser Defekte im Zuge der Herstellung elektronischer Bauelemente abnimmt, sofern sich noch keine geschlossene innere Oxidschicht gebildet hat. Mit der Herstellung elektronischer Bauelemente sind regelmäßig Wärmebehandlungen verbunden, bei denen Silizium-Zwischengitteratome entstehen, die bewirken können, dass die Größe der agglomerierten Leerstellendefekte abnimmt. Wärmebehandlungen mit dieser Folge sind insbesondere oxidierende Wärmebehandlungen, beispielsweise solche, bei denen ein Gateoxid erzeugt wird.
  • Bei ausreichend hoher Temperatur der Wärmebehandlung lösen sich agglomerierte Leerstellendefekte zwar auch in Abwesenheit einer oxidativen Atmosphäre auf, wenn ihr Radius kleiner ist als der für diese Temperatur spezifische Radius, bis zu dem diese Defekte thermodynamisch stabil sind. Allerdings kommt dieser Tatsache, insbesondere zukünftig, weniger Bedeutung zu, da die Herstellung elektronischer Bauelemente bei immer niedrigeren Temperaturen erfolgt.
  • Erfindungsgemäß hergestellte Halbleiterscheiben weisen zwar agglomerierte Leerstellendefekte auf, allerdings nur solche, die auf Grund ihrer geringen Größe die Funktionstüchtigkeit der Bauelemente nicht beeinträchtigen, wobei berücksichtigt wird, dass die Größe der agglomerierten Leerstellendefekte im Zuge der Herstellung der elektronischen Bauelemente noch abnimmt. Eine solche Abnahme der Defektgröße war dem genannten Stand der Technik zu Folge nicht zu erwarten, da die dafür als Voraussetzung erachtete Beseitigung der inneren Oxidschicht durch die Bildung von Silizium-Zwischengitteratomen sowie durch die fehlende Ausdiffusion von Sauerstoff gehemmt wird.
  • Ohne einen Anspruch erheben zu wollen, dass die folgende Erklärung die tatsächlichen Verhältnisse genau wiedergibt, wird vermutet, dass beim erfindungsgemäßen Verfahren agglomerierte Leerstellendefekte betrachtet werden, die auf Grund ihrer Größe eine innere Oberfläche aufweisen, die nicht oder nicht vollständig mit einer Oxidschicht bedeckt ist. Eine solche Oberfläche ist zwei konkurrierenden Reaktionen ausgesetzt. Sili zium-Zwischengitteratome können sich anlagern, wobei die agglomerierten Leerstellendefekte schrumpfen. Ebenso kann Sauerstoff aus dem Einkristall zur inneren Oberfläche der agglomerierten Leerstellendefekte diffundieren, wodurch die innere Oxidschicht wächst. Sobald die Oxidschicht die innere Oberfläche der agglomerierten Leerstellendefekte geschlossen bedeckt, ist die konkurrierende Anlagerung von Silizium-Zwischengitteratomen nicht mehr möglich. Diese Vorstellung steht in Einklang mit experimentellen Ergebnissen der Erfinder, wonach bei der Verringerung der Größe von agglomerierten Leerstellendefekten durch eine oxidierende Wärmebehandlung, die nachfolgend auch als Opferoxidation bezeichnet wird, zu berücksichtigen ist, dass der Erfolg mit zunehmender Tiefe abnimmt. Mit der an der Oberfläche der Halbleiterscheibe entstehenden thermischen Oxidschicht, die nachfolgend auch als Opferoxidschicht bezeichnet wird, werden Silizium-Zwischengitteratome in die darunter liegenden Bereiche der Halbleiterscheibe injiziert. Die Silizium-Zwischengitteratome erreichen agglomerierte Leerstellendefekte, die im Vergleich zur Oberfläche der Halbleiterscheibe tiefer im Kristall liegen, entweder nicht, weil sie sich an agglomerierte Leerstellendefekte anlagern, die näher zur Oberfläche der Halbleiterscheibe liegen, oder erst zu einem Zeitpunkt, zu dem die konkurrierende Bildung einer inneren Oxidschicht eine weitere Anlagerung von Silizium-Zwischengitteratomen bereits verhindert. Durch eine oxidierende Wärmebehandlung schrumpfen agglomerierte Leerstellendefekte daher umso weniger, je tiefer sie sich von der Oberfläche der Halbleiterscheibe entfernt im Kristall befinden. Dieses Resultat wird erfindungsgemäß berücksichtigt, indem gefordert wird, dass die Größe der agglomerierten Leerstellen nach der Herstellung elektronischer Bauelemente an keiner Stelle in der Halbleiterscheibe, an der elektronische Bauelemente vorgesehen sind, also in dem für elektronische Bauelemente relevanten Bereich, die kritische Größe überschreiten darf.
  • Der Vollständigkeit halber sei erwähnt, dass auch andere Wärmebehandlungen, wie beispielsweise eine Phosphordiffusion, Silizium-Zwischengitteratome erzeugen und daher einen ähnlichen Effekt wie eine oxidierende Wärmebehandlung haben. Sie sind in der Regel jedoch weniger geeignet, da sie zwangsläufig das Dotierstoffprofil verändern oder andere Nachteile haben. Aus diesem Grunde ist nachfolgend nur eine bevorzugte Ausführungsform der Erfindung beschrieben.
  • Die Erfindung ermöglicht es, das Herstellungsverfahren für Halbleiterscheiben an Anforderungen anzupassen, die im Hinblick auf die zuverlässige Funktion von elektronischen Bauelementen, zu denen die Halbleiterscheiben weiterverarbeitet werden, erfüllt werden müssen und die regelmäßig unterschiedlich sind. Sie vermeidet dabei jeden Aufwand, der zur Erfüllung der Anforderungen nicht erforderlich ist.
  • Um abschätzen zu können, ob eine Halbleiterscheibe aus Silizium, die agglomerierte Leerstellendefekte aufweist, grundsätzlich als Substrat zur Herstellung elektronischer Bauelemente geeignet ist, empfiehlt sich eine GOI Messung (Gate Oxide Integrity = Gateoxid-Zuverlässigkeit). Bei dieser hochempfindlichen Methode werden MOS Kondensatoren auf der Scheibenoberfläche erzeugt und mit Strom-Spannungsmessungen die elektrischen Durchbruchfeldstärken ausgewertet. Eine Beschreibung der Präparation und Messmethode ist in K. Yamabe, K. Taniguchi, and Y. Matsushita, in Proc. of the Internat. Reliability Phys. Symp. p. 184, IEEE, NJ (1983) zu finden. Eine schlechte Durchbruchsfestigkeit ist ein zuverlässiger Indikator für das Vorliegen von störenden agglomerierten Leerstellendefekten. Umgekehrt darf bei einer Durchschlagsfestigkeit im Bereich von 100 die Eignung der Halbleiterscheibe zur Herstellung von elektronischen Bauelementen als gegeben angenommen werden.
  • Gemäß der bevorzugten Ausführungsform der Erfindung ist in einem ersten Schritt vorgesehen, eine Testscheibe bereitzustellen, die einen Zentrumsbereich und einen Randbereich und agglomerierte Leerstellendefekte einer bestimmten Größe aufweist, wobei die Größe der agglomerierten Leerstellendefekte vom Zentrumsbereich zum Randbereich der Testscheibe abnimmt. Eine solche Testscheibe lässt sich sowohl aus einem nach der Czochralski-Methode (CZ-Methode) als auch aus einem nach dem Zonenziehverfahren (floating zone-, FZ-Verfahren) hergestellten Einkristall gewinnen, bei dessen Herstellung das Verhältnis V/G derart gewählt wird, dass es im Kristallzentrum über dem kritischen Wert ξc liegt. Der nach dem FZ-Verfahren hergestellte Einkristall sollte zweckmäßigerweise vergleichbar mit Sauerstoff dotiert sein, wie ein nach der CZ-Methode hergestellter Einkristall. Die Größe der Leerstellendefekte nimmt wegen der radialen Abhängigkeit des axialen Temperaturgradienten G vom Zentrumsbereich zum Randbereich kontinuierlich ab. Den agglomerierten Leerstellendefekten lässt sich in Abhängigkeit ihrer radialen Position r eine bestimmte Größe zuordnen.
  • Im nächsten Schritt wird die Testscheibe mindestens einer oxidierenden Wärmebehandlung (Opferoxidation) unterzogen, bei der sich auf der Scheibenoberfläche eine Oxidschicht (Opferoxidschicht) mit einer bestimmten Dicke, vorzugsweise von 1 bis 2000 nm, bildet. Der Schritt soll ein Verfahren zur Herstellung elektronischer Bauelemente hinsichtlich der Beaufschlagung mit Wärme und der Erzeugung von Silizium-Zwischengitteratomen näherungsweise nachbilden, dem die nach der vorliegenden Erfindung herzustellenden Halbleiterscheiben bei der Bauelementherstellung unterzogen werden.
  • Anschließend wird die Opferoxidschicht entfernt und eine GOI Messung durchgeführt. Durch diese Messung wird offenbar, ab welcher radialen Position r die Durchbruchsfestigkeit der MOS Kondensatoren gerade noch den Erfordernissen entspricht. Dort, wo die Durchbruchsfestigkeit nicht gegeben ist, werden agglomerierte Leerstellendefekte angenommen, deren Größe über der als kritisch bezeichneten Größe liegt.
  • Bei der sich anschließenden Herstellung des Einkristalls ist darauf zu achten, dass der Einkristall unter Bedingungen gezogen wird, bei denen das Verhältnis V/G einem Wert entspricht, bei dem gerade keine agglomerierten Leerstellendefekte mehr entstehen, deren Größe nach einer im Zuge der Herstellung elektronischer Bauelemente (Bauelementprozess) erfolgenden Schrumpfung die kritische Größe übertrifft. Unterzöge man Halbleiterscheiben, die von dem so hergestellten Einkristall erhalten werden, einer GOI Messung, würden diese Halbleiterscheiben als ungeeignet erscheinen. Da sie jedoch während des Bauelementprozesses eine Wärmebehandlung erfahren, der die oxidierende Wärmebehandlung der Testscheibe nachgebildet ist, schrumpfen die agglomerierten Leerstellendefekte auf die kritische Größe, die für die Bauelemente gerade noch unschädlich ist.
  • Die oben erwähnte Tiefenabhängigkeit der Wirkung der Wärmebehandlung auf die Größe von agglomerierten Leerstellendefekten lässt sich an Hand der Dicke der Opferoxidschicht, die bei der oxidierenden Wärmebehandlung der Testscheibe gebildet wird, zeigen. Die Dicke dieser Opferoxidschicht ist ungefähr zweimal so dick, wie das durch die Oxidation verbrauchte Silizium. Lässt man die im Zuge der GOI Messung entstehende Oxidschicht unberücksichtigt, ergibt sich daraus, dass die gefundene kritische Größe als Grenzgröße angesetzt werden kann, solange keine Bauelementstrukturen vorgesehen sind, die tiefer in der Halbleiterscheibe liegen werden, als es der Dicke des bei der Opferoxidation verbrauchten Siliziums entspricht. Andernfalls ist im Zuge der oxidierenden Wärmebehandlung der Testscheibe die Dicke der Opferoxidschicht entsprechend zu erhöhen, um die für tiefere Regionen maßgebliche kritische Defektgröße in Erfahrung zu bringen.
  • Die Erfindung wurde an Halbleiterscheiben aus Silizium mit einem Durchmesser von 125 mm getestet, die nach dem FZ-Verfahren mit einer Ziehgeschwindigkeit von 2.5 mm/min hergestellt und dabei mit Sauerstoff dotiert wurden. Die Sauerstoffkonzentration betrug 5·1017 Atome/cm3 und lag damit in einem Bereich, in dem sich typischerweise auch die Sauerstoffkonzentration von nach der Czochralski-Methode gezogenem Material bewegt. Darüber hinaus wurden die Ziehbedingungen (V/G(r)) beim Ziehen des Einkristalls so gewählt, dass sich in einem Gebiet vom Zentrum des Kristalls bis mindestens zum Radius = 0.8R (R = Kristallradius) agglomerierte Leerstellendefekte bildeten. Das wurde durch GOI Messungen an Halbleiterscheiben bestätigt, die von dem sauerstoffdotierten Einkristall gewonnen wurden. Weitere aus diesem Einkristall hergestellte Testscheiben wurden einer Opferoxidation (T = 1100°C) unterzogen. Die Zeitdauer wurde variiert, so dass verschiedene Oxiddicken (200, 400 und 800 nm) entstanden. Anschließend wurde das Oxid (Opferoxid) entfernt und eine GOI Messung, bei der wieder eine Oxidschicht mit einer Dicke von 25 nm entsteht, durchgeführt.
  • Das Ergebnis dieser Messungen ist in 1 bis 4 dargestellt.
  • 1 zeigt das Ergebnis einer GOI Messung an einer Testscheibe, die keiner Opferoxidation unterzogen worden war. Die graphische Darstellung hebt die Testkondensatoren hervor, die bei einer angelegten Feldstärke von kleiner als 9 MV/cm durchgebrochen waren. Die Graustufen bezeichnen die tatsächliche Durchbruchsfeldstärken. Die durchgebrochenen Testkondensatoren befinden sich überwiegend in einem Kreis mit einem hervorgehobenem Radius.
  • Die 2, 3 und 4 zeigen die Ergebnisse gleichartiger GOI Messungen an Testscheiben, die einer vorhergehenden Opferoxidation unterzogen worden waren, wobei Oxidschichten mit den angegebenen Dicken erzeugt wurden.
  • Es zeigte sich, dass sich der Radius des Gebietes nachweisbarer, agglomerierter Leerstellen bei einer Dicke von 200 nm des Opferoxides stark verkleinert hatte. Mit zunehmender Dicke des Opferoxides nahm dieser Effekt jedoch wieder ab. Bei 800 nm Dicke war kaum noch ein Unterschied zu der Testscheibe mehr nachweisbar, bei der nur die GOI Messung und keine oxidierende Wärmebehandlung erfolgt war.
  • Dieses Ergebnis bestätigt die oben geäußerte Vermutung, dass agglomerierte Leerstellendefekte ab einer bestimmten Größe durch eine Opferoxidation soweit zum Schrumpfen gebracht werden können, dass sie keine negativen Auswirkungen auf das Durchbruchsverhalten der Kondensatoren mehr haben. Ebenso wird bestätigt, dass diese Größe, bezogen auf die Scheibenoberfläche, tiefenabhängig ist, also mit zunehmendem Abstand von der Scheibenoberfläche größer wird.
  • Für jede radiale Position auf der Testscheibe kann eine Größenverteilung der agglomerierten Leerstellendefekte berechnet werden. 5 zeigt die Abhängigkeit der durchschnittlichen Defektgröße (Defektdurchmesser) als Funktion der radialen Position. Zusätzlich sind die radialen Positionen und die damit korrespondierenden Defektgrößen eingetragen, bei denen gemäß der in den 1 bis 4 dargestellten Ergebnissen die Durchbruchsfestigkeit der Testkondensatoren gerade noch ausreichend war. Die korrespondierenden Defektgrößen entsprechen der jeweiligen kritischen Größe. Da die Bildung einer Opferoxidschicht von 200 nm Dicke Silizium bis in eine Tiefe von etwa 100 nm verbraucht, sind die Oxidschichtdicken zu halbieren, um die Tiefe des Bereichs anzugeben, der für die Herstellung elektronischer Bauelemente geeignet ist, weil die agglomerierten Leer stellendefekte die kritische Größe in diesem Bereich nicht überschreiten.
  • Aus den obigen experimentellen Ergebnissen ergab sich mit Hilfe der errechneten radialen Abhängigkeit der Defektgrößen (Defektdurchmesser) (5) eine kritische Größe von ca. 23 nm bezogen auf eine Tiefe von 100 nm, bzw. von ca. 20 nm bezogen auf eine Tiefe von 200 nm. Die in 5 angegebenen Defektgrößen stellen den jeweiligen Durchschnittswert der in 6 gezeigten Größenverteilung an jeder radialen Position der Testscheibe dar. Das Maximum der Verteilung in 6 entspricht der in 5 gezeigten Defektgröße. Die Defektgrößen in 5 und deren Verteilungen in 6 wurden aus Simulationsrechnungen gewonnen. Die jeweiligen Durchschnittsgrößen stimmen sehr gut mit den Werten überein, die sich aus den Voronkov’schen Formeln ergeben (5a), wenn die radiale V/G Variation bekannt ist (7). Der Proportionalitätsfaktor ε in der Voronkov’schen Formel Defektdurchmesser (cm) = ε·(Cv/q)1/2 ergibt sich zu 3.6·10–12 cm5/2K1/2min–1/2. Den so bestimmten kritischen Größen kann nun mit Hilfe der in 7 errechneten radialen V/G Variation jeweils ein bestimmter V/G Wert zugeordnet werden, der bezüglich dieser Defektgröße während des Kristallziehens an keiner Stelle des wachsenden Kristalls überschritten werden darf. Nach einer von den Erfindern aus den Voronkov’schen Arbeiten abgeleiteten Formel gilt für das V/G Prozessfenster (V/G – ξc) ~ D2·V2 oder, weil in der Nähe von V/G = ξc gezogen wird, (V/G – ξc) ~ D2·G2, wobei D der kritische Defektdurchmesser ist. Da alle Größen aus den Simulationsrechnungen bekannt sind, lässt sich die Proportionalitätskonstante α bestimmen. Sie liegt bei 0.56·108 ± 10% mm2min–1K–3 bezogen auf die zweite Formel mit der G2-Abhängigkeit. Das heißt, wenn D durch den Bauelementprozess und G durch den gewählten Ziehprozess vorgegeben sind, dann muss der Kristall so gezogen werden, dass an jeder radialen Position des Kristalls für ein dort gegebenes G gilt: (V/G – ξc) ≤ α·D2·G2. Für G wählt man vorzugsweise den Wert im Zentrum des Kristalls, da G dort in der Regel den niedrigsten Wert annimmt und daher dort der kritische Defektdurchmesser D zuerst überschritten wird. Aus der Formel folgt, dass das zulässige Prozessfenster quadratisch mit dem axialen Temperaturgradienten G bzw. der Ziehgeschwindigkeit V sowie dem kritischen Defektdurchmesser D ansteigt. Es ist bevorzugt, das Verhältnis V/G derart zu kontrollieren, dass gilt: V/G ≥ ξc. Es ist auch bevorzugt, das Verhältnis V/G derart zu kontrollieren, dass keine Lpit’s entstehen.
  • Für viele Bauelementprozesse der modernsten Generation liegt der kritische Wert für D derzeit im Bereich 20–50 nm. Das ist deutlich kleiner, als der Größenbereich, der dem üblichen Nachweis von FPD-Defekten mittels Secco-Ätze zugänglich ist. Bei nach dem FZ-Verfahren ohne Sauerstoffdotierung hergestellten und ohne Opferoxidation getesteten Halbleiterscheiben wurde eine kritische Größe von 18 nm bestimmt, das heißt, ohne thermische Prozessschritte liegt die kritische Größe bei < 20 nm. Dieser Wert stimmt mit der kritischen Größe überein, die man für die unbehandelte, sauerstoffdotierte FZ-Scheibe aus 1 (vergleiche 1 und 5) erhält. Dies ist ein deutlicher Hinweis darauf, dass die in der Scheibe aus 1 enthaltenen Defekte mit kritischer Größe trotz der Sauerstoffdotierung keine Oxidschicht aufweisen.

Claims (5)

  1. Verfahren zur Herstellung von Halbleiterscheiben aus Silizium, umfassend das Herstellen eines ersten Einkristalls aus Silizium, wobei das Verhältnis V/G derart kontrolliert wird, dass es im Kristallzentrum über ξc liegt, wobei V die Ziehgeschwindigkeit, G der axiale Temperaturgradient an einer Wachstumsfront während des Ziehens des Einkristalls und ξc der kritische Wert ist, bei dem kein Punktdefekttyp überwiegt; das Bereitstellen einer Halbleiterscheibe vom ersten Einkristall, die agglomerierte Leerstellen-Defekte aufweist, wobei die Größe der agglomerierten Leerstellen-Defekte vom Zentrumsbereich zum Randbereich der Halbleiterscheibe hin abnimmt; das Testen der Halbleiterscheibe, wobei die Halbleiterscheibe einer oxidierenden Wärmebehandlung unterzogen wird, bei der sich eine Opferoxidschicht bildet; das Entfernen der Opferoxidschicht; das Durchführen einer GOI-Messung; das Bestimmen einer kritischen Defektgröße D der agglomerierten Leerstellendefekte, bei der die Durchbruchsfestigkeit von MOS-Kondensatoren in der GOI-Messung gerade noch erfüllt ist; das Zuordnen eines V/G-Wertes zur kritischen Defektgröße; das Herstellen eines zweiten Einkristalls unter Bedingungen, bei denen das Verhältnis V/G derart kontrolliert wird, dass für G an jeder radialen Position des Einkristalls die Formel erfüllt ist: (V/G – ξc) ≤ α·D2·G2, wobei α eine Proportionalitätskonstante mit dem Wert 0.56·108 ± 10% mm2min–1K–3 und D die kritische Größe ist; und das Herstellen von Halbleiterscheiben vom zweiten Einkristall.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass durch die oxidierende Wärmebehandlung eine Oxidschicht mit einer Dicke von 1 bis 2000 nm erzeugt wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die oxidierende Wärmebehandlung bei einer Temperatur von 1100°C durchgeführt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis V/G derart kontrolliert wird, dass gilt: V/G ≥ ξc.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis V/G derart kontrolliert wird, dass keine Lpit’s entstehen.
DE102005028202A 2005-06-17 2005-06-17 Verfahren zur Herstellung von Halbleiterscheiben aus Silizium Active DE102005028202B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005028202A DE102005028202B4 (de) 2005-06-17 2005-06-17 Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
US11/452,870 US7387676B2 (en) 2005-06-17 2006-06-14 Process for producing silicon semiconductor wafers with defined defect properties, and silicon semiconductor wafers having these defect properties
TW095121131A TWI330673B (en) 2005-06-17 2006-06-14 Process for producing silicon semiconductor wafer with defined defect properties
KR1020060054526A KR100825325B1 (ko) 2005-06-17 2006-06-16 한정된 결함 특성을 가진 실리콘 반도체 웨이퍼의 제조방법 및 이러한 결함 특성을 가진 실리콘 반도체 웨이퍼
JP2006168621A JP4418806B2 (ja) 2005-06-17 2006-06-19 規定の欠陥特性をもつシリコンから成る半導体ウェハの製造方法および該欠陥特性をもつシリコンから成る半導体ウェハ
CN2006100937791A CN1896339B (zh) 2005-06-17 2006-06-19 一定缺陷特性的半导体硅晶片的制法以及具有该特性的半导体硅晶片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005028202A DE102005028202B4 (de) 2005-06-17 2005-06-17 Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE200510063516 DE102005063516B4 (de) 2005-06-17 2005-06-17 Halbleiterscheibe aus Silizium mit agglomerierten Leerstellendefekten

Publications (2)

Publication Number Publication Date
DE102005028202A1 DE102005028202A1 (de) 2006-12-28
DE102005028202B4 true DE102005028202B4 (de) 2010-04-15

Family

ID=37513409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005028202A Active DE102005028202B4 (de) 2005-06-17 2005-06-17 Verfahren zur Herstellung von Halbleiterscheiben aus Silizium

Country Status (6)

Country Link
US (1) US7387676B2 (de)
JP (1) JP4418806B2 (de)
KR (1) KR100825325B1 (de)
CN (1) CN1896339B (de)
DE (1) DE102005028202B4 (de)
TW (1) TWI330673B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2899380B1 (fr) * 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
JP5309539B2 (ja) * 2007-07-12 2013-10-09 住友化学株式会社 精製シリコンの製造方法
DE102009024473B4 (de) * 2009-06-10 2015-11-26 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silizium und danach hergestellter Einkristall
KR101366154B1 (ko) * 2012-05-23 2014-02-25 주식회사 엘지실트론 반도체용 고품질 실리콘 단결정 잉곳 및 웨이퍼
CN108138354B (zh) * 2015-05-01 2021-05-28 各星有限公司 生产被挥发性掺杂剂掺杂的单晶锭的方法
US9754761B2 (en) * 2015-05-26 2017-09-05 Kla-Tencor Corporation High-speed hotspot or defect imaging with a charged particle beam system
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
JP2021506718A (ja) * 2017-12-21 2021-02-22 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414947A1 (de) * 1993-12-16 1995-08-31 Wacker Chemitronic Verfahren zum Ziehen eines Einkristalls aus Silicium
DE19806045A1 (de) * 1997-02-13 1998-08-27 Samsung Electronics Co Ltd Verfahren zum Herstellen von einkristallinen Siliziumstäben und Siliziumwafern unter Steuern des Ziehgeschwindigkeitsverlaufs in einem Heißzonenofen, sowie mit dem Verfahren hergestellte Stäbe und Wafer
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
DE69908965T2 (de) * 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
JP2001118801A (ja) 1999-10-18 2001-04-27 Mitsubishi Materials Silicon Corp エピタキシャルウェーハ用基板およびこれを用いた半導体装置
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
KR100400645B1 (ko) 2000-09-07 2003-10-08 주식회사 실트론 단결정 실리콘 웨이퍼, 잉곳 및 그 제조방법
KR100445190B1 (ko) * 2001-11-13 2004-08-21 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4414947A1 (de) * 1993-12-16 1995-08-31 Wacker Chemitronic Verfahren zum Ziehen eines Einkristalls aus Silicium
DE19806045A1 (de) * 1997-02-13 1998-08-27 Samsung Electronics Co Ltd Verfahren zum Herstellen von einkristallinen Siliziumstäben und Siliziumwafern unter Steuern des Ziehgeschwindigkeitsverlaufs in einem Heißzonenofen, sowie mit dem Verfahren hergestellte Stäbe und Wafer
DE69908965T2 (de) * 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity

Also Published As

Publication number Publication date
TW200716797A (en) 2007-05-01
DE102005028202A1 (de) 2006-12-28
CN1896339B (zh) 2012-12-19
JP2006347876A (ja) 2006-12-28
KR100825325B1 (ko) 2008-04-28
KR20060132499A (ko) 2006-12-21
US20060283374A1 (en) 2006-12-21
US7387676B2 (en) 2008-06-17
TWI330673B (en) 2010-09-21
CN1896339A (zh) 2007-01-17
JP4418806B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
DE102005028202B4 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
DE102012214085B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
DE112005000863B4 (de) Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE102007027111B4 (de) Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112008000486B4 (de) Verfahren zur Herstellung eines Einkristall-Siliziumwafers
DE10047345B4 (de) Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer
DE60210264T2 (de) Verfahren zur herstellung von silizium einkristall mit verbesserter gate-oxid integrität
DE112014006413B4 (de) Herstellungsverfahren für epitaktischen Siliciumwafer
DE112006000816T5 (de) Produktionsverfahren für Siliziumeinkristall, getemperter Wafer und Produktionsverfahren für getemperten Wafer
DE102015224983A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
EP3555348B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE60205316T2 (de) Halbleitersubstrat aus Silizium und Verfahren zu ihrer Herstellung
DE112015000282B4 (de) Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
DE112017003486T5 (de) Verfahren zum evaluieren und herstellen eines siliziumwafers
DE102021203525A1 (de) Siliciumwafer und verfahren zu dessen herstellung
DE102005015789A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112016003412T5 (de) Siliziumepitaxialwafer
DE102005063516B4 (de) Halbleiterscheibe aus Silizium mit agglomerierten Leerstellendefekten
DE112017002759B4 (de) Verfahren zur thermischen Behandlung für einen Silizium-Wafer
DE112015000269B4 (de) Verfahren zur Wärmebehandlung eines Silizium-Einkristallwafers
EP3701563B1 (de) Halbleiterscheibe aus einkristallinem silizium
DE112017002225B4 (de) Siliziumwafer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102005063516

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102005063516

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 102005063516

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition