DE10149689A1 - Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben - Google Patents

Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben

Info

Publication number
DE10149689A1
DE10149689A1 DE10149689A DE10149689A DE10149689A1 DE 10149689 A1 DE10149689 A1 DE 10149689A1 DE 10149689 A DE10149689 A DE 10149689A DE 10149689 A DE10149689 A DE 10149689A DE 10149689 A1 DE10149689 A1 DE 10149689A1
Authority
DE
Germany
Prior art keywords
components
electrically conductive
method step
film
seitenflächenhüllmasse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10149689A
Other languages
English (en)
Inventor
Michael Dr Doescher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Corporate Intellectual Property GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Corporate Intellectual Property GmbH filed Critical Philips Corporate Intellectual Property GmbH
Priority to DE10149689A priority Critical patent/DE10149689A1/de
Priority to JP2003535252A priority patent/JP2005505936A/ja
Priority to CNB028199332A priority patent/CN100397628C/zh
Priority to TW091123513A priority patent/TW589689B/zh
Priority to KR1020047005134A priority patent/KR100896351B1/ko
Priority to PCT/IB2002/004130 priority patent/WO2003032387A1/en
Priority to US10/492,120 priority patent/US7029948B2/en
Priority to EP02772707A priority patent/EP1438747A1/de
Publication of DE10149689A1 publication Critical patent/DE10149689A1/de
Priority to US11/351,746 priority patent/US7253532B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Um ein elektrisches oder elektronisches Bauteil (100), aufweisend DOLLAR A mindestens ein aus einem platten- oder scheibenförmigen Träger (10) aus halbleitendem oder isolierendem Material gebildetes diskretes oder integriertes Bauelement (20), DOLLAR A dessen Vorderseite (20v) DOLLAR A mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige Elektrode (40) aufweist und DOLLAR A von mindestens einer Vorderseitenhüllmasse (60v; 70v; 80v) umhüllt ist, DOLLAR A dessen Seitenflächen (20s) zumindest teilweise von mindestens einer Seitenflächenhüllmasse (70s; 80s) umhüllt sind und DOLLAR A dessen Rückseite (20r) von mindestens einer Rückseitenhüllmasse (70r; 80r) umhüllt ist, DOLLAR A sowie ein Verfahren zum Herstellen desselben so weiterzubilden, dass bei angestrebter Erweiterung der Anwendungs- und Einsatzmöglichkeiten nicht ausschließlich die Vorderseite (20v) des im Kunststoffgehäuse (60v, 70v, 80v, 70s, 80s, 70r, 80r) sehr kleiner Abmessungen unterzubringenden Bauelements (20) kontaktiert wird, wird vorgeschlagen, dass sowohl die Seitenflächenhüllmasse (70s) als auch die Rückseitenhüllmasse (70r) zumindest partielle und/oder zumindest schichtweise, jedoch zusammenhängend aus elektrisch leitendem oder elektrisch leitfähigem Material gebildet sind bzw. werden.

Description

  • Die vorliegende Erfindung betrifft allgemein das technische Gebiet der Montage von diskreten oder integrierten Bauelementen in Kunststoffgehäuse sehr kleiner Abmessungen.
  • Im speziellen betrifft die vorliegende Erfindung ein elektrisches oder elektronisches Bauteil, aufweisend
    mindestens ein aus einem platten- oder scheibenförmigen Träger aus halbleitendem oder isolierendem Material gebildetes diskretes oder integriertes Bauelement,
    dessen Vorderseite
    mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige Elektrode aufweist und
    von mindestens einer Vorderseitenhüllmasse umhüllt ist,
    dessen Seitenflächen zumindest teilweise von mindestens einer Seitenflächenhüllmasse umhüllt sind und
    dessen Rückseite von mindestens einer Rückseitenhüllmasse umhüllt ist.
  • Des weiteren betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines elektrischen oder elektronischen Bauteils, wobei
    • 1. [A] auf der Vorderseite eines platten- oder scheibenförmigen Trägers aus halbleitendem oder isolierendem Material mindestens ein vorspringender und/oder hervorstehender Kontakt gebildet und/oder verstärkt wird,
    • 2. [B.1] der Träger mit seiner Rückseite auf eine dehnbare oder spreizbare Folie aufgebracht wird,
    • 3. [B.2] der Träger in einzelne diskrete oder integrierte Bauelemente unterteilt wird,
    • 4. [B.3] die Folie gedehnt oder gespreizt wird,
    • 5. [C.1.a] die Vorderseiten der Bauelemente mit mindestens einer Vorderseitenhüllmasse beschichtet werden und/oder
    • 6. [C.1.b] mindestens eine Seitenflächenhüllmasse aus dem den Vorderseiten der Bauelemente zugewandten Bereich in die beim Dehnen oder Spreizen der Folie zwischen den einzelnen Bauelementen gebildeten Zwischenräume gefüllt wird,
    • 7. [C.2.a] die Rückseiten der Bauelemente mit mindestens einer Rückseitenhüllmasse beschichtet werden und/oder
    • 8. [C.2.b] die Seitenflächenhüllmasse aus dem den Rückseiten der Bauelemente zugewandten Bereich in die beim Dehnen oder Spreizen der Folie zwischen den einzelnen Bauelementen gebildeten Zwischenräume gefüllt wird,
    • 9. [D.1] jeweils mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige Elektrode auf die Kontakte aufgebracht wird und
    • 10. [E] die Bauelemente derart in die einzelnen Bauteile vereinzelt werden, dass die durch das Unterteilen gebildeten Seitenflächen der einzelnen Bauteile mit der in die Zwischenräume gefüllten Seitenflächenhüllmasse bedeckt bleiben.
  • Auf diesem technischen Gebiet allgemein bekannt ist das Umhüllen von diskreten oder integrierten Bauelementen, insbesondere von Siliziumchips, mit Kunststoffmasse (sogenanntes "chip scale packaging", das heißt Einpacken von Bauelementen auf Chipebene) sowie das Sägen und Messen diskreter oder integrierter Bauelemente auf Waferebene.
  • Im speziellen ist in der Druckschrift US 5 989 982 ein elektrisches oder elektronisches Bauteil der eingangs genannten Art sowie ein Verfahren zum Herstellen desselben der eingangs genannten Art offenbart. Hinsichtlich entsprechender elektrischer oder elektronischer Bauteile sowie entsprechender Verfahren zum Herstellen derselben wird des weiteren auf die Druckschriften JP 2000-124 164, US 6 107 164 oder WO 94/25987 A1 aus dem Stand der Technik hingewiesen.
  • Gemeinsam ist den jeweiligen, in den vorgenannten Druckschriften aus dem Stand der Technik offenbarten Gegenständen jedoch, dass deren Anwendungs- und Einsatzmöglichkeiten insofern limitiert sind, als jeweils nur die Vorderseite des im Kunststoffgehäuse sehr kleiner Abmessungen unterzubringenden Bauelements kontaktiert ist. Des weiteren wird durch keine der vorgenannten Druckschriften aus dem Stand der Technik ein Weg aufgezeigt, wie das Bauelement auf effiziente, kostengünstige sowie hermetisch abschließende und mithin zuverlässige Weise allseitig mit der Kunststoffumhüllung umgeben werden kann.
  • Ausgehend von den vorstehend dargelegten Nachteilen und Unzulänglichkeiten liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein elektrisches oder elektronisches Bauteil der eingangs genannten Art sowie ein Verfahren zum Herstellen desselben der eingangs genannten Art so weiterzubilden, dass bei angestrebter Erweiterung der Anwendungs- und Einsatzmöglichkeiten nicht ausschließlich die Vorderseite des im Kunststoffgehäuse sehr kleiner Abmessungen unterzubringenden Bauelements kontaktiert wird, wobei das Bauelement zugleich auf effiziente, kostengünstige sowie hermetisch abschließende und mithin zuverlässige Weise allseaig mit der Kunststoffumhüllung umgeben sein soll.
  • Diese Aufgabe wird durch ein elektrisches oder elektronisches Bauteil mit den im Anspruch 1 angegebenen Merkmalen sowie durch ein Verfahren zum Herstellen desselben mit den im Anspruch 4 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in den jeweiligen Unteransprüchen gekennzeichnet.
  • Gemäß der Lehre der vorliegenden Erfindung wird mithin ein völlig neuartiger Ansatz zum sogenannten "chip scale packaging", das heißt zum Einpacken von Bauelementen auf Chipebene gegeben. Dieser Ansatz beruht im wesentlichen darauf, dass die diskreten oder integrierten Bauelemente, die in erfindungswesentlicher Weise als Chips, insbesondere als Siliziumchips ausgestaltet sein können, auf ihrer Vorderseite vorzugsweise galvanisch oder auch stromlos mit Elektroden, insbesondere mit sogenannten Lötbällen oder Lötkugeln, versehen werden und dann durch eine Abfolge von Umhüllungs-, Unterteilungs- sowie Dehn- bzw. Spreizschritten schrittweise in ein Kunststoffgehäuse verpackt werden, wobei verschiedene Verbundmaterialien zum Einsatz gelangen.
  • Die vorliegende Erfindung zeichnet sich nun insbesondere dadurch aus, dass im Rahmen eines einfachen, effizienten und kostengünstigen "chip scale packaging"-Prozesses, bei dem die Chips zur Verbesserung der Lebensdauerstabilität in ein allseitig umgebendes Kunststoffgehäuse sehr kleiner Abmessungen montiert werden (die Gehäuseabmessungen sind lediglich durch die minimale Dicke der Kunststoffumhüllmasse sowie durch die Chipabmessungen definiert, wobei die Gehäusedimensionierung nur geringfügig größer als die Chipdimensionierung ist), zusätzlich zur Chipvorderseite (oder Chipoberseite) auch die Chiprückseite (oder Chipunterseite) elektrisch "nach vorne" kontaktiert wird.
  • In diesem Zusammenhang werden auch weitere bevorzugte Ausgestaltungen, wie zum Beispiel das Kontaktieren sogenannter metallischer Bondpads sowohl auf der Chipvorderseite (oder Chipoberseite) als auch auf der Chiprückseite (oder Chipunterseite) bei zugleich bestehender Isolierung der Chipseitenflächen gegen diese Kontakte, ohne weiteres durch die vorliegende Erfindung erfasst und abgedeckt, gegebenenfalls durch neue Kombinationen und/oder durch Wiederholungen der beschriebenen Verfahrensschritte. Hierbei ist das durch das vorliegende Verfahren unmittelbar hergestellte Erzeugnis, nämlich das elektrische oder elektronische Bauteil, in jedem Falle neu.
  • Der Fachmann auf dem Gebiet der Halbleitervorrichtungen, insbesondere auf dem Gebiet der Wafertechnik, wird in diesem Zusammenhang insbesondere zu schätzen wissen, dass für die einzelnen, verpackten oder unverpackten Chips kein aufwendiges Handling erforderlich ist; vielmehr können die Chips während der gesamten Bearbeitung mittels des Verfahrens gemäß der vorliegenden Erfindung im Waferverbund verbleiben, wodurch neben einem komplizierten Handling einzelner Produkte auch ein konventionellerweise erfolgendes Vormessen der Chips auf Waferebene obsolet wird. Des weiteren kann auch auf einen sogenannten "Leadframe" sowie auf einen sogenannten "Bondingdrähten" zugeordneten Prozess verzichtet werden.
  • Weitere Ausgestaltungen, Merkmale und Vorteile der vorliegenden Erfindung werden nachstehend anhand des durch die Fig. 1A bis 16 veranschaulichten Ausführungsbeispiels näher erläutert.
  • Es zeigen:
  • Fig. 1A bis Fig. 14B in schematischer, aus Gründen der Übersichtlichkeit sowie der Erkennbarkeit der einzelnen Ausgestaltungen, Elemente oder Merkmale nicht maßstabsgerechter Querschnittsdarstellung die verschiedenen Verfahrensschritte beim Herstellen eines neuen elektrischen oder elektronischen Bauteils gemäß der vorliegenden Erfindung, wobei
    in den Fig. 1A, 2A, 3A, 4A, 5A, 6A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A jeweils eine Übersichtsdarstellung und
    in den Fig. 1B, 2B, 3B, 4B, 5B, 6B, 7B, 8B, 9B, 10B, 11B, 12B, 13B und 14B jeweils eine Detaildarstellung gegeben ist;
  • Fig. 15 eine schematische, aus Gründen der Übersichtlichkeit sowie der Erkennbarkeit der einzelnen Ausgestaltungen, Elemente oder Merkmale nicht maßstabsgerechte Querschnittsdarstellung eines gemäß den Verfahrensschritten aus den Fig. 1A bis 14B hergestellten Ausführungsbeispiels eines neuen elektrischen oder elektronischen Bauteils gemäß der vorliegenden Erfindung; und
  • Fig. 16 einen Chip von hinten mit zwei beispielhaft dargestellten Vorderseitenkontakten in den Varianten a), b) und c).
  • Gleiche oder ähnliche Ausgestaltungen, Elemente oder Merkmale sind in den Fig. 1A bis 15 mit identischen Bezugszeichen versehen.
  • Beim anhand der Fig. 1A bis 15 veranschaulichten Ausführungsbeispiel der vorliegenden Erfindung werden in den Fig. 1A bis 14B die verschiedenen Verfahrensschritte beim Herstellen eines elektrischen oder elektronischen Bauteils 100 ("chip scale packaging with step by step encapsulation on wafer level") bis hin zum schrittweise in einem Kunststoffmantel eingehüllten fertigen Endprodukt (= elektrisches oder elektronisches Bauteil 100; vgl. Fig. 15) dargestellt.
  • Wie den Fig. 1A und 1B entnehmbar ist, wird als Ausgangsmaterial hierbei ein auf Chipebene fertig prozessierter, vorzugsweise dünn geschliffener platten- oder scheibenförmiger Träger 10 aus halbleitendem Material (sogenannter "Siliziumwafer") eingesetzt (die halbleitertechnologische Grenze 20g zwischen zwei Chips ist in Fig. 1B durch eine gepunktete Linie angedeutet), der auf seiner Chipober- oder -vorderseite 10v eine Vielzahl von Kontakten 30 in Form sogenannter metallischer Bondpads aufweist; die Chipunter- oder -rückseite 10r ist metallisiert und wird im Laufe des nachfolgend erläuterten Ablaufplans elektrisch kontaktiert.
  • Wie aus den Fig. 2A und 2B hervorgeht, werden sodann im Verfahrensschritt [A] des sogenannten ersten galvanischen oder stromlosen Verstärkens der Bondpads die Bondpads auf der Vorderseite 10v des Siliziumträgers 10 in Form von vorspringenden, hervorstehenden Kontakten 30 verstärkt. Dies geschieht in erfindungswesentlicher Weise, indem die Wafer in vorteilhafter Weise in einem oder mehreren Verstärkungsschritten dergestalt galvanisch oder stromlos bearbeitet werden, dass auf den sich auf der Wafervorderseite 10v befindlichen Bondpads metallische, insbesondere säulen- oder zumindest pilzförmige Strukturen einer Höhe aufwachsen, die die minimale Dicke der späteren Kunststoffumhüllung(en) zumindest knapp übersteigt. Diese auf den metallischen Bondpads erzeugten Strukturen sollten günstigerweise aus dem gleichen Material wie die späteren "Lötpilze" sein (vgl. die weiter unten anhand der Fig. 13A und 13B erläuterten Verfahrensschritte [D.1] und [D.2]).
  • In erfindungswesentlicher Weise können bereits im Zuge des Verfahrensschritts [A] auch Maßnahmen für eine sogenannte "Redistribution" der elektrischen Anschlüsse des Chips ergriffen werden. Bei einer derartigen "Redistribution" stehen die auf den metallischen Bondpads erzeugten Strukturen ebenso wie die späteren "Lötpilze" nicht in unmittelbarer Verbindung mit den Bondpads, sondern sind über mindestens eine in der Wafervorderseite 10v eingelassene elektrisch leitende, vorzugsweise metallische Verbindung ("interconnection") an diese Bondpads angeschlossen. In Abhängigkeit von der Auslegung ("Chipdesign"), von der technischen Funktionalität und vom späteren Einsatz- und Verwendungszweck der elektrischen oder elektronischen Bauteile 100 gemäß der vorliegenden Erfindung können derartige "interconnections" etwa als leitfähige Drähte oder als leitfähige Schichten, beispielsweise aus Kupfer, ausgebildet sein.
  • Gemäß der Darstellung in den Fig. 3A und 3B erfolgt nun der nächste Verfahrensschritt [B.1], nämlich das Aufbringen oder "Montieren" des gesamten Trägers oder Wafers 10 mit seiner Rückseite 10r auf eine (erste) dehnbare oder spreizbare Kunststofffolie 90, wie sie als Voraussetzung für das Unterteilen des Trägers 10 in einzelne diskrete oder integrierte Bauelemente 20 üblicherweise eingesetzt wird; diese sogenannte FFC-Kunststofffolie 90 (FFC = film fcame carrier) ist auf ihrer der Rückseite 10r des Trägers 10 zugewandten Seite selbstklebend adhäsiv wirkend.
  • Wie den Fig. 4A und 4B entnehmbar ist, erfolgt nach dem Aufbringen der Rückseite 10r des Trägers 10 auf die Kunststofffolie 90 ein Beschichten der Vorderseite 10v des Trägers 10 mit einer Vorderseitenhüllmasse 60v; hierbei ist der Vorgang des Beschichtens der Vorderseite 10v des Trägers 10 mit der Vorderseitenhüllmasse 60v allerdings unabhängig vom Aufbringen der Rückseite 10r des Trägers 10 auf die Kunststofffolie 90, das heißt der erste Umhüllprozess gemäß den Fig. 4A und 4B muss noch nicht auf der Kunststofffolie 90 erfolgen.
  • Bei diesem ersten Umhüllprozess gemäß den Fig. 4A und 4B wird die Oberfläche des Wafers mittels einer oder mehrerer "spin coating"-Prozeduren mit der vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Kunststoffhüllmasse 60v überzogen, deren Aushärtungsgrad in bevorzugter Weise ausreichen sollte, um ein Fließen der vorderseitigen Kunststoffhüllmasse 60v bei Raumtemperatur nicht zu ermöglichen; hierbei sollte die endgültige Aushärtung günstigerweise erst später erfolgen, um dann die Kanten zusammenfließen zu lassen.
  • Die Dicke der vorderseitigen Kunststoffhüllmasse 60v wird so ausreichend gewählt, dass die Oberfläche des Wafers vollständig bedeckt ist. Die galvanisch oder stromlos verstärkten Bondpads können hierbei teilweise oder ganz bedeckt werden, müssen dies jedoch nicht sein (in der Darstellung der Fig. 4B sind auf dem - von links gesehen - zweiten und vierten galvanisch oder stromlos verstärkten Bondpad unspezifizierte Reste 62 der Vorderseitenhüllmasse 60v zu erkennen).
  • Wie aus den Fig. 5A und 5B hervorgeht, wird der Träger 10 in einem Verfahrensschritt [B.2] sodann in einzelne diskrete oder integrierte Bauelemente 20 unterteilt. Diese Trennung der einzelnen Chips erfolgt durch einen ersten Sägeprozess in den hierfür vorgesehenen Sägebahnen, die in Form der halbleitertechnologischen Grenzen 20g zwischen den Chips gemäß der gepunkteten Linie in Fig. 1B definiert sind. In erfindungswesentlicher Weise kann dieser erste Sägeprozess zunächst auch nur in einer Richtung und/oder nur für jede zweite oder dritte Sägebahn erfolgen, so dass dann im wesentlichen Schnittgut vorliegt. Die Sägebahnen können vor dem ersten Umhüllprozess (vgl. Fig. 4A und 4B) in bevorzugter Weise mittels eines Mustererkennungssystems erkannt und gespeichert werden.
  • Wie in den Fig. 5A und 5B des weiteren offenbart ist, wird die Kunststofffolie 90 nach dem Sägen gedehnt oder gespreizt ( = Verfahrensschritt [B.3]). Hierdurch erfolgt auch eine Dehnung bzw. Spreizung des Wafers, was in vorteilhafter Weise mittels einer Vorgehensweise erreicht werden kann, bei der der Umfang des FFC-Rahmens der Kunststofffolie 90 (FFC = film frame carrier) erhöht wird (sogenanntes "Springform"-Prinzip). Hierbei bilden sich durch die Dehnung bzw. Spreizung der Kunststofffolie 90 und damit des Wafers zwischen den einzelnen Bauelementen 20 Zwischenräume 20z, und zwar in den Bereichen, in denen der Sägeschnitt geführt wurde.
  • In den Fig. 6A und 6B sind nun die nächsten Verfahrensschritte [C.1.a] und [C.1.b] veranschaulicht, die sich unter dem Oberbegriff eines zweiten Umhüllprozesses subsumieren lassen und im wesentlichen darin bestehen, dass eine Seitenflächenhüllmasse 70 s aus dem den Vorderseiten 20v der Bauelemente 20 zugewandten Bereich in die beim Dehnen oder Spreizen der Kunststofffolie 90 zwischen den einzelnen Bauelementen 20 gebildeten Zwischenräume 20z gefüllt wird ( = Verfahrensschritt [C.1.b]).
  • Im einzelnen wird hierzu im Verfahrensschritt [C.1.a) die Oberfläche des Wafers mittels einer oder mehrerer weiterer "spin coating"-Prozeduren mit der weiteren, ebenfalls vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Vorderseitenhüllmasse 70v überzogen, die sich von der "ersten" Vorderseitenhüllmasse 60v (vgl. Fig. 4A und 4B) jedoch dadurch unterscheidet, dass sie aus elektrisch leitendem oder elektrisch leitfähigem Material gebildet ist. Da dieser Schritt nur dem Auffüllen der Sägegräben dient, sollte vorzugsweise aber folgendes Verfahren verwendet werden:
  • Es könnten im Verfahrensschritt [C.1.b] die als "Sägegräben" zwischen den einzelnen Bauelementen 20 ausgebildeten Zwischenräume 20z durch Einspritzen mittels einzeln oder vorzugsweise kammförmig angeordneter Düsen mit der ebenfalls vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Seitenflächenhüllmasse 70s aus elektrisch leitendem oder elektrisch leitfähigem Material gefüllt werden. Die mittels Sägen erzeugten Spalte 20z werden hierbei ausgefüllt, indem der Düsenkamm während des Spritzvorgangs lateral über die gesamte Waferebene hinwegbewegt wird.
  • Die elektrisch leitfähige Vorderseitenhüllmasse 70v, insbesondere jedoch die elektrisch leitfähige Seitenflächenhüllmasse 70 s kann beispielsweise durch einen leitfähigen Chipkleber realisiert sein; es können jedoch auch andere, vorzugsweise an die ansonsten zur Umhüllung eingesetzten Kunststoffe besser adaptierte leitfähige Kunststoffe Verwendung finden.
  • Durch Kapillareffekt zieht die eingespritzte Kunststoffmasse 70s mit passend gewählter Viskosität vollständig in die als Sägebahnen zwischen den einzelnen Bauelementen 20 ausgebildeten Zwischenräume 20z ein; in diesem Zusammenhang sind "am Boden", das heißt im den Rückseiten 20r der Bauelemente 20 zugewandten Bereich der Sägebahnen (= Zwischenräume 20z) gegebenenfalls verbleibende Kavitäten und Luftblasen zu vermeiden, wenn diese auch im wesentlichen unkritisch sind, weil sie im weiter unten dargelegten Verfahrensschritt [C.2.b] (vgl. Fig. 8A und 8B) nachträglich noch ausgefüllt werden können.
  • Der Aushärtungsgrad der elektrisch leitfähigen Kunststoffhüllmassen 70v, 70s sollte zumindest so ausreichend gewählt werden, dass ein Fließen derselben bei Raumtemperatur nicht mehr möglich ist (die endgültige Aushärtung erfolgt vorzugsweise erst in einem späteren Verfahrensstadium, um dann die Kanten zusammenfließen zu lassen). Die galvanisch oder stromlos verstärkten Bondpads können hierbei teilweise oder ganz bedeckt werden, müssen dies jedoch nicht sein; die Höhe der so erzeugten Kunststoffbereiche im Bereich der Sägebahnen sollte jedoch gleich der oder größer als die Dicke des gemäß dem anhand der Fig. 4A und 4B veranschaulichten Verfahrensschritt aufgebrachten Kunststoffmatcrials 60v sein.
  • Gemäß den Fig. 7A und 7B wird der Wafer mit seinen Bauelementen 20 sodann von der gedehnten bzw. gespreizten Kunststofffolie 90 abgelöst und in einem oder mehreren vorzugsweise chemisch-mechanischen Polierschritten einschließlich der Kontakte 30 auf der Ober- oder Vorderseite 20v planarisiert. Hierdurch entsteht eine ebene Fläche, aus der weder die galvanisch oder stromlos verstärkten Kontakte 30 (vgl. Verfahrensschritt [A]) noch die auf den Vorderseiten 20v der Bauelemente 20 aufgebrachten Vorderseitenhüllmassen 60v, 70v (vgl. Verfahrensschritt [C.1.a]) noch die in die Sägebahnen (= Zwischenräume 20z) gefüllte Seitenflächenhüllmasse 70 s (vgl. Verfahrensschritt [C.1.b]) vorspringen bzw. hervorstehen, und bei der in Schritt 6a ggfs. entstandene Kurzschlüsse zwischen den elektrischen Kontakten auf der Vorderseite wieder entfernt werden.
  • Die im Rahmen des ersten Umhüllprozesses (vgl. Fig. 4A und 4B) aufgebrachte Vorderseitenhüllmasse 60v wird bei diesem ersten Planarisierungsprozess ebenfalls partiell abgetragen, jedoch nur soweit, dass eine den Spezifikationen entsprechende Dicke der Vorderseitenhüllmasse 60v auf der Bondpadseite der Chips verbleibt. Durch den ersten Planarisierungsschritt wird zum einen erreicht, dass der Wafer in nachfolgenden Verfahrensschritten auf seiner Waferrückseite bearbeitet werden kann, ohne dass es zu Problemen mit dem Handling, insbesondere mit der Halterung, des Wafers aufgrund einer rauhen Wafervorderseite kommt; zum anderen erhält die Kunststoffumhüllung 60v, 70v auf der Bondpadseite, das heißt auf der Vorderseite 20v der Bauelemente 20 eine genau spezifizierbare Dicke.
  • Wie aus den Fig. 8A und 8B hervorgeht, werden die Rückseiten 20r der Bauelemente 20 in einem nächsten Verfahrensschritt [C.2.a] mit einer Rückseitenhüllmasse 70r beschichtet; diese Kunststoffschicht wird in einem späteren Verfahrensstadium zum Kontaktieren der Unter- oder Rückseite 20r der Bauelemente 20 herangezogen; im Detail wird der Wafer ganzflächig auf seiner Unter- oder Rückseite vorzugsweise mittels einer oder mehrerer "spin coating"-Prozeduren mit der vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Kunststoffhüllmasse 70r aus elektrisch leitfähigem Material schichtweise überzogen.
  • Im Zusammenhang mit diesem dritten Umhüllprozess wird die vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtende Kunststoffhüllmasse aus elektrisch leitfähigem Material in einem vorzugsweise zusammen mit dem Verfahrensschritt [C.2.a] erfolgenden Verfahrensschritt [C.2.6] auch als Seitenflächenhüllmasse 70s aus dem den Rückseiten 20r der Bauelemente 20 zugewandten Bereich in die beim Dehnen oder Spreizen der Kunststofffolie 90 zwischen den einzelnen Bauelementen 20 gebildeten Zwischenräume 20z gefüllt; hierdurch werden in erster Linie "am Boden", das heißt im den Rückseiten 20r der Bauelemente 20 zugewandten Bereich der Sägebahnen (= Zwischenräume 20z) gegebenenfalls verbliebene Kavitäten und Luftblasen ausgefüllt.
  • Nach dem Beschichten der Rückseiten 20r der Bauelemente 20 mit der elektrisch leitenden bzw. elektrisch leitfähigen Rückseitenhüllmasse 70r (vgl. vorstehender Verfahrensschritt [C.2.a]) und nach dem Füllen der elektrisch leitenden bzw. elektrisch leitfähigen Seitenflächenhüllmasse 70 s in die Zwischenräume 20z (vgl. vorstehender Verfahrensschritt [C.2.b]) werden die mit der elektrisch leitenden bzw. elektrisch leitfähigen Rückseitenhüllmasse 70r beschichteten Rückseiten 20r der Bauelemente 20 wiederum auf eine (zweite) dehnbare oder spreizbare Kunststofffolie 92 aufgebracht, wie sie für übliche Sägeprozesse verwendet wird; dies bedeutet mit anderen Worten, dass der gesamte Wafer in einem Verfahrensschritt [C.3] auf die (zweite) FFC-Kunststofffolie 92 (FFC = film frame carrier) montiert wird, die auf ihrer den Rückseiten 20r der Bauelemente 20 zugewandten Seite selbstklebend oder adhäsiv ausgebildet ist.
  • Der Darstellung der Fig. 9A und 9B ist entnehmbar, dass mittels eines dann folgenden zweiten Sägeprozesses (= Verfahrensschritt [C.4]) sowie mittels eines dann folgenden zweiten Dehn- bzw. Spreizprozesses (= Verfahrensschritt [C.5]) die einzelnen chipförmigen Bauelemente 20, optionalerweise auch als Schnittgut, in ihren vorgesehenen Sägebahnen wiederum derart voneinander getrennt werden, dass die durch das Trennen gebildeten Seitenflächen 20 s der einzelnen Bauelemente 20 mit der in die Zwischenräume 20z gefüllten elektrisch leitenden bzw. elektrisch leitfähigen Seitenflächenhüllmasse 70s (vgl. vorstehende Verfahrensschritte [C.1.6] und [C.2.6]) bedeckt bleiben; beim Trenn- sowie Dehn- bzw. Spreizvorgang gemäß den Fig. 9A und 9B erfolgt also keine Verletzung der seitlichen Abdeckungen 70s der Chips, wie aus Fig. 9B ersichtlich ist, in der der Zustand nach dem Säge- und Spreizvorgang dargestellt ist.
  • In den Fig. 10A und 10B sind nun die nächsten Verfahrensschritte [C.6.a] und [C.6.b] veranschaulicht, die sich unter dem Oberbegriff eines vierten Umhüllprozesses subsumieren lassen und im wesentlichen darin bestehen, dass eine weitere Seitenflächenhüllmasse 80 s aus dem den Vorderseiten 20v der Bauelemente 20 zugewandten Bereich in die beim Dehnen bzw. Spreizen der Kunststofffolie 92 zwischen den einzelnen Bauelementen 20 gebildeten Zwischenräume 20z gefüllt wird (= Verfahrensschritt [C.6.b]); dieses weitere Dehnen bzw. Spreizen der Kunststofffolie 92 erfolgt in erster Linie, um eine jeweils ausreichende Breite der im Verfahrensschritt [C.6.b] auszufüllenden Spalte 20z zu gewährleisten.
  • Im einzelnen wird nun im Verfahrensschritt [C.6.a] die Oberfläche des Wafers mittels einer oder mehrerer weiterer "spin coating"-Prozeduren mit der weiteren, ebenfalls vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Vorderseitenhüllmasse 80v überzogen, die sich von der "zweiten" Vorderseitenhüllmasse 70v (vgl. Fig. 6A und 6B) jedoch dadurch unterscheidet, dass sie aus elektrisch isolierendem Material gebildet ist. Da dieser Schritt nur dem Auffüllen der Sägegräben dient, sollte vorzugsweise aber folgendes Verfahren angewendet werden:
  • Es können im Verfahrensschritt [C.6.b] die als "Sägegräben" zwischen den einzelnen Bauelementen 20 ausgebildeten Zwischenräume 20z durch Einspritzen mittels einzeln oder vorzugsweise kammförmig angeordneter Düsen mit der ebenfalls vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Seitenflächenhüllmasse 80s aus elektrisch isolierendem Material gefüllt werden. Die mittels Sägen erzeugten Spalte 20z werden hierbei ausgefüllt, indem der Düsenkamm während des Spritzvorgangs lateral über die gesamte Waferebene hinwegbewegt wird.
  • Die elektrisch isolierende Vorderseitenhüllmasse 80v, insbesondere jedoch die elektrisch isolierende Seitenflächenhüllmasse 80 s kann beispielsweise durch einen isolierenden Chipkleber realisiert sein; es können jedoch auch andere, vorzugsweise an die ansonsten zur Umhüllung eingesetzten Kunststoffe besser adaptierte isolierende Kunststoffe Verwendung finden.
  • Durch Kapillareffekt zieht die eingespritzte Kunststoffmasse 80s mit passend gewählter Viskosität vollständig in die als Sägebahnen zwischen den einzelnen Bauelementen 20 ausgebildeten Zwischenräume 20z ein; in diesem Zusammenhang sind "am Boden", das heißt im den Rückseiten 20r der Bauelemente 20 zugewandten Bereich der Sägebahnen (= Zwischenräume 20z) gegebenenfalls verbleibende Kavitäten und Luftblasen zu vermeiden, wenn diese auch im wesentlichen unkritisch sind, weil sie im weiter unten dargelegten Verfahrensschritt [C.7.b] (vgl. Fig. 12A und 12B) nachträglich noch ausgefüllt werden können.
  • Der Aushärtungsgrad der elektrisch isolierenden Kunststoffhüllmassen 80v, 80s sollte zumindest so ausreichend gewählt werden, dass ein Fließen derselben bei Raumtemperatur nicht mehr möglich ist (die endgültige Aushärtung erfolgt vorzugsweise erst in einem späteren Verfahrensstadium, um dann die Kanten zusammenfließen zu lassen). Die gemäß den Fig. 7A und 7B planarisierten Ober- oder Vorderseiten 20v des Wafers einschließlich der galvanisch oder stromlos verstärkten Bondpads können hierbei teilweise oder ganz bedeckt werden, müssen dies jedoch nicht sein; die Höhe der so erzeugten Kunststoffbereiche sollte jedoch gleich der oder größer als die Dicke des gemäß dem anhand der Fig. 4A und 4B veranschaulichten Verfahrensschritt aufgebrachten Kunststoffmaterials 60v sein (nach erster Planarisierung gemäß den Fig. 7A und 7B).
  • Gemäß den Fig. 11A und 11B wird der Wafer mit seinen Bauelementen 20 sodann von der gedehnten bzw. gespreizten Kunststofffolie 92 abgelöst und in einem oder mehreren vorzugsweise chemisch-mechanischen Polierschritten einschließlich der Kontakte 30 auf der Ober- oder Vorderseite 20v planarisiert. Hierdurch entsteht eine ebene Fläche, aus der weder die galvanisch oder stromlos verstärkten Kontakte 30 (vgl. Verfahrensschritt [A]) noch die auf den Vorderseiten 20v der Bauelemente 20 aufgebrachten Vorderseitenhüllmassen 60v, 70v, 80v (vgl. Verfahrensschritt [C.1.a] und Verfahrensschritt [C.6.a]) noch die in die Sägebahnen (= Zwischenräume 20z) gefüllten Seitenflächenhüllmassen 70s, 80s (vgl. Verfahrensschritt [C.1.b] und Verfahrensschritt [C.6.b]) vorspringen bzw. hervorstehen.
  • Die im Rahmen des ersten Umhüllprozesses (vgl. Fig. 4A und 4B) aufgebrachte Vorderseitenhüllmasse 60v wird bei diesem zweiten Planarisierungsprozess ebenfalls partiell abgetragen, jedoch nur soweit, dass eine den Spezifikationen entsprechende Dicke der Vorderseitenhüllmasse 60v auf der Bondpadseite der Chips verbleibt. Durch den zweiten Planarisierungsschritt wird zum einen erreicht, dass der Wafer in nachfolgenden Verfahrensschritten auf seiner Waferrückseite bearbeitet werden kann, ohne dass es zu Problemen mit dem Handling, insbesondere mit der Halterung, des Wafers aufgrund einer rauhen Wafervorderseite kommt; des weiteren erhält die Kunststoffumhüllung 60v, 70v, 80v auf der Bondpadseite, das heißt auf der Vorderseite 20v der Bauelemente 20 eine genau spezifizierbare Dicke; schließlich wird durch den zweiten Planarisierungsschritt dafür gesorgt, dass die galvanisch oder stromlos verstärkte Bondpad-Metallisierung (vgl. Verfahrensschritt [A] gemäß den Fig. 2A und 2B) für die weitere Bearbeitung in den weiter unten anhand der Fig. 13 A und 13B veranschaulichten Verfahrensschritten [D.1] und [D.2] des sogenannten zweiten galvanischen oder stromlosen Verstärkens der Bondpads frei von Kunststoffrückständen ist.
  • Wie aus den Fig. 12A und 12B hervorgeht, werden die Rückseiten 20r der Bauelemente 20 in einem nächsten Verfahrensschritt [C.7.a] mit einer weiteren Rückseitenhüllmasse 80r beschichtet; im Detail wird der Wafer ganzflächig auf seiner Unter- oder Rückseite vorzugsweise mittels einer oder mehrerer "spin coating"-Prozeduren mit der vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtenden Kunststoffhüllmasse 80r aus elektrisch isolierendem Material schichtweise überzogen.
  • Im Zusammenhang mit diesem fünften Umhüllprozess kann die vorteilhafterweise selbst- oder U(ltra)V(iolett)-aushärtende Kunststoffhüllmasse aus elektrisch isolierendem Material in einem vorzugsweise zusammen mit dem Verfahrensschritt [C.7.a] erfolgenden Verfahrensschritt [C.7.b] auch als Seitenflächenhüllmasse 80 s aus dem den Rückseiten 20r der Bauelemente 20 zugewandten Bereich in die beim Dehnen oder Spreizen der Kunststofffolie 92 zwischen den einzelnen Bauelementen 20 gebildeten Zwischenräume 20z gefüllt werden; hierdurch werden in erster Linie "am Boden", das heißt im den Rückseiten 20r der Bauelemente 20 zugewandten Bereich der Sägebahnen (= Zwischenräume 20z) gegebenenfalls verbliebene Kavitäten und Luftblasen ausgefüllt.
  • Wie aus den Fig. 13A und 13B hervorgeht, werden im Verfahrensschritt [D.1] des zweiten galvanischen oder stromlosen Verstärkens der Bondpads sodann vorspringende bzw. hervorstehende ball- oder kugelförmige Elektroden 40 auf die Kontakte 30 aufgebracht. Dies geschieht in erfindungswesentlicher Weise, indem die Wafer in vorteilhafter Weise in einem oder mehreren Verstärkungsschritten dergestalt galvanisch oder stromlos bearbeitet werden, dass auf den bereits galvanisch oder stromlos verstärkten Bondpads die später planarisierten metallischen, insbesondere säulen- oder zumindest pilzförmigen Strukturen, die nach diesem Planarisierungsschritt (vgl. Fig. 7A und 7B) die (Gesamt-)Dicke der vorderen Kunststoffumhüllungen 60v, 70v nicht mehr überschreiten, wieder verstärkt werden.
  • Des weiteren werden im Rahmen dieses zweiten galvanischen oder stromlosen Verstärkens der Bondpads vor oder während oder nach dem Aufbringen der Elektroden 40 auf die Kontakte 30 (= Verfahrensschritt [D.1]) vorspringende bzw. hervorstehende ball- oder kugelförmige, als Rückseitenkontakte fungierende Elektroden 50 auf das der Vorderseite 20v des Bauelements 20 zugewandte freiliegende Ende 70e der elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse 70s aufgebracht; dies geschieht im Rahmen eines Verfahrensschritts [D.2], bei dem also auf dem leitfähigen Kunststoffmaterial 70s galvanisch oder stromlos aufgewachsen wird.
  • In bezug auf die Verfahrensschritte [D.1] und [D.2] ist von Bedeutung, dass zumindest das in diesem zweiten Verstärkungsschritt galvanisch oder stromlos aufgebrachte Material, das heißt die Elektroden 40 sowie die als Rückseitenkontakte fungierenden Elektroden 50 lötbar sein sollte; hierzu können sowohl die Elektroden 40 als auch die als Rückseitenkontakte fungierenden Elektroden 50 in erfindungswesentlicher Weise bereits als Lötbälle ausgeführt sein. Dazu ist es vorteilhaft, wenn die in diesem zweiten Verstärkungsschritt [D.1], [D.2] aufgebrachten Strukturen in bevorzugter Weise isotrop aufwachsen, so dass im wesentlichen kugelige Lötbälle entstehen (vergleichbar sogenannten B[all]G[rid]A[rray]-Lötkontakten).
  • Im Anschluss daran werden die mit der elektrisch isolierenden Rückseitenhüllmasse 80r beschichteten Rückseiten 20r der Bauelemente 20 wiederum auf eine (dritte) dehnbare oder spreizbare Kunststofffolie 94 aufgebracht, wie sie für übliche Sägeprozesse verwendet wird; dies bedeutet mit anderen Worten, dass der gesamte Wafer auf die (dritte) FFC- Kunststofffolie 94 (FFC = film frame carrier) montiert wird, die auf ihrer den Rückseiten 20r der Bauelemente 20 zugewandten Seite selbstklebend ausgebildet oder adhäsiv ist.
  • Der Darstellung der Fig. 14A und 14B (= Verfahrensschritt [E] des Vereinzelns der Bauelemente 20 in einzelne Bauteile 100) ist entnehmbar, dass mittels eines dann folgenden dritten Sägeprozesses sowie mittels eines dann folgenden dritten Dehn- bzw. Spreizprozesses die einzelnen chipförmigen Bauelemente 20 in ihren vorgesehenen Sägebahnen wiederum derart voneinander getrennt werden, dass die durch das Trennen gebildeten Seitenflächen 20s der einzelnen Bauelemente 20 mit der in die Zwischenräume 20z gefüllten elektrisch isolierenden Seitenflächenhüllmasse 80s (vgl. vorstehende Verfahrensschritte [C.6.b] und [C.7.b]) bedeckt bleiben; beim Trenn- sowie Dehn- bzw. Spreizvorgang gemäß den Fig. 14A und 14B erfolgt also keine Verletzung der seitlichen Abdeckungen 80s der Chips, wie aus Fig. 14B ersichtlich ist, in der der Zustand nach dem Säge- und Spreizvorgang dargestellt ist.
  • Die nunmehr allseitig von den verschiedenen Kunststoffhüllmassen 60v, 70v, 80v, 70s, 80s, 70r, 80r umgebenen Bauelemente 20 im Waferverbund können schließlich in erfindungswesentlicher Weise einer optionalen Endkonditionierung unterzogen werden, so etwa einem finalen Temperschritt, um eine endgültige Vernetzung der Kunststoffhüllmassen 60v, 70v, 80v, 70s, 80s, 70r, 80r zu erreichen.
  • Mit diesem Tempervorgang soll eine ausreichende Dichtigkeit, zum Beispiel gegen Umgebungsfeuchte erzielt werden, wobei der Temperschritt auch bereits
    • - vor dem Aufbringen der Elektroden 40 bzw. 50 auf die Kontakte 30 bzw. 70e (= Verfahrensschritte [D.1] und [D.2] des zweiten galvanischen oder stromlosen Verstärkens der Bondpads; vgl. Fig. 13A und 13B) oder
    • - unmittelbar nach dem Aufbringen der Elektroden 40 bzw. 50 auf die Kontakte 30 bzw. 70e (= Verfahrensschritte [D.1] und [D.2] des zweiten galvanischen oder stromlosen Verstärkens der Bondpads; vgl. Fig. 13A und 13B)
    erfolgen kann. Unabhängig hiervon oder in Verbindung hiermit kann in erfindungswesentlicher Weise ein Endmessschritt erfolgen.
  • In Fig. 15 ist das durch das vorliegende Verfahren gemäß den Fig. 1A bis 14B unmittelbar hergestellte neue Erzeugnis, nämlich das elektrische oder elektronische Bauteil 100, dargestellt. Dieses elektrische oder elektronische Bauteil 100 beinhaltet ein aus einem platten- oder scheibenförmigen Träger 10 aus halbleitendem Material (= Silizium) gebildetes diskretes oder integriertes Bauelement 20 (= Siliziumchip), dessen Vorderseite 20v zwei zentral angeordnete, vorspringende bzw. hervorstehende ball- oder kugelförmige Elektroden 40 in Form bereits lötfähig galvanisierter Bondpads aufweist.
  • Die Vorderseite 20v des Bauelements 20 ist nicht nur von der Vorderseitenhüllmasse 60v bedeckt, sondern weist auch die dünne, elektrisch leitfähigen Vorderseitenhüllmasse 70v auf. Auf den Seitenflächen 20s des Bauelements 20 ist die aus elektrisch leitfähigem Material gebildete Seitenflächenhüllmasse 70s von der aus elektrisch isolierendem Material gebildeten Seitenflächenhüllmasse 80s umhüllt.
  • In gleicher Weise ist auf der Rückseite 20r des Bauelements 20 die aus elektrisch leitfähigem Material gebildete Rückseitenhüllmasse 70r von der aus elektrisch isolierendem Material gebildeten Rückseitenhüllmasse 80r umhüllt, und zwar dergestalt, dass sowohl die elektrisch leitfähige Seitenflächenhüllmasse 70s als auch die elektrisch leitfähige Rückseitenhüllmasse 70r schichtweise zusammenhängen, so dass zusätzlich zur Chipvorderseite (oder Chipoberseite) auch die Chiprückseite (oder Chipunterseite) mittels der zusammenhängenden Kunststoffschichten 70r, 70s elektrisch leitend "nach vorne" kontaktiert ist; durch die ebenfalls schichtweise zusammenhängenden elektrisch isolierenden Kunststoffschichten 80r, 80s ist die mittels der zusammenhängenden leitenden Kunststoffschichten 70r, 70s realisierte elektrische Rückseitenkontaktierung zur Gehäuseaußenseite hin abgeschirmt und elektrisch isoliert.
  • Um die mit der elektrischen "Rückseitenkontaktierung" beabsichtigte Erweiterung der Anwendungs- und Einsatzmöglichkeiten der vorliegenden Erfindung zu bewerkstelligen, ist mithin beim elektrischen oder elektronischen Bauteil 100 gemäß Fig. 15 nicht nur die Vorderseite 20v, sondern auch die Rückseite 20r des in der allseitig umgebenden Kunststoffumhüllung 60v, 70v, 70s, 80s, 70r, 80r sehr kleiner Abmessungen untergebrachten Bauelements 20 kontaktiert; zum elektrischen Anschließen ist randseitig an der Vorderseite 20v des Bauelements 20 zugewandten freiliegenden Ende 70e der elektrisch leitenden Seitenflächenhüllmasse 70s jeweils eine vorspringende bzw. hervorstehende ball- oder kugelförmige, als Rückseitenkontakt fungierende Elektrode 50 in Form eines bereits lötfähig galvanisierten Rückseitenkontakts angeordnet.
  • In Fig. 15 ist das fertige und neue Endprodukt 100 mit seiner verborgenen oder "vergrabenen" Rückseitenmetallisierung in der "Überkopf"-Position gezeigt, in der es zum Beispiel auf Leiterplatten montiert werden kann; soll in diesem Zusammenhang der Kontaktwiderstand dieser verborgenen oder "vergrabenen" kontaktierten Rückseitenmetallisierung abgeschätzt werden, so kann beispielsweise für einen Siliziumchip mit einer Dicke von etwa 100 µm und mit einer Kantenlänge von etwa 200 µm auf etwa 200 µm eine Dicke der leitfähigen Kunststoffschicht 70r, 70s von etwa 200 µm und ein für Chipkleber typischer spezifischer Widerstand der leitfähigen Kunststoffschicht 70r, 70s von etwa 0,1 mΩ cm angenommen werden; die Unter- oder Rückseite 20r kann dann über einen Kontaktwiderstand in der Größenordnung von etwa 100 mΩ zur Ober- oder Vorderseite 20v kontaktiert werden; es ist aber auch der Einsatz von Kunststoffen 70r, 70s mit höherer Leitfähigkeit, das heißt mit geringerem spezifischem Widerstand denkbar.
  • Vor der endgültigen Montage, etwa auf eine Leiterplatte, können die Endprodukte 100 nach Spreizen der Folie 94 (vgl. Fig. 14A und 14B) vereinzelt und in Transportverpackungen, wie zum Beispiel Rolle oder Schiene umgehordet werden. Durch "Über-Kopf- Montage", vorzugsweise in Reflow-Lötprozessen, können diese in kleinstmögliche Gehäuse verpackten Produkte beim Endabnehmer eingesetzt werden.
  • In Fig. 16 ist schematisch dargestellt, dass durch den Sägeprozess 5B bestimmt werden kann, ob der Rückseitenkontakt allseitig (a) (bei schneiden jeder Sägebahn in x- und g- Richtung) oder dreiseitig (b) (bei schneiden nur jeder zweiten Sägebahn in x-Richtung, aber jeder Sägebahn in g-Richtung) oder zweiseitig (c) (bei schneiden nur in g-Richtung - hier aber nur bei jeder Sägebahn) ausgebildet wird.
  • Die Auswahl des sich so darstellenden "footprints" hat starke Auswirkungen für den Kunden und kann sehr flexibel gewählt werden. Insofern stellen die erwähnten Beispiele nur eine mögliche Auswahl dar. BEZUGSZEICHENLISTE 100 Bauteil
    10 Träger
    10r Rückseite des Trägers 10
    10v Vorderseite des Trägers 10
    20 Bauelement
    20g halbleitertechnologische Grenze zwischen zwei Bauelementen 20
    20r Rückseite des Bauelements 20
    20s Seitenfläche des Bauelements 20
    20v Vorderseite des Bauelements 20
    20z Zwischenraum zwischen zwei einzelnen Bauelementen 20
    30 Kontakt
    40 Elektrode
    50 Elektrode, als Rückseitenkontakt fungierend
    60v Vorderseitenhüllmasse
    62 unspezifizierte Reste der Vorderseitenhüllmasse 60v
    70e freiliegendes Ende der elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse 70s
    70r elektrisch leitende oder elektrisch leitfähige Rückseitenhüllmasse
    70s elektrisch leitende oder elektrisch leitfähige Seitenflächenhüllmasse
    70v elektrisch leitende oder elektrisch leitfähige Vorderseitenhüllmasse
    80r elektrisch isolierende Rückseitenhüllmasse
    80s elektrisch isolierende Seitenflächenhüllmasse
    80v elektrisch isolierende Vorderseitenhüllmasse
    90 (erste) Folie
    92 (zweite) Folie
    94 (dritte) Folie

Claims (10)

1. Elektrisches oder elektronisches Bauteil (100), aufweisend
mindestens ein aus einem platten- oder scheibenförmigen Träger (10) aus halbleitendem oder isolierendem Material gebildetes diskretes oder integriertes Bauelement (20),
dessen Vorderseite (20v)
mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige Elektrode (40) aufweist und
von mindestens einer Vorderseitenhüllmasse (60v; 70v; 80v) umhüllt ist,
dessen Seitenflächen (20s) zumindest teilweise von mindestens einer Seitenflächenhüllmasse (70s; 80s) umhüllt sind und
dessen Rückseite (20r) von mindestens einer Rückseitenhüllmasse (70r; 80r) umhüllt ist,
dadurch gekennzeichnet,
dass sowohl die Seitenflächenhüllmasse (70s) als auch die Rückseitenhüllmasse (70r) zumindest partiell und/oder zumindest schichtweise, jedoch zusammenhängend aus elektrisch leitendem oder elektrisch leitfähigem Material gebildet sind.
2. Bauteil gemäß Anspruch 1, dadurch gekennzeichnet, dass am der Vorderseite (20v) des Bauelemenzs (20) zugewandten freiliegenden Ende (70e) der elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse (70s) mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige, als Rückseitenkontakt fungierende Elektrode (50) angeordnet ist.
3. Bauteil gemäß Anspruch 1 oder 2, dadurch gekennzeichnet,
dass die aus elektrisch leitendem oder elektrisch leitfähigem Material gebildete Seitenflächenhüllmasse (70s) von aus elektrisch isolierendem Material gebildeter Seitenflächenhüllmasse (80s) umhüllt ist und
dass die aus elektrisch leitendem oder elektrisch leitfähigem Material gebildete Rückseitenhüllmasse (70r) von aus elektrisch isolierendem Material gebildeter Rückseitenhüllmasse (80r) umhüllt ist.
4. Verfahren zum. Herstellen eines elektrischen oder elektronischen Bauteils (100), wobei
1. [A] auf der Vorderseite (10v) eines platten- oder scheibenförmigen Trägers (10) aus halbleitendem oder isolierendem Material mindestens ein vorspringender und/oder hervorstehender Kontakt (30) gebildet und/oder verstärkt wird,
2. [B.1] der Träger (10) mit seiner Rückseite (10r) auf eine dehnbare oder spreizbare Folie (90) aufgebracht wird,
3. [B.2] der Träger (10) in einzelne diskrete oder integrierte Bauelemente (20) unterteilt wird,
4. [B.3] die Folie (90) gedehnt oder gespreizt wird,
5. [C.1.a] die Vorderseiten (20v) der Bauelemente (20) mit mindestens einer Vorderseitenhüllmasse (60v; 70v) beschichtet werden und/oder
6. [C.1.b] mindestens eine Seitenflächenhüllmasse (70s) vorzugsweise aus dem den Vorderseiten (20v) der Bauelemente (20) zugewandten Bereich in die beim Dehnen oder Spreizen der Folie (90) zwischen den einzelnen Bauelementen (20) gebildeten Zwischenräume (20z) gefüllt wird,
7. [C.2.a] die Rückseiten (20r) der Bauelemente (20) mit mindestens einer Rückseitenhüllmasse (70r) beschichtet werden und/oder
8. [C.2.b] die Seitenflächenhüllmasse (70 s) aus dem den Rückseiten (20r) der Bauelemente (20) zugewandten Bereich in die beim Dehnen oder Spreizen der Folie (90) zwischen den einzelnen Bauelementen (20) gebildeten Zwischenräume (20z) gefüllt wird,
9. [D.1] jeweils mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige Elektrode (40) auf die Kontakte (30) aufgebracht wird und
10. [E] die Bauelemente (20) derart in die einzelnen Bauteile (100) vereinzelt werden, dass die durch das Unterteilen gebildeten Seitenflächen der einzelnen Bauteile (100) mit der in die Zwischenräume (20z) gefüllten Seitenflächenhüllmasse (70s) bedeckt bleiben,
dadurch gekennzeichnet,
dass sowohl die Seitenflächenhüllmasse (70s) als auch die Rückseitenhüllmasse (70r) zumindest partiell und/oder zumindest schichtweise, jedoch zusammenhängend aus elektrisch leitendem oder elektrisch leitfähigem Material gebildet wird.
5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, dass zusätzlich oder alternativ der Verfahrensschritt [C.1.a] des Beschichtens der Vorderseiten (20v) der Bauelemente (20) mit mindestens einer Vorderseitenhüllmasse (60v) vor oder nach dem Aufbringen der Rückseite (10r) des Trägers (10) auf die Folie (90) (= Verfahrensschritt [B.1]) erfolgt.
6. Verfahren gemäß Anspruch 4 oder 5,
dadurch gekennzeichnet,
dass nach dem Füllen der Seitenflächenhüllmasse (70s) in die Zwischenräume (20z) (= Verfahrensschritt [C.1.b]) und vor dem Beschichten der Rückseiten (20r) der Bauelemente (20) mit der Rückseitenhüllmasse (70r) (= Verfahrensschritt [C.2.a]) die Bauelemente (20) von der Folie (90) abgelöst werden und
die Vorderseiten (20v) der Bauelemente (20) einschließlich der Kontakte (30) derart planarisiert werden, dass weder die gebildeten und/oder verstärkten Kontakte (30) (vgl. Verfrhrensschritt [A]) noch die auf den Vorderseiten (20v) der Bauelemente (20) aufgebrachte Vorderseitenhüllmasse (60v; 70v) (vgl. Verfahrensschritt [C.1.a]) noch die in die Zwischenräume (20z) gefüllte Seitenflächenhüllmasse (70s) (vgl. Verfahrensschritt [C.1.b]) aus der mittels des Planarisierens entstehenden ebenen Fläche vorspringen und/oder hervorstehen.
7. Verfahren gemäß mindestens einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass nach dem Beschichten der Rückseiten (20r) der Bauelemente (20) mit der elektrisch leitenden oder elektrisch leitfähigen Rückseitenhüllmasse (70r) (= Verfahrensschritt [C.2.a]) und nach dem Füllen der elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse (70s) in die Zwischenräume (20z) (= Verfahrensschritt [C.1.b] und/oder Verfahrensschritt [C.2.b])
1. [C.3] die mit der elektrisch leitenden oder elektrisch leitfähigen Rückseitenhüllmasse (70r) beschichteten Rückseiten (20r) der Bauelemente (20) wiederum auf eine dehnbare oder spreizbare Folie (92) aufgebracht werden,
2. [C.4] die Bauelemente (20) wiederum derart voneinander getrennt werden, dass die durch das Trennen gebildeten Seitenflächen (20s) der einzelnen Bauelemente (20) mit der in die Zwischenräume (20z) gefüllten elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse (70s) bedeckt bleiben,
3. [C.5] die Folie (92) gedehnt oder gespreizt wird,
4. [C.6.a] die Vorderseiten (20v) der Bauelemente (20) mit mindestens einer elektrisch isolierenden Vorderseitenhüllmasse (80v) beschichtet werden und/oder
5. [C.6.b] mindestens eine elektrisch isolierende Seitenflächenhüllmasse (80s) aus dem den Vorderseiten (20v) der Bauelemente (20) zugewandten Bereich in die beim Dehnen oder Spreizen der Folie (92) zwischen den einzelnen Bauelementen (20) gebildeten Zwischenräume (20z) gefüllt wird,
6. [C.7.a] die Rückseiten (20r) der Bauelemente (20) mit mindestens einer elektrisch isolierenden Rückseitenhüllmasse (80r) beschichtet werden und/oder
7. [C.7.b] die elektrisch isolierende Seitenflächenhüllmasse (80s) aus dem den Rückseiten (20r) der Bauelemente (20) zugewandten Bereich in die beim Dehnen oder Spreizen der Folie (92) zwischen den einzelnen Bauelementen (20) gebildeten Zwischenräume (20z) gefüllt wird und
8. [D.2] vor und/oder während und/oder nach dem Aufbringen der Elektroden (40) auf die Kontakte (30) (= Verfahrensschritt [D.1]) mindestens eine vorspringende und/oder hervorstehende, insbesondere ball- oder kugelförmige, als Rückseitenkontakt fungierende Elektrode (50) auf das der Vorderseite (20v) des Bauelements (20) zugewandte freiliegende Ende (70e) der elektrisch leitenden oder elektrisch leitfähigen Seitenflächenhüllmasse (70s) aufgebracht wird.
8. Verfahren gemäß Anspruch 7,
dadurch gekennzeichnet,
dass nach dem Füllen der elektrisch isolierenden Seitenflächenhüllmasse (80s) in die Zwischenräume (20z) (= Verfahrensschritt [C.6.b]) und vor dem Beschichten der Rückseiten (20r) der Bauelemente (20) mit der elektrisch isolierenden Rückseitenhüllmasse (80r) (= Verfahrensschritt [C.7.a]) die Bauelemente (20) von der Folie (92) abgelöst werden und
die Vorderseiten (20v) der Bauelemente (20) einschließlich der Kontakte (30) wiederum derart planarisiert werden, dass weder die gebildeten und/oder verstärkten Kontakte (30) (vgl. Verfahrensschritt [A]) noch die auf die Vorderseiten (20v) der Bauelemente (20) aufgebrachten Vorderseitenhüllmassen (60v; 70v; 80v) (vgl. Verfahrensschritt [C.1.a] und Verfahrensschritt [C.6.a]) noch die in die Zwischenräume (20z) gefüllten Seitenflächenhüllmassen (70s; 80s) (vgl. Verfahrensschritt [C.1.b] und Verfahrensschritt [C.6.b]) aus der mittels des Planarisierens entstehenden ebenen Fläche vorspringen und/oder hervorstehen.
9. Verfahren gemäß mindestens einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass die Bauelemente (20) einschließlich der Vorderseitenhüllmassen (60v; 70v; 80v), der Seitenflächenhüllmassen (70s; 80s) und der Rückseitenhüllmassen (70r; 80r) vor dem Aufbringen der Elektroden (40) auf die Kontakte (30) (= Verfahrensschritt [D.1]) oder nach dem Aufbringen der Elektroden (40) auf die Kontakte (30) (= Verfahrensschritt [D.1]) getempert werden.
10. Verfahren gemäß mindestens einem der Ansprüche 4 bis 9,
dadurch gekennzeichnet,
dass
vor dem Vereinzeln der Bauelemente (20) in einzelne Bauteile (100) (= Verfahrensschritt [E]) die mit der elektrisch isolierenden Rückseitenhüllmasse (80r) beschichteten Rückseiten (20r) der Bauelemente (20) wiederum auf eine dehnbare oder spreizbare Folie (94) aufgebracht werden,
zum Vereinzeln der Bauelemente (20) in einzelne Bauteile (100) (= Verfahrensschritt [E]) die Bauelemente (20) wiederum derart voneinander getrennt werden, dass die durch das Trennen gebildeten Seitenflächen (20s) der einzelnen Bauelemente (20) mit der in die Zwischenräume (20z) gefüllten elektrisch isolierenden Seitenflächenhüllmasse (80s) bedeckt bleiben und
die Folie (94) gedehnt oder gespreizt wird.
DE10149689A 2001-10-09 2001-10-09 Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben Withdrawn DE10149689A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE10149689A DE10149689A1 (de) 2001-10-09 2001-10-09 Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP2003535252A JP2005505936A (ja) 2001-10-09 2002-10-09 電気又は電子部品及びその製造方法
CNB028199332A CN100397628C (zh) 2001-10-09 2002-10-09 电气或者电子元件及其制造方法
TW091123513A TW589689B (en) 2001-10-09 2002-10-09 Electrical or electronic component and method of producing same
KR1020047005134A KR100896351B1 (ko) 2001-10-09 2002-10-09 반도체 패키지 제조 방법
PCT/IB2002/004130 WO2003032387A1 (en) 2001-10-09 2002-10-09 Electrical or electronic component and method of producing same
US10/492,120 US7029948B2 (en) 2001-10-09 2002-10-09 Electrical or electronic component and method of producing same
EP02772707A EP1438747A1 (de) 2001-10-09 2002-10-09 Elektrisches oder elektronisches bauelement und herstellungsverfahren dafür
US11/351,746 US7253532B2 (en) 2001-10-09 2006-02-10 Electrical or electronic component and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10149689A DE10149689A1 (de) 2001-10-09 2001-10-09 Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben

Publications (1)

Publication Number Publication Date
DE10149689A1 true DE10149689A1 (de) 2003-04-10

Family

ID=7701854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10149689A Withdrawn DE10149689A1 (de) 2001-10-09 2001-10-09 Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben

Country Status (8)

Country Link
US (2) US7029948B2 (de)
EP (1) EP1438747A1 (de)
JP (1) JP2005505936A (de)
KR (1) KR100896351B1 (de)
CN (1) CN100397628C (de)
DE (1) DE10149689A1 (de)
TW (1) TW589689B (de)
WO (1) WO2003032387A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079439A2 (en) * 2002-03-19 2003-09-25 Koninklijke Philips Electronics N.V. Chip stack with intermediate cavity

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
KR100738730B1 (ko) 2005-03-16 2007-07-12 야마하 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US8492030B2 (en) * 2006-06-19 2013-07-23 Uchicago Argonne Llc Cathode material for lithium batteries
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
KR20120017258A (ko) 2010-08-18 2012-02-28 삼성모바일디스플레이주식회사 박막 대전 센서
CN109192705B (zh) * 2018-09-12 2021-03-16 京东方科技集团股份有限公司 集成电路封装结构及封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2738568B2 (ja) 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
FR2704690B1 (fr) 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
JPH0870081A (ja) * 1994-08-29 1996-03-12 Nippondenso Co Ltd Ｉｃパッケージおよびその製造方法
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
JP2812326B2 (ja) * 1996-08-09 1998-10-22 日本電気株式会社 チップ型半導体装置の製造方法
JP3485424B2 (ja) * 1996-10-29 2004-01-13 株式会社リコー Ｉｃパッケージ
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000124164A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp 半導体装置の製造方法及び実装方法
JP3033576B1 (ja) * 1999-02-18 2000-04-17 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2001118959A (ja) * 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
EP1168429A1 (de) 2000-06-28 2002-01-02 Telefonaktiebolaget L M Ericsson (Publ) Integriertes Halbleiterchip und Verfahren, um dieses auf eine Leiterplatte zu montieren
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
US7417323B2 (en) * 2002-11-06 2008-08-26 Irvine Sensors Corp. Neo-wafer device and method
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079439A2 (en) * 2002-03-19 2003-09-25 Koninklijke Philips Electronics N.V. Chip stack with intermediate cavity
WO2003079439A3 (en) * 2002-03-19 2004-05-21 Koninkl Philips Electronics Nv Chip stack with intermediate cavity

Also Published As

Publication number Publication date
KR100896351B1 (ko) 2009-05-08
WO2003032387A1 (en) 2003-04-17
TW589689B (en) 2004-06-01
KR20040052225A (ko) 2004-06-22
CN100397628C (zh) 2008-06-25
US20050064628A1 (en) 2005-03-24
EP1438747A1 (de) 2004-07-21
US7029948B2 (en) 2006-04-18
JP2005505936A (ja) 2005-02-24
US20060128062A1 (en) 2006-06-15
US7253532B2 (en) 2007-08-07
CN1784783A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102012222015B4 (de) Feuchtigkeitsdichtes Halbleitermodul und ein Verfahren zu dessen Herstellung
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102005027356B4 (de) Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014102118A1 (de) Halbleiterbauelement
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE19954888C2 (de) Verpackung für einen Halbleiterchip
DE102009035358A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10149689A1 (de) Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102013103351B4 (de) Elektronikmodul
DE20208866U1 (de) Kontaktierte und gehäuste integrierte Schaltung
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10047213A1 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20

8139 Disposal/non-payment of the annual fee