JPH02125633A

JPH02125633A - 集積回路

Info

Publication number: JPH02125633A
Application number: JP63279711A
Authority: JP
Inventors: Kenji Ogawa; 小川　憲治
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-11-04
Filing date: 1988-11-04
Publication date: 1990-05-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、集積回路に関する。

〔従来の技術〕

従来、集積回路は、デュアルインラン形のパッケージ（
以下、ＤＩＰ）に半導体チップを収納するのが一般的で
あった。しかし、近年集積回路の集積化が進むにつれて
、端子数が増加するようになり、このためより少ない面
積でより多くの端子数が取れるビングリッドアレー（以
下ＰＧＡ）あるいはチップキャリアのようなパッケージ
方式が開発されてきている。

また、より高い実装密度を得るために、フリップチップ
と呼ばれる実装法も開発されている。これは第５図に示
すように半導体チップ１つの表面にバンプ２０と呼ばれ
る盛り上がった電極を形成し、これを表面を下向きにし
て印刷配線板２１などの基板に実装するもので半導体チ
ップ表面の電極がそのまま接続端子となるためきわめて
高い実装密度が得られる利点がある。

〔発明が解決しようとする課題〕

上述したフリップチップ型の集積回路は、きわめて高い
実装密度が得られる利点があるが一方て、半導体チップ
と課で直接基板上に実装するため通常実装的に行なわれ
るスクリーングや）π別検査を行なうこヒができす、信
頼性や組み立て時のル’ｒ／りが低下する問題点かある
以外に、チップ単体て取り汲うたぬに、チップの割れや
カケ等の破損か発生しやすい問題点かあった。これらの
問題、＋、’、ｉを避けるためにはチップを何らかの形
でケースに収納する必要があるがケースに収納すれば、
必然的に実装：弊度が太陽に低下する問題点かあつｔ二
。

本（ｆｉ明の１・１的は信頼性及び実装密度の高い集積
ｉ＋ｌｆ＋’各を提（兵することにある。

課題を解決するだめの手段〕本発明の集植回路は、表面に電極パッドを複数（１”＝
ｌ　４Ｔする半導体チップと、前記電極パッドのそれ・
−れに対応するはんだハンプからなる裏面電極及１、″
−的記裏面電極と電気的に接続されたはんだハンプかへ
なる表向電極を備えた表面保護板と、前記′１ｕり貸く
ラドと前記裏面電極とを各々連結させて前記半導体チッ
プと前記表面保護板とを貼合せる結合部材と、前記半導
体チップと前記表面保護板の側面を被覆する樹脂を含ん
でなる容器とを有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の断面図である。

この実施例は、表面に電極パッド２を複数個廟する半導
体チップ１ａと、電極パッド２のそれぞれに対応するは
んなバンプからなる裏面電極７゜及び裏面電極７．とス
ルーホール電極６及び孔を充填するはんだで電気的に接
続されたはんだバンプからなる表面電極７ｓを備えた表
面保護板５ａと５電極パツド２と裏面電極７ｂとを各々
連結させて半導体チップ１１と表面保護板５ａとを貼合
せる結合部材８と、半導体チップ１１と表面像Ａｌｊ板
５ａの側面を被覆する樹脂１２′を含んでなる容器とを
１している。裏面保護板３．は接続層４を介して半導体
チップ１．の裏面に接続され、樹脂１２′とともに容器
を構成している。

次に、この実施例の製造方法について説明する。

第２図（ａ）〜（ｅ）は第１の実施例の製造方法を説明
するため工程順に配置した断面図である。

まず、第１図（ａ）に示すように、表面に外部との電気
的接続をとる電極パッド２を設けたウェーハ１をＲ”＝
ｆａする。このウェーハには通常のように集積回路がつ
くりこまれている。

次に、第１図（ｂ）に示すように、ウェーハ１の表面及
び裏面にそれぞれ表面保護板５及び裏面保護板３を取り
付ける。裏面保護板３は、裏面の導通か必要な場合は、
金属板等を用いる。この場合接着層４は、ＡＭ−８ｉ合
金あるいは、銀ペースト等を用いることになる。また、
導通が必要ない場合は、セラミック板や樹脂板等が使用
可能でこの場合接着層４は熱硬化樹脂等の通常の接着剤
が使用可能である。

表面保護板５には、電極パッド２に対応した位置に表面
保護板５の表面及び裏面を貫通するスルーホール電極り
を設けさらに半田バンプ７によ−・てスルーホール電極
訓１）を埋めることによって電極バ／１・２と外部との
電気的接続を確実にする。表面保護板５の財°ｄとして
は透明ガラス、通常のセラミック板又は樹脂等かり能で
ある。位置合せの容易さなどからは透明ガラスが適して
いるが外部からの光の影響に対する配慮が必要となる。

透１】Ｊ１ガラスを用いる場合は結合部材８は光硬化樹
脂か使用できる。通常のセラミック及び樹脂等を用しる
場合は位置合せのため、数カ所に窓を設けて下のウェー
ハとグ）相χ・１位置の調整ができるようにずれはよい
。セラミック樹脂等を表面保護板らの材料として用いた
場合は、結合部材８としては熱６す２化樹脂等が使用可
能である。このようなウェーハとの接続方法については
すでに、ソルダーホンターコンタクト法等としてよく知
られており、技術的には十分確立されたものであり、例
えば日経マイクロデバイス誌、第２２号、１９８７年の
第５０頁〜第５１頁に記されている。

また、表面保護板に、混成集積回路や印刷配線板などで
用いられる多層基板を用いれば、第１図の様に表面保護
板５．の表面電極７ａと電極パッド２が一対一に対応す
るのではなく、位置をずらしたり、保護板内部で配線を
ほどこしたり、コンデンサ、抵抗等の回路素子を埋め込
んでおくことも可能であり、たとえば静電破壊に対する
強力な（呆Ｓ回路を設けることも可能である。

さらに、第１図（ｃ）に示すように、通常のスクライブ
工程とまったく同様に円形のフレーム１０の上に張られ
たテープ９に裏面保護板３を貼りｊ＝ｆける。さらに、
ダイシングによりスクライブ１Ｍ１１を縦横に形成し、
各チップに分離する。この際ダイシンクマシーンによる
目動認識が可能なように表面ｆＫ　ａ％板の表面にパタ
ーンを形成して正ｆｉｌに各チップに分離できろように
する。

さらに第１［２］（ｄ）に示すように、スクライブ講１
１に沿ってさらにフレーキングをほとこし各チ・ツブを
テープ９上で完全に分離したのち、テープ９に張力をか
けてチップの間隔を広げる。チップ間隔は通常の場合に
比べ大きくし少なくとも２ｍｍ以上にし、さらにチップ
の並びが直線がらずれないように注意する。フレーム１
ｏを通常のものよりも大きくし、張力をフレーム１ｏの
円周に均一に加える。このあと、周囲に漏れ止めの枠１
３を設け、チップ間にボッティング樹脂１２を充Ｊルし
硬化させる。ボッティング樹脂としては；ｌ、′ノイミ
ドやエポキシ等がよい。樹脂の表面が表面保護板５の表
面とほぼ一致するようにし、半田ハンプ７の電極にかが
らないようにする。

さらに第１図（ｅ）に示すように再びダイシンク加工に
より各チップの間のボッティング樹脂１にスフライフｌ
：ｌ　１４を設は各チップを分離し、周囲の枠を取りの
ぞけば、周囲を完全に覆われた状態のチップを取り出す
ことができる。

以上の説明より、通常のパッケージングと′Ｉ′ｉ％す
り、それぞれのチップサイズより２〜３　ｍｍ程度大き
いたけてか−）、信頼性ら高く、また通常のフリソアチ
ノプとほぼ何等の高度密度実装が可能な集積回路が得ら
れることがわかる。またこの組み立て方法の場合、通常
必要となるモールゼ型等が必要なく、ダイシングを利用
することによりウェーハ全体について一度に組み立て加
工を行なうため非常に効率の良い組み立て方法であり、
低コスト化ち企れることかわかる。

第３図は本発明の第２の実施例の断面図である５、側面と底面が全て樹脂製の容器１２″に収納されたちの
であり、樹脂モールド型集積回路に準じた耐湿性をもな
ぜることができる利点がある。

第４図（ａ）〜（ｃ）は、本発明の第２の実施例の製造
方法を説明するための工程ｊ・１ａに配置した断面図で
ある。

第４［１］　＜ａ＞に示すように、ウェーハ１の表面に
表面保護板５を取り付け、表面保護板５を下側にして逆
向きにしてテープ９に貼り付ける。テープ９は第１の実
施例の場合に比べ厚手のものが好ましい。

さらに第４図（ｂ）に示すように各チップをダイシング
によって切りはなし、張力をかりて各チップの間１癌を
広げたのち全体をモールド型に収納して、モールド加工
を行なう。この際ウェーハ部＋ｉ−は、上型１６の内部
にはいり、テープを介して下型１５にささえられる。テ
ープは、厚手のためり・ノションになり、ウェーハの損
傷を防ぐ。

さらに第４図（ｃ）に示すように、モールドされたウェ
ーハを再ひダイシングにより各チップに切りはなしテー
プからはがせは、組み立てが完−」′づ−ろ。最後のダ
イシングク）際には、上側からは各チップ゛の間が見え
ないため、テープを通して下側からＷＡ＞　Ａ６を行な
って、ダイシングを実施する。また、モールドの際に下
側１５に直接クツションを１・ｔければ、テープ９は薄
いものでもかまわない。

また、本例では裏面の保護板を用いなかったが裏面の保
護板を用いても同様なモールド化が可能である。

し発明の効果〕以上説明したように本発明は、半導体チップの表面に、
表面電極を設けた表面保護板を貼りつけ、側面を樹脂で
被覆した構成を有しているのてフリップチップに準じた
実装密度を有しながら、通常のパッケージと同等の信頼
性を有すとともに収り汲いが容易でかつ、低コストの集
積回路が得られる効果がある。

【図面の簡単な説明】

第１図は、本発明の第１の実施例の断面図、第２図＜ａ
）〜（ｅ）は第１の実施例の製造方法を説明するための
工程順に配置した断面図、第３図は第２の実施例の断面
図、第４図＜ａ）〜（ｃ）は第２の実施例の製造方法を
説明するための工程順に配置した断面図、第５図はフリ
ップチップの接続法を示す断面図である。１・・ウェーハ、１ａ〜１ｏ・・・半導体チップ、２・
・電極パッド、３・・・裏面保護板、４・・・接着層、
５．５ａ〜５ｃ・・・表面保護板、６・・・スルーホー
ル電（）イ、７・・はんだバンプ、７．・・・表面電極
、７ｂ・裏面電極、８・・・結合部材、９・・・テープ
、１０・・・フレーム、１１・・・スクライブ溝、１２
・・・ボッチインク樹脂、１２′・・・樹脂、１２″・
・・容器、１３・・・枠、１４・・・スクライブ溝、１
５・・・下型、１６・・・上型、１７・・・モールド樹
脂、１８・・・スクライブ溝、１つ・・・半導体チップ
、２０・・・バンプ、２１・・・印刷配線板。第１図第叉第図第夕図

Claims

【特許請求の範囲】

表面に電極パッドを複数個有する半導体チップと、前記
電極パッドのそれぞれに対応するはんだバンプからなる
裏面電極及び前記裏面電極と電気的に接続されたはんだ
バンプからなる表面電極を備えた表面保護板と、前記電
極パッドと前記裏面電極とを各々連結させて前記半導体
チップと前記表面保護板とを貼合せる結合部材と、前記
半導体チップと前記表面保護板の側面を被覆する樹脂を
含んでなる容器とを有することを特徴とする集積回路。