KR20120017258A - 박막 대전 센서 - Google Patents

박막 대전 센서 Download PDF

Info

Publication number
KR20120017258A
KR20120017258A KR1020100079850A KR20100079850A KR20120017258A KR 20120017258 A KR20120017258 A KR 20120017258A KR 1020100079850 A KR1020100079850 A KR 1020100079850A KR 20100079850 A KR20100079850 A KR 20100079850A KR 20120017258 A KR20120017258 A KR 20120017258A
Authority
KR
South Korea
Prior art keywords
thin film
layer
film transistor
gate
unit
Prior art date
Application number
KR1020100079850A
Other languages
English (en)
Inventor
김무겸
박창모
박일수
이용수
조영미
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100079850A priority Critical patent/KR20120017258A/ko
Priority to JP2011149848A priority patent/JP5819652B2/ja
Priority to TW100128814A priority patent/TWI538159B/zh
Priority to US13/209,464 priority patent/US8497505B2/en
Priority to CN201110237591.0A priority patent/CN102420254B/zh
Publication of KR20120017258A publication Critical patent/KR20120017258A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Position Input By Displaying (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

대전체의 접촉 또는 비접촉 움직임을 감지하는 박막 대전 센서가 개시된다. 개시된 박막 대전 센서는 기판과; 기판 상에 구비되고, 게이트층, 액티브층, 소스층/드레인층을 포함하는 박막 트랜지스터 유닛; 및 게이트층과 전기적으로 연결된 도전재료로 구비된 제1막을 포함하는 것으로, 대전체의 전기장에 반응하여 입력전류를 생성하는 박막 안테나 유닛;을 포함한다. 이와 같은 박막 대전 센서는 간단한 박막층의 적층 과정을 통해 쉽게 제조될 수 있으며, 대전체의 전기장을 이용하기 때문에 접촉 상태 뿐 아니라 비접촉 상태로도 움직임을 감지할 수 있다.

Description

박막 대전 센서 {Thin film charged body sensor}
본 발명은 대전체의 접촉 또는 비접촉 움직임을 감지해내는 대전 센서에 관한 것으로서, 더 상세하게는 다층의 박막 적층 구조를 가진 박막 대전 센서에 관한 것이다.
최근에는 휴대폰과 같은 소형 디스플레이 장치를 중심으로 터치 조작을 감지하는 접촉식 입력 방식이 널리 채용되고 있고, TV와 같은 대형 디스플레이 장치에서도 이러한 접촉식 입력 방식의 도입이 추진되고 있는 추세이다.
그런데, 이와 같은 기존의 접촉식 입력 방식에서는 디스플레이 장치에 터치 조작을 감지하기 위한 별도의 센서를 준비해서 설치해야 하기 때문에, 구조가 상당히 복잡해지고 제조비용도 높아지는 단점이 있다.
또한, 사용자가 손가락 등으로 반드시 조작부에 직접 터치를 가해야만 센서의 감지가 이루어지기 때문에 부드러운 조작감을 느끼기 어렵고, 장시간 반복 조작 시에는 관절에 무리가 올 수도 있다는 문제점도 있다.
따라서, 간단한 공정으로 제조할 수 있으면서도 부드러운 조작감을 제공할 수 있는 센서가 요구되고 있다.
본 발명의 실시예는 일반적인 평판 표시 장치의 박막 적층 과정을 통해 제조되며, 접촉 뿐 아니라 비접촉으로도 사용자의 조작을 감지할 수 있도록 개선된 박막 대전 센서를 제공한다.
본 발명의 실시예에 따른 박막 대전 센서는, 기판; 상기 기판 상에 구비되고, 게이트층과, 상기 게이트층과 절연된 액티브층과, 상기 게이트층과 절연되고 상기 액티브층과 연결된 소스/드레인층을 포함하는 박막 트랜지스터 유닛; 및 상기 기판 상에 구비되고 상기 게이트층과 전기적으로 연결된 도전재료로 구비된 제1막을 포함하는 것으로, 대전체의 전기장에 반응하여 입력전류를 생성하는 박막 안테나 유닛;을 포함한다.
상기 제1막과 게이트층은 동일한 재료로 형성될 수 있고, 일체로 연결될 수 있다.
상기 제1막은 상기 게이트층과 동일 층 상에 형성될 수 있다.
상기 제1막과 상기 소스/드레인층은 동일한 재료로 형성될 수도 있다.
상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제1막은 상기 다른 박막 트랜지스터 유닛의 게이트층에 전기적으로 연결될 수 있다.
상기 박막 안테나 유닛은, 상기 제1막과 절연되고 도전재료로 구비된 제2막을 더 포함할 수 있다.
상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제2막은 상기 다른 박막 트랜지스터의 게이트층에 전기적으로 연결될 수 있다.
상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제2막은 상기 다른 박막 트랜지스터의 소스/드레인층에 전기적으로 연결될 수 있다.
상기 박막 안테나 유닛은, 상기 제1막과 절연되고 도전재료로 구비된 제3막을 더 포함할 수 있다.
상기 제2막과 상기 제3막은 서로 전기적으로 연결될 수 있다.
상기 박막 안테나 유닛이 복수개가 구비되며 상기 각 박막 안테나 유닛마다 상기 박막 트랜지스터 유닛 복수개가 연결될 수 있다.
상기 복수의 박막 안테나 유닛들은 센싱 조작이 이루어지는 패널 상에서 서로 다른 방향으로 배치될 수 있다.
상기 박막 안테나 유닛을 덮도록 절연층이 더 구비될 수 있다.
상기 활성층의 재질은 산화물 반도체를 포함할 수 있다.
상기한 바와 같은 본 발명의 박막 대전 센서는 일반적인 평판 표시 장치의 제조 시 진행되는 박막 적층 과정을 통해 간단하게 제조될 수 있으며, 기능적으로도 접촉 뿐 아니라 비접촉의 사용자 조작까지 감지할 수 있는 유용성을 제공한다.
도 1a 및 도 1b는 본 발명의 제1실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 2는 본 발명의 제2실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 3은 본 발명의 제3실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 4는 본 발명의 제4실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 5는 본 발명의 제5실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 6은 본 발명의 제6실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 7은 본 발명의 제7실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 8은 본 발명의 제8실시예에 따른 박막 대전 센서를 도시한 도면이다.
도 9a 내지 도 9c는 본 발명의 박막 대전 센서에서 출력된 감지신호를 측정해본 결과로서, 활성층을 폴리실리콘, 비정질실리콘, 산화물반도체로 형성한 경우의 결과를 각각 도시한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1a 및 도 1b는 본 발명의 제1실시예에 따른 박막 대전 센서(100)를 도시한 것으로, 도 1a는 박막층의 적층 구조를, 도 1b는 센싱 조작이 이루어지는 패널(10) 상의 배치예를 각각 보인 것이다.
도시된 바와 같이 본 실시예의 박막 대전 센서(100)는, 근접한 대전체(미도시)의 전기장에 반응하여 입력전류를 생성하는 박막 안테나 유닛(120)과, 그 입력전류에 의해 감지신호를 출력하는 박막 트랜지스터 유닛(110)을 구비한다. 즉, 예컨대 사람의 손가락과 같은 대전체가 박막 안테나 유닛(120)에 근접하면, 그 대전체의 전기장에 의해 박막 안테나 유닛(120)에서 입력전류가 발생하게 되고, 박막 안테나 유닛(120)과 연결된 박막 트랜지스터 유닛(110)에서는 그 입력전류에 따른 감지신호를 출력하게 된다. 다시 말해서, 근접한 대전체의 전기장 영향을 받아서 그에 상응하는 감지신호를 발생시키는 것이다.
이와 같은 본 실시예의 박막 대전 센서(100)는 각각 다수의 박막층이 적층된 구조로 이루어진 박막 안테나 유닛(120)과 박막 트랜지스터 유닛(110)를 포함한다. 즉, 기존처럼 복잡한 별도의 안테나 장치를 추가 장착한 것이 아니라, 디스플레이의 박막층을 성막하는 과정에서 박막 안테나 유닛(120)과 박막 트랜지스터 유닛(110)을 형성하는 구조이다. 그리고, 이와 같은 박막층의 성막 과정은 일반적인 평판 표시 장치의 디스플레이부 성막 과정과 동시에 진행할 수 있다. 즉, 상기 박막 트랜지스터 유닛(110)이 일반적인 평판 표시 장치의 디스플레이부에 포함된 박막 트랜지스터와 유사한 적층 구조를 가지고 있고, 또한 상기 박막 안테나 유닛(120)은 상기 박막 트랜지스터 유닛(110)의 박막층 중 일부와 같은 층으로 형성되기 때문에, 이들을 모두 한 플로우의 성막 과정을 통해 함께 형성할 수 있다. 따라서 본 장치가 평판 표시 장치에 적용되는 경우라면 디스플레이부를 성막하는 과정 중에 이 박막 대전 센서(100)도 함께 형성될 수 있다. 그러나, 본 박막 대전 센서(100)가 평판 표시 장치에만 사용될 수 있는 것은 아니므로, 이하의 박막층 구조에 대한 설명은 평판 표시 장치와 직접 연계하지 않고 설명하기로 한다.
도 1a를 참조하면, 먼저 상기 박막 트랜지스터 유닛(110)은 게이트층(111)과, 게이트절연층(112), 활성층(113), 에칭스톱층(114), 소스/드레인층(115) 및, 패시베이션층(116)이 기판(101) 상에 차례로 적층되어 있다. 상기 게이트층(111)은 상기 활성층(113)과 전기적으로 절연되고, 상기 소스/드레인층(111)은 상기 게이트층(111)과 절연되고, 활성층(113)에 연결된다. 상기 박막 트랜지스터 유닛(110)은 일반적인 박막 트랜지스터와 마찬가지로 게이트층(111)에 소정 전압이 인가되면 턴 온(turn-on)이 되는 원리로 이루어져 있다. 여기서 상기 게이트층(111)에 인가되는 전압은 상기 박막 안테나 유닛(120)에서 들어오는 입력신호가 되는 것이고, 그에 따라 소스/드레인층(115)을 흐르는 전류는 소정 센싱회로(미도시)로 출력되는 감지신호가 되는 것이다.
그리고, 상기 박막 안테나 유닛(120)은 상기 게이트층(111)과 같은 재질로 성막되는 제1막(121)을 구비한다. 즉, 이 제1막(121)은 상기 게이트층(111)이 연장되어 동시에 형성되는 것으로, 게이트층(111)과 같은 도전성 재질로 구성되어 주변의 전기장에 반응해서 입력전류를 생성하게 된다.
이와 같은 박막 대전 센서(100)는 다음과 같이 형성될 수 있다.
먼저, 기판(101) 상에 박막 트랜지스터 유닛(110)의 게이트층(111)과 박막 안테나 유닛(120)의 제1막 (121)을 함께 형성한다. 게이트층(111)과 제1막 (121)은 예컨대 몰리브덴이나 ITO같은 도전성 금속재로 형성될 수 있다. 그러면, 본 실시예의 박막 안테나 유닛(120)은 이 단계로 적층 구조가 완성되며, 이후에는 박막 트랜지스터 유닛(110)의 박막층을 계속 적층해간다.
즉, 게이트층(111) 위에 실리콘 옥사이드, 탄탈륨 옥사이드실리콘 또는 알루미늄 옥사이드 등의 절연 재질로 게이트절연층(112)을 형성하고, 그 위에 반도체 재질의 활성층(113)을 형성한다. 활성층(113)은 실리콘 반도체가 사용될 수도 있고, GIZO(GaInZnOx)나 HIZO(HfInZnOx)와 같은 산화물 반도체가 사용될 수도 있다. 그런데 실험에 의하면 산화물 반도체를 사용하는 경우에 감도가 더 좋은 것으로 나타나고 있다. 도 9a 내지 도 9c가 활성층(113)을 각각 폴리실리콘, 비정질실리콘, GIZO로 형성한 경우의 감도를 측정해본 결과인데, 폴리실리콘이나 비정질실리콘의 경우보다 GIZO로 활성층(113)을 형성한 경우에 센싱회로(미도시)로 출력되는 감지신호가 훨씬 큰 폭으로 변화하는 것을 알 수 있다. 즉, 박막 안테나 유닛(120)의 주변에 대전체를 근접시켜서 움직이며 그때 출력되는 감지신호를 측정한 것인데, 비슷한 움직임을 하더라도 산화물 반도체로 활성층(113)을 형성한 도 9c의 경우에 감지신호의 변화가 큰 것으로 나타났으며, 이것은 그만큼 대전체의 움직임을 민감하게 감지할 수 있다는 의미가 된다. 따라서, 높은 감도를 얻기 위해서는 활성층(113)을 산화물 반도체로 형성하는 것이 더 바람직할 수 있다.
다음으로, 활성층(113) 위에 상기 게이트절연층(112)과 유사한 절연 재질로 에칭스톱층(114)을 형성하고, 그 위에 예컨대 ITO와 같은 도전성 재질로 소스/드레인층(115)을 형성한다. 그리고, 다시 그 위에 상기 게이트절연층(112)과 유사한 절연 재질로 패시베이션층(116)을 형성하면, 본 실시예의 박막 대전 센서(100)가 완성된다.
이와 같은 박막 대전 센서(100)는 도 1b에 도시된 바와 같은 패널(10)에 배치될 수 있다. 이 상태에서 사용자가 손가락과 같은 대전체를 패널(10) 가까이에 접근 또는 접촉시키면 상기 박막 안테나 유닛(120)의 제1막 (121)이 그 대전체 접근에 따른 전기장 영향에 의해 입력전압값이 생성되고, 이 입력전압에 의해 박막 트랜지스터 유닛(110)이 턴온이 되어, 소정 센싱회로(미도시)로 도 9a 내지 도 9c와 같은 감지신호가 출력되는 것이다.
그러므로, 이와 같은 원리로 박막 대전 센서(100)는 대전체의 움직임을 감지할 수 있게 되며, 이를 센싱 회로에서 입력받아 적절히 처리하면 다양한 활용예를 만들어 낼 수 있게 된다. 더구나 상기의 박막 대전 센서(100)는 주변 전기장에 반응해서 감지신호가 출력되기 때문에, 대전체의 상기 박막 안테나 유닛(120)에 대한 직접적인 접촉 뿐만 아니라 비접촉 상황인 대전체의 근접 상태에도 감지신호를 생성하고 그에 따른 처리를 수행할 수 있게 된다. 따라서, 보다 다양한 활용예의 구현이 가능해진다.
이하에는 상기와 같은 박막 대전 센서의 재질과 구조를 기본으로 하여 다양하게 변형될 수 있는 실시예들을 예시한다.
도 2는 본 발명의 제2실시예에 따른 박막 대전 센서(200)를 나타낸다. 본 실시예는 전술한 제1실시예에 비해서 게이트층(211)을 활성층(213)의 상방에 배치한 경우를 예시한 것이다. 즉, 일반적인 박막 트랜지스터에서 게이트층(211)이 활성층(213)의 하방에 위치한 버텀 게이트 구조와 상방에 위치한 탑 게이트 구조가 선택적으로 사용될 수 있는데, 본 박막 대전 센서(200)에서도 그와 같은 게이트층(211) 배치의 선택적인 채용이 가능함을 보인 것이다. 이 경우에는 기판(201) 상에 활성층(213), 에칭스톱층(214), 소스/드레인층(215), 게이트절연층(212) 및, 게이트층(211)의 적층 순서로 박막 트랜지스터 유닛(210)의 성막이 진행되며, 박막 안테나 유닛(220)의 제1막(221)은 게이트층(211)과 같은 층으로 함께 형성된다.
마찬가지로, 박막 안테나 유닛(220)에 대전체가 접근 또는 접촉하면, 상기 코어층(221)이 그 대전체 접근에 따른 전기장 영향에 의해 입력전류를 생성하게 되고, 이 입력전류로 박막 트랜지스터 유닛(210)의 게이트층(211)에 소정의 전압이 인가되면 박막 트랜지스터 유닛(210)이 턴온이 된다. 즉, 감지신호가 출력된다.
그러므로, 본 실시예의 박막 대전 센서(200)도 대전체의 접촉이나 접근과 같은 움직임을 전기장의 영향을 통해 감지할 수 있게 되며, 이를 센싱 회로에서 입력받아 적절히 처리하면 다양한 활용예를 만들어 낼 수 있게 된다.
다음으로, 도 3은 본 발명의 제3실시예에 따른 박막 대전 센서(300)를 나타낸다.
본 실시예는 박막 안테나 유닛(320) 하나에 두 개의 박막 트랜지스터 유닛(310)이 연결된 경우를 예시한 것이다. 즉, 전술한 제1실시예와 박막 안테나 유닛(320) 및 박막 트랜지스터 유닛(310)의 기본적인 구조는 동일하되, 하나의 박막 안테나 유닛(320)에 두 박막 트랜지스터 유닛(310)을 연결하여 감지신호를 증폭시킬 수 있도록 한 것이다.
상기 두 개의 박막 트랜지스터 유닛(310)은 각각 게이트층(311)과, 게이트절연층(312), 활성층(313), 에칭스톱층(314), 소스/드레인층(315) 및, 패시베이션층(316)이 기판(301) 상에 차례로 적층되어 있으며, 각각의 게이트층(311)에 상기 박막 안테나 유닛(320)에서 들어오는 입력전류가 인가되면 그와 대면한 활성층(313)을 경유하여 소스/드레인층(315)에 전류가 흐르게 된다.
상기 박막 안테나 유닛(320)은 상기 게이트층(311)과 같은 재질로 성막되는 제1막 (321)을 구비한다. 즉, 이 제1막 (321)은 상기 게이트층(311)이 연장되어 동시에 형성되는 것으로, 게이트층(311)과 같은 도전성 재질로 구성되어 주변의 전기장에 반응해서 입력전류를 생성한다.
이때, 상기 두 개의 박막 트랜지스터 유닛(310)에서 동일한 감지신호가 출력되므로, 더 증폭된 감지신호를 이용할 수 있게 된다.
다음으로, 도 4는 본 발명의 제4실시예에 따른 박막 대전 센서(400)를 나타낸다. 본 실시예는 전술한 제3실시예와 같이 박막 안테나 유닛(420) 하나에 두 개의 박막 트랜지스터 유닛, 즉, 제1 및 제2박막 트랜지스터 유닛(410a)(410b)이 연결된 구조를 예시한 것인데, 이 중 제1박막트랜지스터 유닛(410a)은 버텀 게이트 구조로, 제2박막 트랜지스터 유닛(410b)은 탑 게이트 구조로 형성한 것이다.
따라서, 제1박막 트랜지스터 유닛(410a)은 기판(401) 상에 게이트층(411a), 게이트절연층(412a), 활성층(413a), 에칭스톱층(414a), 소스/드레인층(415a) 및 패시베이션층(416a)이 순차 적층된 구조를 가지며, 제2박막 트랜지스터 유닛(410b)은 기판(401) 상에 활성층(413b), 에칭스톱층(414b), 소스/드레인층(415b), 게이트절연층(412b) 및, 게이트층(411b)이 적층된 구조를 갖는다.
그리고, 박막 안테나 유닛(420)의 제1막 (421)은 먼저 제1박막 트랜지스터 유닛(410a)의 게이트층(411a)과 같은 층으로 함께 형성되고, 제2박막 트랜지스터 유닛(410b)의 게이트층(411b)은 나중에 코어층(421)과 연결되도록 형성된다.
본 실시예도 제3실시예와 마찬가지로 두 개의 박막 트랜지스터 유닛(410a)(410b)에서 동일한 감지신호가 출력되므로, 더 증폭된 감지신호를 이용할 수 있게 된다.
다음으로, 도 5는 본 발명의 제5실시예에 따른 박막 대전 센서(500)를 나타낸다.
본 실시예도 박막 안테나 유닛(520) 하나에 두 개의 박막 트랜지스터 유닛, 즉, 제1 및 제2박막 트랜지스터 유닛(510a)(510b)이 연결된 구조를 가지며, 박막 안테나 유닛(520)에 제1막(521)만 있는 것이 아니라 그 외측에 제1,2절연층(524)(525)을 개재하여 도전성 물질로 형성된 제2막(522) 및 제3막(523)이 더 구비되어 있다.
먼저, 상기 제1 및 제2박막 트랜지스터 유닛(510a)(510b)은 각각 게이트층(511a)(511b)과, 게이트절연층(512a)(512b), 활성층(513a)(513b), 에칭스톱층(514a)(514b), 소스/드레인층(515a)(515b) 및, 패시베이션층(516a)(516b)이 차례로 적층되어 있으며, 각각의 게이트층(511a)(511b)에 상기 박막 안테나 유닛(520)에서 들어오는 입력전류가 인가되면 턴 온이 된다.
상기 박막 안테나 유닛(520)은 제1 및 제2박막 트랜지스터 유닛(510a)(510b)의 각 게이트층(511a)(511b)과 같은 재질로 동시에 성막된 제2막(522)과, 그 제2막(522) 위에 게이트절연층(512a)(512b)과 같은 재질로 동시에 성막된 제1절연층(524), 제1절연층(524) 위에 소스/드레인층(515a)(515b)과 같은 재질로 동시에 성막된 제1막(521), 상기 제1막(521) 위에 패시베이션층(516a)(516b)과 같은 재질로 동시에 성막된 제2절연층(525) 및, 상기 제2절연층(525) 위에 성막된 제3막(523)을 구비한다. 즉, 본 실시예의 박막 안테나 유닛(520)은 제1막(521)을 가운데 두고 그 외측에 제2막(522) 및 제3막(523)을 배치하여, 제1막(521)과 제2막(522) 및 제3막(523)이 각각 이중 안테나 역할을 하도록 한 것이다. 이를 위해 제1막(521)은 어느 한 박막 트랜지스터 유닛, 즉 도 5에 따른 실시예의 경우 제2박막 트랜지스터 유닛(510b)의 게이트층(511b)에 연결되고, 제2막(522) 및 제3막(523)은 다른 박막 트랜지스터 유닛, 즉, 제1박막 트랜지스터 유닛(510a)의 게이트층(511a)와 연결된다. 이 상태에서 만일 대전체가 접근 또는 접촉하면 그 대전체의 전기장 영향을 제1막(521) 내지 제3막(523)이 함께 받게 되고, 그에 따른 감지신호를 각각 출력하게 된다. 이때 상기 제1,2절연층(524)(525)의 유전율에 따라 제1막(521) 내지 제3막(523) 간의 감도 차이가 정해질 수 있으므로, 이를 이용하면 두 개의 감지신호를 조합하여 다양한 센싱 제어를 구현할 수 있다. 예를 들면, 상기 제2막(522) 및 제3막(523)은 대전체의 접촉을 감지하고, 상기 제1막(521)은 대전체의 비접촉 접근을 감지하도록 센싱 회로를 구성할 수도 있다.
여기서, 상기 제3막(523)은 ITO와 같은 재질로 구성할 수 있는데, 본 박막 대전 센서(500)가 만일 평판 표시 장치에 채용되는 경우라면 평판 표시 장치의 화소전극(미도시)를 형성할 때 그와 같은 층으로 동시에 형성할 수 있다.
한편, 별도의 도면으로 개시하지는 않았지만, 상기 제1 및 제2박막 트랜지스터 유닛(510a)(510b) 중 적어도 하나를 전술한 제2,4실시예에서 예시한 탑 게이트 구조로 형성할 수도 있음은 물론이다.
다음으로, 도 6은 본 발명의 제6실시예에 따른 박막 대전 센서(600)를 나타낸다.
본 실시예도 제5실시예처럼 이중 안테나 구조의 박막 안테나 유닛(620) 하나에 제1 및 제2박막 트랜지스터 유닛(610a)(610b)이 연결된 구조를 가진다.
먼저, 상기 박막 안테나 유닛(620)은 제5실시예와 마찬가지로 제2막(622), 제1절연층(624), 제1막(621), 제2절연층(625) 및, 제3막(623)이 차례로 적층된 구조를 갖는다.
그리고, 상기 제1 및 제2박막 트랜지스터 유닛(610a)(610b)은 각각 게이트층(611a)(611b)과, 게이트절연층(612a)(612b), 활성층(613a)(613b), 에칭스톱층(614a)(614b), 소스/드레인층(615a)(615b) 및, 패시베이션층(616a)(616b)이 차례로 적층되어 있다.
이중에서 제2박막 트랜지스터 유닛(610b)은 상기 박막 안테나 유닛(620)의 제1막(621)에서 들어오는 입력전류가 게이트층(611b)에 인가되면 턴 온이 된다. 이것은 전술한 제5실시예와 같은 구조이다.
그런데, 제1박막 트랜지스터 유닛(610a)은 제5실시예처럼 박막 안테나 유닛(620)의 제2막(622) 및 제3막(623)에 게이트층(611a)이 연결된 것이 아니라, 소스/드레인층(615a)이 연결되어 있다. 따라서, 이 제1박막 트랜지스터 유닛(610a)은 박막 안테나 유닛(620)을 통한 대전체의 감지 기능이 아니라, 제2막(622) 및 제3막(623)에 전하를 공급하는 기능을 수행하게 되며, 이 경우에는 게이트층(611a)에 별도의 게이트배선(미도시)이 연결된다. 즉, 게이트층(611a)에 별도의 게이트배선을 통해 전압이 인가되면, 턴 온이 되어 소스/드레인층(615a)에 전류가 흐르면서 제2막(622) 및 제3막(623)으로 전하가 공급되고, 그 전하가 제1막(621)에 영향을 미치게 된다. 따라서, 제2막(622) 및 제3막(623)에 공급되는 전하량을 증감시키면 제1막(621)이 외부 대전체의 전기장을 감지하는 감도가 변하게 되므로, 본 실시예는 이 전하량을 증감시키면서 감도를 조절할 수 있는 구조를 예시한 것이다.
한편, 별도의 도면으로 개시하지는 않았지만, 상기 제1,2박막 트랜지스터 유닛(610a)(610b) 중 적어도 하나를 전술한 제2,4실시예에서 예시한 탑 게이트 구조로 형성할 수도 있음은 물론이다.
다음으로 도 7a 및 도 7b는 본 발명의 제7실시예에 따른 박막 대전 센서(700)를 도시한 것이다. 본 실시예는 전술한 제5실시예와 같은 구조를 센싱 조작이 수행되는 패널(10)에 복수개 설치하는 경우를 예시한 것이다.
즉, 하나의 박막 안테나 유닛(720)에 제1 및 제2박막 트랜지스터 유닛(710a)(710b)이 연결된 박막 대전 센서(700) 한 세트를 패널(10)의 수평방향으로 형성하고, 또 다른 세트는 패널(10)의 수직방향으로 형성한 것이다. 이렇게 되면 서로 다른 방향으로 배치된 두 개의 박막 안테나 유닛(720)이 대전체의 움직임을 각각 다른 위치에서 감지하게 되므로, 이들의 감지신호를 조합하면 보다 정밀한 센싱이 가능해질 수 있다. 그리고, 필요하면 전술한 제1 내지 제6실시예 모두 이와 같이 복수 세트가 서로 다른 방향으로 배치되게 형성할 수 있음은 물론이다.
다음으로 도 8a 및 도 8b는 본 발명의 제8실시예에 따른 박막 대전 센서(800)를 도시한 것이다. 본 실시예는 전술한 제7실시예에 더해서 각 박막 안테나 유닛(820)의 최외곽층에 제3절연층(826)(827)을 더 형성한 경우를 예시한 것이다. 즉, 제7실시예처럼 복수의 박막 대전 센서(800)를 서로 다른 방향으로 배치되게 형성하는데, 각 박막 안테나 유닛(820)의 제2막(822) 및 제3막(823) 외측에 제3절연층(826)(827)을 형성한 것이다.
이렇게 되면 제2막(822) 및 제3막(823)이 제3절연층(826)(827)에 덮이게 되므로, 제1막(821)과 제2막(822) 및 제3막(823) 모두 구조상 대전체와 직접 닿지 않는 비접촉 감지 구조가 되는 셈이 된다. 따라서, 필요에 따라 이와 같은 구조로도 변형할 수 있다. 참조부호 824와 825는 제1,2절연층을 나타낸다.
그러므로, 이상에서 설명한 바와 같이 본 발명의 박막 대전 센서는 간단한 박막층의 적층 과정을 통해 박막 안테나 유닛과 박막 트랜지스터 유닛을 포함한 센서 구조를 쉽게 만들 수 있으며, 대전체의 전기장을 이용하기 때문에 접촉 상태 뿐 아니라 비접촉 상태로도 움직임을 감지할 수 있다. 또한, 상기한 실시예들과 같은 다양한 변형예를 통해 활용 분야를 더욱 넓힐 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
100,200,300,400,500,600,700,800...박막 대전 센서
101,201,301,401,501,601...기판
110,210,310,410a,410b,510a,510b,610a,610b,710a,710b,810a,810b...박막 트랜지스터 유닛
120,220,320,420,520,620,720,820...박막 안테나 유닛
111,211,311,411a,411b,511a,511b,611a,611b...게이트층
112,212,312,412a,412b,512a,512b,612a,612b...게이트절연층
113,213,313,413a,413b,513a,513b,613a,613b...활성층
114,214,314,414a,414b,514a,514b,614a,614b...에칭스톱층
115,215,315,415a,415b,515a,515b,615a,615b...소스/드레인층
116,316,416a,516a,516b,616a,616b...패시베이션층
121,221,321,421,521,621,821...제1막
522,622,822...제1쉴드층 524,624,824...제1절연층
525,625,825...제2절연층 523,623,823...제2쉴드층
826,827...제3절연층 10...패널

Claims (15)

  1. 기판;
    상기 기판 상에 구비되고, 게이트층과, 상기 게이트층과 절연된 액티브층과, 상기 게이트층과 절연되고 상기 액티브층과 연결된 소스/드레인층을 포함하는 박막 트랜지스터 유닛; 및
    상기 기판 상에 구비되고 상기 게이트층과 전기적으로 연결된 도전재료로 구비된 제1막을 포함하는 것으로, 대전체의 전기장에 반응하여 입력전류를 생성하는 박막 안테나 유닛;을 포함하는 박막 대전 센서.
  2. 제 1 항에 있어서,
    상기 제1막과 게이트층은 동일한 재료로 형성된 박막 대전 센서.
  3. 제 2 항에 있어서,
    상기 제1막은 상기 게이트층과 일체로 연결된 박막 대전 센서.
  4. 제 3 항에 있어서,
    상기 제1막은 상기 게이트층과 동일 층 상에 형성된 박막 대전 센서.
  5. 제 1 항에 있어서,
    상기 제1막과 상기 소스/드레인층은 동일한 재료로 형성된 박막 대전 센서.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제1막은 상기 다른 박막 트랜지스터 유닛의 게이트층에 전기적으로 연결된 박막 대전 센서.
  7. 제 1 항에 있어서,
    상기 박막 안테나 유닛은,
    상기 제1막과 절연되고 도전재료로 구비된 제2막을 더 포함하는 박막 대전 센서.
  8. 제 7 항에 있어서,
    상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제2막은 상기 다른 박막 트랜지스터의 게이트층에 전기적으로 연결된 박막 대전 센서.
  9. 제 7 항에 있어서,
    상기 박막 트랜지스터 유닛 외에 다른 박막 트랜지스터 유닛을 더 포함하고, 상기 제2막은 상기 다른 박막 트랜지스터의 소스/드레인층에 전기적으로 연결된 박막 대전 센서.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 박막 안테나 유닛은,
    상기 제1막과 절연되고 도전재료로 구비된 제3막을 더 포함하는 박막 대전 센서.
  11. 제 10 항에 있어서,
    상기 제2막과 상기 제3막은 서로 전기적으로 연결된 박막 대전 센서.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 박막 안테나 유닛이 복수개가 구비되며 상기 각 박막 안테나 유닛마다 상기 박막 트랜지스터 유닛 복수개가 연결된 박막 대전 센서.
  13. 제 12 항에 있어서,
    상기 복수의 박막 안테나 유닛들은 센싱 조작이 이루어지는 패널 상에서 서로 다른 방향으로 배치된 박막 대전 센서.
  14. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 박막 안테나 유닛을 덮도록 절연층이 더 구비된 박막 대전 센서.
  15. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 활성층의 재질은 산화물 반도체를 포함하는 박막 대전 센서.
KR1020100079850A 2010-08-18 2010-08-18 박막 대전 센서 KR20120017258A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100079850A KR20120017258A (ko) 2010-08-18 2010-08-18 박막 대전 센서
JP2011149848A JP5819652B2 (ja) 2010-08-18 2011-07-06 薄膜帯電センサー
TW100128814A TWI538159B (zh) 2010-08-18 2011-08-12 薄膜帶電體感測器及使用其之顯示裝置
US13/209,464 US8497505B2 (en) 2010-08-18 2011-08-15 Thin film charged body sensor
CN201110237591.0A CN102420254B (zh) 2010-08-18 2011-08-18 薄膜带电体传感器及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079850A KR20120017258A (ko) 2010-08-18 2010-08-18 박막 대전 센서

Publications (1)

Publication Number Publication Date
KR20120017258A true KR20120017258A (ko) 2012-02-28

Family

ID=45593347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079850A KR20120017258A (ko) 2010-08-18 2010-08-18 박막 대전 센서

Country Status (5)

Country Link
US (1) US8497505B2 (ko)
JP (1) JP5819652B2 (ko)
KR (1) KR20120017258A (ko)
CN (1) CN102420254B (ko)
TW (1) TWI538159B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
CN103353819B (zh) * 2013-07-05 2016-03-09 浙江大学 具有高精度手写笔输入功能的自电容多点触摸屏
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10581176B2 (en) 2016-05-10 2020-03-03 Rochester Institute Of Technology Thin-film sensor antenna
JP7020644B2 (ja) 2017-12-21 2022-02-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 静電センサ装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889236A (en) * 1992-06-08 1999-03-30 Synaptics Incorporated Pressure sensitive scrollbar feature
JPH06332011A (ja) * 1993-05-18 1994-12-02 Sony Corp 半導体集合基板及び半導体装置
US6028581A (en) 1997-10-21 2000-02-22 Sony Corporation Method and apparatus for a liquid crystal display (LCD) having an input function
SE0002448D0 (sv) 2000-06-28 2000-06-28 Hoeganaes Ab method of producig powder metal components
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4511064B2 (ja) * 2001-03-05 2010-07-28 三菱電機株式会社 凹凸検出センサ
US20020142526A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Structures and methods to minimize plasma charging damage in silicon on insulator devices
US6819316B2 (en) 2001-04-17 2004-11-16 3M Innovative Properties Company Flexible capacitive touch sensor
GB0114456D0 (en) * 2001-06-14 2001-08-08 Koninkl Philips Electronics Nv Object sensing
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP3858728B2 (ja) * 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP3954532B2 (ja) * 2003-06-13 2007-08-08 沖電気工業株式会社 Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7839392B2 (en) * 2005-08-05 2010-11-23 Samsung Electronics Co., Ltd. Sensing circuit and display device having the same
KR101160837B1 (ko) * 2005-10-26 2012-06-29 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치
KR20070066069A (ko) 2005-12-21 2007-06-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP4799237B2 (ja) * 2006-03-27 2011-10-26 三洋電機株式会社 変位検出センサ、変位検出装置及び端末装置
KR20080062263A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 마이크로 스트립 안네타를 포함한 액정표시장치
KR100942293B1 (ko) 2007-07-12 2010-02-16 주식회사 토비스 광을 이용한 터치 센싱 방법 및 그에 따른 터치패널 장치와시스템
KR101478045B1 (ko) * 2007-11-26 2014-12-31 삼성디스플레이 주식회사 터치 스크린
JP4894768B2 (ja) * 2008-01-28 2012-03-14 ソニー株式会社 表示装置及び電子機器
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2010056303A (ja) 2008-08-28 2010-03-11 Epson Imaging Devices Corp 光センサ及びこの光センサを使用した液晶表示装置
CN101770121B (zh) * 2008-12-26 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
TWI538159B (zh) 2016-06-11
US20120043547A1 (en) 2012-02-23
CN102420254A (zh) 2012-04-18
TW201212207A (en) 2012-03-16
JP2012043411A (ja) 2012-03-01
US8497505B2 (en) 2013-07-30
JP5819652B2 (ja) 2015-11-24
CN102420254B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP6032371B2 (ja) 検出センサ及び入力装置
JP4818564B2 (ja) 特に指紋センサのための小型化センサチップ
TWI379244B (en) Imaging device
JP5819652B2 (ja) 薄膜帯電センサー
US10268301B2 (en) Three-dimensional touch panel
JP2015122141A (ja) 静電容量センサ電極
JP2018009792A (ja) 近接触覚センサ
CN108073892B (zh) 指纹传感器及其制造方法
US20120075215A1 (en) Single layer implemented two dimensional touchpad
TW201346692A (zh) 電容式觸控面板裝置
JP2022105964A (ja) 静電容量型センサ
JP5315529B2 (ja) 静電容量型近接センサ、近接検知方法および静電容量型近接センサの電極構造
JP2012208749A (ja) 静電容量式タッチパネル
CN107765931B (zh) 基于电容感应的显示屏手势控制电路及控制方法
CN103793114B (zh) 具有高感测灵敏度的电容式感测阵列装置及电子设备
CN101452362B (zh) 触控面板及其制作方法
TWI489364B (zh) 具雜訊屏蔽功能的電容式觸控感測裝置
CN111176383B (zh) 一种柔性显示面板及显示装置
US20120050205A1 (en) Touch panel with multilayer structure and display using the same
CN114115613B (zh) 一种触控屏、触控定位方法及显示装置
US9557870B2 (en) Electrostatic capacitance-type position detection device
US10712893B2 (en) Single-surface position sensor and positioning method thereof
JP2018006036A (ja) 電界センサ
US10551959B2 (en) Touch input device and electronic device
TWI604364B (zh) 互電容式觸控螢幕

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right