Um
die oben beschriebenen Probleme, die mit der herkömmlichen
Halbleiterspeichervorrichtung verbunden sind, zu lösen, ist
es Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervorrichtung
anzugeben, die zum Erhalten der Wirksamkeit der Auffrischbetriebsabläufe in der
Lage ist.
Diese
Aufgabe wird gelöst
durch eine Halbleiterspeichervorrichtung nach Anspruch 1.
Weiterbildungen
der Erfindung sind in den Unteransprüchen angegeben.
Bei
der Halbleiterspeichervorrichtung wird der Betrag des Leckstromes
aus der Speicherzelle durch Steuern des Pegels der Substratspannung VBB
vermindert und eine hohe Ausbeute wird bei der Herstellung erhalten.
Entsprechend
eines Aspektes der vorliegenden Erfindung weist eine Halbleiterspeichervorrichtung
eine Speicherzelle, die auf einem Halbleitersubstrat ausgebildet
ist. Eine Dummy-Speicherzelle ist auf dem Halbleitersubstrat in
derselben Weise wie die Speicherzelle ausgebildet ist. Ein Leckdetektionsmittel,
das in der Halbleitervorrichtung enthalten ist, detektiert eine
Leckage von der Dummy-Speicherzelle und erzeugt ein Ausgabesignal,
das den Betrag der Leckage darstellt. Ein Substratvorspannungserzeugungsmittel,
das in der Halbleitervorrichtung enthalten ist, steuert eine Substratspannung,
die an das Halbleitersubstrat angelegt ist, derart, daß der Betrag der
Leckage aus der Speicherzelle in Übereinstimmung mit dem Ausgabesignal,
das dem Substratspannungserzeugungsmittel durch das Leckdetektionsmittel
zugeführt
wird, reduziert wird.
Bei
einem anderen Aspekt der Halbleiterspeichervorrichtung wird die
Substratspannung durch das durch das Leckdetektionsmittel erzeugte Ausgabesignal
zu einem flacheren Pegel gesteuert.
Bei
einem anderen Aspekt der Halbleiterspeichervorrichtung weist die
Dummy-Speicherzelle einen MOS-Transistor, der auf einem Substratabschnitt
für die
Dummy-Speicherzelle ausgebildet ist, auf, und eine Leckage zwischen
einem Drain des MOS-Transistors
und dem Substratabschnitt wird detektiert.
Bei
einem anderen Aspekt der Halbleiterspeichervorrichtung wird die
Substratspannung durch das durch das Leckdetektionsmittel erzeugte Ausgabesignal
zu einem tieferen Pegel gesteuert.
Bei
einem anderen Aspekt der Halbleiterspeichervorrichtung weist die
Dummy-Speicherzelle einen MOS-Transistor, der auf einem Substratabschnitt
für die
Dummy-Speicherzelle ausgebildet ist, auf, und eine Leckage zwischen
einem Drain und einer Source des MOS-Transistors wird detektiert.
Bei
einem anderen Aspekt der Halbleiterspeichervorrichtung ist eine
Gateisolierschicht der Dummy-Speicherzelle als eine Elementtrennungsisolierschicht
der Speicherzelle ausgebildet.
Entsprechend
eines anderen Aspektes weist eine Halbleiterspeichervorrichtung
Speicherzellen, die auf dem Halbleitersubstrat ausgebildet sind,
auf. Mindestens zwei Dummy-Speicherzellen sind auf dem Halbleitersubstrat
in derselben Weise wie die Speicherzellen ausgebildet. Mindestens
zwei Leckdetektionsmittel, die mit den Dummy-Speicherzellen verbunden
sind, detektieren jeweils eine Leckage aus der entsprechenden Dummy-Speicherzelle
und erzeugen ein Ausgabesignal, das den Betrag der Leckage darstellt.
Ein Vergleichsmittel vergleicht die Ausgabesignale, die durch die
Leckdetektionsmittel erzeugt werden, miteinander und erzeugt ein
Vergleichsausgabesignal. Des weiteren steuert ein Substratspannungserzeugungsmittel
eine Substratspannung, die an das Halbleitersubstrat angelegt wird, derart,
daß der
Betrag der Leckage aus den Speicherzellen in Übereinstimmung mit dem Vergleichsausgabesignal,
das der Substratspannungserzeugungs schaltung durch das Vergleichsmittel
zugeführt wird,
reduziert wird.
In
einem anderen Aspekt der Halbleiterspeichervorrichtung weisen die
Dummy-Speicherzellen jeweils einen MOS-Transistor, der auf einem
Substratabschnitt für
die Dummy-Speicherzelle ausgebildet ist, auf, und eine Leckage zwischen
einem Drain des MOS-Transistors
und dem Substratabschnitt wird durch eines der Leckdetektionsmittel
detektiert, während
eine Leckage zwischen dem Drain und einer Source des MOS-Transistors
durch das andere Leckdetektionsmittel detektiert wird.
Weitere
Merkmale und Zweckmäßigkeiten von
Ausführungsformen
der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung
in Verbindung mit den Figuren. Von den Figuren zeigen:
1 ein Schaltbild, das einen
Aufbau eines Leckdetektionsmittels oder eines Speicherzellenleckmonitors
zum Detektieren eines Leckstroms von elektrischer Ladung aus einer
Speicherzelle in einer Halbleiterspeichervorrichtung entsprechend
einer ersten Ausführungsform
der vorliegenden Erfindung zeigt;
2 eine Querschnittsansicht,
die eine Verbindung einer Dummy-Speicherzelle in der in 1 gezeigten Schaltung zeigt;
3 ein Schaltbild, das den
Aufbau einer Substratspannungserzeugungsschaltung zum Erzeugen einer
Substratspannung in Übereinstimmung mit
einem Ausgangssignal, das dieser durch den in 1 gezeigten Speicherzellenleckmonitor
zugeführt
wird, zeigt;
4 eine Darstellung, die
den Schaltungsaufbau einer Dummy-Speicherzelle zeigt, die zum Detektieren
eines Leckstromes verwendet wird, der von dem n+-Drainbereich
zu dem p-Typ Substrat fließt;
5 eine Darstellung, die
den Querschnitt und die Verbindung des MOS-Transistors in der Dummy-Speicherzelle,
die in 4 gezeigt ist,
zeigt;
6 eine Darstellung, die
einen Speicherzellenleckmonitor zum Detektieren eines Leckstromes
zeigt, der von dem n+-Drainbereich zu dem n+-Sourcebereich fließt;
7 eine Darstellung, die
den Querschnitt und die Verbindung des MOS-Transistors in der Dummy-Speicherzelle,
die in 6 gezeigt ist,
zeigt;
8 eine Darstellung, die
den Schaltungsaufbau einer Dummy-Speicherzelle zeigt, die zum Detektieren
des Leckstromes verwendet wird, der von dem n+-Bereich
zu dem benachbarten n+-Bereich durch einen
Abschnitt unter einer Elementtrennungsschicht fließt;
9 eine Darstellung, die
den Querschnitt und die Verbindung des MOS-Transistors der Dummy-Speicherzelle,
die in 8 gezeigt ist,
zeigt;
10 eine Darstellung, die
eine Speicherzellenleckmonitor in einer Halbleiterspeichervorrichtung
entsprechend einer abermals weiteren Ausführungsform der vorliegenden
Erfindung zeigt; und
11 eine Darstellung, die
einen Querschnitt eines Aufbaues eines MOS-Transistors zeigt, der
eine Speicherzelle eines DRAM bildet.
Die
vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung
einiger bevorzugter Ausführungsformen
unter Bezugnahme auf die begleitenden Zeichnungen, die die Ausführungsformen
zeigen, noch verständlicher.
Erste Ausführungsform
1 ist ein Schaltbild, das
einen Aufbau eines Leckdetektionsmittels oder eines Speicherzellenleckmonitors
zum Detektieren einer Leckage (Leckstrom) von elektrischer Ladung
aus einer Speicherzelle in einer Halbleiterspeichervorrichtung entsprechend
einer ersten Ausführungsform
der vorliegenden Erfindung zeigt. 2 ist
eine Querschnittsdarstellung, die eine Verbindung einer Speicherzelle in
der in 1 gezeigten Schaltung
zeigt. 3 ist ein Schaltbild,
das den Aufbau einer Substratspannungserzeugungsschaltung zum Erzeugen
einer Substratspannung in Übereinstimmung
mit einem Ausgangssignal, das dieser von dem in 1 gezeigten Speicherzellenleckmonitor
zugeführt
wird, zeigt. Die Halbleiterspeichervorrichtung, die durch die erste
Ausführungsform
der vorliegenden Erfindung bereitgestellt wird, bei der diese Schaltungen auf
einem Halbleitersubstrat zusammen mit Speicherzellen ausgebildet
sind, reduziert den Betrag einer Leckage (eines Leckstroms) von
elektrischer Ladung aus jeder der Speicherzellen durch Steuerung des
elektrischen Potentials des Halbleitersubstrats.
Zuerst
wird der Aufbau des Speicherzellenleckmonitors 100, der
in 1 gezeigt ist, erläutert. Wie
in 1 gezeigt ist, weist
eine Dummy-Speicherzelle A10 zur Speicherzellenleckstromüberwachung
einen MOS-Transistor N10 auf. Die Dummy-Speicherzelle A10 ist so
entworfen bzw. aufgebaut, daß sie
denselben Aufbau wie die Speicherzelle (des Speicherzellenfeldes)
aufweist. Der Speicherzellenleckmonitor 100 weist weiterhin
n-Typ MOS-Transistoren N2 und N3 und p-Typ MOS-Transistoren P1 bis
P5 auf. Ein Lastwiderstand R ist mit dem Ausgabetransistor P5 verbunden,
und ein Ausgabesignal MC wird von der Sourceelektrode des Ausgabetransistors
P5 erzeugt. Eine Stromversorgungsspannung VCC mit einem typischen
Wert von 3,3 V gegenüber
dem Massepotential des Masseanschluß GND wird zugeführt. Wie
in 2 gezeigt ist, ist
eine Substratspannung VBB von normalerweise -2 V an das Halbleitersubstrat 1a angelegt.
Bei einem solchen Schaltungsaufbau variiert der Pegel des Ausgabesignals
MC, um den ermittelten Betrag des Leckstromes der elektrischen Ladung
aus der Dummy-Speicherzelle A10 darzustellen. Es sollte bemerkt
werden, daß,
da der Betrag des Leckstromes der elektrischen Ladung von dem MOS-Transistor N10
der Dummy-Speicherzelle A10 klein ist, einige Tausend solcher MOS-Transistoren
parallel geschaltet sind, um die Detektions- bzw. Ermittlungsgenauigkeit
anzuheben. Zum Zwecke der Vereinfachung ist jedoch nur ein MOS-Transistor in 1 gezeigt.
Als
nächstes
zeigt 2 eine Querschnittsstruktur
und eine Verbindung des MOS-Transistor N10 der Dummy-Speicherzelle
A10, die in 1 gezeigt
sind. Der MOS-Transistor N10 wird in derselben Weise wie eine Speicherzelle
ausgebildet, um die Speicherzelle zu simulieren.
Wie
in 2 gezeigt ist, die
Dummy-Zelle A10 ist auf einem Substrat 1a, präziser auf
einem p-Typ Halbleitersubstrat 1a ausgebildet. Die Dummy-Zelle
A10 weist n+-Bereiche 2 bis 4,
die als eine Source oder ein Drain verwendet werden, auf. Eine Ele menttrennschicht 6 aus
einer Oxidschicht vom LOCOS-Typ ist auf dem Halbleitersubstrat 1a ausgebildet.
Eine Gateisolierschicht 7 aus einer Oxidschicht ist auf
der Oberfläche
des Halbleitersubstrates 1a ausgebildet. Gateelektroden 8 und 9 sind
auf der Gateisolierschicht 7 ausgebildet und dienen entsprechend
als Wortleitungen. Eine Zwischenschicht-Oxidschicht 13 ist
zum Bedecken der gesamten Oberfläche
des Halbleitersubstrates 1a ausgebildet. Obwohl die Dummy-Zelle
A10 bei dem in den 1 bis 3 gezeigten Beispiel auf
dem Halbleitersubstrat 1a ausgebildet ist, sollte bemerkt
werden, daß die
Dummy-Zelle ebenso auf einem Wannenbereich in dem Halbleitersubstrat 1a ausgebildet
sein kann. Bei der nachfolgenden Erläuterung ist die auf dem Halbleitersubstrat 1a ausgebildete
Dummy-Speicherzelle repräsentativ
für solche
Variationen. Es sollte ebenfalls bemerkt werden, daß die strukturellen
Abschnitte der Speicherzelle, die andere als die in 2 gezeigten Abschnitte sind, nicht direkt
mit der nachfolgenden Beschreibung verbunden sind. Darum werden
diese Abschnitte in 2 zur
Vereinfachung weggelassen.
Wie
in 2 gezeigt ist, bei
dem MOS-Transistor N10 der Dummy-Speicherzelle A10 sind der n+-Sourcebereich 2 und das Gate 8 mit
Masse verbunden, während
die Substratspannung VBB an das p-Typ Halbleitersubstrat 1a der
Dummy-Speicherzelle A10 angelegt ist. In einem solchen Zustand kann elektrische
Ladung aus dem Drain 3 in den Richtungen, die durch die
Pfeile 1 , 2 und 3 angezeigt sind, lecken.
Als
nächstes
wird der Betrieb des in 1 gezeigten
Speicherzellenleckmonitor 100 erläutert. In 1, das Gate 8 des n-Kanal-MOS-Transistors N10
der Dummy-Speicherzelle A10 ist mit Masse GND verbunden, so daß der Transistor
N10 nicht angeschaltet wird. Falls angenommen wird, daß, zu diesem
Zeitpunkt, kein Leckstrom von elektrischer Ladung aus dem Drain 3,
das als eine Elektrode zur Speicherung elektrischer Ladung verwendet
wird, vorhanden ist, wird kein Strom in dem n-Kanal-MOS-Transistor N10
der Dummy-Speicherzelle A10 fließen. Als ein Ergebnis ist der
Knoten B auf einer Schwellspannung VtP1 des p-Kanal-MOS-Transistors P1 stabilisiert.
Falls
die Schwellspannung des p-Kanal-MOS-Transistor P2 auf denselben
Wert wie diejenige des p-Kanal-MOS-Transistors P1 eingestellt ist, ist
der p-Kanal-MOS-Transistor P2 ebenfalls in einem ausgeschalteten
Zustand. Derart wird einem Knoten C keine Versorgungsspannung zugeführt. Als
ein Ergebnis sind die n-Kanal-MOS-Transistoren
N2 und N3 ebenfalls abgeschaltet. Da der n-Kanal-MOS-Transistor
N3 in einem abgeschalteten Zustand ist, ist ein Knoten D auf einer
Schwellspannung VtP3 des p-Kanal-MOS-Transistor
P3 stabilisiert. Falls die Schwellspannung des p-Kanal-MOS-Transistor
P4 auf denselben Wert wie diejenige des p-Kanal-MOS-Transistor P3
eingestellt ist, ist der p-Kanal-MOS-Transistor P4 ebenfalls in einem abgeschalteten
Zustand, was einen Knoten E auf das elektrische Potential der Masse
GND setzt. Als ein Ergebnis wird der p-Kanal-MOS-Transistor P5 angeschaltet,
der das Signal MC auf einem fixierten elektrischen Potential bzw.
Pegel ausgibt.
Falls
es einen Leckstrom in der Dummy-Speicherzelle A10, die in 1 gezeigt ist, gibt, fließt ein ähnlicher
bzw. der gleiche Strom ebenfalls in dem n-Kanal-MOS-Transistor N2,
da die in
1 gezeigte Schaltung eine
Stromspiegelstruktur bildet. Zusätzlich,
da ein Strom ebenfalls in dem n-Kanal-MOS-Transistor N3 fließt, fällt das
Niveau bzw. der Pegel an dem Knoten D, was verursacht, daß der p-Kanal-MOS-Transistor
P4 in einen angeschalteten Zustand eintritt, in dem das Niveau bzw.
der Pegel des Knotens E ansteigt. Dementsprechend geht der p-Kanal-MOS-Transistor P5 von
einem starken AN-Zustand in einen schwachen AN-Zustand. Als ein
Ergebnis fällt
der Pegel des Ausgangssignals MC in einem gewissen Ausmaß ab. Auf diese
Art und Weise wird ein Ausgabesignal MC erhalten, das von dem Betrag
des Leckstroms, der in der Dummy-Speicherzelle A10 auftritt, abhängig ist.
3 ist eine Darstellung,
die den Aufbau der Substratspannungserzeugungsschaltung 200 zeigt.
Wie in 3 gezeigt ist,
ein Ringoszillator 21 weist Inverter I1, I2 ..., und In
auf, und eine Glättungsschaltung 22 weist
einen Kondensator C und Transistoren T1 und T2 auf. Ein Eingabepulssignal ϕ wird dem
Ringoszillator 21 zugeführt.
Das Ausgabesignal MC, das durch den Speicherzellenleckmonitor 100, der
in 2 gezeigt ist, erzeugt
wird, wird dem Ringoszillator 21 als eine Stromversorgungsspannung desselben
zugeführt.
Eine Ausgabespannung VBB, die durch die Glättungseinheit 22 erzeugt
wird, wird als eine Substratspannung an das Halbleitersubstrat der
Speicherzellen angelegt.
Bei
dem in 1 gezeigten Speicherzellenleckmonitor 100 fließt, falls
angenommen wird, daß es
keinen Leckstrom von elektrischer Ladung von den Drain 3 des
n-Kanal-MOS-Transistors N10 der Dummy-Speicherzelle A10 gibt, kein
Strom in dem n-Kanal-MOS-Transistor
N10. Dementsprechend ist der Pegel des Ausgabesignals MC fixiert,
wie es oben beschrieben wurde. Da das Ausgabesignal MC als eine
Stromversorgungsspannung des Ringoszillators 21 der Substratspannungserzeugungsschaltung 200 verwendet
wird, setzt der fixierte Pegel des Ausgabesignals MC das elektrische
Substratpotential VBB, das von der Substratspannungserzeugungsschaltung 200 ausgegeben
wird, ebenso auf einen fixierten Pegel bzw. ein fixiertes Niveau.
Bei
dem Speicherzellenleckmonitor 100, der in 1 gezeigt ist, fließt, falls es einen Leckstrom von
elektrischer Ladung aus dem Drain 3 des n-Kanal-MOS-Transistors
N10 der Dummy-Speicherzelle A10
gibt, ein Strom in dem n-Kanal-MOS-Transistor N10, was verursacht,
daß der
Pegel des Ausgabesignals MC abfällt,
wie es zuvor beschrieben wurde. Wenn der Pegel des Aus gabesignals
MC abfällt,
wird die Periode (d.h. der Schwingungszyklus) des Ringoszillators 21,
der in der in 3 gezeigten
Substratspannungserzeugungsschaltung 200 verwendet wird,
verlängert,
was den Pegel der Substratspannung, die durch die Glättungseinheit 22 ausgegeben wird,
flacher macht. Das heißt,
das negative elektrische Potential der Substratspannung wird in
einem gewissen Ausmaß auf
die positive Seite (in Richtung einer positiven Spannung) verschoben.
Auf diese Art und Weise kann durch Verwendung der oben beschriebenen
Mittel und Verfahren die Substratspannung VBB in Übereinstimmung
mit den Eigenschaften der Speicherzelle gesteuert werden.
Im
allgemeinen wird in einer Speicherzelle, wenn das Niveau des elektrischen
Substratpotentials VBB tiefer ist, das heißt, das Niveau des elektrischen Substratpotentials
VBB in der negativen Richtung nach unten gezogen wird, der Betrag
des Leckstromes größer. Als
ein Ergebnis wird das Intervall zwischen zwei aufeinanderfolgend
angeforderten Auffrischbetriebsabläufen kürzer. Das heißt, die
Auffrischanforderungen werden härter.
Andererseits, wenn das Niveau des elektrischen Substratpotentials VBB
flacher ist, das heißt,
das Niveau des elektrischen Substratpotentials VBB wird in der positiven Richtung
angehoben, dann wird der Betrag des Leckstromes kleiner. Als ein
Ergebnis wird das Intervall zwischen zwei aufeinanderfolgend angeforderten Auffrischbetriebsabläufen länger. Das
heißt,
die Auffrischanforderung wird weniger hart. Als ein Ergebnis ist
es, indem das Niveau des elektrischen Substratpotentials VBB flacher
gemacht wird, das heißt
durch Hochziehen des elektrischen Substratpotentials VBB in der
positiven Richtung möglich,
Gebrauch von einem Los bzw. einer Menge der Vorrichtung zu machen,
bei denen die Anforderungen an den Auffrischbetriebsablauf aufgrund
eines großen
Betrages des Leckstromes von dem n+-Bereich 3,
der durch den Herstellungsprozeß verursacht
wird, hart ist. Derart wird die Ausbeute erhöht.
Zweite Ausführungsform
In
dem Fall der oben beschriebenen ersten Ausführungsform wird die Substratspannung
unter Berücksichtigung
des Leckstromes, der in Speicherzellen als Ganzes auftritt, gesteuert.
Bei der zweiten Ausführungsform,
die im folgenden beschrieben wird, wird andererseits die Steuerung
der Substratspannung in Übereinstimmung
mit dem Leckstrommodus der Speicherzellen erläutert. Der Leckstrom, der in
einer Speicherzelle auftritt, wird durch Leckbestimmungen in Leckmodi ➀, ➁ und ➂,
wie sie in 11 gezeigt
sind, klassifiziert. Die Substratspannung VBB des Halbleitersubstrates
kann abhängig von
den Leckmodi gesteuert werden.
Zuerst
wird eine Betrachtung des Leckmodus ➀, der in 11 gezeigt ist, bei dem
elektrische Ladung von dem n+-Drainbereich 3 zu
dem p-Typ Substrat 1 fließt, gegeben.
4 ist eine Darstellung,
die den Schaltungsaufbau einer Dummy-Speicherzelle A11 zeigt, die
zum Detektieren eines Leckstromes verwendet wird, der bei dem in 11 gezeigten Leckmodus ➀ auftritt,
bei dem elektrische Ladung von dem n+-Bereich 3 zu
dem p-Typ Substrat 1 fließt. Wie in 4 gezeigt ist, sind die Source 2 und
das Drain 3 des MOS-Transistors N11 kurzgeschlossen, und
die Gateelektrode desselben ist mit Masse verbunden. Ein Speicherzellenleckmonitor 101 kann
durch Ersetzen der Dummy-Speicherzelle A10 aus der in 1 gezeigten Schaltung durch
die in 4 gezeigte Dummy-Speicherzelle
A11 erhalten werden.
5 ist eine Darstellung,
die den Querschnitt und die Verbindung des MOS-Transistors N11 der
Dummy-Speicherzelle A11, die in 4 gezeigt ist,
zeigt. In 5, der n+-Sourcebereich 3 und der n+-Drainbereich 3 sind kurzgeschlossen, was
den Leckstrom zwischen diesen eliminiert. Als ein Ergebnis wird der
Leckstrom, der in dem Modus ➀ auftritt, dominant. Der Leckstrom
dieser Art beeinflußt
einen Pause-Auffrisch-Zeitraum, in dem Schreib/Lese-Betriebsabläufe nicht
ausgeführt
werden, nach einer Ansammlung von elektrischer Ladung in dem n+-Drainbereich 3.
Wenn
der Leckstrom des Modus ➀ der in 4 gezeigten Dummy-Speicherzelle A11 existiert oder nicht,
ist der Betrieb des Speicherzellenleckmonitor 101, der
in 1 gezeigt ist, derselbe
wie derjenige der ersten Ausführungsform,
die früher
beschrieben wurde. Darum wird die Erläuterung des Betriebes hier
nicht wiederholt.
Auf
diese Weise kann, durch Verwendung der Dummy-Speicherzelle A11 wie
derjenigen, die in 4 gezeigt
ist, zur Leckstromüberwachung,
der Pegel der Substratspannung VBB durch Detektieren nur des Leckstroms
des Modus ➀ gesteuert werden. Als ein Ergebnis ist es möglich, Gebrauch
von einem Herstellungslos zu machen, bei dem die Anforderung für den Auffrischbetrieb
aufgrund eine großen
Betrages des Leckstromes aus dem n+-Bereich 3 in
das Substrat 1 hart ist. Derart wird die Herstellungsausbeute
verbessert.
Dritte Ausführungsform
Als
nächstes
wird eine Betrachtung des Leckstromes gegeben, der in einer Speicherzelle
in dem in 11 gezeigten
Modus 0 auftritt, bei dem elektrische Ladung von dem n+-Bereich 3 zu dem n+-Bereich 2,
der dem n+-Bereich 3 gegenüberliegt, durch
einen Substratabschnitt unter der Gateelektrode 8 fließt.
6 ist eine Darstellung,
die einen Speicherzellenleckmonitor 102 für den Leckstrom,
der im Modus ➁ auftritt, zeigt. Wie in 6 gezeigt ist, weist eine Dummy-Speicherzelle
A12 für die
Leckstromüberwachung
einer Speicherzelle einen MOS-Transistor
N 12 auf. Die Dummy-Speicherzelle A12 ist so entworfen bzw.
ausgebildet, daß sie
dieselbe Struktur wie eine Speicherzelle aufweist. Wie in 6 gezeigt ist, sind jedoch
das Drain 3, die Gateelektrode 8 und das Substrat 1a für die Dummy-Speicherzelle A12 mit
Masse verbunden.
Der
Speicherzellenleckmonitor 102, der in 6 gezeigt ist, weist n-Kanal-MOS-Transistoren N2
und N3 und p-Kanal-MOS-Transistor
P1 bis P4 auf. Mit einer angelegten Stromversorgungsspannung VCC
wird ein Ausgabesignal MC (mit einem dazugefügten Querstrich) durch den
Speicherzellenleckmonitor 102 erzeugt. Der Pegel des Ausgabesignals
MC fluktuiert zur Anzeige des Betrages des Leckstromes, der in der
Dummy-Speicherzelle A12 detektiert wird. Aufgrund desselben Aufbaues
wie bei der in 2 gezeigten
Schaltung, ausgenommen, daß der
Abschnitt nach dem Knoten E des p-Kanal-MOS-Transistors P4 eliminiert
ist, wird eine detaillierte Erläuterung
dieser Schaltung weggelassen. Die Logik des Ausgabesignals MC, das
durch den in 6 gezeigten
Speicherzellenleckmonitor 102 erzeugt wird, ist die Invertierung
der Logik des Ausgabesignals MC, das durch den in 1 gezeigten Speicherzellenleckmonitor 100 erzeugt
wird.
7 ist eine Darstellung,
die den Querschnitt und die Verbindung des MOS-Transistors N12 der
in 6 gezeigten Dummy-Speicherzelle A12 zeigt.
Wie in 7 gezeigt ist,
das Substrat 1a für
die Dummy-Speicherzelle A12 ist mit Masse verbunden, so daß die Spannungsdifferenz
zwischen dem n+-Bereich 3 und dem
Substrat 1a reduziert ist. Darum nimmt der Betrag des Leckstromes
in das Substrat 1a ab, was den Leckstrom, der in dem Modus ➁ auftritt,
dominant macht. Durch Verwendung der Dummy-Speicherzelle A12, die
in 6 gezeigt ist, zur Leckstromüberwachung,
kann eine Leckdetektion ausgeführt
werden, die auf den Leckstrom fokussiert ist, der in dem Modus ➁ auf tritt.
Ein solcher Leckstrom hat eine Wirkung auf einen Auffrischzeitraum, in
dem Schreib- und Lese-Betriebsabläufe, die in einer Speicherzelle
ausgeführt
werden, durch eine nahe Signalleitung beeinflußt werden. Ein solcher Zeitraum
ist als ein sogenannter Störungs-Auffrischzeitraum
bekannt.
Derart
wird das Ausgabesignal/MC, das durch den in 6 gezeigten Speicherzellenleckmonitor 102 erzeugt
wird, als eine Stromversorgung des Ringoszillators 21 verwendet,
der in der in 3 gezeigten
Substratspannungserzeugungsschaltung 200 verwendet wird.
In einem solchen Aufbau steigt, wenn der Strom, der durch den Leckstrom
verursacht wird, der im Modus ➁ auftritt, ansteigt, der
Pegel des Ausgabesignals/MC an, was die Periode des Ringoszillators 21 verkürzt. Als
ein Ergebnis wird die Substratspannung VBB, die an das Halbleitersubstrat 1 angelegt
ist, tiefer. Das heißt,
das negative elektrische Potential der Substratspannung VBB wird
in einem gewissen Ausmaß weiter
nach unten zu der negativen Seite gezogen. So wie die Substratspannung VBB
in der negativen Richtung heruntergezogen wird, steigt die Schwellspannung
des MOS-Transistors der Speicherzelle an, was es dem Leckstrom von der
Source zu dem Drain schwierig macht, aufzutreten.
Mit
diesem Verfahren ist es möglich,
den Pegel der Substratspannung VBB mit Fokussierung auf den Leckstrom,
der in dem Modus ➁ auftritt, zu steuern. Als ein Ergebnis
ist es möglich,
Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit
des Auffrischbetriebes aufgrund eines großen Betrages des Leckstromes
des Modus ➁, der von dem n+-Bereich 3 zu
dem n+-Bereich 2, der dem n+-Bereich 3 gegenüberliegt,
durch den Substratabschnitt unter der Gateelektrode 8 fließt, welcher durch
Variationen in den Parametern des Herstellungsprozesses verursacht
wird, verlorengegangen ist bzw. zu verlierengehen droht. Derart
wird die Ausbeute verbessert.
Vierte Ausführungsform
Als
nächstes
wird eine Betrachtung des Leckstromes gegeben, der in einer Speicherzelle
in dem Modus ➂, der in 11 gezeigt
ist, auftritt, bei dem elektrische Ladung von dem n+-Bereich 3 zu dem
benachbarten n+-Bereich 4 durch
einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 fließt.
8 ist eine Darstellung,
die den Schaltungsaufbau einer Dummy-Speicherzelle A13 zeigt, die
in diesem Fall verwendet wird. Wie in 8 gezeigt
ist, die Source- und die Gateelektrode sind mit Masse verbunden.
Zusätzlich
ist das Substrat 1a für eine
Dummy-Speicherzelle A13 ebenfalls mit Masse verbunden. Eine dicke
Gateoxidschicht ist ausgebildet, die später beschrieben wird. Ein Speicherzellenleckmonitor 103 kann
durch Ersetzen der Dummy-Speicherzelle A12 in der Schaltung, die
in 6 gezeigt ist, durch
die Dummy-Speicherzelle A13, die in 8 gezeigt
ist, erhalten werden.
9 ist eine Darstellung,
die den Querschnitt und die Verbindung des MOS-Transistors N13 der
Dummy-Speicherzelle A13, die in 8 gezeigt ist,
zeigt. Wie oben beschrieben worden ist, sind der n+-Sourcebereich 2,
die Gateelektrode 8 und das Substrat 1a für die Dummy-Speicherzelle
A13 mit Masse verbunden. Zusätzlich
ist die dicke Gateoxidschicht 7 in demselben Zustand wie
die Elementtrennungsoxidschicht 6 ausgebildet. Bei diesem
Aufbau fließt
elektrische Ladung von dem n+-Bereich 3 zu dem
benachbarten n+-Bereich 4 durch
einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6,
was den Leckstrom, der in dem Modus ➂, der in 11 gezeigt ist, auftritt,
simuliert. Wie in 9 gezeigt
ist, das Substrat 1a ist mit Masse verbunden, so daß die Differenz
im elektrischen Potential zwischen dem n+-Bereich 3 und
dem Substrat 1a reduziert ist. Darum wird der Betrag des
Leckstromes in das Substrat 1a redu ziert, was den Leckstrom,
der in dem Modus ➂ auftritt, dominant macht. Durch Verwendung
der in den 8 und 9 gezeigten Dummy-Speicherzelle
A13 zur Leckstromüberwachung kann
eine Leckdetektion mit Fokussierung auf den Leckstrom, der in dem
Modus ➂ auftritt, ausgeführt werden. Der Leckstrom dieser
Art hat einen Effekt auf einen Auffrischzeitraum, wenn Schreib-
und Lese-Betriebsabläufe
in einer Speicherzelle ausgeführt werden,
die durch nahe Signalleitung beeinflußt werden. Wie früher beschrieben
wurde, ist eine solche Periode als der sogenannte Störungs-Auffrischzeitraum
bekannt.
Derart
wird das Ausgabesignal/MC, das durch den in 6 gezeigten Speicherzellenleckmonitor 103 erzeugt
wird, als eine Stomversorgung des Ringoszillators 21 verwendet,
der in der in 2 gezeigten
Substratspannungserzeugungsschaltung 200 verwendet wird.
In einem solchen Aufbau steigt, wenn der Strom, der durch den Leckstrom
verursacht wird, der in dem Modus auftritt, ansteigt, der Pegel des
Ausgabesignals /MC an, was die Periode des Ringoszillators 21 verkürzt. Als
ein Ergebnis wird die Substratspannung VBB, die an das Halbleitersubstrat 1 angelegt
ist, tiefer. Das heißt,
das negative elektrische Potential der Substratspannung VBB wird
in einem gewissen Ausmaß weiter
nach unten zu der negativen Seite gezogen. So wie die Substratspannung
VBB in der negativen Richtung heruntergezogen wird, wird der Leckstrom
in dem Modus ➂, der in 11 gezeigt
ist, der von dem n+-Bereich 3 zu
dem benachbarten n+-Bereich 4 durch einen Substratabschnitt
unter der LOCOS-Elementtrennungsoxidschicht 6 fließt, unterdrückt.
Mit
diesem Verfahren ist es möglich,
den Pegel der Substratspannung VBB unter Fokussierung auf den Leckstrom,
der in dem Modus ➂ auftritt, zu steuern. Als ein Ergebnis
ist es außerdem
möglich, Gebrauch
von einem hergestellten Los zu machen, in dem die Wirksamkeit des
Auffrischbetriebes aufgrund eines großen Betrages des Leckstromes
von dem n+-Bereich 3 zu dem benachbarten n+-Bereich 4 durch
einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 in
dem Modus ➂ aus 11,
der durch Variationen in den Parametern des Herstellungsprozesses
verursacht wird, verlorengeht bzw. zu verlierengehen droht. Derart
wird die Ausbeute verbessert.
Fünfte Ausführungsform
10 ist eine Darstellung,
die einen Speicherzellenleckmonitor in einer Halbleiterspeichervorrichtung
entsprechend einer abermals weiteren Ausführungsform der vorliegenden
Erfindung zeigt.
Wie
aus den bisher beschriebenen Ausführungsformen zu verstehen ist,
wird in dem Fall eines Leckstromes, der in einer Speicherzelle in
dem in 11 gezeigten
Modus ➀ auftritt, in dem elektrische Ladung von dem n+-Bereich 3 zu dem Halbleitersubstrat 1 fließt, die
Substratspannung VBB so gesteuert, daß der Pegel derselben in einer
Richtung angehoben wird, in der er flacher wird. Andererseits wird in
dem Fall eines Leckstromes, der in einer Speicherzelle in dem Fall
eines Leckstromes, der in einer Speicherzelle in dem in 11 gezeigten Modus ➁ auftritt,
bei dem elektrische Ladung von dem n+-Bereich 3 zu
dem n+-Bereich 2, der dem n+-Bereich 3 gegenüberliegt,
durch einen Substratabschnitt unter der Gateelektrode 8 fließt, und
in dem Fall eines Leckstromes, der in einer Speicherzelle in dem
in 11 gezeigten Modus ➂ auftritt,
in dem elektrische Ladung von dem n+-Bereich 3 zu
dem benachbarten n+-Bereich 4 durch
einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 fließt, die Substratspannung
VBB so gesteuert, daß der
Pegel derselben in einer Richtung erniedrigt wird, in der er tiefer
(d.h. größer) wird.
Auf diese Art und Weise wird die Richtung, in die die Substratspannung
VBB gesteuert wird, ent sprechend des Modus des Leckstromes umgekehrt.
Es ist daher effektiv, die Steuerung durch Detektion des vorherrschenden
bzw. dominanten Modus des Leckstromes zu implementieren. Bei der
durch die vorliegende Ausführungsform
bereitgestellten Halbleitervorrichtung ist eine solche Steuerung
implementiert.
Bei
einer in 10 gezeigten
Schaltung weist ein Speicherzellenleckmonitor 101 die in 4 gezeigte Dummy-Speicherzelle
A11 anstelle der Dummy-Speicherzelle A10 in dem in 1 gezeigten Speicherzellenleckmonitor
auf. Der Speicherzellenleckmonitor 101 erzeugt ein Ausgabesignal
MC. Andererseits weist ein Speicherzellenleckmonitor 104 die
Dummy-Speicherzelle A12 oder A13, die in 6 oder 8 gezeigt
ist, anstelle der Dummy-Speicherzelle
A10 in dem in 1 gezeigten
Speicherzellenleckmonitor auf. Der Speicherzellenleckmonitor 104 erzeugt
ein Ausgabesignal MC'.
Ein Vergleichsmittel oder ein Komparator 300 vergleicht
das Ausgabesignal MC, das durch den Speicherzellenleckmonitor 101 erzeugt
wird, mit dem Ausgabesignal MC', das
durch den Speicherzellenleckmonitor 104 erzeugt wird. Ein
Signal MC ", das
durch den Komparator 300 ausgegeben wird, wird dann der
in 3 gezeigten Substratspannungserzeugungsschaltung 200 als
eine Stromversorgungsspannung anstelle der Stromversorgungsspannung
MC zugeführt.
Wie
in 10 gezeigt ist, der
Komparator 300 wird zum Vergleichen des Ausgabesignals
MC mit dem Ausgabesignal MC' verwendet.
Falls das Ausgabesignal MC als größer ermittelt wird, das heißt, falls
der Betrag des Leckstromes, der in dem Modus ➀ auftritt,
als größer ermittelt
wird, wird der Pegel des Ausgabesignals MC'',
das durch den Komparator 300 erzeugt wird, erniedrigt,
was die Substratspannung VBB, die an das Halbleitersubstrat 1 durch
die Substratspannungserzeugungsschaltung 200 angelegt wird,
flacher macht. Falls das Ausgabesignal MC' als größer befunden wird, das heißt, falls der
Betrag des Leckstromes, der in dem Modus ➁ oder ➂ auftritt,
als größer be funden
wird, wird andererseits der Pegel des Ausgabesignals MC'', das durch den Komparator 300 erzeugt
wird, angehoben, was die Substratspannung VBB, die an das Halbleitersubstrat 1 durch
die Substratspannungserzeugungsschaltung 200 angelegt wird,
tiefer macht. Auf diese Art und Weise ist es durch Vergleichen des
Betrages des Leckstromes, der in dem Modus ➀ auftritt, mit
dem Betrag des Leckstromes, der in dem Modus ➁ oder ➂ auftritt,
möglich,
die Substratspannung VBB auf einen solchen Pegel einzustellen, daß der Betrag
des vorherrschenden bzw. dominanten Leckstromes reduziert wird.
Als ein Ergebnis ist es möglich,
in höchst
wirksamer Weise den Pegel der Substratspannung VBB durch Detektieren
des Modus, in dem der dominante Leckstrom auftritt, zu steuern.
In anderen Worten, es ist möglich,
die Substratspannung VBB durch Vergeben einer Priorität an den Leckmodus,
in dem der Betrag der Leckströme
am größten ist,
mittels einer Kombination von zwei Speicherzellenleckmonitoren und
einem Komparator zu steuern. Als ein Ergebnis kann, wenn verschiedene unterschiedliche
Modi von Lecks bzw. Leckströmen aufgrund
von Variationen in den Parametern des Herstellungsprozesses auftreten,
das dominante Leck bzw. der dominante Leckstrom, der durch einen
der Modi erzeugt wird, am wirksamsten unterdrückt werden, was es möglich macht,
Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit des
Auffrischbetriebes andernfalls verlorengehen würde. Derart wird die Ausbeute
verbessert.
Bei
den oben beschriebenen Ausführungsformen
ist ein n-Kanal-MOS-Transistor
als eine Speicherzelle verwendet worden. Es sollte jedoch bemerkt
werden, daß der
Umfang der vorliegenden Erfindung nicht auf solche Ausführungsformen
begrenzt ist. Der Umfang der vorliegenden Erfindung umfaßt korrekt
modifizierte Versionen, die als ein Ergebnis einer Modifikation
des Speicherzellentransistors erhalten werden.
Wie
oben im Detail beschrieben wurde, wird eine Dummy-Speicherzelle
auf einem Halbleitersubstrat in derselben Art und Weise wie eine
(normale) Speicherzelle ausgebildet, und die Substratspannung, die
an das Halbleitersubstrat angelegt wird, wird durch Detektieren
des Betrages des Leckstromes, der in der Dummy-Speicherzelle auftritt,
gesteuert, um den Betrag des Leckstromes, der in der Speicherzelle
auftritt, zu reduzieren. Um genauer zu sein, der Pegel der Substratspannung
VBB wird in Übereinstimmung
mit der Ausführung
und der Wirksamkeit des Auffrischbetriebes, der bei der Speicherzelle
ausgeführt
wird, gesteuert, was es erlaubt, das Intervall zwischen zwei aufeinanderfolgenden
Auffrischbetriebsabläufen
so einzustellen, daß eine
vorgeschriebene Anforderung erfüllt
wird. Als ein Ergebnis ist es möglich,
Gebrauch von einem hergestellten LOCOS zu machen, in dem die Wirksamkeit
des Auffrischbetriebes andernfalls aufgrund von Variationen in den
Parametern des Herstellungsprozesses verlorengehen würde. Derart
wird die Ausbeute verbessert.
Zusätzlich wird,
entsprechend einer Ausführungsform
der vorliegenden Erfindung, ein Ausgabesignal, das durch ein Leckdetektionsmittel
erzeugt wird, zur Steuerung der Substratspannung VBB zu einem flacheren
Pegel verwendet, das heißt,
zur Steuerung des Pegels der Substratspannung VBB in Übereinstimmung
mit der Ausführung
und der Wirksamkeit des Auffrischbetriebes, der bei der Speicherzelle
ausgeführt
wird. Als ein Ergebnis kann das Intervall zwischen zwei aufeinanderfolgenden
Auffrischbetriebsabläufen
so eingestellt werden, daß eine
vorgeschriebene Anforderung erfüllt
wird, was es möglich
macht, Gebrauch von einem hergestellten Los zu machen, bei dem die
Wirksamkeit des Auffrischbetriebes andernfalls verlorengehen würde. Derart
wird die Ausbeute verbessert.
Des
weiteren ist, entsprechend einer Ausführungsform der vorliegenden
Erfindung, ein MOS-Transistor für
eine Dummy- Speicherzelle
auf einem Substratabschnitt für
die Dummy-Speicherzelle
ausgebildet, und die Hauptleckage bzw. der Hauptleckstrom zwischen
der Source des MOS-Transistors und dem Substratabschnitt für die Dummy-Speicherzelle
wird detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten
Los zu machen, in dem die Wirksamkeit des Auffrischbetriebes andernfalls
aufgrund eines großen
Betrages des Leckstromes von dem n+-Bereich
zu dem Halbleitersubstrat verlorengehen würde. Derart wird die Ausbeute
verbessert.
Zusätzlich wird,
entsprechend einer Ausführungsform
der vorliegenden Erfindung, das Ausgabesignal, das durch das Leckdetektionsmittel
erzeugt wird, zur Steuerung der Substratspannung verwendet, so daß der Pegel
derselben tiefer wird. Als ein Ergebnis kann das Intervall zwischen
zwei aufeinanderfolgenden Auffrischbetriebsabläufen so eingestellt werden,
daß eine
vorgeschriebene Anforderung erfüllt
wird, was es möglich
macht, Gebrauch von einem hergestellten Los zu machen, bei dem die
Wirksamkeit des Auffrischbetriebes andernfalls verlorengehen würde. Derart
wird die Ausbeute verbessert.
Des
weiteren ist, entsprechend einer Ausführungsform der vorliegenden
Erfindung, ein MOS-Transistor für
eine Dummy-Speicherzelle
auf einem Substratabschnitt für
die Dummy-Speicherzelle
ausgebildet, und ein hauptsächlich
auftretender Leckstrom zwischen der Source und dem Drain des MOS-Transistors
wird detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten
Los zu machen, in dem die Wirksamkeit des Auffrischbetriebes andernfalls
aufgrund eines großen
Betrages des Leckstromes von dem ersten n+-Bereich
zu dem zweiten n+-Bereich, der dem ersten n+-Bereich
gegenüberliegt,
durch einen Substratabschnitt unter der Gateelektrode verlorengehen
würde.
Derart wird die Ausbeute verbessert.
Zusätzlich ist,
entsprechend den Ausführungsformen
der vorliegenden Erfindung, eine Gateisolierschicht der Dummy-Speicherzelle
in derselben Art und Weise wie die Elementtrennungsoxidschicht ausgebildet,
und ein hauptsächlich
auftretender Leckstrom, der von dem n+-Bereich
des MOS-Transistors zu dem benachbarten n+-Bereich
durch einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 fließt, wird
detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten
Los zu machen, bei dem die Wirksamkeit des Auffrischbetriebes andernfalls
aufgrund eines großen Betrages
des Leckstromes, der von dem n+-Bereich des
MOS-Transistors zu dem n+-Bereich durch
einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht
fließt,
der durch Variationen in den Parametern des Herstellungsprozesses
verursacht wird, verlorengehen würde.
Derart wird die Ausbeute verbessert.
Des
weiteren sind, entsprechend den Ausführungsformen der vorliegenden
Erfindung, mindestens zwei Dummy-Speicherzellen auf einem Halbleitersubstrat
in derselben Art und Weise wie die Speicherzelle auf dem Halbleitersubstrat
ausgebildet. Eine Leckage von elektrischer Ladung, die einer der Dummy-Speicherzellen
in einem Leckmodus auftritt, und eine Leckage von elektrischer Ladung,
die in der anderen Dummy-Speicherzelle in einem anderen Leckmodus
auftritt, werden detektiert, und die Leckagebeträge werden miteinander verglichen.
Die Substratspannung des Halbleitersubstrates wird dann so gesteuert,
daß die
Leckage, die in dem schlimmsten Leckagemodus auftritt, unterdrückt wird.
Als ein Ergebnis kann, wenn verschiedene Leckagen in unterschiedlichen
Leckagemodi aufgrund von Variationen in den Parametern des Herstellungsprozesse
auftreten, die vorherrschende Leckage, die durch einen der Leckagemodi
verursacht wird, am wirksamsten unterdrückt werden, was es möglich macht,
Gebrauch von einem hergestellten Los zu machen, bei dem andernfalls
die Wirksamkeit des Auffrischbetriebes verlorengehen würde. Derart
wird die Ausbeute verbessert.
Zusätzlich sind,
entsprechend einer Ausführungsform
der vorliegenden Erfindung, mindestens zwei Dummy-Speicherzellen
jeweils durch einen MOS-Transistor auf einem Substratabschnitt für die zugeordnete
Dummy-Speicherzelle ausgebildet, und mindestens zwei Leckdetektionsmittel
sind vorgesehen. Eines der beiden Leckdetektionsmittel wird zum Detektieren
von hauptsächlich
einer Leckage zwischen der Source des MOS-Transistors und dem Substratabschnitt
für die
zugeordnete Dummy-Speicherzelle verwendet, und das andere Leckdetektionsmittel
wird zum Detektieren von hauptsächlich
einer Leckage zwischen der Source und dem Drain des anderen MOS-Transistors
verwendet. Die Substratspannung des Halbleitersubstrat wird dann
so gesteuert, daß die
Leckage, die in dem schlimmsten Leckagemodus auftritt, unterdrückt wird.
Als ein Ergebnis kann, wenn verschiedene Leckagen in unterschiedlichen
Leckagemodi aufgrund von Variationen in den Parametern des Herstellungsprozesse
auftreten, die vorherrschende Leckage, die durch einen der Leckagemodi
verursacht wird, am wirksamsten unterdrückt werden. Dadurch ist es
möglich,
Gebrauch von einem hergestellten Los zu machen, bei dem die Wirksamkeit
des Auffrischbetriebes andernfalls verlorengehen würde. Derart
wird die Ausbeute verbessert.
Offensichtlich
sind zahlreiche zusätzliche Modifikationen
und Variationen der vorliegenden Erfindung im Lichte der oben gegebenen
Lehren möglich.
Es ist daher zu verstehen, daß die
vorliegende Erfindung auch anders ausgeführt werden kann, als es insbesondere
in dieser Beschreibung beschrieben wurde.