JP4364515B2 - ヒューズレイアウト,及びトリミング方法 - Google Patents
ヒューズレイアウト,及びトリミング方法 Download PDFInfo
- Publication number
- JP4364515B2 JP4364515B2 JP2003002824A JP2003002824A JP4364515B2 JP 4364515 B2 JP4364515 B2 JP 4364515B2 JP 2003002824 A JP2003002824 A JP 2003002824A JP 2003002824 A JP2003002824 A JP 2003002824A JP 4364515 B2 JP4364515 B2 JP 4364515B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layout
- short
- cut
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は,半導体集積回路において,本素子と同じ基板上に形成されるヒューズレイアウト,及びトリミング方法に関するものである。
【0002】
【従来の技術】
半導体集積回路に素子と同時に形成されるヒューズは,素子部の特性を調整するトリミングの際に用いられ,最近では特にメモリ素子の冗長回路に用いられ,欠陥の行または列が存在した場合に,スペアの行または列への切り替えを可能にして歩留まりを向上させている。
【0003】
このヒューズは,一般的に個別な製造工程で作られるのではなく,半導体集積回路の主に電極製造工程で本素子と同時に製造される。ヒューズのタイプとしては,溶断型のヒューズが多用されており,メタルの細線部に電流を流すことにより,或いは細線部にレーザビームを照射することにより,メタルを溶断して切断する。また,絶縁膜をメタルで挟んだキャパシタ構造のショート型のヒューズもあり,電圧をかけて絶縁膜を破壊することでメタル間をショートさせるものである。
【0004】
従来,半導体集積回路の電極配線は,例えばアルミニウム(Al)や,銅(Cu)などの単層メタル構造が主流であった。しかし,プロセスの微細化が進み,Al配線の場合,シリコンへの拡散防止のため,タングステン(W),チタン(Ti),チタンナイトライド(TiN)などの薄層のバリアメタルを下層として形成した上に従来の配線メタルを形成した,2層構造の電極が主流となっている。
【0005】
ヒューズの構造,製造方法については,以下に示す文献にも公知技術が示されている。
【0006】
【特許文献1】
特開平9−36234号公報
【0007】
【発明が解決しようとする課題】
ところが,従来の例えば溶断型ヒューズに電流を流して切断する方法においては,電極配線がアルミニウムなどの単層であれば,容易に切断が可能であったが,下層にバリアメタルが形成された2層構造の電極の場合には,上層部の主配線メタルはすぐ切断できるものの,下層の薄いバリアメタルは比較的抵抗が高いため上層部と同様の高電流を流すことが困難であり,切れ残りが発生する不具合が起きた。
【0008】
本素子部への影響を考え,ヒューズ間に更なる高電圧をかけることは難しく,また切れ残りが発生した場合には,特性不良やリーク不良の問題が起こり,素子としての歩留まりや信頼性を低下させていた。
【0009】
また,ヒューズにレーザビームを照射して切断する場合には,電極が2層構造になったことによる不具合はないが,ビーム照射がズレた場合,やはりヒューズが完全に切れず,ヒューズ部の端部にメタルが残る場合があり,ビーム照射は同じ箇所に何度もできないので,電流による切断と同様に素子としての歩留まりや信頼性を低下させていた。
【0010】
本発明は,従来のヒューズレイアウトに関する上記問題点に鑑みてなされたものであり,本発明の目的は,ヒューズの切れ残りによる素子としての不良を低減して歩留まりや信頼性を向上し,かつトリミング工程の作業時間をできるだけ短くすることができる,新規かつ改良されたヒューズレイアウト,及びトリミング方法を提供することである。
【0011】
【課題を解決するための手段】
上記課題を解決するため,本発明の第1の観点によれば,高融点金属からなるバリアメタル層と主配線メタル層とを有する本素子部の配線電極工程にて形成されるヒューズレイアウトにおいて,直列に繋がれた複数の溶断型ヒューズ部と,各々の前記溶断型ヒューズ部それぞれに通電するための複数のヒューズパッドとを含むことを特徴とするヒューズレイアウトが提供される。
【0012】
さらに,第1の観点によるヒューズレイアウトを用い,ヒューズパッド間に通電し,直列に繋がれた複数の溶断型ヒューズ部の各々に電流を流すことにより,各々の溶断型ヒューズ部を切断することを特徴とするトリミング方法が提供される。
【0013】
複数のヒューズ部を直列に繋いで,各々のヒューズ部に対して通電するヒューズパッドを形成したレイアウトを1つのヒューズとして扱うことにより,複数のヒューズ部のうち1つでも完全に切断すれば,レイアウト全体としてのヒューズは切断されたことになるので,ヒューズ部が1つの場合に比べ,切れ残り不良率を大きく低減できる。
【0014】
また,バリアメタル層は,前記主配線メタル層の下層に薄層で形成されることが好ましく,バリアメタル層は高抵抗であるため,複数のヒューズ部が全部切れ残った場合にも抵抗値は加算され,レイアウト全体としてのヒューズ抵抗値は非常に高くなり,切断状態と同等とみなすことができる。
【0015】
この溶断型ヒューズ部は,ヒューズパッド間に電流を流して切断されることにより,特性選別工程でプロービング装置にて特性測定後,そのまま切断すべきヒューズ部にプロービングして通電し,ヒューズ切断を行うことができ,さらに再度特性測定を行うまでの工程が,すべて1つのプロービング装置で可能となる。レーザによる切断では,切断や測定の度に装置を移動する必要があるため,電流による切断は,ヒューズトリミング工程に要する時間を大幅に短縮することができる。
【0016】
さらに,細線化された溶断型ヒューズ部と比較的大きな面積を有するヒューズパッドとは,パターン形成時の不具合や,通電時の電界集中をさけるため,ヒューズ部とパッド部との中間の大きさを持つ引き出し部を介して繋がれていることが望ましい。
【0017】
また,本発明の第2の観点によれば,複数の溶断型ヒューズ部が直列に繋がれることを特徴とするヒューズレイアウトが提供される。またこの第2の観点によるヒューズレイアウトを用い,溶断型ヒューズ部の各々をレーザビーム照射により切断するトリミング方法が提供される。
【0018】
レーザによる切断は通電用のヒューズパッドは不要であり,ヒューズレイアウトに要する素子上の面積を小さくできる。さらに,直列に繋がれた複数の溶断型ヒューズ部の各々を切断することにより,レイアウト全体としてのレーザビーム照射のズレによる切断不良率を低減することができる。
【0019】
また,本発明の第3の観点によれば,配線電極に絶縁膜を挟んで形成されるショート型のヒューズレイアウトにおいて,並列に繋がれた複数のショート型ヒューズ部と,各々のショート型ヒューズ部に通電するために,各々のショート型ヒューズ部に対して形成される2つのヒューズパッドとを含むことを特徴とするヒューズレイアウトが提供される。またこの第3の観点によるヒューズレイアウトを用い,ショート型ヒューズ部の各々をヒューズパッド間に電圧を印加することにより,ヒューズ部を導通するトリミング方法が提供される。
【0020】
複数のヒューズ部を並列に繋いでいるので,複数のうち1つでもショートすればレイアウト全体としてはショートとなり,ヒューズ部が1つのレイアウトに比べ導通不良率を低減できる。また,ショート型ヒューズ部を,ヒューズパッド間に電圧を印加することにより導通することにより,ヒューズトリミングに要する作業時間をも短縮することが可能となる。
【0021】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかるヒューズレイアウト,及びトリミング方法の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0022】
(第1の実施の形態)
第1の実施の形態について,図1(a)に概略回路図,図1(b)に概略平面図を示す。本実施の形態においては,従来型の溶断型ヒューズが2本直列に繋がったレイアウトである。ヒューズは,一般的に,例えば本素子部の最上層の電極配線メタル形成工程にて同時に形成される。下層にTiN等の薄いバリアメタル層,上層にはAl等の厚い電極メタル層の2層構造が主流となっており,素子の種類やプロセスにより,各層の厚みは様々であるが,電極メタルは数千Å,バリアメタルは上層メタルの拡散層との反応を防ぐためのものであるため,非常に薄く数十Å程度に形成するのが一般的である。
【0023】
溶断型ヒューズは,従来は図4に示すように,細線化されたヒューズ部41の両側に繋がる2つのヒューズパッド42,ヒューズパッド43で形成されているが,本実施の形態におけるヒューズレイアウト10は,細線部のヒューズ部11とヒューズ部12を直列に繋ぎ,各々のヒューズ部に個別に電流を流すためのヒューズパッド13,ヒューズパッド14,ヒューズパッド15が形成されている。
【0024】
ヒューズ部11の一端にヒューズパッド13,ヒューズ部11とヒューズ部12の接続部にヒューズパッド14,ヒューズ部12の他端にヒューズパッド15が形成される。ヒューズ部11に電流を流すためには,ヒューズパッド13及びヒューズパッド14間に,ヒューズ部12に電流を流すためには,ヒューズパッド14及びヒューズパッド15間に電圧を印加する。この2つのヒューズ部と3つのヒューズパッドとがレイアウトされたものを1つのヒューズとして扱うものである。
【0025】
ヒューズパッド13,15は,さらに内部回路等に繋がっている。また,ヒューズパッドとヒューズ部とを繋ぐ部分には,引き出し部16,引き出し部17,引き出し部18を形成し,パターンのはがれや通電時の電界集中を防ぐことが好ましい。
【0026】
次に,このようにレイアウトされたヒューズを用いたトリミング方法について説明する。まず,本素子の特性選別工程にて本素子パッドに測定装置でプロービングし,ヒューズの切断が必要となった場合には,まずヒューズパッド13,ヒューズパッド14にプローブし,両パッド間に素子部への影響のない程度に電圧を印加し,ヒューズ部11に電流を流す。
【0027】
この時,電流によりヒューズ部11のメタルが溶け,ヒューズ部11が切断する。理想的には上層の配線メタルも下層のバリアメタルも切断されることが望ましいが,図2に示すように,下層のバリアメタル21は,上層の配線メタル22に比較して高抵抗であるため,上層の配線メタル22が切断されても,バリアメタル21は切断されずに残る場合がある。
【0028】
次にプローブを変更し,ヒューズパッド14,ヒューズパッド15に同様にプローブしてヒューズ部12に電流を流す。この際にも,バリアメタルは切断されずに残る場合がある。
【0029】
ヒューズ部11,ヒューズ部12両方共が完全に切断された場合には当然レイアウト全体としても完全に切断された状態である。また,ヒューズ部11,ヒューズ部12のどちらか一方が切れ残っていて,もう一方が完全に切断された場合にも,ヒューズ部11とヒューズ部12が直列に繋がれているのでレイアウト全体としては完全に切断されたのと同じ状態となる。
【0030】
本実施の形態のように2つの直列に繋がれたヒューズ部を持ち,各々のヒューズ部毎に切断を行えば,レイアウト全体としての切れ残り不良率は,従来の1つのヒューズ部切断時にバリアメタルが切れ残る不良率をヒューズ部の数だけ積算したものになり,切れ残り不良率を低減することができる。本実施の形態では,直列に繋ぐヒューズ部の数は2つであるが,ヒューズ部の数は多くするほど不良率は低減されることになる。
【0031】
また,ヒューズ部11,ヒューズ部12両方共にバリアメタルが切れ残る場合もある。しかし,バリアメタルは切れ残っても,約1MΩ程度の抵抗値を持ち,これだけでは,切断状態としては,不十分であるが,ヒューズ部11,ヒューズ部12が直列に繋がれていれば,レイアウト全体としての抵抗は約2MΩとなり,リーク電流を無視できる程度に抑えることができ,バリアメタルも完全に切断された状態と同等に扱うことができる。この場合も,直列に繋ぐヒューズ部の数を,多くするほど抵抗値を高くすることができる。
【0032】
上記のように,切れ残り不良率を低減するためにも,切れ残った場合の抵抗値をできるだけ高くするためにも,直列に繋ぐヒューズ部の数は,できるだけ多い方が良いことになるが,ヒューズ部は各々1つずつ切断するので多いほど切断に時間を要することになるので,その点を考慮してヒューズ部の数を決めレイアウトする必要がある。
【0033】
こうしてヒューズの切断を行った後,本素子にプローブして再度測定を行い,特性選別する。従来ヒューズの切断不良がわかった場合には,本素子部への悪影響を考え更なる高電圧を加えることはできず,ヒューズトリミングミスによる素子自体の不良となっていたが,切断不良を低減することで,素子としての歩留まりも向上させることができる。
【0034】
さらに,レーザを用いて切断する場合には,まずプロービング装置で特性測定して切断するヒューズを選定した後,レーザ照射装置に移動してヒューズの切断を行い,その後再びプロービング装置に戻り特性をチェックするので,ヒューズトリミングに多くの作業時間を要するが,本実施の形態の場合,特性測定を行った後ヒューズ切断を行い,再び特性測定を行う一連の工程がすべて同じプロービング装置で行えるため,ヒューズトリミングの作業時間を大幅に短縮することができる。
【0035】
こうして,溶断型ヒューズにおいて,複数のヒューズ部を直列に繋ぎ,各々のヒューズ部に対して電流を流せるようヒューズパッドを形成したものを1つのヒューズレイアウトとして扱うことにより,切れ残り不良率を低減でき,切れ残った場合にも抵抗値を非常に高くすることができ,トリミングに要する作業時間をも短縮することが可能となる。
【0036】
(第2の実施の形態)
第2の実施の形態においては,第1の実施の形態と同様に複数のヒューズ部を直列に繋いだものであるが,ヒューズ部にレーザビームを照射して切断することにより,ヒューズ部に通電するためのパッドは不要としたレイアウトである。
【0037】
ヒューズ部にレーザビームを照射して切断する方法においては,電極メタルの種類や構造は関係しないが,照射ビームのズレによりヒューズ部の端部にメタルの切れ残りが起こる場合がある。メタルの切れ残りがあっても,ヒューズ部周辺にダメージを与えるため再度レーザビームを照射することはできず,1回の切断工程で切断できなければ,ヒューズトリミングミスによる素子自体の不良となる。
【0038】
第1の実施の形態と同様,直列に繋がれた複数のヒューズ部各々を切断することにより,レイアウト全体としての切れ残り不良率を低減することが可能となるので,素子としての歩留まりや信頼性を向上することができる。
【0039】
(第3の実施の形態)
第3の実施の形態について,図3に概略回路図を示す。本実施の形態においては,従来型のキャパシタ構造のショート型のヒューズ部31,ヒューズ部32が2本並列に繋がっている。またヒューズ部31に電圧を印加する際のヒューズパッド33,ヒューズパッド34,ヒューズ部32に電圧を印加する際のヒューズパッド35,ヒューズパッド36が形成されており,これらのレイアウト全体を1つのヒューズとして扱うものである。
【0040】
このショート型ヒューズは,例えばシリコン酸化膜などの層間膜を電極配線メタルで挟んだ構造をしており,通電前は電気的にオープンの状態であるが,両メタル間に電圧を印加し,層間膜を絶縁破壊することで両メタル間をショートさせるものである。
【0041】
このヒューズの場合には,理想的には層間膜の絶縁破壊により両メタル間が完全にショートすることが望ましいが,両メタル間が導通しなかったり,不完全であったりする場合がある。特に導通が不完全である場合,特性選別工程では合格となっても,後に温度サイクルなどの信頼性試験においてメタルがはがれて導通不良となってしまうことがあり信頼性を大きく低下させる。
【0042】
そこで,複数のショート型ヒューズ部を並列に繋げる構成にして,ヒューズパッド間に電圧を印加し,絶縁破壊を行えば,レイアウト全体としての導通不良率は,従来の1つのヒューズ部導通不良率をヒューズ部の数だけ積算したものになり,不良率を大幅に低減し,素子の歩留まりや信頼性を向上させることができる。
【0043】
図3では,並列に繋ぐヒューズ部の数は2つであるが,ヒューズ部の数はレイアウトのスペースの許す限り,多いほど導通不良率を低減することができる。さらに,電圧印加によるヒューズ部導通を,プロービング時に特性測定と同時に行うことが可能となるので,第1の実施の形態と同様にヒューズトリミングの作業時間を大幅に短縮することができる。
【0044】
こうして,ショート型ヒューズにおいても,複数のヒューズ部を並列に繋ぎ,ヒューズ部に電圧を印加するヒューズパッドを形成したものを1つのヒューズレイアウトとして扱うことにより,導通不良を大幅に低減でき,信頼性を向上し,トリミングに要する作業時間をも短縮することが可能となる。
【0045】
以上,添付図面を参照しながら本発明にかかるヒューズレイアウト,及びトリミング方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0046】
【発明の効果】
以上説明したように本発明によれば,例えば溶断型ヒューズにおいて,複数のヒューズ部を直列に繋ぎ,各々のヒューズ部に対して電流を流すヒューズパッドを形成したレイアウトを1つのヒューズとして扱うことにより,ヒューズ部が1つの場合に比べ,切れ残り不良率を大きく低減でき,また切れ残った場合にも抵抗値が非常に高くなり切断状態と同等とみなすことができ,さらに特性選別のプロービング工程にてトリミングが可能となるので作業時間を大幅に短縮することが可能となる。
【図面の簡単な説明】
【図1】第1の実施の形態にかかる(a)は概略回路図であり,(b)は概略平面図である。
【図2】ヒューズのバリアメタルが残った場合の概略断面図である。
【図3】第3の実施の形態にかかる概略回路図である。
【図4】従来技術による概略回路図である。
【符号の説明】
10 ヒューズレイアウト
11 ヒューズ部
12 ヒューズ部
13 ヒューズパッド
14 ヒューズパッド
15 ヒューズパッド
16 引き出し部
17 引き出し部
18 引き出し部
Claims (2)
- 配線電極に絶縁膜を挟んで形成されるショート型のヒューズレイアウトにおいて;
並列に繋がれた複数のショート型ヒューズ部と,
各々の前記ショート型ヒューズ部に通電するために,各々の前記ショート型ヒューズ部に対して形成される2つのヒューズパッドと,
を含むことを特徴とするヒューズレイアウト。 - 請求項1に記載のヒューズレイアウトを用いて,ヒューズパッド間に通電して複数のショート型ヒューズ部に電圧を印加することにより,前記ショート型ヒューズ部を導通することを特徴とするトリミング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002824A JP4364515B2 (ja) | 2003-01-09 | 2003-01-09 | ヒューズレイアウト,及びトリミング方法 |
US10/752,542 US7119414B2 (en) | 2003-01-09 | 2004-01-08 | Fuse layout and method trimming |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002824A JP4364515B2 (ja) | 2003-01-09 | 2003-01-09 | ヒューズレイアウト,及びトリミング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214580A JP2004214580A (ja) | 2004-07-29 |
JP4364515B2 true JP4364515B2 (ja) | 2009-11-18 |
Family
ID=32820453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003002824A Expired - Lifetime JP4364515B2 (ja) | 2003-01-09 | 2003-01-09 | ヒューズレイアウト,及びトリミング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7119414B2 (ja) |
JP (1) | JP4364515B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
JP2006120832A (ja) * | 2004-10-21 | 2006-05-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2006339290A (ja) * | 2005-05-31 | 2006-12-14 | Nec Electronics Corp | ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路 |
JP2007088435A (ja) * | 2005-08-24 | 2007-04-05 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7579673B2 (en) * | 2005-08-24 | 2009-08-25 | Nec Electronics Corporation | Semiconductor device having electrical fuse |
JP5014609B2 (ja) | 2005-10-12 | 2012-08-29 | フリースケール セミコンダクター インコーポレイテッド | トリミング回路、電子回路及びトリミング制御システム |
JP2007116045A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | 半導体装置 |
JP4865302B2 (ja) * | 2005-11-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
JP4908055B2 (ja) | 2006-05-15 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
JP4861060B2 (ja) | 2006-06-01 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの切断方法 |
JP4995512B2 (ja) * | 2006-08-23 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100827664B1 (ko) * | 2006-12-26 | 2008-05-07 | 삼성전자주식회사 | 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법 |
US7732898B2 (en) * | 2007-02-02 | 2010-06-08 | Infineon Technologies Ag | Electrical fuse and associated methods |
US20080217755A1 (en) * | 2007-03-09 | 2008-09-11 | Satoru Takase | Systems and Methods for Providing Voltage Compensation in an Integrated Circuit Chip Using a Divided Power Plane |
US7538597B2 (en) * | 2007-08-13 | 2009-05-26 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Fuse cell and method for programming the same |
US8022751B2 (en) * | 2008-11-18 | 2011-09-20 | Microchip Technology Incorporated | Systems and methods for trimming bandgap offset with bipolar elements |
JP5531488B2 (ja) * | 2009-07-30 | 2014-06-25 | 株式会社リコー | 半導体装置 |
US8952486B2 (en) * | 2011-04-13 | 2015-02-10 | International Business Machines Corporation | Electrical fuse and method of making the same |
JP5592970B2 (ja) * | 2013-04-18 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置のヒューズ溶断方法 |
US10181713B2 (en) * | 2014-10-17 | 2019-01-15 | Globalfoundries Inc. | Methods of post-process dispensation of plasma induced damage protection component |
CN108649024B (zh) * | 2018-05-04 | 2019-10-11 | 中国电子科技集团公司第二十四研究所 | 一次性可编程电容型熔丝位及存储器 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2256688B2 (de) * | 1972-11-18 | 1976-05-06 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
US5381034A (en) * | 1992-04-27 | 1995-01-10 | Dallas Semiconductor Corporation | SCSI terminator |
JP3625560B2 (ja) | 1995-05-16 | 2005-03-02 | 株式会社東芝 | 半導体装置およびヒューズの切断方法 |
US5682049A (en) * | 1995-08-02 | 1997-10-28 | Texas Instruments Incorporated | Method and apparatus for trimming an electrical value of a component of an integrated circuit |
US5638237A (en) * | 1995-08-25 | 1997-06-10 | International Business Machines Corporation | Fusible-link removable shorting of magnetoresistive heads for electrostatic discharge protection |
US5886392A (en) * | 1996-08-08 | 1999-03-23 | Micron Technology, Inc. | One-time programmable element having controlled programmed state resistance |
JPH1187622A (ja) * | 1997-09-04 | 1999-03-30 | Nec Corp | 半導体装置の信号遅延調整回路 |
FR2779264B1 (fr) * | 1998-05-27 | 2001-11-02 | Sgs Thomson Microelectronics | Dispositif a programmation unique de fiabilite elevee |
JP3296312B2 (ja) * | 1999-01-06 | 2002-06-24 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
JP2001077310A (ja) * | 1999-09-01 | 2001-03-23 | Mitsubishi Electric Corp | 電圧設定回路 |
JP2001077322A (ja) * | 1999-09-02 | 2001-03-23 | Toshiba Corp | 半導体集積回路装置 |
US6455913B2 (en) * | 2000-01-31 | 2002-09-24 | United Microelectronics Corp. | Copper fuse for integrated circuit |
JP3636965B2 (ja) * | 2000-05-10 | 2005-04-06 | エルピーダメモリ株式会社 | 半導体装置 |
JP2002110806A (ja) * | 2000-09-29 | 2002-04-12 | Rohm Co Ltd | Icチップおよび半導体装置 |
US6518824B1 (en) * | 2000-12-14 | 2003-02-11 | Actel Corporation | Antifuse programmable resistor |
JP4225708B2 (ja) * | 2001-06-12 | 2009-02-18 | 株式会社東芝 | 半導体装置 |
JP2003023085A (ja) * | 2001-07-05 | 2003-01-24 | Seiko Instruments Inc | 半導体集積回路 |
JP3737448B2 (ja) * | 2002-04-18 | 2006-01-18 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4240983B2 (ja) * | 2002-10-07 | 2009-03-18 | 沖電気工業株式会社 | 入力ピン容量の設定方法 |
-
2003
- 2003-01-09 JP JP2003002824A patent/JP4364515B2/ja not_active Expired - Lifetime
-
2004
- 2004-01-08 US US10/752,542 patent/US7119414B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7119414B2 (en) | 2006-10-10 |
US20040224444A1 (en) | 2004-11-11 |
JP2004214580A (ja) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364515B2 (ja) | ヒューズレイアウト,及びトリミング方法 | |
KR101219437B1 (ko) | 전기적 퓨즈 소자 | |
US8723291B2 (en) | Semiconductor integrated circuit | |
US7888772B2 (en) | Electronic fuse having heat spreading structure | |
JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
JP5435713B2 (ja) | 半導体装置の製造方法、製造プログラム、及び半導体装置 | |
KR20070081640A (ko) | 반도체 소자 및 그 제조 방법 | |
TW459350B (en) | Semiconductor device with repair fuses and laser trimming method used therefor | |
JPH04291740A (ja) | 集積回路の欠陥許容電力分配ネットワークおよびその方法 | |
US7888770B2 (en) | Fuse box for semiconductor device and method of forming same | |
JP2924482B2 (ja) | 半導体集積回路装置 | |
KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
JPH0412545A (ja) | 半導体装置およびその製造方法 | |
JP2009200197A (ja) | 半導体装置及びその製造方法 | |
KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
JP3719823B2 (ja) | 半導体装置の試験方法 | |
KR101033987B1 (ko) | 반도체 소자의 리페어 방법 | |
KR100950750B1 (ko) | 반도체 소자의 퓨즈 박스 | |
KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
KR20070076044A (ko) | 반도체 소자 및 그 제조 방법 | |
KR101052873B1 (ko) | 반도체 소자의 퓨즈 박스 및 이를 이용한 리페어 방법 | |
JP3496970B2 (ja) | 半導体装置 | |
KR20120016899A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
JP2012043905A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4364515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |