DE10108915A1 - Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen - Google Patents

Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen

Info

Publication number
DE10108915A1
DE10108915A1 DE10108915A DE10108915A DE10108915A1 DE 10108915 A1 DE10108915 A1 DE 10108915A1 DE 10108915 A DE10108915 A DE 10108915A DE 10108915 A DE10108915 A DE 10108915A DE 10108915 A1 DE10108915 A1 DE 10108915A1
Authority
DE
Germany
Prior art keywords
area
electromigration
test structure
structure according
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10108915A
Other languages
English (en)
Inventor
Josef Fazekas
Jochen Von Hagen
Andreas Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10108915A priority Critical patent/DE10108915A1/de
Priority to EP01995590A priority patent/EP1362372A2/de
Priority to PCT/DE2001/004599 priority patent/WO2002067318A2/de
Priority to CNA018228399A priority patent/CN1502132A/zh
Publication of DE10108915A1 publication Critical patent/DE10108915A1/de
Priority to US10/647,615 priority patent/US20040036495A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Erfindung betrifft eine Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen, wobei zwischen einem ersten und zweiten Teststruktur-Anschlussbereich (I1, I2) ein zu testender Bereich mit einem Elektromigrationsbereich (L) und einem Elektromigrations-Berrierenbereich (V) ausgebildet ist. Zum hochgenauen und für hochbeschleunigte Tests geeigneten Abschätzen einer Lebensdauer befinden sich in unmittelbarer Nähe des Elektromigrations-Barrierenbereichs (V) ein erster und dritter Sensoranschluss (S1, S3), sowie am zweiten Tesstruktur-Anschlussbereich (I2) ein zweiter Sensoranschluss (S2).

Description

Die vorliegende Erfindung bezieht sich auf eine Elektromigra­ tions-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen und insbesondere auf eine Elektromigrations- Teststruktur für hochbeschleunigte Tests in Halbleiterschal­ tungen.
Eine hohe Zuverlässigkeit insbesondere bei integrierten Halb­ leiterschaltungen aber auch in der Dünnfilmtechnik stellt einen wesentlichen Faktor bei der Produktion und der späteren Verwendung dar. Es werden daher eine Vielzahl von Tests bei der Herstellung durchgeführt, um eine möglichst genaue Aussa­ ge hinsichtlich der Qualität eines jeweiligen Herstellungs­ prozesses geben zu können.
Da ferner mit fortschreitender Integrationsdichte eine Struk­ turbreite von Verdrahtungen insbesondere in Halbleiterschal­ tungen zunehmend verringert wird, werden derartige Leiterbah­ nen in hochintegrierten Schaltkreisen während eines Betriebs mit sehr hohen Stromdichten belastet. Hierbei kommt es auf­ grund der guten Kühlung durch das verwendete Grundmaterial bzw. Substrat nicht zu einem Aufschmelzen der Leiterbahnen. Statt dessen kommt es durch den Strom zu einem Materialtrans­ port in Elektronenrichtung, der durch Bildung von Löchern in den Leiterbahnen zum Ausfall des Schaltkreises führen kann. Dieser Mechanismus ist stromdichten- und temperaturabhängig und wird üblicherweise Elektromigration genannt. Die Elektro­ migration bestimmt unter anderem eine maximale Lebensdauer bzw. eine Zuverlässigkeit einer jeweiligen Schaltung und kann durch verschiedene Parameter in der Herstellung beeinflusst werden.
Um daher eine maximale Lebensdauer von Halbleiterschaltungen oder Dünnfilmschaltungen abschätzen zu können, werden soge­ nannte Elektromigrations-Tests durchgeführt, die bei erhöhten Temperaturen und Stromdichten an bestimmten Teststrukturen stattfinden. Üblicherweise wurden diese erhöhten Temperaturen in speziellen Öfen realisiert, wodurch ein beschleunigter künstlicher Alterungsprozess herbeigeführt werden kann. Da jedoch die Herstellung insbesondere von integrierten Halblei­ terschaltungen mehrere Wochen dauern kann und bereits während der Herstellung die Überprüfung von eventuell fehlerhaften Strukturen gewünscht ist, wurden sogenannte beschleunigte und hochbeschleunigte Tests entwickelt, die eine Abweichung in der Herstellung in regelmäßigen Kontrollmessungen ermögli­ chen. Diese Messungen müssen hierbei im Sekundenmaßstab ab­ laufen, um die Herstellzeit und damit die Herstellkosten nicht zu erhöhen.
Eine weitergehende Beschleunigung ist jedoch nur über sehr hohe Temperaturen und entsprechende Stromdichten möglich, wobei eine Selbstheizung über den hohen Strom erfolgt.
Aus der Literaturstelle H. A. Schafft, "Reliability Test Chips: NIST33 & 34 for JEDEC Inter-Laboratory Experiments and More", IEEE International Integrated Realibility Workshop Final Report, S. 144f, 1997, ist eine Elektromigrations- Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrah­ tungen mittels hochbeschleunigter Tests bekannt, wobei zwi­ schen einem ersten und zweiten Teststruktur-Anschlussbereich ein zu testender Elektromigrationsbereich in Form einer me­ tallischen Leiterbahn bekannt ist. Zur Überprüfung eines Ausfalls befinden sich an den Teststruktur-Anschlussbereichen jeweils ein erster und zweiter Sensoranschluss, der zu einem dazugehörigen Sensorpad führt. Unter Verwendung der JEDEC- Standardtestverfahren wie z. B. dem isothermischen Test (JESD63) und dem sogenannten SWEAT-Test (JEP119) können somit Lebensdauerabschätzungen für die dazugehörigen Halbleiter­ schaltungen getroffen werden. Nachteilig ist jedoch bei derartigen Teststrukturen, dass sie nur eine geringe Produktre­ levanz aufweisen, da üblicherweise in Halbleiterschaltungen sogenannte Elektromigrations-Barrieren beispielsweise in Form von Kontakten (Vias) zwischen leitenden Schichten verwendet werden, welche mit derartigen Teststrukturen nicht oder nicht ausreichend überprüft werden können.
Aus der Literaturstelle T. S. Sriram, "Electromigration Teststructure Designs to identify VIA failure modes", Proc. International Conference on Microelectronic Teststructures, S. 155 bis 157, 2000 ist eine weitere herkömmliche Elektro­ migrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen bei hochbeschleunigten Tests bekannt, wobei der zu testende Bereich der Elektromigrations-Teststruktur sowohl einen Elektromigrationsbereich in Form einer metalli­ schen Leiterbahn als auch eine Elektromigrations-Barriere in Form eines Kontaktes (Vias) aufweist. Auf diese Weise erhält man zwar eine verbesserte Produktrelevanz bzw. verbesserte Aussagekraft für die dazugehörige Halbleiterschaltung, wobei jedoch keine hochgenauen quantitativen Aussagen insbesondere hinsichtlich der Temperatur möglich sind.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Elektro­ migrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen zu schaffen, mit der eine weitere Beschleu­ nigung eines Tests bei verbesserter Testgenauigkeit reali­ sierbar ist.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale des Patentanspruchs 1 gelöst.
Insbesondere durch die Verwendung eines dritten Sensoran­ schlusses, der in unmittelbarer Nähe zum Elektromigrations- Barrierenbereich an dem Elektromigrationsbereich angeschaltet ist und eine derartige Strukturierung des Elektromigrations­ bereichs dahingehend, dass sich darin eine im wesentlichen homogene Temperaturverteilung ergibt, können außerordentlich präzise Aussagen über die jeweils anliegenden Temperaturen getroffen werden, wodurch sich die Stromdichten einstellen lassen und in Abhängigkeit von den quantitativen Aussagen über die Temperatur eine verbesserte Testgenauigkeit auch bei Verwendung von beispielsweise Kontakten (Vias) ergibt. Als Nebeneffekt kann dadurch ferner eine vereinfachte elektrische Fehleranalyse zur genauen Bestimmung eines Ausfallortes durchgeführt werden.
Vorzugsweise besitzen erste und zweite Teststruktur- Anschlussbereiche eine Verjüngung zum zu testenden Bereich, wodurch das Auftreten von mechanischen Spannungen und eine Metallflussdivergenz aufgrund von Temperaturunterschieden sowie eine veränderte Elektromigration verhindert werden kann. Die Verjüngung ist hierbei im wesentlichen stufenweise ausgebildet, wodurch bei einer entsprechenden Strukturierung bzw. Auswahl der jeweiligen Leiterbahnbreiten ein maximaler und genau vorbestimmbarer Temperaturgradient eingestellt werden kann.
Zur weiteren Erhöhung der Testgenauigkeit werden die Sensor­ anschlüsse so zum Elektromigrationsbereich bzw. zum Test­ struktur-Anschlussbereich ausgebildet, dass ein gewisser Temperaturabgleich stattfinden kann und der Einfluss der Sensoranschlüsse minimiert wird. Ein zweiter Sensoranschluss befindet sich hierbei vorzugsweise am zweiten Teststruktur- Anschlussbereich im Bereich der Verjüngung, wodurch eine im Elektromigrationsbereich vorherrschende Temperatur nahezu unbeeinflusst bleibt.
Zur weiteren Verbesserung einer jeweiligen Produktrelevanz können im wesentlichen parallel zum zu testenden Bereich Blindstrukturen ausgebildet werden, wodurch wesentlich rea­ listischere Strukturen erzeugt werden und beispielsweise eine Temperaturableitung auf benachbarte Leiterbahnen ausgewertet werden kann. Die Blindstruktur besteht vorzugsweise aus einem Blind-Elektromigrationsbereich und einem Blind- Elektromigrations-Barrierenbereich, wodurch nicht nur die Leiterbahnen, sondern auch beispielsweise die Kontakte (Vias) hinsichtlich ihres produktrelevanten Temperaturverhaltens getestet werden können.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung bezeichnet.
Die Erfindung wird nachstehend an Hand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1a eine vereinfachte Draufsicht einer Elektromigrati­ ons-Teststruktur gemäß einem ersten Ausführungsbei­ spiel;
Fig. 1b ein zur Teststruktur gemäß Fig. 1a dazugehöriges Temperaturprofil;
Fig. 1c eine vereinfachte Schnittansicht entlang eines Schnitts A-A' in Fig. 1a;
Fig. 1d eine Teilansicht der Elektromigrations-Teststruktur im Bereich eines Elektromigrations-Barrieren­ bereichs;
Fig. 2 eine vereinfachte Draufsicht einer Elektromigrati­ ons-Teststruktur gemäß einem zweiten Ausführungs­ beispiel; und
Fig. 3 eine Teil-Schnittansicht eines Elektromigrations- Barrierenbereichs gemäß einem dritten Ausführungs­ beispiel.
Fig. 1a zeigt eine vereinfachte Draufsicht einer Elektro­ migrations-Teststruktur gemäß eines ersten Ausführungsbeispiels, wobei ein zu testender Bereich einen Elektromigrati­ onsbereich L und einen Elektromigrations-Barrierenbereich V aufweist. Genauer gesagt besteht der Elektromigrationsbereich L beispielsweise aus einer metallischen Leiterbahn mit einer Breite B1, die beispielsweise in einer Metallisierungsebene einer dazugehörigen Halbleiterschaltung ausgebildet ist. Bei einer ausreichenden Länge 1 des Elektromigrationsbereichs L herrscht bei einer konstanten Temperatur in diesem Bereich ein konstanter Materialfluss vor, der durch Elektromigration verursacht wird.
Zur Realisierung eines Elektromigrations-Barrierenbereichs V, in dem ein verringerter Materialfluss aufgrund von Elektro­ migration vorherrscht, verwendet die Teststruktur gemäß dem ersten Ausführungsbeispiel einen Kontakt (Via) bzw. Kontakt­ loch V, welches sich zwischen der Metallisierungsebene für den Elektromigrationsbereich L und einer weiteren Metallisie­ rungsebene für einen ersten Teststruktur-Anschlussbereich I1 befindet. In der dazugehörigen Halbleiterschaltung stellen derartige Kontakte (Vias) jeweilige Verbindungen zwischen den einzelnen Metallisierungsebenen her, wobei jedoch üblicher­ weise andere Materialien verwendet werden und deshalb ein verringerter Materialfluss aufgrund des Elektromigrationsef­ fektes vorherrscht. Diese Bereiche wirken daher als Elektro­ migrations-Barrieren.
Fig. 1c zeigt eine vereinfachte Schnittansicht entlang eines Schnitts A-A' in Fig. 1a, wobei gleiche Bezugszeichen glei­ che oder entsprechende Elemente darstellen und auf eine wie­ derholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 1c kann der erste Anschlussbereich I1 eine erste metallische Leiterbahn aufweisen, die beispielsweise aus Aluminium, Kupfer usw. besteht. In gleicher Weise kann der in der darunterliegenden Metallisierungsebene ausgebildete Elektromigrationsbereich L ebenfalls eine Aluminium-, Kupfer- oder sonstige metallische Leiterbahn aufweisen. Der als Kontakt (Via) realisierte Elektromigrationsbereich besteht bei­ spielsweise aus Wolfram, Titan oder einem sonstigen elekt­ risch leitenden Material mit guten Fülleigenschaften. Auf­ grund des unterschiedlichen Materials wirken jedoch derartige Kontakte (Vias) V als Elektromigrations-Barrieren, da kein gleichartiges Material nachgeliefert wird und somit an diesen Stellen bevorzugt ein Abtransport von Material in der leiten­ den Ebene erfolgt, der schließlich zum Ausfall der Teststruk­ tur führen kann.
Gemäß Fig. 1a und 1c befinden sich in unmittelbarer Nähe des Kontaktes (Vias) V ein erster Sensoranschluss S1 und ein dritter Sensoranschluss S3 mit geringer Leiterbahnbreite B4. Aufgrund der geringen Leiterbahnbreite kann bereits eine Beeinflussung einer Temperatur des zu testenden Bereichs minimiert werden. Ferner wird eine Breite B2 des ersten Test­ struktur-Anschlussbereichs I1 am Kontakt (Via) V zu der Brei­ te B1 des Elektromigrationsbereichs L derart bemessen, dass zwischen beiden Ebenen der Temperaturgradient aufgrund der durch den eingeprägten Heizstrom erfolgten Joule'schen Erwär­ mung nicht zu hoch wird. Vorzugsweise wird ein Temperaturgra­ dient zwischen dem ersten Teststruktur-Anschlussbereich I1 am Kontakt (Via) V und dem Elektromigrationsbereich L auf < 50°C eingestellt, wodurch mechanische Spannungen und eine Beein­ flussung der Elektromigration zuverlässig minimiert werden kann. Eine Stromeinprägung erfolgt hierbei direkt von dem ersten Teststruktur-Anschlussbereich I1 zum zweiten Test­ struktur-Anschlussbereich I2, der sich am anderen Ende des Elektromigrationsbereichs L anschließt.
Zur weiteren Verringerung eines jeweiligen Temperaturgradien­ ten und der daraus resultierenden Materialflussdivergenz zu einem eigentlichen Anschlusspad werden die Breiten des ersten und zweiten Teststruktur-Anschlussbereichs I1 und I2 jeweils schrittweise verringert (Taperung), wodurch sich eine Verjün­ gung zum zu testenden Bereich ergibt. Wiederum werden die Querschnittsflächen der jeweiligen Leiterbahnabschnitte so eingestellt, dass sich ein maximaler Temperaturgradient Tmax von z. B. 50°C ergibt und somit insbesondere auch mechanische Spannungen zwischen den Stufen vermieden werden. Ein weiterer Vorteil der Stufenform ist die einfache fotolithografische Strukturierung.
Zur hochgenauen Bestimmung einer jeweils erzeugten Temperatur im Elektromigrationsbereich L besitzt der zweite Teststruk­ tur-Anschlussbereich I2 einen zweiten Sensoranschluss S2, der gemäß Fig. 1a beispielsweise erst an der Verjüngung bzw. zweiten Stufe ausgebildet wird, wodurch sich eine eventuelle Beeinflussung eines Temperaturprofils durch den zweiten Sen­ soranschluss S2 weiter verringern lässt. Wiederum wird eine Breite des Sensoranschlusses möglichst gering gehalten, um eine unerwünschte Temperatursenke zu verhindern.
Fig. 1b zeigt eine vereinfachte Darstellung eines Tempera­ turprofils entlang der in Fig. 1a dargestellten Teststruk­ tur. Wesentlich ist hierbei, dass die im Elektromigrationsbe­ reich L erzeugte Temperatur außerordentlich homogen ist und über die Sensoranschlüsse S2 und S3 auch quantitativ sehr genau erfasst werden kann, was insbesondere bei hochbeschleu­ nigten Tests von Bedeutung ist. Mit einer derartigen Test­ struktur können somit aufgrund von stark erhöhten Stromdich­ ten insbesondere im Elektromigrationsbereich L die aufgrund der Joule'schen Erwärmung resultierenden starken Erwärmungen und hohen Temperaturen erzielt werden, die zu einer wesentli­ chen Verkürzung der Testzeiten führen. Die außerordentlich hohen Temperaturen im Elektromigrationsbereich L sind hierbei im wesentlichen konstant und können über den zweiten und dritten Sensoranschluss S2 und S3 hochgenau ermittelt werden um jeweilige Testprogramme entsprechend anzusteuern.
Beispielsweise wird zur Temperaturbestimmung hierbei eine Temperaturabhängigkeit des Elektromigrationsbereichs L bzw. eines dazugehörigen Metallwiderstandes ausgenutzt, wobei die Sensoranschlüsse jeweils als Spannungsabgriffe zum Erfassen eines jeweiligen Spannungsabfalls bzw. einer Potentialdiffe­ renz über dem Elektromigrationsbereich L dienen. Die einfache Struktur des Elektromigrationsbereichs L mit seiner ausrei­ chenden Länge l und vorbestimmten Breite B1 ermöglicht somit eine einfache und äußerst exakte Bestimmung einer jeweiligen Leiterbahntemperatur während der Messung, wodurch sich aus­ reichende Rückschlüsse auf die dazugehörige Halbleiterschal­ tung bzw. Dünnfilmschaltung treffen lassen. Der Elektromigra­ tionsbereich L und der Kontakt (Via) entsprechen hierbei typischen Leiterbahnen und Kontakten (Vias) in der dazugehö­ rigen Halbleiterschaltung.
Da die Spannungsanschlüsse bzw. -abgriffe S1 und S3 am Kon­ takt (Via) zu einer unerwünschten Kühlung der Struktur und insbesondere des Elektromigrationsbereichs L führen können, werden diese Sensoranschlüsse S1 und S3 gemäß Fig. 1a und 1d über einen gewissen Abschnitt bzw. zumindest teilweise parallel zum Elektromigrationsbereich L bzw. zum Teststruk­ tur-Anschlussbereich I1 geführt, wodurch sich eine Optimie­ rung des Temperaturprofils ergibt. In gleicher Weise ist auch der Sensoranschluss S2 nicht unmittelbar sondern erst nach der ersten Stufe zur Vermeidung unerwünschter Temperatursen­ ken am zweiten Anschlussbereich I2 ausgebildet. Bei entspre­ chender Dimensionierung der jeweiligen Leiterbahnbreiten können somit insbesondere aufgrund von Temperaturunterschie­ den hervorgerufene mechanische Spannungen weitgehend verhin­ dert werden.
Gemäß Fig. 1a und 1b werden die Breiten B1, B2, B3 und B4 der jeweiligen Anschlussbereiche I1 und I2 des Elektromigra­ tionsbereichs L und des Elektromigrations-Barrierenbereichs V derart dimensioniert, dass bei Erreichen einer jeweiligen Testtemperatur im Elektromigrationsbereich L ein jeweiliger Temperaturgradient unterhalb eines maximal vorbestimmten Wertes Tmax (z. B. 50°C) liegt. Insbesondere durch den dritten Sensoranschluss S3 ist es nun auch möglich, produktrelevante Zuverlässigkeitsuntersuchungen (d. h. Kontakte (Vias) V aufweisende Halbleiterschaltungen) mit hochbeschleunigten Test­ methoden durchzuführen, wobei außerordentlich genaue Aussagen beispielsweise über eine jeweilige Lebensdauer von Halblei­ terschaltungen oder Dünnfilmschaltungen getroffen werden können. Darüber hinaus ist es durch diesen weiteren Sensoran­ schluss S3 nunmehr möglich, auch den genauen Ausfallort elektrisch zu bestimmen, wodurch eine jeweilige Ursache des Ausfalls ermittelt werden kann. Aufwändige Präparationen und REM-Untersuchungen, wie sie an herkömmlichen Teststrukturen durchgeführt werden mussten, um beispielsweise den genauen Ort des Ausfalls zu ermitteln, sind folglich nicht mehr not­ wendig.
Fig. 2 zeigt eine vereinfachte Draufsicht einer Elektro­ migrations-Teststruktur gemäß einem zweiten Ausführungsbei­ spiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 2 werden in einem zweiten Ausführungsbeispiel parallel zum zu testenden Bereich, der im wesentlichen den Elektromigrationsbereich L und den Elektromigrations- Barrierenbereich V aufweist, sogenannte Blindstrukturen aus­ gebildet, die vorzugsweise in einem Abstand F beabstandet sind. F ist hierbei eine minimale lithografisch zu realisie­ rende Strukturbreite eines jeweiligen Herstellungsprozesses.
Eine derartige zumindest zum Elektromigrationsbereich L aus­ gebildete Blindstruktur dient wiederum einer Erhöhung einer jeweiligen Produktrelevanz. Da insbesondere die bei lithogra­ fischen Prozessen verwendeten Abbildungseigenschaften iso­ lierte bzw. einzelne Leiterbahnen nur unscharf und mit sehr unbestimmten Querschnittseigenschaften abbilden können, er­ möglicht die in Fig. 2 dargestellte Blindstruktur eine An­ passung an tatsächlich vorherrschende Bedingungen, da der zu testende Bereich im wesentlichen die gleiche Strukturierung aufweist, wie eine Leiterbahn in der dazugehörigen Halbleiter- bzw. Dünnfilmschaltung. Das Auftreten von überkritischen Teststrukturen, die beispielsweise früher ausfallen als die dazugehörige Halbleiterschaltung, kann dadurch verhindert werden.
Gemäß Fig. 2 wird demzufolge parallel zu dem Elektromigrati­ onsbereich L jeweils ein Blind-Elektromigrationsbereich bzw. eine jeweilige Dummy-Leitung DL im minimal erlaubten Abstand zu beiden Seiten der Teststruktur ausgebildet. Neben den vorstehend beschriebenen verbesserten Abbildungseigenschaften insbesondere für den Elektromigrationsbereich L können damit aber auch die Temperaturverhältnisse in einer dazugehörigen Halbleiterschaltung wesentlich besser nachgebildet werden. Genauer gesagt kühlen die Blind-Elektromigrationsbereiche DL wegen ihrer Nähe zur Teststruktur bzw. zum Elektromigrations­ bereich L diesen ab, weshalb eine höhere Stromdichte zum Erreichen der gleichen Testtemperatur notwendig wird. Da dieser Strom auch durch die Elektromigrations-Barrieren­ bereiche V fließt und eine Erwärmung darin hervorruft, können zur Vermeidung einer entsprechenden Überhitzung die Blind­ strukturen auch jeweilige Blind-Elektromigrations- Barrierenbereiche DV bzw. sogenannte Dummy-Kontakte (Vias) aufweisen. Eine weitere Verbesserung der Produktrelevanz bzw. einer Wärmeabstrahlung an parallel liegende Leiterbahnen kann durch die in Fig. 2 dargestellten Blind-Anschlussbereiche DI parallel zum ersten und zweiten Anschlussbereich I1 und I2 realisiert werden. Mit der in Fig. 2 dargestellten Blind- Struktur kann demzufolge eine gleichmäßig Kühlung des Kontak­ tes (Vias) V und der leitenden Ebene erreicht und eine mög­ lichst gleichmäßige und fototechnisch einwandfreie Abbildung der jeweiligen Struktur realisiert werden, wodurch man eine sehr genaue Aussage über die jeweiligen Produkteigenschaften einer dazugehörigen Halbleiterschaltung erhält.
Fig. 3 zeigt eine vereinfachte Teil-Schnittansicht einer Elektromigrations-Teststruktur gemäß eines dritten Ausfüh­ rungsbeispiels im Bereich der Elektromigrations-Barriere V.
Gleiche Bezugszeichen bezeichnen wiederum gleiche oder ent­ sprechende Elemente wie in den Fig. 1 und 2, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 3 kann eine Elektromigrations-Barriere mit ver­ ringertem Materialfluss auch dadurch entstehen, dass bei­ spielsweise eine durchgehende metallische Leiterbahn über einer Topografie bzw. Kante abgeschieden wird, wodurch bei­ spielsweise aufgrund von unterschiedlichen Abscheidungsge­ schwindigkeiten an der Kante unterschiedliche Materialstruk­ turen ergeben und ein verringerter Materialfluss aufgrund des Elektromigrationseffektes auftritt. Gemäß der vorliegenden Erfindung kann demzufolge die vorstehend beschriebene E­ lektromigrations-Teststruktur nicht nur auf die vorstehend beschriebenen Kontakte (Vias) sondern auch auf die in Fig. 3 dargestellten Elektromigrations-Barrierenbereiche V angewen­ det werden, wodurch man wiederum einen hochgenauen und hoch­ beschleunigten Test von derartigen Strukturen realisieren kann. In gleicher Weise fallen gemäß Fig. 3 beispielsweise auch mittels Spacer-Technik realisierte Seitenwandkontakte oder Verbindungsstrukturen in Gräben unter den Begriff E­ lektromigrations-Barrierenbereich.
Die Erfindung wurde vorstehend an Hand von integrierten Halb­ leiterschaltungen beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise elektrische Schal­ tungen, die in Dünnfilmtechnik ausgebildet sind.
Bezugszeichenliste
I1, I2 erster und zweiter Teststruktur-Anschlussbereich
L Elektromigrationsbereich
V Elektromigrations-Barrierenbereich
S1 bis S3 erster, zweiter und dritter Sensoranschluss
B1 bis B4 Breiten der jeweiligen Leiterbahnen
DL Blind-Elektromigrationsbereich
DV Blind-Elektromigrations-Barrierenbereich
DI Blind-Anschlussbereich
l Länge des Elektromigrationsbereichs

Claims (14)

1. Elektromigrations-Teststruktur zur Erfassung einer Zuver­ lässigkeit von Verdrahtungen mit
einem ersten und zweiten Teststruktur-Anschlussbereich (I1, I2) zum Einprägen eines Heizstroms;
einem zu testenden Bereich, der einen Elektromigrationsbe­ reich (L) mit konstantem Materialfluss und einen Elektro­ migrations-Barrierenbereich (V) mit verringertem Material­ fluss aufweist und zwischen die Anschlussbereiche (I2, I2) geschaltet ist; und
einem ersten und zweiten Sensoranschluss (S1, S2) zum Erfas­ sen eines Ausfalls des zu testenden Bereichs (V, L),
gekennzeichnet durch
einen dritten Sensoranschluss (S3), der in unmittelbarer Nähe zum Elektromigrations-Barrierenbereich (V) an den Elektro­ migrationsbereich (L) angeschaltet ist, wobei der Elektro­ migrationsbereich (L) derart strukturiert ist, dass sich darin eine im wesentlichen homogene Temperaturverteilung ergibt.
2. Elektromigrations-Teststruktur nach Patentanspruch 1, dadurch gekennzeichnet, dass der Elektro­ migrations-Barrierenbereich (V) einen Kontakt darstellt.
3. Elektromigrations-Teststruktur nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass der Elektro­ migrationsbereich (L) eine metallische Leiterbahn mit kon­ stanter Breite (B1) darstellt.
4. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 3, dadurch gekennzeichnet, dass der erste und zweite Teststruktur-Anschlussbereich (I1, I2) eine Verjüngung zum zu testenden Bereich hin aufweist.
5. Elektromigrations-Teststruktur nach Patentanspruch 4, dadurch gekennzeichnet, dass die Verjüngung im wesentlichen stufenweise ausgebildet ist.
6. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 5, dadurch gekennzeichnet, dass der erste Sensoranschluss (S1) derart ausgebildet ist, dass ein gewisser Temperaturausgleich zum Elektromigrationsbereich (L) stattfinden kann.
7. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 4 bis 6, dadurch gekennzeichnet, dass der zweite Sensoranschluss (S2) am zweiten Teststruktur- Anschlussbereich (I2) im Bereich der Verjüngung ausgebildet ist.
8. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 7, dadurch gekennzeichnet, dass der dritte Sensoranschluss (S3) derart ausgebildet ist, dass ein gewisser Temperaturausgleich zum ersten Teststruktur- Anschlussbereich (I1) stattfinden kann.
9. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 8, dadurch gekennzeichnet, dass eine Querschnittsfläche der jeweiligen Anschlussbereiche (I1, I2), des Elektromigrationsbereichs (L) und/oder des Elektro­ migrations-Barrierenbereichs (V) derart ausgebildet ist, dass bei Erreichen einer Temperatur ein jeweiliger Temperaturgra­ dient von maximal einem vorbestimmten Wert (Tmax) besteht.
10. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 9, dadurch gekennzeichnet, dass zumindest eine Blindstruktur im wesentlichen parallel zum zu testenden Bereich ausgebildet ist.
11. Elektromigrations-Teststruktur nach Patentanspruch 10, dadurch gekennzeichnet, dass die Blindstruk­ tur einen Blind-Elektromigrationsbereich (DL), einen Blind- Elektromigrations-Barrierenbereich (DV) und/oder einen Blind- Anschlussbereich (DI) aufweist.
12. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 10 oder 11, dadurch gekennzeichnet, dass die Blindstruktur mit minimaler Strukturbreite (F) zum zu testenden Bereich beabstandet ist.
13. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 12, dadurch gekennzeichnet, dass sie in einer Halbleiterschaltung oder einer Dünnfilm­ schaltung ausgebildet ist.
14. Elektromigrations-Teststruktur nach einem der Patentan­ sprüche 1 bis 13, dadurch gekennzeichnet, dass sie für hochbeschleunigte Tests mit Joule'scher Erwär­ mung ausgebildet ist.
DE10108915A 2001-02-23 2001-02-23 Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen Withdrawn DE10108915A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10108915A DE10108915A1 (de) 2001-02-23 2001-02-23 Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
EP01995590A EP1362372A2 (de) 2001-02-23 2001-12-07 Elektromigrations-teststruktur zur erfassung einer zuverlässigkeit von verdrahtungen
PCT/DE2001/004599 WO2002067318A2 (de) 2001-02-23 2001-12-07 Elektromigrations-teststruktur zur erfassung der zuverlässigkeit von verdrahtungen
CNA018228399A CN1502132A (zh) 2001-02-23 2001-12-07 测定绕线可靠性之电子迁移测试结构
US10/647,615 US20040036495A1 (en) 2001-02-23 2003-08-25 Electromigration test structure for detecting the reliability of wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10108915A DE10108915A1 (de) 2001-02-23 2001-02-23 Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen

Publications (1)

Publication Number Publication Date
DE10108915A1 true DE10108915A1 (de) 2002-09-12

Family

ID=7675345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10108915A Withdrawn DE10108915A1 (de) 2001-02-23 2001-02-23 Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen

Country Status (5)

Country Link
US (1) US20040036495A1 (de)
EP (1) EP1362372A2 (de)
CN (1) CN1502132A (de)
DE (1) DE10108915A1 (de)
WO (1) WO2002067318A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10253626A1 (de) * 2002-11-15 2004-06-03 Infineon Technologies Ag Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten
DE102006049791A1 (de) * 2006-10-21 2008-04-30 X-Fab Semiconductor Foundries Ag Teststruktur für hochbeschleunigte Elektromigrationstests für dicke Metallisierungssysteme von Festkörperschaltkreisen

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888672B2 (en) * 2002-11-23 2011-02-15 Infineon Technologies Ag Device for detecting stress migration properties
US6993446B2 (en) * 2003-03-17 2006-01-31 Schlumberger Technology Corporation Method and apparatus for predicting the time to failure of electronic devices at high temperatures
KR100564801B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
US7146588B1 (en) * 2004-08-02 2006-12-05 Advanced Micro Devices, Inc. Predicting EM reliability by decoupling extrinsic and intrinsic sigma
DE102006025351B4 (de) * 2006-05-31 2013-04-04 Globalfoundries Inc. Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
DE102006051489B4 (de) 2006-10-31 2011-12-22 Advanced Micro Devices, Inc. Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren
US7858406B2 (en) 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
US7851237B2 (en) * 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
CN103681621B (zh) * 2012-09-10 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体检测结构及形成方法
CN104458035B (zh) * 2013-09-24 2017-09-26 中芯国际集成电路制造(上海)有限公司 检测结构及检测方法
US9891261B2 (en) 2014-06-30 2018-02-13 International Business Machines Corporation Electromigration monitor
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
CN111326500B (zh) * 2020-02-25 2022-03-18 上海华力集成电路制造有限公司 检测电迁移峰值电流的测试结构和方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448273A1 (de) * 1990-03-21 1991-09-25 AT&T Corp. Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652812A (en) * 1984-11-27 1987-03-24 Harris Corporation One-sided ion migration velocity measurement and electromigration failure warning device
US5264377A (en) * 1990-03-21 1993-11-23 At&T Bell Laboratories Integrated circuit electromigration monitor
JPH0677299A (ja) * 1992-08-25 1994-03-18 Kawasaki Steel Corp 半導体装置の配線試験方法
JP3611338B2 (ja) * 1993-06-21 2005-01-19 財団法人国際科学振興財団 電流駆動導電性材料評価方法
US5497076A (en) * 1993-10-25 1996-03-05 Lsi Logic Corporation Determination of failure criteria based upon grain boundary electromigration in metal alloy films
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
US5627101A (en) * 1995-12-04 1997-05-06 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures
US6320391B1 (en) * 1998-05-08 2001-11-20 Advanced Micro Devices, Inc. Interconnection device for low and high current stress electromigration and correlation study
JP2974068B1 (ja) * 1998-06-15 1999-11-08 日本電気株式会社 エレクトロマイグレーション試験用半導体素子
JP3420092B2 (ja) * 1998-12-08 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体信頼性評価装置とその評価方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448273A1 (de) * 1990-03-21 1991-09-25 AT&T Corp. Elektromigrationsüberwachungseinrichtung für integrierte Schaltungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SRIRAM, T.S.: Electromigration test structure designed to identify via failure modes. In: Proceedings of the 2000 International Conference on Microelectronic Test Structures, 2000, S. 155-157 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10253626A1 (de) * 2002-11-15 2004-06-03 Infineon Technologies Ag Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten
DE102006049791A1 (de) * 2006-10-21 2008-04-30 X-Fab Semiconductor Foundries Ag Teststruktur für hochbeschleunigte Elektromigrationstests für dicke Metallisierungssysteme von Festkörperschaltkreisen
US8836342B2 (en) 2006-10-21 2014-09-16 X-Fab Semiconductor Foundries Ag Test structure for highly accelerated electromigration tests for thick metallization systems of solid state integrated circuits

Also Published As

Publication number Publication date
WO2002067318A3 (de) 2003-05-08
WO2002067318A2 (de) 2002-08-29
CN1502132A (zh) 2004-06-02
US20040036495A1 (en) 2004-02-26
EP1362372A2 (de) 2003-11-19

Similar Documents

Publication Publication Date Title
DE2554536C2 (de) Verfahren zum Bestimmen der Breite und/oder des Schichtwiderstandes von flächenhaften Leiterzügen integrierter Schaltungen
DE10108915A1 (de) Elektromigrations-Teststruktur zur Erfassung einer Zuverlässigkeit von Verdrahtungen
DE69738435T2 (de) Magnetischer stromsensor
DE102006025351B4 (de) Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren
DE2728052C2 (de) Prüfstruktur für monolithisch integrierte Halbleiterschaltungen
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
EP1279966A2 (de) Vorrichtung und Verfahren zur Erfassung einer Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
DE3644458C2 (de) Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür
DE2421111A1 (de) Anordnung und verfahren zum feststellen und messen der ausrichtung oder fehlausrichtung zwischen zwei gegenstaenden
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102007020257B4 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE10228720A1 (de) Verbesserte Impuls-Spannungsdurchbruch(VBD-)Technik zur Inline-Kontrolle der Gateoxidzuverlässigkeit
DE102006025365B4 (de) Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
DE102011076109A1 (de) Halbleitertestverfahren und -gerät und Halbleitervorrichtung
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
DE102004058411B3 (de) Halbleiterwafer mit einer Teststruktur und Verfahren
DE3832660C2 (de)
EP3295190B1 (de) Anordnung von leitbahnen, vorrichtung und verfahren zur fehlerbestimmung einer halbleiterschaltung
EP1819982A1 (de) Elektrische messung der dicke einer halbleiterschicht
DE102005041313A1 (de) Technik zur Überwachung dynamischer Prozesse in Metallleitungen von Mikrostrukturen
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
DE2453578A1 (de) Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht
DE10211569A1 (de) Elektromigration-Teststruktur, Substrat, Elektromigration-Testanordnung und Verfahren zum Ermitteln von Elektromigration
DE102007057684B4 (de) Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee