CN104458035B - 检测结构及检测方法 - Google Patents

检测结构及检测方法 Download PDF

Info

Publication number
CN104458035B
CN104458035B CN201310439124.5A CN201310439124A CN104458035B CN 104458035 B CN104458035 B CN 104458035B CN 201310439124 A CN201310439124 A CN 201310439124A CN 104458035 B CN104458035 B CN 104458035B
Authority
CN
China
Prior art keywords
mos transistor
test
detected
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310439124.5A
Other languages
English (en)
Other versions
CN104458035A (zh
Inventor
冯军宏
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310439124.5A priority Critical patent/CN104458035B/zh
Publication of CN104458035A publication Critical patent/CN104458035A/zh
Application granted granted Critical
Publication of CN104458035B publication Critical patent/CN104458035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种检测结构及检测方法，所述检测结构包括：半导体衬底，位于半导体衬底表面的待检测单元，与所述待检测单元相邻设置的测试MOS晶体管，通过测量所述测试MOS晶体管的电荷泵电流，获得所述待检测单元的温度。由于所述测试MOS晶体管与待检测单元相邻设置，只需要检测出所述测试MOS晶体管的温度即可获得待检测单元的温度；且由于所述测试MOS晶体管的电荷泵电流的最大值与温度呈正比，通过测得所述测试MOS晶体管的电荷泵电流的最大值，即能实时地获得所述待检测单元的温度。

Description

检测结构及检测方法
技术领域
本发明涉及半导体测试技术，特别涉及一种检测结构及检测方法。
背景技术
例如多晶硅、氮化钽等高阻导电材料被广泛运用在目前的集成电路中，所述高阻导电材料通常会用于形成电阻等高阻半导体器件。随着半导体技术的不断发展，半导体器件的尺寸在不断的减小，因此电阻等高阻半导体器件的尺寸也在不断的降低，同时由于所述电阻通常为条形或线形结构，电阻的宽度越来越小，容易引起电迁移效应，使得电阻等高阻半导体器件的电学参数发生改变，甚至可能导致电阻等高阻半导体器件失效。同时，由于高阻半导体器件的电阻较大，工作时的温度较高，而电迁移效应受温度的影响很大，因此，高阻半导体器件更容易受到电迁移效应的影响。
为此，非常有必要检测高温对高阻半导体器件的电学性能的影响。在现有技术中，通常是将待测试基片夹持在承片台上加热到特定的温度后，对待测试基片上的高阻半导体器件进行电学性能的测试，从而判断出特定温度时，高阻半导体器件受到电迁移效应的影响程度。但由于高阻半导体器件在测试时也会产生热量，使得高阻半导体器件对应位置的温度大于承片台设置的加热温度，如果直接利用所述承片台设置的加热温度作为测试时高阻半导体器件的温度，会使得测试结果不精确。且由于所述高阻半导体器件的表面往往还形成有层间介质层，因此也很难直接利用红外测温的方式进行测试高阻半导体器件实时的温度。
发明内容
本发明解决的问题是提供一种检测结构及检测方法，能方便准确地检测出待测试单元的温度。
为解决上述问题，本发明提供了一种检测方法，包括：提供检测结构，所述检测结构包括：半导体衬底，位于半导体衬底表面的待检测单元，与所述待检测单元相邻设置的测试MOS晶体管；将所述检测结构放置在具有加热功能的承片台表面，所述待检测单元不工作，利用承片台调节待检测结构的温度，从而获得测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系；对所述待检测单元施加测试电压，测得测试MOS晶体管的电荷泵电流的最大值，从而根据测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系获得当前待检测单元的温度。
可选的，测量所述测试MOS晶体管的电荷泵电流的最大值的方法包括：所述测试MOS晶体管的源区和漏区电学连接后与直流电源的一端相连接，且所述直流电源的另一端通过一个电流表与半导体衬底相连接，在所述测试MOS晶体管的栅电极施加电压脉冲信号，所述电压脉冲信号横跨测试MOS晶体管的阈值电压和平带电压，且所述电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数，利用所述电流表测得电荷泵电流；且通过调整半导体衬底与源区、漏区之间的偏压，获得电荷泵电流的最大值。
可选的，所述电压脉冲信号的每一个脉冲的高电平相等且大于测试MOS晶体管的阈值电压，所述电压脉冲信号的每一个脉冲的低电平相等且小于测试MOS晶体管的平带电压。
可选的，对所述待检测单元施加测试电压测量对应的测试MOS晶体管的电荷泵电流的最大值时，所述承片台的加热功能关闭。
可选的，利用开尔文四端测试法对待检测单元施加测试电压的电学性能进行测试。
可选的，利用开尔文四端测试法对待检测单元施加测试电压的电迁移特性进行测试。
本发明还提供了一种检测结构，包括：半导体衬底，位于半导体衬底表面的待检测单元，与所述待检测单元相邻设置的测试MOS晶体管，通过测量所述测试MOS晶体管的电荷泵电流，获得所述待检测单元的温度。
可选的，所述待检测单元为电阻或MOS晶体管。
可选的，当所述待检测单元为电阻时，所述电阻的两端分别具有利用开尔文四端测试法进行测试的两个测试端。
可选的，当所述待检测单元为电阻时，所述待检测单元的材料为多晶硅、氮化钽或氮化钛。
可选的，所述测试MOS晶体管位于待检测单元的两侧或围绕待检测单元设置。
可选的，当所述测试MOS晶体管的数量为两个时，所述两个测试MOS晶体管分别位于待检测单元的两侧，且所述两个测试MOS晶体管的栅电极电学连接，所述两个测试MOS晶体管的源区电学连接，所述两个测试MOS晶体管的漏区电学连接。
可选的，所述测试MOS晶体管为输入/输出器件区的MOS晶体管。
与现有技术相比，本发明的技术方案具有以下优点：
由于所述测试MOS晶体管与待检测单元相邻设置，所述测试MOS晶体管的温度与待检测单元的温度相同，只需要检测出所述测试MOS晶体管的温度即可获得待检测单元的温度；且由于测试MOS晶体管的栅介质层与半导体衬底之间的界面缺陷数量与测试MOS晶体管的电荷泵电流的最大值呈正比，且所述界面缺陷数量与温度也呈正比，因此所述测试MOS晶体管的电荷泵电流的最大值与温度呈正比，通过测得所述测试MOS晶体管的电荷泵电流的最大值，即能实时地获得测试MOS晶体管的温度，即能实时地获得所述待检测单元的温度，从而能准确地测得特定温度下待检测单元的电学性能。
附图说明
图1为本发明实施例的检测结构的俯视结构示意图；
图2为图1中的检测结构沿AA′方向的剖面结构示意图；
图3为利用电荷泵技术测量界面缺陷数量的测量结构示意图；
图4为本发明实施例在栅电极上施加的电压脉冲信号的脉冲信号示意图：
图5为半导体衬底与源区、漏区之间的偏压不相同时，对应的电荷泵电流的电流分布示意图。
具体实施方式
由于现有技术没有一种能准确且方便地对待测试单元的温度进行检测的检测结构，因此，本发明实施例提供了一种检测结构及检测方法，所述检测结构包括：待检测单元，与所述待检测单元相邻设置的测试MOS晶体管，通过测量所述测试MOS晶体管的电荷泵电流，获得待检测单元的温度。由于所述测试MOS晶体管与待检测单元相邻设置，所述测试MOS晶体管的温度与待检测单元的温度相同，只需要检测出所述测试MOS晶体管的温度即可获得待检测单元的温度；且由于测试MOS晶体管的栅介质层与半导体衬底之间的界面缺陷数量与测试MOS晶体管的电荷泵电流的最大值呈正比，且所述界面缺陷数量与温度也呈正比，因此所述测试MOS晶体管的电荷泵电流的最大值与温度呈正比，通过测得所述测试MOS晶体管的电荷泵电流的最大值，即能实时地获得所述测试MOS晶体管的温度，即能实时地获得所述待检测单元的温度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1和图2，图1为本发明实施例的检测结构的俯视结构示意图，图2为图1中的检测结构沿AA′方向的剖面结构示意图，包括：半导体衬底100，位于所述半导体衬底100内的浅沟槽隔离结构101和位于所述浅沟槽隔离结构101表面的电阻110；位于所述电阻110两侧的有源区内的测试MOS晶体管，所述测试MOS晶体管包括位于半导体衬底100表面的栅极结构121、位于栅极结构121两侧的半导体衬底100内的源区122和漏区123，所述栅极结构121包括位于半导体衬底100表面的栅介质层124和位于栅介质层124表面的栅电极125；位于所述栅极结构121表面的第一导电插塞131和位于第一导电插塞131表面且与第一导电插塞131电学连接的第一金属互连层141，位于所述源区122表面的第二导电插塞132和位于第二导电插塞132表面且与第二导电插塞132电学连接的第二金属互连层142，位于所述漏区123表面的第三导电插塞133和位于所述第三导电插塞133表面且与第三导电插塞133电学连接的第三金属互连层143；不同测试MOS晶体管对应的第一金属互连层141电学连接，使得两个MOS晶体管的栅极结构121电学连接；不同测试MOS晶体管对应的第二金属互连层142电学连接，使得两个MOS晶体管的源区122电学连接；不同测试MOS晶体管对应的第三金属互连层143电学连接，使得两个MOS晶体管的漏区123电学连接。
在本实施例中，所述电阻110为待测试单元，所述电阻110的材料为多晶硅、氮化钽或氮化钛等高阻导电材料，由于高阻导电材料所形成的电阻110的阻值较大，因此工作时的温度很高，更容易引起电迁移，更需要能准确地测得电阻110工作时的温度，从而能准确地评估温度对电阻110电迁移的影响程度。
在其他实施例中，待测试结构也可以为金属互连线、电感、位于核心器件区的MOS晶体管等，利用本发明实施例的检测结构准确且方便地检测出待测试结构的实时温度，从而能准确地判断出评估温度对待测试结构电迁移的影响程度。其中由于位于核心器件区的MOS晶体管的栅极结构较小，栅介质层较薄，容易在电荷泵测试时被击穿，因此只能利用本发明实施例的检测结构检测对应的温度。
在本实施例中，所述电阻110位于浅沟槽隔离结构101的表面，利用所述浅沟槽隔离结构101将电阻110与半导体衬底100及其他半导体器件电学隔离。且所述浅沟槽隔离结构101两侧的有源区内的MOS晶体管用于测试电阻110的实时温度。在其他实施例中，所述待测试结构也可以直接位于所述半导体衬底表面。
在本实施例中，所述电阻110的两端分别具有两个测试端，后续利用开尔文四端测试法对电阻110的电学性能进行测试，将测试电压施加在电阻110两端的其中一个测试端中，通过电阻110两端的另一个测试端测试通过电阻110的电流，由于电压和电流分开测试，避免施加电压时的附加电阻对测试结果的影响，有利于提高测试结果的精确度。在其他实施例中，所述电阻的两端也可以都仅有一个测试端。
在本实施例中，在所述电阻110两侧具有两个测试MOS晶体管，由于所述测试MOS晶体管与电阻110相邻设置，所述测试MOS晶体管的温度等于电阻110的温度，因此通过测得所述测试MOS晶体管的温度即可测得所述电阻110的温度。
在其他实施例中，也可只在待测试结构的一侧形成一个测试MOS晶体管，用于测试所述待测试结构的实时温度。或在所述待测试结构的周围形成若干个围绕待测试结构设置的测试MOS晶体管，用于测试所述待测试结构的实时温度。
在本实施例中，所述电阻110两侧的两个测试MOS晶体管的栅极结构、源区和漏区都连接在一起，使得可以同时对两个测试MOS晶体管的电荷泵电流进行测试。在其他实施例中，所述两个测试MOS晶体管的栅极结构、源区和漏区都可以独立设置，可以分别测得所述测试MOS晶体管的电荷泵电流，从而分别获得测试MOS晶体管的温度。
在本实施例中，用于将不同测试MOS晶体管的栅极结构、源区和漏区相连接的第一金属互连层141、第二金属互连层142和第三金属互连层143位于同一层金属层内。在其他实施例中，所述第一金属互连层、第二金属互连层和第三金属互连层也可以位于不同的金属层。
在本实施例中，所述测试MOS晶体管为输入/输出器件区的MOS晶体管，所述测试MOS晶体管的栅介质层的厚度较厚，可以避免栅介质层在测量测试MOS晶体管的电荷泵电流时被击穿。
利用上述检测结构，本发明实施例还提供了一种检测方法，具体包括：
提供所述检测结构；
将所述检测结构放置在具有加热功能的承片台表面，所述待检测单元不工作，利用承片台调节待检测结构的温度，从而获得测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系；
对所述待检测单元施加测试电压，测得测试MOS晶体管的电荷泵电流的最大值，从而根据测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系获得当前待检测单元的温度。
请参考图2，由于所述测试MOS晶体管的栅介质层124形成在半导体衬底100上，所述栅介质层124通常为氧化硅层或高K栅介质材料层，而半导体衬底100通常为硅层、锗层或锗硅层等，因此所述栅介质层124和半导体衬底100之间的晶格不匹配，所述栅介质层124和半导体衬底100之间存在界面缺陷（Interface trap），经过研究发现，所述界面缺陷的数量与温度呈正比，通过测得栅介质层和半导体衬底之间的界面缺陷数量，即能获得测试MOS晶体管的实时温度。且由于所述测试MOS晶体管与待检测单元相邻设置，因此所述测试MOS晶体管的温度即为待检测单元的温度。
在现有技术中，通常利用电容-电压法、1/f噪声分析法、栅控漏衬PN结法等定量地测量界面缺陷的数量，但所述几种方法都存在各自的缺陷使得测试结果不够精确。为此，本发明实施例利用电荷泵（Charge Pumping）技术测量界面缺陷的数量，利用电荷泵技术测试的物理模型较清晰，能直接反映界面缺陷的数量，且便于测试。
请参考图3，为利用电荷泵技术测量界面缺陷数量的测量结构示意图，包括：半导体衬底200；位于半导体衬底200表面的栅极结构210，所述栅极结构210包括位于半导体衬底200表面的栅介质层211和位于栅介质层211表面的栅电极212；位于所述栅极结构210两侧的半导体衬底200内的源区230和漏区240，所述半导体衬底200与一电流表250的一端相连接，所述电流表250用于测试流经半导体衬底200的交流电流的大小；所述源区230和漏区240电学连接且与直流电源260的一端相连接，所述直流电源260的另一端与电流表250的另一端相连接，利用所述直流电源260使得源区230、漏区240与半导体衬底200之间的PN结反偏。在本实施例中，以NMOS晶体管为例进行说明，所述半导体衬底200为P型掺杂，所述源区230、漏区240为N型掺杂，在其他实施例中，所述MOS晶体管也可以为PMOS晶体管。
利用电荷泵技术测量界面缺陷数量时，在所述栅电极212上施加特定频率、特定幅度的电压脉冲信号。请参考图4，所述电压脉冲信号横跨测试MOS晶体管的阈值电压Vth和平带电压Vfb，即所述电压脉冲信号的高电平大于所述测试MOS晶体管的阈值电压Vth，所述电压脉冲信号的低电平小于平带电压Vfb。在本实施例中，每一个电压脉冲信号的高电平都相同，低电平也都相同。在其他实施例中，所述每一个电压脉冲信号的高电平、低电平也可以不相同，但整个电压脉冲信号的至少部分高电平大于所述MOS晶体管的阈值电压Vth，整个电压脉冲信号的至少部分低电平小于平带电压Vfb。且所述电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数。
当栅电极212施加的电压为电压脉冲信号的高电平时，MOS晶体管的沟道区表面处于反型状态，电子从源区230、漏区240流向沟道区，其中一部分被界面缺陷所俘获。当栅电极212施加的电压变为电压脉冲信号的低电平时，沟道区将变为积累状态，沟道区的可动电子流会源区230和漏区240，但由于电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数，被界面缺陷所俘获的电子，尤其是那些位于较深能级界面缺陷俘获的电子，来不及发射回导带，而与半导体衬底200来的空穴复合。同理，当栅电极212施加的电压再次变为电压脉冲信号的高电平时，界面缺陷来不及发射，使得价带的空穴与源区230和漏区240来的电子复合。因此，从整个周期来看，相当于产生了一股由半导体衬底流向源区和漏区的电流，所述电流被称为电荷泵电流。
请参考图5，当半导体衬底200与源区230、漏区240之间的偏压不相同时，对应的电荷泵电流也不相同，在本实施例中，当半导体衬底200与源区230、漏区240之间的偏压为-0.6V～-0.8V时，电荷泵电流为最大值Icpmax，此时对应测得的界面缺陷的数量即为栅极结构210和半导体衬底200之间的全部界面缺陷数量。所述电荷泵电流最大值的表达式为：
Icpmax＝qΔEfWLNit
其中q为电子电量，ΔE为单于电荷泵电流的界面缺陷能量范围，f为脉冲频率，W、L为沟道区的宽和长，Nit为平均界面缺陷密度。从上述公式可以看出界面缺陷的数量WLNit与电荷泵电流最大值Icpmax呈正比，平均界面缺陷密度Nit与电荷泵电流最大值Icpmax呈正比。同时由于界面缺陷的数量与温度呈正比，因此，所述电荷泵电流最大值Icpmax与温度呈正比，只需要测得所述MOS晶体管的电荷泵电流最大值Icpmax，即可获得MOS晶体管的实时温度。
为此，先将所述检测结构放置在具有加热功能的承片台表面，所述待检测单元不工作，利用承片台调节待检测结构的温度，从而获得测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系。
请参考图2，由于所述待检测单元不工作，不施加电压，因此待检测单元不会自发热，所述待检测单元的温度即等于承片台设定的温度。通过调整承片台的温度，测量对应温度下的测试MOS晶体管的电荷泵电流最大值Icpmax。
在本实施例中，将两个测试MOS晶体管的源区122和漏区123电学连接后与一个直流电压的一端相连接，且所述直流电压的另一端通过一个电流表与半导体衬底100相连接，在栅电极125上施加电压脉冲信号，所述电压脉冲信号横跨测试MOS晶体管的阈值电压Vth和平带电压Vfb，且所述电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数。通过调整半导体衬底与源区、漏区之间的偏压，获得相应温度下测试MOS晶体管的电荷泵电流最大值Icpmax。同时通过调整承片台设定的温度，获得不同温度下测试MOS晶体管的电荷泵电流最大值Icpmax，获得电荷泵电流的最大值与温度的对应关系。
然后，对所述待检测单元施加测试电压，测得测试MOS晶体管的电荷泵电流的最大值，从而根据测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系获得当前待检测单元的温度。
在本实施例中，由于所述待检测单元的两端分别具有利用开尔文四端测试法进行测试的两个测试端，因此利用开尔文四端测试法对待检测单元施加测试电压的电学性能进行测试，包括对待检测单元的电迁移特性、电压-电流特性、抗击穿特性等进行测试。在其中一个实施例中，当利用开尔文四端测试法对待检测单元的电迁移特性进行测试，具体包括：在待检测单元每一端的其中一个测试端施加电压较大的电压应力，通过待检测单元每一端的另一个测试端测量通过待检测单元的电流，通过电流的变化判断是否发生电迁移效应。
由于待检测单元施加测试电压，会使得待检测单元发热，待检测单元的温度高于外界温度，利用现有技术很难准确且方便地测出待检测单元的实时温度。而本发明实施例中，利用电荷泵技术再次测量所述测试MOS晶体管的电荷泵电流最大值。当测得对应的电荷泵电流最大值Icpmax时，根据所述电荷泵电流的最大值与温度的对应关系，获得此时测量MOS晶体管的温度。
在本实施例中，对所述待检测单元施加测试电压时，所述承片台的加热功能关闭。在其他实施例中，对所述待检测单元施加测试电压时，所述承片台的加热功能也可以开启。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种检测方法，其特征在于，包括：
提供检测结构，所述检测结构包括：半导体衬底，位于半导体衬底表面的待检测单元，与所述待检测单元相邻设置的测试MOS晶体管；
将所述检测结构放置在具有加热功能的承片台表面，所述待检测单元不工作，利用承片台调节待检测结构的温度，从而获得测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系；
对所述待检测单元施加测试电压，测得测试MOS晶体管的电荷泵电流的最大值，从而根据测试MOS晶体管的电荷泵电流的最大值与温度之间的对应关系获得当前待检测单元的温度；
测量所述测试MOS晶体管的电荷泵电流的最大值的方法包括：所述测试MOS晶体管的源区和漏区电学连接后与直流电源的一端相连接，且所述直流电源的另一端通过一个电流表与半导体衬底相连接，在所述测试MOS晶体管的栅电极施加电压脉冲信号，所述电压脉冲信号横跨测试MOS晶体管的阈值电压和平带电压，且所述电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数，利用所述电流表测得电荷泵电流；且通过调整半导体衬底与源区、漏区之间的偏压，获得电荷泵电流的最大值，其中，所述电压脉冲信号横跨测试MOS晶体管的阈值电压和平带电压为：所述电压脉冲信号的至少部分高电平大于所述MOS晶体管的阈值电压，所述电压脉冲信号的至少部分低电平小于平带电压。
2.如权利要求1所述的检测方法，其特征在于，所述电压脉冲信号的每一个脉冲的高电平相等且大于测试MOS晶体管的阈值电压，所述电压脉冲信号的每一个脉冲的低电平相等且小于测试MOS晶体管的平带电压。
3.如权利要求1所述的检测方法，其特征在于，对所述待检测单元施加测试电压测量对应的测试MOS晶体管的电荷泵电流的最大值时，所述承片台的加热功能关闭。
4.如权利要求1所述的检测方法，其特征在于，利用开尔文四端测试法对待检测单元施加测试电压的电学性能进行测试。
5.如权利要求4所述的检测方法，其特征在于，利用开尔文四端测试法对待检测单元施加测试电压的电迁移特性进行测试。
6.一种检测结构，其特征在于，包括：
半导体衬底，位于半导体衬底表面的待检测单元，与所述待检测单元相邻设置的测试MOS晶体管，通过测量所述测试MOS晶体管的电荷泵电流的最大值，获得所述待检测单元的温度；
测量所述测试MOS晶体管的电荷泵电流的最大值的方法包括：所述测试MOS晶体管的源区和漏区电学连接后与直流电源的一端相连接，且所述直流电源的另一端通过一个电流表与半导体衬底相连接，在所述测试MOS晶体管的栅电极施加电压脉冲信号，所述电压脉冲信号横跨测试MOS晶体管的阈值电压和平带电压，且所述电压脉冲信号的上升时间、下降时间均小于界面缺陷发射的时间常数，利用所述电流表测得电荷泵电流；且通过调整半导体衬底与源区、漏区之间的偏压，获得电荷泵电流的最大值，其中，所述电压脉冲信号横跨测试MOS晶体管的阈值电压和平带电压为：所述电压脉冲信号的至少部分高电平大于所述MOS晶体管的阈值电压，所述电压脉冲信号的至少部分低电平小于平带电压。
7.如权利要求6所述的检测结构，其特征在于，所述待检测单元为电阻或位于核心器件区的MOS晶体管。
8.如权利要求7所述的检测结构，其特征在于，当所述待检测单元为电阻时，所述电阻的两端分别具有利用开尔文四端测试法进行测试的两个测试端。
9.如权利要求7所述的检测结构，其特征在于，当所述待检测单元为电阻时，所述待检测单元的材料为多晶硅、氮化钽或氮化钛。
10.如权利要求6所述的检测结构，其特征在于，所述测试MOS晶体管位于待检测单元的两侧或围绕待检测单元设置。
11.如权利要求6所述的检测结构，其特征在于，当所述测试MOS晶体管的数量为两个时，所述两个测试MOS晶体管分别位于待检测单元的两侧，且所述两个测试MOS晶体管的栅电极电学连接，所述两个测试MOS晶体管的源区电学连接，所述两个测试MOS晶体管的漏区电学连接。
12.如权利要求6所述的检测结构，其特征在于，所述测试MOS晶体管为输入/输出器件区的MOS晶体管。
CN201310439124.5A 2013-09-24 2013-09-24 检测结构及检测方法 Active CN104458035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310439124.5A CN104458035B (zh) 2013-09-24 2013-09-24 检测结构及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310439124.5A CN104458035B (zh) 2013-09-24 2013-09-24 检测结构及检测方法

Publications (2)

Publication Number Publication Date
CN104458035A CN104458035A (zh) 2015-03-25
CN104458035B true CN104458035B (zh) 2017-09-26

Family

ID=52904457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310439124.5A Active CN104458035B (zh) 2013-09-24 2013-09-24 检测结构及检测方法

Country Status (1)

Country Link
CN (1) CN104458035B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110095703B (zh) * 2019-04-12 2020-05-29 北京大学 一种自热效应测试结构及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452907B (en) * 1999-11-22 2001-09-01 Winbond Electronics Corp Testing device and method of positive mobile ion contamination
CN1377068A (zh) * 2001-03-28 2002-10-30 华邦电子股份有限公司 移动正离子污染的测试装置及方法
CN1482620A (zh) * 2002-07-12 2004-03-17 旺宏电子股份有限公司 用于存储器装置的时钟产生器
CN1502132A (zh) * 2001-02-23 2004-06-02 �����ɷ� 测定绕线可靠性之电子迁移测试结构
CN102841300A (zh) * 2012-09-14 2012-12-26 北京大学 测试mos器件温度特性的结构及方法
CN103098198A (zh) * 2010-09-03 2013-05-08 三菱电机株式会社 半导体装置
CN103187397A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 微加热装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM452907U (zh) * 2012-12-14 2013-05-11 Awise Fiber Technology Co Ltd 碳纖維輪框以及包含該碳纖維輪框之自行車

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452907B (en) * 1999-11-22 2001-09-01 Winbond Electronics Corp Testing device and method of positive mobile ion contamination
CN1502132A (zh) * 2001-02-23 2004-06-02 �����ɷ� 测定绕线可靠性之电子迁移测试结构
CN1377068A (zh) * 2001-03-28 2002-10-30 华邦电子股份有限公司 移动正离子污染的测试装置及方法
CN1482620A (zh) * 2002-07-12 2004-03-17 旺宏电子股份有限公司 用于存储器装置的时钟产生器
CN103098198A (zh) * 2010-09-03 2013-05-08 三菱电机株式会社 半导体装置
CN103187397A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 微加热装置
CN102841300A (zh) * 2012-09-14 2012-12-26 北京大学 测试mos器件温度特性的结构及方法

Also Published As

Publication number Publication date
CN104458035A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
Tomaszewski et al. Electrical characterization of ISFETs
Martens et al. On the correct extraction of interface trap density of MOS devices with high-mobility semiconductor substrates
Yang et al. MOS capacitance measurements for high-leakage thin dielectrics
CN102832203B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN103941172B (zh) 半导体测试装置及测试方法
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN101136347A (zh) 一种mos管界面态的测试方法
CN102621473B (zh) 一种实时监控nbti效应界面态产生的测试方法
US20120133388A1 (en) Transistor power switch device and method of measuring its characteristics
Sun et al. AC transconductance dispersion (ACGD): A method to profile oxide traps in MOSFETs without body contact
CN103728545B (zh) GaN基器件肖特基接触可靠性的评价方法
CN104458035B (zh) 检测结构及检测方法
CN107797045A (zh) 一种量测晶体管自热效应及沟道平均温度变化的方法
Mahapatra et al. A comprehensive study of hot-carrier induced interface and oxide trap distributions in MOSFETs using a novel charge pumping technique
Djezzar et al. Why is oxide-trap charge-pumping method appropriate for radiation-induced trap depiction in MOSFET?
CN104218026B (zh) 半导体检测结构及检测方法
Habersat et al. The effect of nitridation on SiC MOS oxides as evaluated by charge pumping
Yang et al. Thermal time-constant spectrum extraction method in AlGaN/GaN HEMTs
CN111044873A (zh) 一种基于共享串联电阻的自热效应测试方法和电路
Ruch et al. Charge Pumping of Low-Voltage Silicon Trench Powers MOSFETs
Whiting et al. Peak shape analysis of deep level transient spectra: An alternative to the Arrhenius plot
Pertermann et al. Detection of deep energy levels in semiconductors using frequency-resolved impedance spectroscopy
CN108878304A (zh) 漏电测试结构和漏电测试方法
Martens et al. Applicability of charge pumping on germanium MOSFETs
Hughart et al. Sensitivity analysis of a technique for the extraction of interface trap density in SiC MOSFETs from subthreshold characteristics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant