CN111326500B - 检测电迁移峰值电流的测试结构和方法 - Google Patents

检测电迁移峰值电流的测试结构和方法 Download PDF

Info

Publication number
CN111326500B
CN111326500B CN202010116014.5A CN202010116014A CN111326500B CN 111326500 B CN111326500 B CN 111326500B CN 202010116014 A CN202010116014 A CN 202010116014A CN 111326500 B CN111326500 B CN 111326500B
Authority
CN
China
Prior art keywords
level
test structure
test
metal
peak current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010116014.5A
Other languages
English (en)
Other versions
CN111326500A (zh
Inventor
郑仲馗
尹彬锋
周柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010116014.5A priority Critical patent/CN111326500B/zh
Publication of CN111326500A publication Critical patent/CN111326500A/zh
Application granted granted Critical
Publication of CN111326500B publication Critical patent/CN111326500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种检测电迁移峰值电流的测试结构，包括左右完全对称的本身都为上下对称结构的左右半测试结构；左右半测试结构都包括串联在一起的n级连接结构，各级连接结构由对应级的金属线并联而成；各级金属线的宽度按比例缩小以及数量按比例增加，各级连接结构中的所有金属线的宽度和相等；左右半测试结构的第n级连接结构串联在一起，第1级连接结构作为应力电流或电压的输入端。本发明还公开了一种检测电迁移峰值电流的测试方法。本发明能大大减少所需测试键的数量，节约面积成本；能避免由于测试键位置不同引起的工艺差异造成对峰值电流性能的影响；能结合失效分析快速找出失效位置，进而能优化后段金属互联的工艺窗口。

Description

检测电迁移峰值电流的测试结构和方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种检测电迁移峰值电流的测试结构。本发明还涉及一种检测电迁移峰值电流的测试方法。
背景技术
大规模集成电路技术已经从微米深入到亚微米乃至深亚微米级，人们提出了很多种等比例缩小原则，以保持现有器件电路与新设计器件之间的兼容性，并尽量降低因集成度提高而导致的高功率密度、高电场和高电流密度等。但集成电路及器件中的电流密度、电场和工作温度仍然呈上升趋势，金属互联线的电迁移失效已成为导致集成电路及器件失效的主要原因之一。
为了保护金属互联线不受电迁移影响，设计规则中会对金属线宽度和电流做出规定，其中包括常规电迁移和极限情况下的峰值电迁移。峰值电流对于设计者的参考意义更为重要，它是指在交流情况下，脉冲持续时间较小时(一般小于0.5us，需按照不同技术节点的脉冲持续时间和占空比设计规则要求设置)，金属线可以承受的电流。峰值电流和金属线宽度、脉冲持续时间强相关。现有技术中，测试不同宽度金属线的峰值电流需要测试多条测试键(test key)即测试结构；通常，测试键为采用对应宽度的金属线图形组成的测试结构，现有技术中，一种宽度的金属线就需要设置一个测试键，不同宽度的金属线则需要设置多条测试键。
随着技术的发展，工艺的技术节点不断缩小，在14nm及以下更先进技术节点工艺中，测试键位置对于工艺有很大影响，可能会造成性能差异，例如，测试键位置不同引起的工艺差异会对峰值电流性能产生影响，这也使得现有方法对峰值电流性能的测试产生偏差。
发明内容
本发明所要解决的技术问题是提供一种检测电迁移峰值电流的测试结构，能采用一个测试结构同时实现对多种不同宽度的金属线进行电迁移率峰值电流的检测，从而能大大减少所需测试键的数量，节约面积成本。为此，本发明还提供一种检测电迁移峰值电流的测试方法。
为解决上述技术问题，本发明提供的检测电迁移峰值电流的测试结构包括左半测试结构和右半测试结构，所述左半测试结构和所述右半测试结构在第一基准线处连接在一起且所述左半测试结构和所述右半测试结构以所述第一基准线为中心左右完全对称，所述左半测试结构和所述右半测试结构都为以第二基准线为中心的上下对称结构，所述第一基准线和所述第二基准线垂直相交。
所述左半测试结构和所述右半测试结构都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线的最外层，第n级所述连接结构位于靠近所述第一基准线的最内侧， n为大于1的整数。
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成。
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数。
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第 (k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构到所述第n级连接结构中的各金属线上的电流密度相等。
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构的第n级连接结构和所述右半测试结构的第n级连接结构串联在一起，所述左半测试结构的第1级连接结构和所述右半测试结构的第1级连接结构作为电迁移峰值电流测试的应力电流或电压的输入端。
进一步的改进是，当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层，所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1)级缓冲层。
进一步的改进是，所述第1级连接结构中包括的第1级金属线的数量为1根。
进一步的改进是，m等于2。
进一步的改进是，各级所述金属线的长度都相同。
进一步的改进是，所述测试结构和芯片集成在同一半导体衬底上。
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述芯片的技术节点为14nm以下。
为解决上述技术问题，本发明提供的检测电迁移峰值电流的测试方法包括如下步骤：
步骤一、形成测试结构，所述测试结构包括左半测试结构和右半测试结构，所述左半测试结构和所述右半测试结构在第一基准线处连接在一起且所述左半测试结构和所述右半测试结构以所述第一基准线为中心左右完全对称，所述左半测试结构和所述右半测试结构都为以第二基准线为中心的上下对称结构，所述第一基准线和所述第二基准线垂直相交。
所述左半测试结构和所述右半测试结构都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线的最外层，第n级所述连接结构位于靠近所述第一基准线的最内侧， n为大于1的整数。
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成。
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数。
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第 (k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构到所述第n级连接结构中的各金属线上的电流密度相等。
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构的第n级连接结构和所述右半测试结构的第n级连接结构串联在一起，所述左半测试结构的第1级连接结构和所述右半测试结构的第1级连接结构作为电迁移峰值电流测试的应力电流或电压的输入端。
步骤二、对所述测试结构进行多次应力测试，包括如下分步骤：
步骤21、在所述测试结构的应力电流或电压的输入端加对应大小的应力电流或电压的脉冲。
步骤22、脉冲持续时间结束后读取所述测试结构的电阻。
步骤23、根据所述测试结构的电阻判断所述测试结构中有没有金属线烧断，如果没有金属线烧断则进行后续步骤24；如果有金属线烧断则将对应大小的应力电流作为电迁移峰值电流，之后进行步骤25。
步骤24、增加所述应力电流或电压的脉冲的大小，之后重复步骤21至23。
步骤25、进行失效分析来判断烧断发生的位置以及判断对应位置处的金属线的宽度。
进一步的改进是，步骤21中所述脉冲的持续时间不超过0.5μs。
进一步的改进是，步骤二中包括多次循环，步骤23中，当步骤22中读取的电阻为上一次循环中读取的电阻的一个或几个数量级时，则判断有金属线烧断。
进一步的改进是，步骤25中将确定的金属线的宽度作为金属互联线中的薄弱点的宽度，以优化所述金属互联线的工艺窗口。
进一步的改进是，当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层，所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1)级缓冲层。
进一步的改进是，所述第1级连接结构中包括的第1级金属线的数量为1根。
进一步的改进是，m等于2。
进一步的改进是，各级所述金属线的长度都相同。
进一步的改进是，所述测试结构和芯片集成在同一半导体衬底上。
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
进一步的改进是，所述芯片的技术节点为14nm以下。
进一步的改进是，步骤21中所述脉冲的持续时间和占空比按照所述芯片的技术节点的设计规则要求设置。
本发明的测试结构中包括了多种不同宽度的金属线，通过上下左右对称以及分级设置，能使各金属线上的电流密度一致，能在同一个测试结构上同时实现对多种不同宽度的金属线进行电迁移率峰值电流的检测，从而能大大减少所需测试键的数量，节约面积成本。
另外，在14nm及以下更先进技术节点工艺中，测试键位置对于工艺有很大影响，可能会造成性能差异，本发明实现在一条测试键中同时测试多级金属线的结构，能尽可能排除其他因素，避免由于测试键位置不同引起的工艺差异造成对峰值电流性能的影响。
另外，本发明在电迁移率峰值电流的检测中检测到金属线烧断之后，能结合失效分析快速找出失效位置，从而确认相同峰值电流下金属线宽的的薄弱点，进而能优化后段金属互联的工艺窗口。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例检测电迁移峰值电流的测试结构的示意图。
具体实施方式
如图1所示，是本发明实施例检测电迁移峰值电流的测试结构的示意图；本发明实施例检测电迁移峰值电流的测试结构包括左半测试结构101a和右半测试结构101b ，所述左半测试结构101a和所述右半测试结构101b在第一基准线AA处连接在一起且所述左半测试结构101a和所述右半测试结构101b以所述第一基准线AA为中心左右完全对称，所述左半测试结构101a和所述右半测试结构101b都为以第二基准线BB 为中心的上下对称结构，所述第一基准线AA和所述第二基准线BB垂直相交。
所述左半测试结构101a和所述右半测试结构101b都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线AA的最外层，第n级所述连接结构位于靠近所述第一基准线AA的最内侧，n为大于1的整数。图1中显示了4级连接结构，分别为第1 级连接结构1a、第2级连接结构1b、第3级连接结构1c和第4级连接结构1d。
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成。
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数。
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第 (k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构1a到所述第n级连接结构中的各金属线上的电流密度相等。
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构101a的第n级连接结构和所述右半测试结构101b的第n级连接结构串联在一起，所述左半测试结构101a的第1级连接结构1a和所述右半测试结构101b 的第1级连接结构1a作为电迁移峰值电流测试的应力电流或电压的输入端。
本发明实施例中，当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层。图1中显示了3级缓存层，分别为第1级缓冲层2a、第2级缓冲层2b和第3级缓冲层2c。所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1) 级缓冲层。
本发明实施例中，所述第1级连接结构1a中包括的第1级金属线的数量为1根。在其它实施例方法中，也能为：所述第1级连接结构中包括的第1级金属线的数量为 2根以上，例如：能以图1中的第2级以上的连接结构作为第1级连接结构，当以图 1中的第2级连接结构作为第1级连接结构时，将图1中的第1级连接结构去除，将 2级以后的各级连接结构的级数编号各自减1即可。
本发明实施例中，m等于2。在其它实施例方法中，也能为：m为大于2的整数，例如当m等于3时，则图1中的相邻级的金属线的连接关系由1连2变换为1连3即可，1连3即为上一级的一根金属线和下一级的3根金属线相连。
本发明实施例中，第1级金属线的宽度为w，后续各级金属线的宽度依次缩小一倍。图1中，采用“第1级”标示第1级金属线，同时还采用“w”标示第1级金属线的宽度；同样，采用“第2级”标示第2级金属线，同时还采用“w/2”标示第2 级金属线的宽度；同样，采用“第3级”标示第3级金属线，同时还采用“w/4”标示第3级金属线的宽度；同样，采用“第4级”标示第4级金属线，同时还采用“w/8”标示第4级金属线的宽度。图1中，第1级缓冲层2a还采用了“第1级缓冲层”标示，同时还采用了“w1”标示第1级缓冲层2a的宽度；第2级缓冲层2b还采用了“第 2级缓冲层”标示，同时还采用了“w2”标示第2级缓冲层2b的宽度；第3级缓冲层 2c还采用了“第3级缓冲层”标示，同时还采用了“w3”标示第3级缓冲层2c的宽度。
本发明实施例中，各级所述金属线的长度都相同。
所述测试结构和芯片集成在同一半导体衬底上。通常，所述半导体衬底包括硅衬底。所述芯片的技术节点为14nm以下。
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
本发明实施例的测试结构中包括了多种不同宽度的金属线，通过上下左右对称以及分级设置，能使各金属线上的电流密度一致，能在同一个测试结构上同时实现对多种不同宽度的金属线进行电迁移率峰值电流的检测，从而能大大减少所需测试键的数量，节约面积成本。
另外，在14nm及以下更先进技术节点工艺中，测试键位置对于工艺有很大影响，可能会造成性能差异，本发明实施例实现在一条测试键中同时测试多级金属线的结构，能尽可能排除其他因素，避免由于测试键位置不同引起的工艺差异造成对峰值电流性能的影响。
另外，本发明实施例在电迁移率峰值电流的检测中检测到金属线烧断之后，能结合失效分析快速找出失效位置，从而确认相同峰值电流下金属线宽的的薄弱点，进而能优化后段金属互联的工艺窗口。
本发明实施例检测电迁移峰值电流的测试方法包括如下步骤：
步骤一、形成测试结构，所述测试结构包括左半测试结构101a和右半测试结构101b，所述左半测试结构101a和所述右半测试结构101b在第一基准线AA处连接在一起且所述左半测试结构101a和所述右半测试结构101b以所述第一基准线AA为中心左右完全对称，所述左半测试结构101a和所述右半测试结构101b都为以第二基准线BB为中心的上下对称结构，所述第一基准线AA和所述第二基准线BB垂直相交。
所述左半测试结构101a和所述右半测试结构101b都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线AA的最外层，第n级所述连接结构位于靠近所述第一基准线AA的最内侧，n为大于1的整数。
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成。
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数。
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第 (k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构1a到所述第n级连接结构中的各金属线上的电流密度相等。
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构101a的第n级连接结构和所述右半测试结构101b的第n级连接结构串联在一起，所述左半测试结构101a的第1级连接结构1a和所述右半测试结构101b 的第1级连接结构1a作为电迁移峰值电流测试的应力电流或电压的输入端。
本发明实施例方法中，当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层，所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1) 级缓冲层。
所述第1级连接结构中包括的第1级金属线的数量为1根。
m等于2。
各级所述金属线的长度都相同。
所述测试结构和芯片集成在同一半导体衬底上。
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
所述芯片的技术节点为14nm以下。
步骤二、对所述测试结构进行多次应力测试，包括如下分步骤：
步骤21、在所述测试结构的应力电流或电压的输入端加对应大小的应力电流或电压的脉冲。通常，所述脉冲的持续时间不超过0.5μs；所述脉冲的持续时间和占空比按照所述芯片的技术节点的设计规则要求设置。
步骤22、脉冲持续时间结束后读取所述测试结构的电阻。
步骤23、根据所述测试结构的电阻判断所述测试结构中有没有金属线烧断，如果没有金属线烧断则进行后续步骤24；如果有金属线烧断则将对应大小的应力电流作为电迁移峰值电流，之后进行步骤25。
步骤24、增加所述应力电流或电压的脉冲的大小，之后重复步骤21至23。
步骤25、进行失效分析来判断烧断发生的位置以及判断对应位置处的金属线的宽度。通常，还包括：将确定的金属线的宽度作为金属互联线中的薄弱点的宽度，以优化所述金属互联线的工艺窗口。
金属线烧断时电阻会比较大，步骤二中包括多次循环，步骤23中，当步骤22中读取的电阻为上一次循环中读取的电阻的一个或几个数量级时，则判断有金属线烧断。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (19)

1.一种检测电迁移峰值电流的测试结构，其特征在于：测试结构包括左半测试结构和右半测试结构，所述左半测试结构和所述右半测试结构在第一基准线处连接在一起且所述左半测试结构和所述右半测试结构以所述第一基准线为中心左右完全对称，所述左半测试结构和所述右半测试结构都为以第二基准线为中心的上下对称结构，所述第一基准线和所述第二基准线垂直相交；
所述左半测试结构和所述右半测试结构都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线的最外层，第n级所述连接结构位于靠近所述第一基准线的最内侧，n为大于1的整数；
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成；
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数；
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第(k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构到所述第n级连接结构中的各金属线上的电流密度相等；
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构的第n级连接结构和所述右半测试结构的第n级连接结构串联在一起，所述左半测试结构的第1级连接结构和所述右半测试结构的第1级连接结构作为电迁移峰值电流测试的应力电流或电压的输入端。
2.如权利要求1所述的检测电迁移峰值电流的测试结构，其特征在于：当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层，所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1)级缓冲层。
3.如权利要求2所述的检测电迁移峰值电流的测试结构，其特征在于：所述第1级连接结构中包括的第1级金属线的数量为1根。
4.如权利要求3所述的检测电迁移峰值电流的测试结构，其特征在于：m等于2。
5.如权利要求1所述的检测电迁移峰值电流的测试结构，其特征在于：各级所述金属线的长度都相同。
6.如权利要求1所述的检测电迁移峰值电流的测试结构，其特征在于：所述测试结构和芯片集成在同一半导体衬底上；
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
7.如权利要求6所述的检测电迁移峰值电流的测试结构，其特征在于：所述半导体衬底包括硅衬底。
8.如权利要求6所述的检测电迁移峰值电流的测试结构，其特征在于：所述芯片的技术节点为14nm以下。
9.一种检测电迁移峰值电流的测试方法，其特征在于，包括如下步骤：
步骤一、形成测试结构，所述测试结构包括左半测试结构和右半测试结构，所述左半测试结构和所述右半测试结构在第一基准线处连接在一起且所述左半测试结构和所述右半测试结构以所述第一基准线为中心左右完全对称，所述左半测试结构和所述右半测试结构都为以第二基准线为中心的上下对称结构，所述第一基准线和所述第二基准线垂直相交；
所述左半测试结构和所述右半测试结构都包括n级连接结构，第1级所述连接结构位于远离所述第一基准线的最外层，第n级所述连接结构位于靠近所述第一基准线的最内侧，n为大于1的整数；
n级所述连接结构串联在一起，各级所述连接结构由对应级的金属线并联而成；
第k级连接结构对应的第k级金属线的宽度和长度都相等，k为1到n之间任意一整数；
当1＜k≤n时，第k级金属线的宽度为第(k-1)级金属线的宽度的1/m，m为大于等于2的整数，第k级金属线的数量为第(k-1)级金属线的数量的m倍数，各第(k-1)级金属线分别连接m条第k级金属线，所述第k级连接结构中的所有第k级金属线的宽度和等于所述第(k-1)级连接结构中的所有第(k-1)级金属线的宽度和，使从所述第1级连接结构到所述第n级连接结构中的各金属线上的电流密度相等；
各级不同宽度的金属线用于不同宽度的金属互联线的电迁移峰值电流的测试，所述左半测试结构的第n级连接结构和所述右半测试结构的第n级连接结构串联在一起，所述左半测试结构的第1级连接结构和所述右半测试结构的第1级连接结构作为电迁移峰值电流测试的应力电流或电压的输入端；
步骤二、对所述测试结构进行多次应力测试，包括如下分步骤：
步骤21、在所述测试结构的应力电流或电压的输入端加对应大小的应力电流或电压的脉冲；
步骤22、脉冲持续时间结束后读取所述测试结构的电阻；
步骤23、根据所述测试结构的电阻判断所述测试结构中有没有金属线烧断，如果没有金属线烧断则进行后续步骤24；如果有金属线烧断则将对应大小的应力电流作为电迁移峰值电流，之后进行步骤25；
步骤24、增加所述应力电流或电压的脉冲的大小，之后重复步骤21至23；
步骤25、进行失效分析来判断烧断发生的位置以及判断对应位置处的金属线的宽度。
10.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：步骤21中所述脉冲的持续时间不超过0.5μs。
11.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：步骤二中包括多次循环，步骤23中，当步骤22中读取的电阻为上一次循环中读取的电阻的一个或几个数量级时，则判断有金属线烧断。
12.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：步骤25中将确定的金属线的宽度作为金属互联线中的薄弱点的宽度，以优化所述金属互联线的工艺窗口。
13.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：当1＜k≤n时，第(k-1)级连接结构和第k级连接结构具有第(k-1)级缓冲层，所述第(k-1)级缓冲层在各所述(k-1)级金属线和对应串联连接的m个所述第k级金属线之间通过所述第(k-1)级缓冲层的金属线连接，所述第(k-1)级缓冲层的金属线的宽度大于所述第k级金属线的宽度以避免电流涡流效应对所述第(k-1)级缓冲层的金属线影响并保证失效不会发生在所述第(k-1)级缓冲层。
14.如权利要求13所述的检测电迁移峰值电流的测试方法，其特征在于：所述第1级连接结构中包括的第1级金属线的数量为1根。
15.如权利要求14所述的检测电迁移峰值电流的测试方法，其特征在于：m等于2。
16.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：各级所述金属线的长度都相同。
17.如权利要求9所述的检测电迁移峰值电流的测试方法，其特征在于：所述测试结构和芯片集成在同一半导体衬底上；
一个所述测试结构所包括的金属线的宽度范围覆盖了所述芯片上的所有进行互联线的宽度，一个所述测试结构同时实现对所述芯片上的所有不同宽度的金属互联线的电迁移峰值电流的测试。
18.如权利要求17所述的检测电迁移峰值电流的测试方法，其特征在于：所述芯片的技术节点为14nm以下。
19.如权利要求18所述的检测电迁移峰值电流的测试方法，其特征在于：步骤21中所述脉冲的持续时间和占空比按照所述芯片的技术节点的设计规则要求设置。
CN202010116014.5A 2020-02-25 2020-02-25 检测电迁移峰值电流的测试结构和方法 Active CN111326500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010116014.5A CN111326500B (zh) 2020-02-25 2020-02-25 检测电迁移峰值电流的测试结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010116014.5A CN111326500B (zh) 2020-02-25 2020-02-25 检测电迁移峰值电流的测试结构和方法

Publications (2)

Publication Number Publication Date
CN111326500A CN111326500A (zh) 2020-06-23
CN111326500B true CN111326500B (zh) 2022-03-18

Family

ID=71171213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010116014.5A Active CN111326500B (zh) 2020-02-25 2020-02-25 检测电迁移峰值电流的测试结构和方法

Country Status (1)

Country Link
CN (1) CN111326500B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113030685A (zh) * 2021-05-24 2021-06-25 晶芯成(北京)科技有限公司 一种半导体电迁移测试电路及测试方法
CN115101509B (zh) * 2022-08-25 2022-11-11 合肥新晶集成电路有限公司 晶圆结构及芯片良率检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502132A (zh) * 2001-02-23 2004-06-02 �����ɷ� 测定绕线可靠性之电子迁移测试结构
US20070069331A1 (en) * 2005-05-20 2007-03-29 Maiz Jose A Methods of forming electromigration and thermal gradient based fuse structures
CN102116828A (zh) * 2010-12-24 2011-07-06 上海集成电路研发中心有限公司 互连线电迁移寿命的确定方法
CN102760727A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 互连线电迁移的测试装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121574A (ja) * 1997-10-15 1999-04-30 Oki Electric Ind Co Ltd 半導体装置用試験配線パターンおよびその試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502132A (zh) * 2001-02-23 2004-06-02 �����ɷ� 测定绕线可靠性之电子迁移测试结构
US20070069331A1 (en) * 2005-05-20 2007-03-29 Maiz Jose A Methods of forming electromigration and thermal gradient based fuse structures
CN102116828A (zh) * 2010-12-24 2011-07-06 上海集成电路研发中心有限公司 互连线电迁移寿命的确定方法
CN102760727A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 互连线电迁移的测试装置及方法

Also Published As

Publication number Publication date
CN111326500A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
Li et al. Testing for resistive opens and stuck opens
CN111326500B (zh) 检测电迁移峰值电流的测试结构和方法
Stapper Modeling of defects in integrated circuit photolithographic patterns
Du et al. Block copolymer directed self-assembly (DSA) aware contact layer optimization for 10 nm 1D standard cell library
US11455448B2 (en) Method for analyzing electromigration (EM) in integrated circuit
US6490708B2 (en) Method of integrated circuit design by selection of noise tolerant gates
US6779164B2 (en) LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor
US20060259835A1 (en) Automatic test pattern generation
JP4580006B2 (ja) 半導体集積回路のマスクレイアウト設計データの検証方法
JP2008134845A (ja) 半導体集積回路のレイアウトデータ作成装置及びレイアウトデータ作成方法、半導体装置の製造方法
Chen et al. Physical‐aware systematic multiple defect diagnosis
US6477696B2 (en) Routing definition to optimize layout design of standard cells
CN109858246B (zh) 一种针对控制信号型硬件木马的分类方法
US11688654B2 (en) Test line structure, semiconductor structure and method for forming test line structure
US8822993B2 (en) Integrated circuit including sensor structure, related method and design structure
Pomeranz Test scores for improving the accuracy of logic diagnosis for multiple defects
US20070089014A1 (en) Semiconductor integrated circuit and method of fabricating the same
JPH11186394A (ja) 半導体集積回路の製造方法
KR100893157B1 (ko) 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템
Maly Testing-based failure analysis: A critical component of the sia roadmap vision
Duganapalli Modelling and Test Generation for Crosstalk Faults in DSM Chips
US11657199B2 (en) Method for analyzing electromigration (EM) in integrated circuit
Pomeranz et al. On diagnosis and diagnostic test generation for pattern-dependent transition faults
Hosokawa et al. A partial scan design method based on n-fold line-up structures
US20060259842A1 (en) Automatic test pattern generation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant