DE10048590A1 - Phasenregelkreis - Google Patents

Phasenregelkreis

Info

Publication number
DE10048590A1
DE10048590A1 DE10048590A DE10048590A DE10048590A1 DE 10048590 A1 DE10048590 A1 DE 10048590A1 DE 10048590 A DE10048590 A DE 10048590A DE 10048590 A DE10048590 A DE 10048590A DE 10048590 A1 DE10048590 A1 DE 10048590A1
Authority
DE
Germany
Prior art keywords
current
phase
locked loop
oscillator
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10048590A
Other languages
English (en)
Other versions
DE10048590B4 (de
Inventor
Dirk Scheideler
Manfred Lindner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10048590A priority Critical patent/DE10048590B4/de
Priority to US09/968,731 priority patent/US7020229B2/en
Publication of DE10048590A1 publication Critical patent/DE10048590A1/de
Application granted granted Critical
Publication of DE10048590B4 publication Critical patent/DE10048590B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die Erfindung betrifft einen Phasenregelkreis DOLLAR A - mit einem Phasendetektor, der an seinem Ausgang pro Takt einen Stromimpuls bereitstellt, dessen Impulsdauer ein Maß für eine Phasendifferenz zwischen Eingangssignal und Ausgangssignal des Phasenregelkreises ist, DOLLAR A - mit einem dem Phasendetektor nachgeschalteten Schleifenfilter, das eine Wandlereinrichtung, mindestens eine steuerbare Schaltvorrichtung und mindestens zwei schaltbare kapazitive Elemente zur Speicherung eines Stromimpulses aufweist, wobei Wandlereinrichtung, Schaltvorrichtung und kapazitive Elemente derart beschaltbar sind, dass die Wandlereinrichtung aus einem in mindestens eines der kapazitiven Elemente eingekoppelten Stromimpuls einen Proportionalstrom bereitstellt, dessen Amplitude über die gesamte Länge einer Taktperiode konstant ist, und DOLLAR A - mit einem dem Schleifenfilter nachgeschalteten Oszillator, in den der Proportionalstrom einkoppelbar ist.

Description

Die Erfindung betrifft einen Phasenregelkreis mit einem Pha­ sendetektor, einem Schleifenfilter und einem Oszillator.
Phasenregelkreise (PLL; engl.: phase-locked loop) sind in der Elektronik weit verbreitet und werden zur Erzeugung und Syn­ chronisierung von Taktsignalen verwendet, beispielsweise von Taktsignalen in mikroelektronischen Schaltungen einschließ­ lich Mikroprozessoren. Phasenregelkreise sind dazu ausgelegt, einen Oszillator mit einem Eingangssignal phasen- und/oder frequenzrichtig zu synchronisieren.
Ein Phasenregelkreis besteht typischerweise aus einem in Rei­ he geschalteten Phasendetektor, Schleifenfilter und Oszilla­ tor sowie einem Rückkopplungszweig. Die grundsätzliche Anord­ nung und Funktionsweise eines Phasenregelkreises ist bei­ spielsweise in Tietze, Schenk, Halbleiter-Schaltungstechnik, 11. erweiterte Auflage, Springer Verlag, 1999, insbesondere Fig. 24.20, beschrieben.
Wenn zwischen dem Eingangssignal und dem Ausgangssignal des Phasenregelkreises eine Phasen- und/oder Frequenzverschiebung auftritt, erzeugt der Phasendetektor ein Detektorsignal, mit welchem der nachgeschaltete Oszillator solange nachgeregelt wird, bis die Phase und Frequenz wieder synchronisiert sind. Im synchronisierten Zustand besteht Frequenzgleichheit und die Phasenverschiebung zwischen dem Eingangssignal und dem Oszillator-Ausgangssignal ist Null bzw. 90°. Man spricht hier von einem eingerasteten Phasenregelkreis. Phasenregelkreise können auch zur Frequenzteilung oder Frequenzvervielfachung eingesetzt werden, wenn im Rückkoppelungszweig ein entspre­ chender Vervielfacher bzw. Teiler vorgesehen ist.
Bei einer Phasendifferenz zwischen Eingangssignal und Aus­ gangssignal erzeugt der Phasendetektor Spannungsimpulse, de­ ren Länge der Phasendifferenz entsprechen. Diese Spannungsim­ pulse steuern die typischerweise im Phasendetektor angeordne­ te Ladungspumpe an, die in Abhängigkeit von den an dem Pha­ sendetektor anliegenden Signale bzw. dem Vorzeichen der Pha­ sendifferenz einen impulsförmigen Proportionalstrom auf den Referenzstrom des (stromgesteuerten) Oszillators addiert oder von diesem subtrahiert. Der Oszillator, dem der Referenzstrom zur Arbeitspunkteinstellung zugeführt wird, erzeugt daraus das frequenzmodulierte PLL-Ausgangssignal.
Durch die Überlagerung des Referenzstroms des Oszillators mit dem impulsförmigen Proportionalstrom wird für eben die Im­ pulsdauer die Ausgangsfrequenz des Oszillators verändert. Derartig abrupte Frequenzänderung sind jedoch für die Funkti­ onsweise des Phasenregelkreises nicht erwünscht, da sie eine Quelle für sogenannte Jitters sind, die es bei Phasenregel­ kreisen zu vermeiden gilt.
Da die Ausgangsfrequenz des Oszillators möglichst konstant sein soll, muss die durch den Impuls des Proportionalstrom verursachte Frequenzänderung gering gehalten werden. Dies kann beispielsweise durch einen möglichst geringen Proportio­ nalstrom erreicht werden. Allerdings kann der dem Referenz­ strom des Oszillators hinzu addierte oder von diesem subtra­ hierte Proportionalstrom aus regelungstechnischen Gründen nicht beliebig klein gemacht werden. Um die sehr kleinen Pro­ portionalströme zu realisieren, müssten die Kapazitäten des Schleifenfilters erheblich größer dimensioniert werden, wo­ durch die Gefahr eines instabilen Regelkreises, bei dem der Regelkreis zu schwingen anfängt, größer wird. Darüber hinaus wird durch die größeren Kapazitäten des Schleifenfilters auch eine größere Chipfläche des Phasenregelkreises in einer in­ tegrierten Schaltung benötigt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Phasenregelkreis anzugeben, der eine möglichst geringe Änderung der Oszillator-Ausgangsfrequenz aufweist.
Diese Aufgabe wird erfindungsgemäß durch einen Phasenregel­ kreis mit den Merkmalen des Patentanspruchs 1 gelöst.
Demgemäss ist ein Phasenregelkreis vorgesehen
  • - mit einem Phasendetektor, der an seinem Ausgang pro Takt einen Stromimpuls bereit stellt, dessen Impulsdauer ein Maß für eine Phasendifferenz zwischen Eingangssignal und Aus­ gangssignal des Phasenregelkreises ist,
  • - mit einem dem Phasendetektor nachgeschalteten Schleifenfil­ ter, das eine Wandlereinrichtung, mindestens eine steuerba­ re Schaltvorrichtung und mindestens zwei schaltbare kapazi­ tive Elemente zur Speicherung eines Stromimpulses aufweist, wobei Wandlereinrichtung, Schaltvorrichtung und kapazitive Elemente derart beschaltbar sind, dass die Wandlereinrich­ tung aus einem in mindestens eines der kapazitive Elemente eingekoppelten Stromimpuls einen Proportionalstrom bereit­ stellt, dessen Amplitude über die gesamte Länge einer Takt­ periode konstant ist, und
  • - mit einem dem Schleifenfilter nachgeschalteten Oszillator, in den der Proportionalstrom einkoppelbar ist.
Das Schleifenfilter ist typischerweise, jedoch nicht notwen­ digerweise, als umschaltbares Tiefpassfilter ausgebildet, wo­ bei jeweils pro Taktperiode des PLL-Eingangssignals ein je­ weils anderes kapazitives Element auf den Eingang einer Wand­ lereinrichtung geschaltet wird. Mit Hilfe des erfindungsgemä­ ßen Phasenregelkreises bzw. dessen Schleifenfilter wird mit­ hin erreicht, dass der dem Referenzstrom überlagerte Propor­ tionalstrom über die gesamte Dauer einer Taktperiode weitest­ gehend gleichmäßig verteilt wird. Das Integral des Proportio­ nalstromes bezogen auf einen Takt entspricht allerdings nach wie vor dem Integral des Stromimpulses. Damit lassen sich vorteilhafterweise die Frequenzänderung über die gesamte Dauer einer Taktperiode verteilen, wodurch unerwünschte Jitters auf ein Mindestmaß reduziert werden können.
In einer vorteilhaften Ausgestaltung der Erfindung sind die kapazitiven Elemente als zwei aufschaltbare Kondensatoren ausgebildet. Über diese Kondensatoren, die abwechselnd mit einem Stromimpuls einer Ladungspumpe aufladbar sind, ist durch zeitliche Integration des Stromimpulses eine Proportio­ nalspannung erzeugbar. Dabei werden die Kondensatoren derart abwechselnd angesteuert, dass pro Taktperiode jeweils ein ka­ pazitives Element aufgeladen und das jeweils andere wieder entladen wird.
In einer besonders vorteilhaften Ausgestaltung der Erfindung ist das Schleifenfilter vollständig differenziell ausgebil­ det. Das bedeutet, dass mindestens ein erstes Kondensatorpaar und mindestens ein zweites Kondensatorpaar vorgesehen sind, die zueinander komplementär angeordnet sind, d. h. mit Strom­ impulsen unterschiedlicher Polarität angesteuert werden. Den differentiell angeordneten Kondensatorenpaaren ist jeweils eine einzige Wandlereinrichtung nachgeschaltet, die ausgehend von einem nicht differenziell aufgebauten Schleifenfilter nur geringfügig modifiziert werden müssen. Differenziell aufge­ baute Schleifenfilter weisen gegenüber herkömmlichen Schlei­ fenfilter den Vorteil auf, dass sie störunempfindlicher ge­ genüber Schwankungen der Versorgungsspannung bzw. gegenüber einem Signalrauschen sind.
In einer typischen Ausgestaltung der Erfindung ist der Oszil­ lator als stromgesteuerter Oszillator, insbesondere als Ring­ oszillator, ausgebildet.
Zur Arbeitspunkteinstellung des Oszillators ist typischerwei­ se ein Digital-Analog-Wandler vorgesehen, der dem Oszillator einen Referenzstrom zuführt. Denkbar wäre hier auch eine ge­ steuerte Stromquelle zur Stromversorgung des Oszillators. Der vom Schleifenfilter ausgangseitig erzeugte Proportionalstrom wird typischerweise dem Referenzstrom des Digital-Analog- Wandlers überlagert.
Darüber hinaus erzeugt das Schleifenfilter typischerweise auch einen Integralstrom, der ein Maß für die Frequenzabwei­ chung zwischen dem PLL-Ausgangssignal und dem Eingangssignal des Phasenregelkreises ist. Dieser Integralstrom kann dem Re­ ferenzstrom ebenfalls überlagert werden. Der daraus resultie­ rende Strom wird dann in den Oszillator eingekoppelt, der daraus das frequenzmoduliertes PLL-Ausgangssignal erzeugt.
Zur Steuerung des Umschaltvorganges der Umschalteinrichtungen ist vorteilhafterweise eine Steuereinrichtung vorgesehen. Die Steuereinrichtung kann beispielsweise als programmgesteuerte Einheit ausgebildet sein. Darüber hinaus kann in einer sehr vorteilhaften Ausgestaltung über die Steuereinrichtung auch eine veränderbare Steilheit bzw. Verstärkung des Operations­ verstärkers eingestellt werden. Zu diesem Zweck können ver­ schiedene Verstärkungen in der Steuereinrichtung programmiert sein.
Die Wandlereinrichtung des Phasenregelkreises ist typischer­ weise als Operationsverstärker, der als Spannungs-Strom- Umsetzer arbeitet, ausgebildet. Der Operationsverstärker ist den kapazitativen Elementen des Schleifenfilters nachgeschal­ tet und dient der zeitlichen Integration der von den kapazi­ tativen Elementen bereit gestellten Proportionalspannung in einem Proportionalstrom. Denkbar wäre hier auch jede andere Wandlereinrichtung, die geeignet ist, eine Spannung in einem Strom zu wandeln.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den weiteren Unteransprüchen sowie der Be­ schreibung unter Bezugnahme auf die Figuren der Zeichnung entnehmbar.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
Fig. 1 ein allgemeines Blockschaltbild eines erfindungsgemä­ ßen Phasenregelkreises;
Fig. 2 ein Schaltungsdetail des erfindungsgemäßen Phasenre­ gelkreises entsprechend Fig. 1;
Fig. 3 einige Signal-Zeit-Diagramme des erfindungsgemäßen Phasenregelkreises.
In den Figuren der Zeichnung sind gleiche bzw. funktionsglei­ che Elemente und Signale, sofern nichts anderes angegeben ist, mit gleichen Bezugszeichen versehen worden.
Fig. 1 zeigt ein allgemeines Blockschaltbild eines erfin­ dungsgemäßen Phasenregelkreises. Der erfindungsgemäße Phasen­ regelkreis weist einen Phasendetektor 1, einen Schleifenfil­ ter 2 und einen Oszillator 3, die in Reihe geschaltet sind, auf. Der Phasendetektor 1 weist zwei Eingänge 10, 11 auf, in die das Eingangssignal fin sowie ein vom PLL-Ausgangssignal fout abgeleitetes Signal fout' einkoppelbar ist. Der Phasen­ detektor 1 vergleicht die Frequenz des Eingangssignals fin mit der Frequenz des Ausgangssignals fout'. Der Phasendetek­ tor 1 erzeugt ein dieser Phasendifferenz entsprechendes Stromsignal Ip, welches dem nachgeschalteten Schleifenfilter 2 zugeführt wird und welches je nach Phasenlage von Eingangs­ signal fin und Ausgangssignal fout' das Potential am Schleifenfilter 2 vergrößern oder verkleinern.
Das Schleifenfilter 2, welches typischerweise als passives Tiefpassfilter realisiert ist, weist einen Integralteil und einen Proportionalteil auf. Nachfolgend wird das Hauptaugen­ merk auf den Proportionalteil gelegt, der für die Regelung der Phasenlage vorgesehen ist, während auf die Funktionsweise des Integralteils, der der Regelung der Frequenz dient, nur peripher eingegangen wird. Das Schleifenfilter 2 erzeugt ei­ nen Proportionalstrom Iprop, der ein Maß für die Phasendiffe­ renz zwischen Eingangssignal fin und Ausgangssignal fout' ist.
Der Proportionalstrom Iprop wird mit einem Referenzstrom Ibi­ as (Biasstrom) eines Digital-Analog-Wandlers 5 an einem Sum­ menpunkt 6 überlagert. Der daraus resultierende Strom Ibias' wird in den nachgeschalteten Oszillator 3 eingekoppelt. Der Oszillator 3 erzeugt nach Maßgabe des Stromes Ibias' das fre­ quenzmodulierte PLL-Ausgangssignal fout, welches am Ausgang 8 des Phasenregelkreises abgreifbar ist. Das PLL-Ausgangssignal fout wird über den Rückkoppelungszweig 40 und einer typi­ scherweise darin enthaltenen Teilereinrichtung 4 in einen Eingang 11 des Phasendetektors rückgekoppelt, so dass dort ein heruntergeteiltes Oszillator-Ausgangssignal bzw. PLL- Ausgangssignal fout' abgreifbar ist.
Fig. 2 zeigt ein Schaltungsdetail des erfindungsgemäßen Pha­ senregelkreises entsprechend Fig. 1, in dem insbesondere das zwischen dem Oszillator 3 und dem Phasendetektor 1 angeordne­ te Schleifenfilter 2 detailliert dargestellt ist.
Fig. 2 zeigt lediglich einen Ausschnitt des Phasendetektors 1. Der Phasendetektor 1 weist hier eine Ladungspumpe 12 auf, die zwei zwischen einem ersten und einem zweiten Versorgungs­ potential Vdd, GND geschaltete Stromquellen 13, 14 enthält. Das erste Versorgungspotential Vdd ist hier ein positives Versorgungspotential ausgebildet, während das zweite Versor­ gungspotential GND das Potential der Bezugsmasse aufweist. Die Stromquellen erzeugen jeweils einen konstanten Strom Ip mit entgegengesetztem Vorzeichen.
Am Mittelabgriff 15 zwischen den beiden Stromquellen 13, 14, dass heißt am Ausgang 15 des Phasendetektors 1, ist der Pro­ portionalstrom Ip abgreifbar, der dem nachgeschalteten Schleifenfilter 2 zuführbar ist. Zwischen dem Mittelabgriff 15 und der jeweiligen Stromquellen 13, 14 ist jeweils ein steuerbarer Schalter 16, 17 angeordnet. Die steuerbaren Schalter 16, 17 werden jeweils über ein analoges Ansteuersig­ nal V1, V2, welches ebenfalls vom Phasendetektor 1 erzeugt wird, angesteuert. So wird beispielsweise bei einer positiven Phasendifferenz zwischen Eingangs- und Ausgangssignal fin, fout' ein Ansteuersignal V1 erzeugt, welches den ersten steu­ erbaren Schalter 16 schließt und somit das Schleifenfilter 2 mit einem positiven Stromimpuls Ip beaufschlagt. Umgekehrt wird das Schleifenfilter 2 mit einem negativen Stromimpuls Ip beaufschlagt, wenn ein Ansteuersignal V2 verursacht durch ein negatives Vorzeichen der Phasendifferenz den zweiten steuer­ baren Schalter 17 schließt.
Das Schleifenfilter 2 weist einen als Spannungs-Strom- Konverter arbeitenden Operationsverstärker 20 auf. Der Opera­ tionsverstärker weist zwei Eingänge 21, 22 auf, wobei dessen erster Eingang 21 mit dem Ausgang 15 des Phasendetektors 1 verbunden ist. Der zweite Eingang 22 des Operationsverstär­ kers 20 ist mit einem Referenzpotential Vref verbunden. Fer­ ner sind zwei Integrationskapazitäten 23, 24 für das Tief­ passfilter vorgesehen, die einerseits mit dem Potential der Bezugsmasse GND verbunden sind und die andererseits jeweils über eine Umschaltvorrichtung 25, 26 zwischen die beiden Ein­ gänge 21, 22 des Operationsverstärkers 20 schaltbar ist. Die Umschaltvorrichtungen 25, 26 können ebenfalls durch MOSFETs realisiert sein. Der Operationsverstärker 20 erzeugt an sei­ nem Ausgang den Proportionalstrom Iprop, der am Summenpunkt 6 mit dem Referenzstrom Ibias sowie einem typischerweise eben­ falls vom Schleifenfilter erzeugten Integralstrom Iint über­ lagert wird. Der daraus resultierende Strom Ibias' steuert den Oszillator 3 derart an, dass an dessen Ausgang ein fre­ quenzmoduliertes PLL-Ausgangssignal abgreifbar ist.
In einer vorteilhaften Ausgestaltung ist eine Steuereinrich­ tung 7 vorgesehen, die z. B. als programmgesteuerte Einheit, beispielsweise als Mikroprozessor, als Mikrokontroller oder dergleichen, ausgebildet sein kann und die die Umschaltein­ richtungen 25, 26 über ein erstes Ansteuersignal V4 derart ansteuert, dass jeweils eine Integrationskapazität 23 mit dem ersten Eingang 21 und die jeweils andere Integrationskapazi­ tät 24 mit dem zweiten Eingang 22 des Operationsverstärker 20 verbunden ist.
Darüber hinaus kann in einer weiteren vorteilhaften Ausge­ staltung die Steuereinrichtung 7 den Operationsverstärker 20 mit einem zweiten Ansteuersignal V3 ansteuern, über das bei­ spielsweise die Verstärkung des als Operationsverstärkers ausgebildeten Spannungs-Strom-Konverters 20 geeignet einge­ stellt werden kann. Denkbar wären hier je nach Anwendung ver­ schiedenen Verstärkungen bzw. Steilheiten des Operationsver­ stärkers 20, die in der Steuereinrichtung 7 programmiert sind.
Nachfolgend wird die Funktionsweise des erfindungsgemäßen Phasenregelkreises entsprechend den Fig. 1 und 2 näher er­ läutert:
Der von der Ladungspumpe 12 erzeugte Stromimpuls Ip lädt je­ weils diejenige Integrationskapazität 23, die mit dem ersten Eingang 21 des Operationsverstärkers 20 verbunden ist, für die Dauer T1 des Stromimpulses Ip auf. Dies hat einen Anstieg der über dieser Integrationskapazität 23 abfallenden Spannung Vprop zur Folge. Diese sogenannte Proportionalspannung Vprop, die ein Maß für den Stromimpuls Ip und somit für die Phasen­ differenz ist, wird während der gesamten Taktperiode gespei­ chert. Es ergibt sich somit die folgende Gleichung:
Hier ist mit Tp die Periodendauer eines Taktes, mit t die Zeit und mit Cx die Kapazität der jeweils gerade beschalteten Integrationskapazität 23, 24 bezeichnet.
Der als Spannungs-Strom-Wandler arbeitende Operationsverstär­ ker 20 transformiert die in den ersten Eingang 21 eingekop­ pelte Proportionalspannung Vprop in den Proportionalstrom Iprop wie folgt:
ΔIprop = GM ΔU = GM (Vprop - Yref) (2)
Hier ist mit GM die Verstärkung bzw. die Steilheit des Opera­ tionsverstärkers bezeichnet.
Der Proportionalstrom Iprop wird je nach Vorzeichen zu dem Referenzstrom Ibias hinzu addiert oder von diesem subtra­ hiert. Bei der nächsten Taktperiode Tp wird die erste Integ­ rationskapazität 23, die während der letzten Taktperiode Tp aufgeladenen wurde, über die Umschalteinrichtungen 25 auf den zweiten Eingang 22 des Operationsverstärkers 20 geschaltet. Gleichzeitig wird die zweite Integrationskapazität 24 auf den ersten Eingang 21 geschaltet. Dabei wird diese zweite Integ­ rationskapazität 24 aufgeladen, während die erste Integrati­ onskapazität 23 über das Bezugspotential GND entladen wird.
Auf diese Weise kann gewährleistet werden, dass die verhält­ nismäßig hohen, jedoch kurzen Stromimpulse Ip der Dauer T1, die durch die Ladungspumpe 12 erzeugt werden, mittels der zu- und abschaltbaren Integrationskapazitäten 23, 24 auf die ge­ samte Taktperiode Tp verteilt werden. Der besondere Vorteil besteht darin, dass dadurch die Amplitude des ausgangsseitig vom Schleifenfilter 2 erzeugten Proportionalstrom Iprop sig­ nifikant reduziert werden kann. Auf diese Weise wird glei­ chermaßen die Frequenzänderung am Ausgang des Phasenregel­ kreises signifikant reduziert. Zwar wird durch den erfin­ dungsgemäßen Phasenregelkreis die Frequenzänderung am Ausgang der PLL nicht vollständig eliminiert, jedoch bleibt die Frequenzänderung über die gesamte Taktperiode Tp konstant, wäh­ rend sie bei einem Phasenregelkreis der eingangs genannten Art für die Dauer eines Stromimpulses sehr groß ist und an­ schließend nahezu Null ist, was letztendlich zu sehr hohen Jitters führt.
Dadurch, dass typischerweise die Dauer T1 eines Stromimpulses Ip verursacht durch eine Phasendifferenz deutlich geringer ist, als die Periodendauer Tp eines Taktes, wird der durch das Schleifenfilter 2 erzeugte Proportionalstrom Iprop mini­ mal, ohne das hierfür große zusätzliche schaltungstechnische Maßnahmen getroffen werden, die einen Einfluss auf den Regel­ mechanismus bzw. einen Einfluss auf die Chipfläche des Pha­ senregelkreises haben.
Die oben beschriebene Funktionsweise des erfindungsgemäßen Phasenregelkreises wird auch anhand der in Fig. 3 darge­ stellten Signal-Zeit-Diagramme deutlich. Die Ansteuersignale V1, V2 in Fig. 3 sind ein Maß für den Strom Ip.
Durch den erfindungsgemäßen Phasenregelkreis, insbesondere dessen Schleifenfilter wird mithin erreicht, dass die Ampli­ tude des Stromimpulses der von der Ladungspumpe erzeugt wird, sehr viel größer ist, als die Amplitude des durch das Schlei­ fenfilter erzeugte Proportionalstroms. Das zeitliche Integral über diese Ströme bezogen auf dieselbe Taktperiode ist hinge­ gen gleich.
Die Erfindung sei nicht ausschließlich auf die Ausführungs­ beispiele der Fig. 1 und 2 beschränkt. Vielmehr kann der in Fig. 2 dargestellte Operationsverstärker 20 durch jeden anderen Spannungs-Strom-Wandler ersetzt werden. Ferner könn­ ten die Integrationskapazitäten 23, 24 in Zahl und Art auf vielfache Art und Weise variiert werden. Beispielsweise könn­ ten diese Kapazitäten auch durch eine Kapazitätsdiode oder einen Kapazitätstransistor realisiert werden. Ferner könnten auch mehr als zwei Integrationskapazitäten 23, 24 vorgesehen sein.
Zusammenfassend kann festgestellt werden, dass durch den wie beschrieben aufgebauten Phasenregelkreis durch einfache Adap­ tion der schaltungstechnischen Beschaltung der Integrations­ kapazitäten auf einfache, jedoch nichts desto trotz sehr ef­ fektive Weise eine Regelcharakteristik für einen Phasenregel­ kreis bereit gestellt werden kann, der unerwünschte Jitter weitestgehend verringert.
Die vorliegende Erfindung wurde anhand der vorstehenden Be­ schreibung so dargelegt, um das Prinzip der Erfindung und dessen praktischen Anwendung bestmöglichst zu erklären. Selbstverständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handelns und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisieren.
Bezugszeichenliste
1
Phasendetektor
2
Schleifenfilter
3
Oszillator
4
Teiler
5
Digital-Analog-Wandler
6
Summenpunkt
7
Steuereinrichtung
8
Ausgang des Phasenregelkreises/Oszillators
10
,
11
Eingänge des Phasendetektors
12
Ladungspumpe
13
,
14
Stromquellen
15
Mittelabgriff, Ausgang des Phasendetektors
16
,
17
steuerbare Schalter
20
Operationsverstärker
21
,
22
Eingänge des Operationsverstärkers
23
,
24
Integrationskapazitäten, kapazitive Elemente
25
,
26
Umschalteinrichtungen
40
Rückkopplungszweig
fin Eingangssignal des Phasenregelkreises
fout Ausgangssignal des Regelkreises
fout' heruntergeteiltes Ausgangssignal
GND zweites Versorgungspotential, Bezugspotential
Ip Stromimpuls
Iprop Proportionalstrom
Ibias Referenzstrom
Ibias' Ansteuerstrom
Iint Integrationsstrom
T1 Impulsdauer
Tp Zeitdauer eines Taktes
V1, V2 analoge Ansteuersignale
V3, V4 Ansteuersignale für die Umschaltvorrichtungen
Vdd erstes (positives) Versorgungspotential
Vref Bezugsspannung/-potential

Claims (10)

1. Phasenregelkreis
mit einem Phasendetektor (1), der an seinem Ausgang pro Takt einen Stromimpuls (Ip) be­ reit stellt, dessen Impulsdauer (T1) ein Maß für eine Phasendifferenz zwischen Eingangssignal (fin) und Aus­ gangssignal (fout, fout') des Phasenregelkreises ist,
mit einem dem Phasendetektor (1) nachgeschalteten Schleifen­ filter (2),
das eine Wandlereinrichtung (20), mindestens eine steuer­ bare Schaltvorrichtung (25, 26) und mindestens zwei schaltbare kapazitive Elemente (23, 24) zur Speiche­ rung eines Stromimpulses (Ip) aufweist,
wobei Wandlereinrichtung (20), Schaltvorrichtung (25, 26) und kapazitive Elemente (23, 24) derart beschaltbar sind, dass die Wandlereinrichtung (20) aus einem in mindestens eines der kapazitive Elemente (23, 24) eingekoppelten Stromimpuls (Ip) einen Proportional­ strom (Iprop) bereitstellt, dessen Amplitude über die gesamte Länge einer Taktperiode konstant ist, und
mit einem dem Schleifenfilter (2) nachgeschalteten Oszillator (3), in den der Proportionalstrom (Iprop) einkoppelbar ist.
2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, dass die kapazitiven Elemente (23, 24) mindest zwei abwech­ selnd aufschaltbare Kondensatoren (23, 24) aufweisen, wobei pro Taktperiode jeweils ein Kondensator (23, 24) über die Schaltvorrichtung (25, 26) mit dem Stromimpuls (Ip) beauf­ schlagbar ist und der andere Kondensator (23, 24) wieder ent­ laden wird.
3. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Schleifenfilter (2) voll differenziell derart ausge­ bildet ist, dass ein erstes Kondensatorpaar (23, 24) und ein zweites Kondensatorpaar vorgesehen ist, denen eine einzige Wandlereinrichtung (20) nachgeschaltet ist.
4. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Oszillator (3) als Strom gesteuerter Oszillator, insbesondere als Ringoszillator, ausgebildet ist.
5. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Proportionalstrom (Iprop) einem Referenzstrom (Ibi­ as) überlagert wird, wobei der daraus resultierende Strom (Ibias') dem Oszillator (3) zuführbar ist, der in Abhängig­ keit davon das Ausgangssignal (fout) erzeugt.
6. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, dass ein Digital-Analog-Wandler (5) zur Arbeitspunkteinstel­ lung des Oszillators (3) vorgesehen ist, der den Referenz­ strom (Ibias) erzeugt.
7. Phasenregelkreis nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass das Schleifenfilter (2) einen Integralstrom (Iint) er­ zeugt, der ein Maß für die Frequenzdifferenz von Eingangssig­ nal (fin) und Ausgangssignal (fout') ist und der dem Refe­ renzstrom (Ibias) überlagert wird.
8. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Steuereinrichtung (7) zur Steuerung der Wandlerein­ richtung (20) und/oder der Schaltvorrichtung (25, 26) vorge­ sehen ist.
9. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Verstärkung (GM) der Wandlereinrichtung (20) über die Steuereinrichtung (7) einstellbar ist.
10. Phasenregelkreis nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Wandlereinrichtung (20) ein Operationsverstärker (20), insbesondere einen als Spannungs-Strom-Wandler arbei­ tender Operationsverstärker (20), vorgesehen ist, der die ü­ ber den kapazitiven Speicherelementen (23, 24) gespeicherte Spannung (Vprop) in den Proportionalstrom (Iprop) wandelt.
DE10048590A 2000-09-30 2000-09-30 Phasenregelkreis Expired - Fee Related DE10048590B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10048590A DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis
US09/968,731 US7020229B2 (en) 2000-09-30 2001-10-01 Phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10048590A DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis

Publications (2)

Publication Number Publication Date
DE10048590A1 true DE10048590A1 (de) 2002-04-25
DE10048590B4 DE10048590B4 (de) 2008-02-28

Family

ID=7658291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10048590A Expired - Fee Related DE10048590B4 (de) 2000-09-30 2000-09-30 Phasenregelkreis

Country Status (2)

Country Link
US (1) US7020229B2 (de)
DE (1) DE10048590B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10354224B4 (de) * 2003-11-20 2006-04-27 Infineon Technologies Ag Schaltungsanordnung zur digitalen Phasendifferenzmessung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690240B2 (en) * 2002-01-10 2004-02-10 Cirrus Logic, Inc. Low-jitter loop filter for a phase-locked loop system
GB2387516B (en) * 2002-04-11 2005-03-09 Cambridge Broadband Ltd Communication system
US7100065B2 (en) * 2003-05-09 2006-08-29 Hewlett-Packard Development Company, L.P. Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller
US7245684B2 (en) 2003-05-09 2007-07-17 Hewlett-Packard Development Company, L.P. System and method for compensating for skew between a first clock signal and a second clock signal
US7219251B2 (en) 2003-05-09 2007-05-15 Hewlett-Packard Development Company, L.P. Programmable clock synchronizer
US7194650B2 (en) 2003-05-09 2007-03-20 Hewlett-Packard Development Company, L.P. System and method for synchronizing multiple synchronizer controllers
US7119582B2 (en) * 2004-07-23 2006-10-10 Hewlett-Packard Development Company, Lp. Phase detection in a sync pulse generator
US7382847B2 (en) * 2004-07-23 2008-06-03 Hewlett-Packard Development Company, L.P. Programmable sync pulse generator
US7340631B2 (en) * 2004-07-23 2008-03-04 Hewlett-Packard Development Company, L.P. Drift-tolerant sync pulse circuit in a sync pulse generator
US7436917B2 (en) * 2004-07-29 2008-10-14 Hewlett-Packard Development Company, L.P. Controller for clock synchronizer
US20060023819A1 (en) * 2004-07-29 2006-02-02 Adkisson Richard W Clock synchronizer
FR2882871A1 (fr) * 2005-03-01 2006-09-08 Atmel Corp Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee
US7339439B2 (en) * 2005-07-18 2008-03-04 Atmel Corporation Voltage-controlled oscillator with multi-phase realignment of asymmetric stages
US10333529B1 (en) * 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072751A2 (de) * 1981-08-12 1983-02-23 Nippon Telegraph And Telephone Corporation Phasenregelkreisschaltung
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5724008A (en) * 1996-05-02 1998-03-03 International Business Machines Corporation Phase-locked loop with charge distribution

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3870971A (en) * 1973-03-17 1975-03-11 Victor Company Of Japan Circuit arrangement of voltage controlled oscillator
US4694261A (en) * 1986-10-29 1987-09-15 International Business Machines Corporation Integrated high gain voltage controlled oscillator
JP2855628B2 (ja) * 1988-05-11 1999-02-10 セイコーエプソン株式会社 位相同期回路
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
US5598405A (en) * 1994-01-25 1997-01-28 Alps Electric Co., Ltd. Time division multiple access time division duplex type transmitter-receiver
JP2002515205A (ja) * 1996-06-27 2002-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 衛星受信機
US6028488A (en) * 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
DE19708059A1 (de) * 1997-02-28 1998-09-03 Philips Patentverwaltung Ton-FM-Demodulator für Ton-TV-Signale und Verfahren zur Tonträgererkennung
US6028905A (en) * 1997-08-28 2000-02-22 Ericsson Inc. Charge pump steering systems and methods for loop filters of phase locked loops
US6211743B1 (en) * 1999-05-19 2001-04-03 Conexant Systems, Inc. Phase-locked loop having temperature-compensated bandwidth control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0072751A2 (de) * 1981-08-12 1983-02-23 Nippon Telegraph And Telephone Corporation Phasenregelkreisschaltung
US5373255A (en) * 1993-07-28 1994-12-13 Motorola, Inc. Low-power, jitter-compensated phase locked loop and method therefor
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5724008A (en) * 1996-05-02 1998-03-03 International Business Machines Corporation Phase-locked loop with charge distribution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10354224B4 (de) * 2003-11-20 2006-04-27 Infineon Technologies Ag Schaltungsanordnung zur digitalen Phasendifferenzmessung

Also Published As

Publication number Publication date
US20020051509A1 (en) 2002-05-02
US7020229B2 (en) 2006-03-28
DE10048590B4 (de) 2008-02-28

Similar Documents

Publication Publication Date Title
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE19838096C2 (de) Fraktionaler Phasenregelkreis
DE69700232T2 (de) Ladungspumpe für eine Phasenregelschleife
DE3723778C2 (de)
DE60008688T2 (de) Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor
DE69623770T2 (de) Phasenschieber und verfahren zur phasenverschiebung
DE60023526T2 (de) Direkte digitale frequenzsynthese die störeliminierung ermöglicht
US5180993A (en) Method and arrangement for frequency synthesis
DE60033204T2 (de) Spannungsgesteuerte Oszillatorschaltung
DE69604647T2 (de) Spannungsgesteuerter Oszillator und Phasenregelschaltung mit diesem Oszillator
DE102006047958B4 (de) Generator für eine exakte Dreieckssignalform
DE10048590A1 (de) Phasenregelkreis
DE10261476B4 (de) Analoge PLL mit Schaltkondensator-Resampling-Filter
DE112006000506T5 (de) Mehrphasig nachjustierter spannungsgesteuerter Oszillator und Phasenregelkreis mit demselben
DE10140403A1 (de) VCO-Schaltung mit breitem Ausgangsfrequenzbereich und PLL-Schaltung mit der VCO-Schaltung
WO2001086816A1 (de) Digitaler phasenregelkreis
DE102004020156A1 (de) Einfangsbereich-Steuermechanismus für spannungsgesteuerte Oszillatoren
DE3855439T2 (de) Spannungsgesteuerter Oszillator
DE3725339A1 (de) Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung
DE2836723A1 (de) Zeitsteuerschaltung
DE19949782C1 (de) PLL-Schaltung
DE19731478C2 (de) Spannungsgesteuerter Doppeleingangsoszillator mit kompensierter Zweipunktfrequenz
DE60314384T2 (de) Filter für eine Phasenregelschleife
DE102005006345A1 (de) PLL-Synthesizer mit verbesserter VCO Vorabstimmung
DE60114733T2 (de) Phasenregelschleife mit verringerter Verriegelungszeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee