-
Die Erfindung betrifft Halbleiterspeicherbauelemente
und insbesondere eine Leseverstärkerschaltung,
die in einem nicht-flüchtigen
Halbleiterspeicherbauelement verwendet wird.
-
Eine EPROM- oder EEPROM-Zelle (oder Flash-Speicherzelle)
umfaßt
typischerweise einen Feldeffekttransistor mit schwebendem Gate.
Der Leiter des schwebenden Gates einer programmierten Speicherzelle
wird mit Elektronen aufgeladen und die Elektronen machen wiederum
den Source-Drain-Pfad unter dem aufgeladenen schwebenden Gate nichtleitend,
wenn eine vorbestimmte Spannung an das Steuergate angelegt wird.
Der nichtleitende Zustand wird von einem Leseverstärker als "Null"-Bit (oder als "Eins"-Bit) gelesen. Zu
diesem Zeitpunkt weist die programmierte Speicherzelle einen Aus-Zustand auf. Der
Leiter des schwebenden Gates einer nichtprogrammierten Zelle ist
neutral geladen (oder leicht positiv oder negativ geladen), so daß der Source-Drain-Pfad unter
dem nicht-programmierten schwebenden Gate leitend ist, wenn die
vorbestimmte Spannung an das Steuergate angelegt wird. Der leitende
Zustand wird von einem Leseverstärker
als "Eins"-Bit (oder als "Null"-Bit) gelesen. Zu diesem
Zeitpunkt weist die nicht-programmierte Zelle einen Ein-Zustand
auf.
-
Eine Matrix eines nicht-flüchtigen
Halbleiterspeicherbauelements kann Millionen von Speicherzellen
mit schwebendem Gate enthalten, die in Zeilen und Spalten angeordnet
sind. Die Sourcepole jeder Zelle in einer Spalte sind mit einer
Source-Spaltenleitung verbunden und die Source-Spaltenleitung für eine angesteuerte
Zelle kann während
des Lesens der angesteuerten Zelle durch einen Leseverstärker mit
einem Bezugspotential oder der Erde verbunden werden. Die Drainpole
jeder Zelle in einer Spalte sind mit einer separaten Bitleitung
(Drain-Spaltenleitung) verbunden und die Drain-Spaltenleitung für eine angesteuerte
Zelle wird während
des Lesens der angesteuerten Zelle mit einem Eingangsanschluß des Leseverstärkers verbunden.
Die Steuergates jeder Zelle in einer Zeile sind mit einer Wortleitung
verbunden und die Wortleitung für
eine angesteuerte Zelle wird während
des Lesens der angesteuerten Zelle mit der vorbestimmten Ansteuerspannung
verbunden.
-
Während
der Leseoperation wird der Strom durch die angesteuerte Zelle mit
einem Bezugsstrom verglichen, um festzustellen, ob die angesteuerte Zelle
mit einer "0" oder einer "1" programmiert ist. Der Bezugsstrom wird
aus einer Bezugsschaltung abgeleitet, die eine oder mehrere Zellen
mit schwebendem Gate enthalten kann, welche zu der Zelle, die gelesen
wird, identisch sind, oder eine Spalte solcher Bezugszellen enthalten
kann. Die Bezugsschaltung ist über
eine Bezugsleitung mit dem anderen Eingangsanschluß eines
Differenzverstärkers
vom Stromspiegeltyp verbunden. Um festzustellen, ob ein Logikzustand
der angesteuerten Speicherzelle "1" oder "0" ist, vergleicht der Differenzverstärker die Spannung
auf der Bezugsleitung mit der Spannung auf der Datenleitung, die
mit der angesteuerten Speicherzelle, die gelesen wird, verbunden
ist.
-
Eine herkömmliche Leseverstärkerschaltung mit
der vorstehend beschriebenen Funktion ist in 1 dargestellt.
-
Mit Bezug auf 1 kennzeichnet die Bezugsziffer 12 einen
Speicherzellentransistor mit schwebenden Gate und die Bezugsziffern 14 bzw. 16 kennzeichnen
Bezugszellentransistoren mit schwebendem Gate. Eine Schwellenspannung
Vth von jedem der in Reihe geschalteten Bezugszellentransistoren 14 und 16 ist
identisch zu jener der programmierten Speicherzelle, das heißt des Speicherzellentransistors
im Ein-Zustand (oder als "Ein-Zellen-Transistor" bezeichnet). Ein
Drainpol des Speicherzellentransistors 12 wird mit einer
Versorgungsspannung Vcc über
einen Lasttransistor 20 versorgt, welcher mit einem NMOS-Transistor 18 in
Reihe geschaltet ist, dessen Gate mit einer Vorspannung vVor verbunden ist. Ebenso wird ein Drainpol
des Bezugszellentransistors 16 mit der Versorgungsspannung
Vcc über
einen Lasttransistor 24 versorgt, welcher mit einem NMOS-Transistor 22 in
Reihe geschaltet ist, dessen Gate mit einer Vorspannung vRVor gekoppelt ist. Ein Leseknoten VS zwischen den Transistoren 18 und 20 und
ein Bezugsknoten VR zwischen den Transistoren 22 und 24 sind
jeweils mit entsprechenden Eingangsanschlüssen einer Differenzverstärkerschaltung 26 verbunden.
-
Ein Kurvenbild, das Stromkennlinien
der Ein-Zelle und der Aus-Zelle und der Bezugszelle zeigt, ist in 2 dargestellt. In 2 stellt das Symbol Iein einen Strom dar, der über die unprogrammierte Speicherzelle
fließt
(als "Ein-Zellen-Strom" bezeichnet), das
Symbol Iaus stellt einen Strom dar, der über die
programmierte Speicherzelle fließt (als "Aus-Zellen-Strom" bezeichnet), und das Symbol IBez stellt einen Strom dar, der über die
Bezugszelle fließt
(als "Bezugszellenstrom" bezeichnet). Da
die Bezugszelle aus zwei Ein-Zellen-Transistoren besteht, die miteinander
in Reihe geschaltet sind, wie bei 1 beschrieben,
ist der Bezugszellenstrom IBez die Hälfte des
Ein-Zellen-Stroms Iein.
-
In der herkömmlichen Leseverstärkerschaltung,
die in 2 dargestellt
ist, ändert
sich der Bezugszellenstrom IBez, wenn sich
eine Gatespannung Vg, die an die Gates der Transistoren 14 und 16 angelegt
wird, ändert.
Da die Gatespannung Vg unter Verwendung der Versorgungsspannung
Vcc als Spannungsquelle erzeugt wird, wie Fachleuten gut bekannt
ist, kann sie hierin gemäß der Änderung
der Versorgungsspannung Vcc verändert
werden. Wie in 2 dargestellt,
wird in diesem Fall die minimale Betriebsspannung der herkömmlichen
Leseverstärkerschaltung 10 durch
die Schwellenspannung Vth1 des Ein-Zellen-Transistors begrenzt, während deren maximale
Betriebsspannung durch eine Gatespannung Vccmax an einem Punkt begrenzt
wird, wo sich die Kurve des Aus-Zellen-Stroms Iaus und
die Kurve des Bezugszellenstroms IBez kreuzen
(wo IBez Iaus erreicht).
-
Bei der herkömmlichen Leseverstärkerschaltung
entsteht ein Problem, wenn die Gatespannung Vg über die maximale Betriebsspannung
Vccmax erhöht
wird. Das heißt,
es ist unmöglich,
einen Logikzustand der Aus-Zelle zu lesen. Dies bedeutet, daß ein Bereich
der Betriebsspannung der herkömmlichen Leseverstärkerschaltung 10 durch
die Änderung
der Versorgungsspannung (oder der Gatespannung des Speicher-/Bezugszellentransistors)
begrenzt wird. Das heißt,
der Betriebsspannungsbereich der Schaltung 10 ist schmal
oder nicht breit.
-
Die
US
5,218,570 offenbart eine Leseverstärkerschaltung zum Auslesen
von Daten aus einer Speicherzelle. Bei dieser Schaltung wird ein
Offset-Strom I
Offset jeweils in den Ausleseleitungen
einer Referenzzelle und der auszulesenden Zelle erzeugt. Beim Auslesen
verursachte Übergänge zwischen
I
Off und Ion werden durch den eingespeisten
Offset-Strom verkürzt,
so dass ein schnelleres Auslesen erfolgen kann. Daneben werden Fehlauslesungen aufgrund
von Spannungsunterschieden im Referenzzellen-/Leseverstärkerzweig
und dem Zweig der auszulesenden Zelle reduziert.
-
Es ist Aufgabe der Erfindung, eine
weitere Leseverstärkerschaltung
eines nicht-flüchtigen
Halbleiterspeicherbauelements bereitzustellen, die einen Bezugszellenstrom
erzeugt, der zwischen einem Ein-Zellen-Strom IOn und
einem Aus-Zellen-Strom IOff liegt.
-
Diese Aufgabe wird mit den Merkmalen
des Anspruchs 1 bzw. 5 gelöst.
Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
-
Gemäß der Erfindung wird eine Leseverstärkerschaltung
für ein
Halbleiterspeicherbauelement mit einer Speicherzelle und einer Bezugszelle
bereitgestellt. Die Speicherzelle weist entweder eine erste Schwellenspannung
oder eine zweite Schwellenspannung auf und eine Bezugszelle weist
eine dritte Schwellenspannung zwischen der ersten Schwellenspannung
und der zweiten Schwellenspannung auf. In der Leseverstärkerschaltung
sind ferner ein erster und ein zweiter Lasttransistor in dem Leseverstärker vorgesehen.
Der erste Lasttransistor ist zwischen eine Versorgungsspannung und
eine mit der Speicherzelle verbundene Datenleitung gekoppelt, und ein
zweiter Lasttransistor ist zwischen die Versorgungsspannung und eine
mit der Bezugszelle verbundene Bezugsleitung gekoppelt. Ferner umfaßt die Leseverstärkerschaltung
ein Widerstandselement, das mit der Bezugszelle parallel geschaltet
ist, und einen Differenzverstärker.
Der Differenzverstärker empfängt Signale
von der Datenleitung und von der Bezugsleitung, die gemeinsam mit
der Bezugszelle und dem Widerstandselement gekoppelt ist, und gibt gemäß einem
Logikzustand der Speicherzelle auf der Basis des Potentials der
Bezugsleitung entweder einen hohen Pegel oder einen niedrigen Pegel
aus.
-
Ein Ausführungsbeispiel der Erfindung
wird nachstehend anhand der Zeichnung unter Bezugnahme auf den Stand
der Technik näher
erläutert.
Es zeigen:
-
1 einen
detaillierten Schaltplan einer herkömmlichen Leseverstärkerschaltung;
-
2 ein
Diagramm, das Strom-Betriebskennlinien der in 1 dargestellten Leseverstärkerschaltung
wiedergibt;
-
3 einen
detaillierten Schaltplan einer erfindungsgemäßen Leseverstärkerschaltung;
und
-
4 ein
Diagramm, das Strom-Betriebskennlinien der in
-
3 dargestellten
Leseverstärkerschaltung zeigt.
-
Eine neue Leseverstärkerschaltung
gemäß der vorliegenden
Erfindung umfaßt
einen Widerstand und eine Bezugszelle, die mit einer Bezugsleitung (oder
einem Bezugsknoten) parallel geschaltet ist, und die Bezugszelle
besteht aus einem Feldeffekttransistor mit schwebendem Gate mit
derselben Kennlinie wie eine Speicherzelle. Die Bezugszelle wird
so programmiert, daß sie
eine Schwellenspannung eines Zwischenwerts zwischen einer Schwellenspannung
eines Ein-Zellen-Transistors
und einer Schwellenspannung eines Aus-Zellen-Transistors aufweist. Gemäß dieser
Schaltungsanordnung wird ein Bezugsstrom (ein Strom am Bezugsknoten,
der mit einem Eingangsanschluß eines Differenzverstärkers verbunden
ist) nur durch einen Strom festgelegt, der durch den Widerstand
fließt,
wenn eine Gatespannung für
eine Speicher-/Bezugszelle höher
ist als die Schwellenspannung der Bezugszelle. Dies veranlaßt, daß der Bezugsstrom
zwischen dem Ein-Zellen-Strom und dem Aus-Zellen-Strom liegt. Daher wird die maximale
Betriebsspannung der erfindungsgemäßen Leseverstärkerschaltung
nicht durch eine Änderung
der Gatespannung für
die Speicher-/Bezugszelle oder durch eine Änderung einer Versorgungsspannung
begrenzt. Das heißt,
der Betriebsspannungsbereich der Leseverstärkerschaltung wird erweitert.
-
3 ist
ein bevorzugtes Ausführungsbeispiel
einer erfindungsgemäßen Leseverstärkerschaltung.
Die Leseverstärkerschaltung 100 der
Erfindung kann auf nichtflüchtige
Halbleiterspeicherbauelemente mit schwebendem Gate, wie z.B. ein
elektrisch programmierbares Speicherbauelement, ein elektrisch löschbares
und programmierbares Speicherbauelement, ein Flash-Speicherbauelement
und dergleichen, angewendet werden.
-
Mit Bezug auf 3 umfaßt die Leseverstärkerschaltung 100 der
Erfindung eine Speicherzelle 102, die aus einem Feldeffekttransistor
mit schwebendem Gate besteht und entweder in den EIN-Zustand oder
in den AUS-Zustand programmiert wird. Ein Drainpol des Zellentransistors 102 ist über einen PMOS-Transistor 106 für eine Last,
der mit einem NMOS-Transistor 104 in Reihe geschaltet ist,
mit einer Versorgungsspannung gekoppelt. Ein Sourcepol des Speicherzellentransistors 102 ist
geerdet und ein Steuergate desselben ist mit einer Wortleitungsspannung
VWL gekoppelt.
-
Weiterhin umfaßt die Leseverstärkerschaltung 100 ferner
einen Bezugszellentransistor 108 mit schwebendem Gate, dessen Schwellenspannung zwischen
den Schwellenspannungen des Ein-Zellen- und des Aus-Zellen-Transistors
liegt. Insbesondere wird die Bezugszelle 108 mit einer
Schwellenspannung programmiert, die einem Zwischenwert zwischen
den Schwellenspannungen der Ein- und Aus-Zellen entspricht. Ein
Drainpol des Bezugszellentransistors 108 ist über einen
PMOS-Transistor 112 für
eine Last, der mit einem NMOS-Transistor 110 in Reihe geschaltet
ist, mit der Versorgungsspannung gekoppelt. Ein Sourcepol des Bezugszellentransistors 108 ist
geerdet und ein Steuergate desselben ist mit einer Bezugswortleitungsspannung
vRWL gekoppelt. Hierin ist ein Spannungspegel
der Wortleitungsspannung VWL identisch zu
jenem der Bezugswortleitung VRWL Wie in 3 dargestellt, umfaßt die Leseverstärkerschaltung 100 ferner
einen NMOS-Transistor 114 und einen Widerstand 116. Der
NMOS-Transistor 114 weist einen Drain-Source-Kanal auf,
der zwischen dem Drainpol des Transistors 108 und einem
Ende des Widerstandes 116 ausgebildet ist, und wird gemäß einem
Logikzustand eines Schaltsteuersignals Lesen, das eine Leseoperation
der Speicherzelle darstellt, durchgesteuert/gesperrt. Das andere
Ende des Widerstandes 116 ist geerdet. Das Schaltsteuersignal
Lesen liegt auf einem hohen Logikpegel, wenn das Speicherbauelement,
in dem die Leseverstärkerschaltung 100 enthalten
ist, die Leseoperation durchführt,
und liegt während
anderer Operationen auf einem niedrigen Logikpegel. Wenn das Schaltsteuersignal
Lesen auf einen hohen Pegel schaltet, wird der NMOS-Transistor 114 durchgesteuert,
und dadurch wird ein Strom, der vom Lasttransistor 112 zugeführt wird,
sowohl über
den NMOS-Transistor 114 als auch den widerstand 116 und über die
Bezugszelle 108 ständig
auf eine Erdspannung entladen.
-
Unter weiterer Bezugnahme auf 3 ist eine Datenleitung
DL, das heißt
ein Leseknoten VS zwischen dem PMOS- Transistor 106 und
dem NMOS-Transistor 104, mit einem Eingangsanschluß der Differenzverstärkerschaltung 118 verbunden. Und
eine Bezugsleitung RDL, das heißt
ein Bezugsknoten VR zwischen dem PMOS-Transistor 112 und dem
NMOS-Transistor 110, ist mit dem anderen Eingangsanschluß der Differenzverstärkerschaltung 118 gekoppelt,
welche gemäß dem Logikzustand
der Speicherzelle 102 auf der Basis eines Potentials der Bezugsleitung
RL ein hohes oder niedriges Signal Saus ausgibt.
-
Wenn die Gatespannung der Speicher-/Bezugszelle
niedriger ist als die Schwellenspannung der Bezugszelle 108,
wird gemäß der vorstehend
beschriebenen Leseverstärkerschaltung
der Strom vom Lasttransistor 112 ständig über den NMOS-Transistor 114 und
den Widerstand 116 entladen. Und wenn die Gatespannung
der Speicher-/Bezugszelle höher ist
als die Schwellenspannung der Bezugszelle 108, wird der
Strom vom Lasttransistor 112 nicht nur über den NMOS-Transistor 114 und
den Widerstand 116, sondern auch über die Bezugszelle 108 entladen.
-
4 ist
ein Kurvenbild, das Kennlinien des Ein-Zellen-Stroms, des Aus-Zellen-Stroms, des Bezugszellenstroms
und eines Stroms durch den Widerstand zeigt. In 4 stellt das Symbol Iein einen Strom
dar, der über
die unprogrammierte Speicherzelle fließt und das Symbol Iaus stellt einen Strom dar, der über die
programmierte Speicherzelle fließt. Das Symbol IBez stellt
einen Strom dar, der über
die Bezugszelle fließt
und das Symbol IA stellt einen Strom dar,
der über
den Widerstand 116 fließt.
-
Da die Schwellenspannung Vth3 der
Bezugszelle 108 auf einen Zwischenwert zwischen den Schwellenspannungen
Vthl und Vth2 der Ein- und Aus-Zellen festgelegt ist, ändert sich
der Bezugszellenstrom IBez, wie aus 4 zu sehen ist, gemäß einem
Mittelteil zwischen den Kennlinien der Ströme Iein und
Iaus, wenn die Versorgungsspannung Vcc oder die
Gatespannung Vg zunimmt. Der Strom IR durch den
Widerstand 116 fließt
konstant, wenn die Leseoperation nach dem Einschalten durchgeführt wird. Folglich
liegt der Bezugsstrom, das heißt
der Strom durch den Bezugsknoten VR, zwischen
den Strömen Iein und Iaus. Dies
bedeutet, daß,
obwohl die Versorgungsspannung Vcc oder die Gatespannung Vg der Speicher-/Bezugszelle
zunimmt, die Kurve des Bezugsstroms IBez sich
nicht mit der Kurve des Stroms Iaus kreuzt.
Das heißt,
der Betriebsspannungsbereich der Leseverstärkerschaltung 100 wird
nicht durch eine Änderung
der Versorgungsspannung Vcc (oder der Gatespannung der Speicher-/Bezugszelle)
begrenzt. Mit anderen Worten, der Betriebsspannungsbereich der Leseverstärkerschaltung 100 wird
erweitert.