JP4564151B2 - 感知増幅器回路 - Google Patents
感知増幅器回路 Download PDFInfo
- Publication number
- JP4564151B2 JP4564151B2 JP2000294767A JP2000294767A JP4564151B2 JP 4564151 B2 JP4564151 B2 JP 4564151B2 JP 2000294767 A JP2000294767 A JP 2000294767A JP 2000294767 A JP2000294767 A JP 2000294767A JP 4564151 B2 JP4564151 B2 JP 4564151B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cell
- transistor
- threshold voltage
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置の感知増幅器回路に関するものであり、より具体的にはフローティングゲートタイプの不揮発性半導体メモリ装置で使用される感知増幅器回路に関するものである。
【０００２】
【従来の技術】
周知のように、電気的にプログラム可能であるメモリセル或いは電気的に消去及びプログラム可能であるメモリセル（或いはフラッシュメモリセル）はフローティングゲートタイプの電界効果トランジスタを含む。プログラムされたメモリセルのフローティングゲートは電子で充電され、所定の電圧が制御ゲートに印加される時充電されたフローティングゲート下部のソース・ドレインチャンネルは電子によって非導通状態となる。この時、メモリセルはオフ状態を有する。メモリセルの非導通状態は感知増幅器によって“０”ビット（或いは“１”ビット）と読まれる。プログラムされていないメモリセル（或いは消去状態のメモリセル）のフローティングゲートは相当に少ない正電荷或いは負電荷に充電され（或いは中性的に充電され）、その結果所定の電圧が制御ゲートに印加される時プログラムされていないフローティングゲート下部のソース・ドレインチャンネルは導通される。この時、メモリセルはオン状態を有する。
【０００３】
不揮発性半導体メモリ装置のアレイは行と列に配列される複数個のフローティングゲートメモリセルを含む。任意の列に沿って配列された各セルのソースは共通ソースライン（或いはソース共通ライン）に接続され、選択されたメモリセルに関連した共通ソースラインは読み動作の間に基準電位、例えば、接地電圧に接続される。任意の列に沿って配列された各セルのドレインは列に対応するビットラインに接続され、ビットラインは選択されたセルの読み動作の間にデータラインを通じて感知増幅器の一入力端子に接続される。任意の行に沿って配列された各セルの制御ゲートはワードラインに共通に接続され、選択されたメモリセルに接続されたワードラインは選択されたメモリセルの読み動作の間に所定の選択電圧（或いはワードライン電圧）に接続される。
【０００４】
読み動作の間、選択されたメモリセルを通じて流れる電流は選択されたメモリセルが“０”或いは“１”にプログラムされたかの可否を決定するために基準電流と比較される。基準電流は基準回路から生成され、基準回路はメモリセルと同一の特性を有する一つ又はそれ以上のフローティングゲートセルを含む。基準回路は基準ラインを通じて電流ミラー型差動増幅器の他の入力端子に接続される。
差動増幅器は選択されたメモリセルのロジック状態が“０”或いは“１”であるかの可否を決定するために基準セルに接続された基準ラインの電圧を選択されたメモリセルに接続されたデータラインの電圧と比較する。
【０００５】
前で説明されたような機能を有する従来技術の感知増幅器回路１０が図１に図示されている。図１を参照すると、参照番号１２はフローティングゲートタイプのメモリセルトランジスタを示し、参照番号１４，１６はフローティングゲートタイプの基準セルトランジスタを各々示す。直列に接続された基準セルトランジスタ１４，１６各々のスレッショルド電圧（Ｖｔｈ）はプログラムされたメモリセルトランジスタ即ち、オン状態を有するメモリセルトランジスタのスレッショルド電圧と同一である。もう一度言うと、基準セルトランジスタの各々はオンセルトランジスタに構成される。メモリセルトランジスタ１２のドレインはＮＭＯＳトランジスタ１８およびこれと直列接続されたロードトランジスタ２０を通じて電源電圧Ｖｃｃに接続され、トランジスタ１８のゲートはバイアス電圧ＶBiasに接続される。同様に、基準セルトランジスタ１６のドレインはＮＭＯＳトランジスタ２２およびこれと直列接続されたロードトランジスタ２４を通じて電源電圧Ｖｃｃに接続され、トランジスタ２２のゲートはバイアス電圧ＶRBiasに接続される。トランジスタ１８，２０の間の感知ノードＶSとトランジスタ２２，２４の間の基準ノードＶRは差動増幅器２６の入力端子に各々接続される。
【０００６】
ゲート電圧の変化に沿ってオン状態のメモリセル、オフ状態のメモリセル、そして基準セルを通じて流れる電流の特性を示すグラフが図２に図示されている。
図２で、参照符号Ｉｏｎはプログラムされない（消去された）、即ちオン状態のメモリセルを通じて流れる電流（以下、“オンセル電流”という）を示し、参照符号Ｉｏｆｆはプログラムされた、即ちオフ状態のメモリセルを通じて流れる電流（以下、“オフセル電流という）を示し、参照符号Ｉｒｅｆは２個のオンセルトランジスタで構成された基準セルを通じて流れる電流（以下、“基準セル電流”という）を示す。図１で説明されたように、基準セルが直列接続された２個のオンセルトランジスタで構成されているから、基準セル電流Ｉｒｅｆはオンセル電流Ｉｏｎの半分になる。
【０００７】
【発明が解決しようとする課題】
従来技術の感知増幅器回路において、図２に図示されたように、基準セル電流Ｉｒｅｆは基準セルトランジスタ１４，１６のゲートに印加されるゲート電圧Ｖｇの変化によって可変される。ここで、当業者に周知のように、ゲート電圧Ｖｇが電圧源に電源電圧Ｖｃｃを利用して生成されるので、ゲート電圧Ｖｇは電源電圧Ｖｃｃの変化によって可変される。このような場合、従来技術に従う感知増幅器回路１０の最小動作電圧はオンセルのスレッショルド電圧Ｖｔｈ１によって制限される一方、感知増幅器回路１０の最大動作電圧は、図２で分かるように、オフセル電流Ｉｏｆｆと基準セル電流Ｉｒｅｆが交差する（或いは一致する）地点のゲート電圧Ｖｃｃｍａｘによって制限される。結果的に、ゲート電圧Ｖｇが最大動作電圧Ｖｃｃｍａｘ以上増加する時オフセルのロジック状態を感知することが不可能である。これは従来技術に従う感知増幅器回路１０の動作電圧範囲が電源電圧（又はメモリセルトランジスタ／基準セルトランジスタのゲート電圧）の変化によって制限されることを意味する。即ち、従来技術に従う感知増幅器回路の動作電圧範囲が狭い。
【０００８】
本発明は上記の点に鑑みなされたもので、その目的は、オンセル電流とオフセル電流の間に存在する基準電流を発生させる感知増幅器回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の感知増幅器回路は、第１スレッショルド電圧と第２スレッショルド電圧のうちの一つを有するメモリセルと、前記第１スレッショルド電圧と前記第２スレッショルド電圧の間の第３スレッショルド電圧を有する基準セルと、前記メモリセルに接続されたデータラインと電源電圧の間に接続された第１ロードトランジスタと、前記基準セルに接続された基準ラインと前記電源電圧の間に接続された第２ロードトランジスタと、前記基準セルと並列接続された抵抗素子と、前記基準セル及び抵抗素子に共通接続された前記基準ラインからの信号と前記データラインからの信号を受け入れ、前記基準ラインの電位を基準にして前記メモリセルのロジック状態によってハイレベル又はローレベルを出力する差動増幅器とを含むことを特徴とする。
【００１０】
上記のような感知増幅器回路によれば、メモリセルの第１スレッショルド電圧と第２スレッショルド電圧の間の第３スレッショルド電圧に基準セルのスレッショルド電圧を設定することと、基準セルに並列に抵抗素子を接続することで、基準電流がオンセル電流とオフセル電流の間に存在するようにする。だから、感知増幅器回路の最大動作電圧はメモリセル／基準セルに印加されるゲート電圧の変化又は電源電圧の変化によって制限されない。即ち、感知増幅器回路の動作電圧範囲が広がる。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の好適な実施の形態を説明する。図３は本発明の好ましい実施形態による感知増幅器回路の詳細回路図である。本発明の感知増幅器回路１００は電気的にプログラム可能であるメモリ装置、電気的に消去及びプログラム可能であるメモリ装置、マスクＲＯＭ装置、フラッシュメモリ装置等のようなフローティングゲートタイプの不揮発性半導体メモリ装置に適用可能である。
【００１２】
図３を参照すると、本発明の感知増幅器回路１００はメモリセル１０２を含む。このメモリセル１０２はフローティングゲートタイプの電界効果トランジスタで構成され、オン状態又はオフ状態にプログラムされる。メモリセル１０２のドレインはＮＭＯＳトランジスタ１０４、データラインＤＬおよびロード用ＰＭＯＳトランジスタ１０６を通じて電源電圧Ｖｃｃに接続される。メモリセル１０２のソースは接地され、メモリセル１０２の制御ゲートはワードライン電圧ＶWLに接続される。なお、ＮＭＯＳトランジスタ１０４のゲートはバイアス電圧ＶBiasに接続される。また、ロード用ＰＭＯＳトランジスタ１０６は、ソースが電源電圧Ｖｃｃに接続され、ドレインとゲートがデータラインＤＬに共通接続される。
【００１３】
本発明の感知増幅器回路１００はフローティングゲートタイプの電界効果トランジスタからなる基準セル１０８をさらに含み、この基準セル１０８はオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の間のスレッショルド電圧を有する。具体的には、基準セル１０８はオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の間の中間値に相応するスレッショルド電圧にプログラムされる（それに相応するスレッショルド電圧を有する）。基準セル１０８のドレインはＮＭＯＳトランジスタ１１０、基準ラインＲＤＬおよびロード用ＰＭＯＳトランジスタ１１２を通じて電源電圧Ｖｃｃに接続される。基準セル１０８のソースは接地され、基準セル１０８の制御ゲートは基準ワードライン電圧ＶRWLに接続される。ここで、基準ワードライン電圧ＶRWLレベルはワードライン電圧ＶWLレベルと同一である。なお、ＮＭＯＳトランジスタ１１０のゲートはバイアス電圧ＶRBiasに接続される。また、ロード用ＰＭＯＳトランジスタ１１２は、ソースが電源電圧Ｖｃｃに接続され、ドレインをゲートが基準ラインＲＤＬに共通接続される。
【００１４】
図３に図示されたように、本発明に従う感知増幅器回路１００はＮＭＯＳトランジスタ１１４と抵抗１１６をさらに含む。ＮＭＯＳトランジスタ１１４は基準セル１０８のドレインと抵抗１１６の一端の間に形成されるドレイン・ソースチャンネルを有し、メモリセルの読み動作を知らせるスイッチ制御信号Ｒｅａｄのロジック状態に従ってターンオン／オフされる。抵抗１１６の他端は接地されている。
【００１５】
スイッチ制御信号Ｒｅａｄは感知増幅器回路１００が利用されるメモリ装置が読み動作を実行する時ハイレベルになり、他の動作が実行される間にローレベルになる。スイッチ制御信号Ｒｅａｄがハイレベルになる時、ＮＭＯＳトランジスタ１１４はターンオンされ、その結果ロードトランジスタ１１２から供給される電流はＮＭＯＳトランジスタ１１４及び抵抗１１６を通じて、そして基準セル１０８を通じて接地電圧に一定に放電される。
【００１６】
続いて図３を参照すると、データラインＤＬ、即ちＰＭＯＳトランジスタ１０６とＮＭＯＳトランジスタ１０４の間の感知ノードＶSは差動増幅器１１８の一入力端子に接続され、基準ラインＲＤＬ即ち、ＰＭＯＳトランジスタ１１２とＮＭＯＳトランジスタ１１０の間の基準ノードＶRは差動増幅器１１８の他の入力端子に接続される。そして、差動増幅器１１８は基準ラインＲＤＬの電位を基準にしてメモリセル１０２のロジック状態によってハイレベル又はローレベルの信号Ｓｏｕｔを出力する。
【００１７】
前で説明された感知増幅器回路に従うと、メモリセル／基準セルのゲート電圧が基準セル１０８のスレッショルド電圧より低い時、ロードトランジスタ１１２から供給される電流はＮＭＯＳトランジスタ１１４及び抵抗１１６を通じて一定に放電される。すなわち、ゲート電圧が基準セル１０８のスレッショルド電圧より低い時、基準ノードＶRを通して流れる電流すなわち基準電流は、抵抗１１６を通じて流れる電流により決定される。一方、メモリセル／基準セルのゲート電圧が基準セル１０８のスレッショルド電圧より高い時、ロードトランジスタ１１２から供給される電流はトランジスタ１１４及び抵抗１１６を通じて流れるだけでなく基準セル１０８を通じて流れる。すなわち、ゲート電圧が基準セル１０８のスレッショルド電圧より高い時、基準電流は、抵抗１１６および基準セル１０８を通じて流れる電流によって決定される。
【００１８】
図４はオンセル電流、オフセル電流、基準セル電流、抵抗を通じて流れる電流の特性を示すグラフである。図４で、参照符号Ｉｏｎはプログラムされない（消去された）、即ちオン状態のメモリセルを通じて流れる電流を示し、参照符号Ｉｏｆｆはプログラムされた、即ちオフ状態のメモリセルを通じて流れる電流を示す。さらに、参照符号Ｉｒｅｆは基準セル１０８を通じて流れる電流を示し、参照符号ＩRは抵抗１１６を通じて流れる電流を示す。
【００１９】
図４で分かるように、基準セル１０８のスレッショルド電圧Ｖｔｈ３がオンセルのスレッショルド電圧Ｖｔｈ１とオフセルのスレッショルド電圧Ｖｔｈ２の中間値に設定されているから、基準セル電流Ｉｒｅｆはゲート電圧Ｖｇ（又は電源電圧）が増加する時オンセル電流Ｉｏｎとオフセル電流Ｉｏｆｆの中央部分を沿って変化する。さらに、抵抗１１６を通じて流れる電流ＩRは電源が供給された後読み動作の間に一定に流れることが分かる。結果的に、基準ノードＶRを通じて流れる電流即ち、基準電流はオンセル電流Ｉｏｎとオフセル電流Ｉｏｆｆの間に存在する。これは電源電圧Ｖｃｃ又はメモリセル／基準セルのゲート電圧Ｖｇが増加するとしても基準ノードＶRの電流（基準電流）がオフセル電流Ｉｏｆｆと交差しないことを意味する。即ち、本発明に従う感知増幅器回路１００の動作電圧範囲が電源電圧Ｖｃｃ（又はメモリセル／基準セルのゲート電圧）の変化に制限を受けない（これは感知増幅器回路の動作電圧範囲が広まることを意味する）。
【００２０】
【発明の効果】
上述したように、本発明では、基準セルのスレッショルド電圧をオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の中間値に対応するスレッショルド電圧にプログラムし、かつ基準セルに並列に抵抗を接続することで基準電流がオンセル電流とオフセル電流の間に存在する。結果的に、電源電圧又はメモリセル／基準セルのゲート電圧が所定電圧以上（図２で、オフセル電流と基準セル電流が交差する点に対応する電圧以上）に増加する時、基準電流がオフセル電流Ｉｏｆｆと交差しないので、本発明に従う感知増幅器回路の動作電圧範囲は電源電圧（又はメモリセル／基準セルのゲート電圧）の変化に制限を受けない。
【図面の簡単な説明】
【図１】従来技術に従う感知増幅器回路の詳細回路図である。
【図２】図１に図示された感知増幅器回路の動作時電流特性を示す図である。
【図３】本発明の好ましい実施の形態に従う感知増幅器回路の詳細回路図である。
【図４】図３に図示された感知増幅器回路の動作時電流特性を示す図である。
【符号の説明】
１００ 感知増幅器回路
１０２ メモリセル
１０４，１１０ ＮＭＯＳトランジスタ
１０６，１１２ ロード用トランジスタ
１０８ 基準セル
１１４ ＮＭＯＳトランジスタ
１１６ 抵抗
１１８ 差動増幅器
ＤＬ データライン
ＲＤＬ 基準ライン
【発明の属する技術分野】
本発明は半導体メモリ装置の感知増幅器回路に関するものであり、より具体的にはフローティングゲートタイプの不揮発性半導体メモリ装置で使用される感知増幅器回路に関するものである。
【０００２】
【従来の技術】
周知のように、電気的にプログラム可能であるメモリセル或いは電気的に消去及びプログラム可能であるメモリセル（或いはフラッシュメモリセル）はフローティングゲートタイプの電界効果トランジスタを含む。プログラムされたメモリセルのフローティングゲートは電子で充電され、所定の電圧が制御ゲートに印加される時充電されたフローティングゲート下部のソース・ドレインチャンネルは電子によって非導通状態となる。この時、メモリセルはオフ状態を有する。メモリセルの非導通状態は感知増幅器によって“０”ビット（或いは“１”ビット）と読まれる。プログラムされていないメモリセル（或いは消去状態のメモリセル）のフローティングゲートは相当に少ない正電荷或いは負電荷に充電され（或いは中性的に充電され）、その結果所定の電圧が制御ゲートに印加される時プログラムされていないフローティングゲート下部のソース・ドレインチャンネルは導通される。この時、メモリセルはオン状態を有する。
【０００３】
不揮発性半導体メモリ装置のアレイは行と列に配列される複数個のフローティングゲートメモリセルを含む。任意の列に沿って配列された各セルのソースは共通ソースライン（或いはソース共通ライン）に接続され、選択されたメモリセルに関連した共通ソースラインは読み動作の間に基準電位、例えば、接地電圧に接続される。任意の列に沿って配列された各セルのドレインは列に対応するビットラインに接続され、ビットラインは選択されたセルの読み動作の間にデータラインを通じて感知増幅器の一入力端子に接続される。任意の行に沿って配列された各セルの制御ゲートはワードラインに共通に接続され、選択されたメモリセルに接続されたワードラインは選択されたメモリセルの読み動作の間に所定の選択電圧（或いはワードライン電圧）に接続される。
【０００４】
読み動作の間、選択されたメモリセルを通じて流れる電流は選択されたメモリセルが“０”或いは“１”にプログラムされたかの可否を決定するために基準電流と比較される。基準電流は基準回路から生成され、基準回路はメモリセルと同一の特性を有する一つ又はそれ以上のフローティングゲートセルを含む。基準回路は基準ラインを通じて電流ミラー型差動増幅器の他の入力端子に接続される。
差動増幅器は選択されたメモリセルのロジック状態が“０”或いは“１”であるかの可否を決定するために基準セルに接続された基準ラインの電圧を選択されたメモリセルに接続されたデータラインの電圧と比較する。
【０００５】
前で説明されたような機能を有する従来技術の感知増幅器回路１０が図１に図示されている。図１を参照すると、参照番号１２はフローティングゲートタイプのメモリセルトランジスタを示し、参照番号１４，１６はフローティングゲートタイプの基準セルトランジスタを各々示す。直列に接続された基準セルトランジスタ１４，１６各々のスレッショルド電圧（Ｖｔｈ）はプログラムされたメモリセルトランジスタ即ち、オン状態を有するメモリセルトランジスタのスレッショルド電圧と同一である。もう一度言うと、基準セルトランジスタの各々はオンセルトランジスタに構成される。メモリセルトランジスタ１２のドレインはＮＭＯＳトランジスタ１８およびこれと直列接続されたロードトランジスタ２０を通じて電源電圧Ｖｃｃに接続され、トランジスタ１８のゲートはバイアス電圧ＶBiasに接続される。同様に、基準セルトランジスタ１６のドレインはＮＭＯＳトランジスタ２２およびこれと直列接続されたロードトランジスタ２４を通じて電源電圧Ｖｃｃに接続され、トランジスタ２２のゲートはバイアス電圧ＶRBiasに接続される。トランジスタ１８，２０の間の感知ノードＶSとトランジスタ２２，２４の間の基準ノードＶRは差動増幅器２６の入力端子に各々接続される。
【０００６】
ゲート電圧の変化に沿ってオン状態のメモリセル、オフ状態のメモリセル、そして基準セルを通じて流れる電流の特性を示すグラフが図２に図示されている。
図２で、参照符号Ｉｏｎはプログラムされない（消去された）、即ちオン状態のメモリセルを通じて流れる電流（以下、“オンセル電流”という）を示し、参照符号Ｉｏｆｆはプログラムされた、即ちオフ状態のメモリセルを通じて流れる電流（以下、“オフセル電流という）を示し、参照符号Ｉｒｅｆは２個のオンセルトランジスタで構成された基準セルを通じて流れる電流（以下、“基準セル電流”という）を示す。図１で説明されたように、基準セルが直列接続された２個のオンセルトランジスタで構成されているから、基準セル電流Ｉｒｅｆはオンセル電流Ｉｏｎの半分になる。
【０００７】
【発明が解決しようとする課題】
従来技術の感知増幅器回路において、図２に図示されたように、基準セル電流Ｉｒｅｆは基準セルトランジスタ１４，１６のゲートに印加されるゲート電圧Ｖｇの変化によって可変される。ここで、当業者に周知のように、ゲート電圧Ｖｇが電圧源に電源電圧Ｖｃｃを利用して生成されるので、ゲート電圧Ｖｇは電源電圧Ｖｃｃの変化によって可変される。このような場合、従来技術に従う感知増幅器回路１０の最小動作電圧はオンセルのスレッショルド電圧Ｖｔｈ１によって制限される一方、感知増幅器回路１０の最大動作電圧は、図２で分かるように、オフセル電流Ｉｏｆｆと基準セル電流Ｉｒｅｆが交差する（或いは一致する）地点のゲート電圧Ｖｃｃｍａｘによって制限される。結果的に、ゲート電圧Ｖｇが最大動作電圧Ｖｃｃｍａｘ以上増加する時オフセルのロジック状態を感知することが不可能である。これは従来技術に従う感知増幅器回路１０の動作電圧範囲が電源電圧（又はメモリセルトランジスタ／基準セルトランジスタのゲート電圧）の変化によって制限されることを意味する。即ち、従来技術に従う感知増幅器回路の動作電圧範囲が狭い。
【０００８】
本発明は上記の点に鑑みなされたもので、その目的は、オンセル電流とオフセル電流の間に存在する基準電流を発生させる感知増幅器回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の感知増幅器回路は、第１スレッショルド電圧と第２スレッショルド電圧のうちの一つを有するメモリセルと、前記第１スレッショルド電圧と前記第２スレッショルド電圧の間の第３スレッショルド電圧を有する基準セルと、前記メモリセルに接続されたデータラインと電源電圧の間に接続された第１ロードトランジスタと、前記基準セルに接続された基準ラインと前記電源電圧の間に接続された第２ロードトランジスタと、前記基準セルと並列接続された抵抗素子と、前記基準セル及び抵抗素子に共通接続された前記基準ラインからの信号と前記データラインからの信号を受け入れ、前記基準ラインの電位を基準にして前記メモリセルのロジック状態によってハイレベル又はローレベルを出力する差動増幅器とを含むことを特徴とする。
【００１０】
上記のような感知増幅器回路によれば、メモリセルの第１スレッショルド電圧と第２スレッショルド電圧の間の第３スレッショルド電圧に基準セルのスレッショルド電圧を設定することと、基準セルに並列に抵抗素子を接続することで、基準電流がオンセル電流とオフセル電流の間に存在するようにする。だから、感知増幅器回路の最大動作電圧はメモリセル／基準セルに印加されるゲート電圧の変化又は電源電圧の変化によって制限されない。即ち、感知増幅器回路の動作電圧範囲が広がる。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の好適な実施の形態を説明する。図３は本発明の好ましい実施形態による感知増幅器回路の詳細回路図である。本発明の感知増幅器回路１００は電気的にプログラム可能であるメモリ装置、電気的に消去及びプログラム可能であるメモリ装置、マスクＲＯＭ装置、フラッシュメモリ装置等のようなフローティングゲートタイプの不揮発性半導体メモリ装置に適用可能である。
【００１２】
図３を参照すると、本発明の感知増幅器回路１００はメモリセル１０２を含む。このメモリセル１０２はフローティングゲートタイプの電界効果トランジスタで構成され、オン状態又はオフ状態にプログラムされる。メモリセル１０２のドレインはＮＭＯＳトランジスタ１０４、データラインＤＬおよびロード用ＰＭＯＳトランジスタ１０６を通じて電源電圧Ｖｃｃに接続される。メモリセル１０２のソースは接地され、メモリセル１０２の制御ゲートはワードライン電圧ＶWLに接続される。なお、ＮＭＯＳトランジスタ１０４のゲートはバイアス電圧ＶBiasに接続される。また、ロード用ＰＭＯＳトランジスタ１０６は、ソースが電源電圧Ｖｃｃに接続され、ドレインとゲートがデータラインＤＬに共通接続される。
【００１３】
本発明の感知増幅器回路１００はフローティングゲートタイプの電界効果トランジスタからなる基準セル１０８をさらに含み、この基準セル１０８はオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の間のスレッショルド電圧を有する。具体的には、基準セル１０８はオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の間の中間値に相応するスレッショルド電圧にプログラムされる（それに相応するスレッショルド電圧を有する）。基準セル１０８のドレインはＮＭＯＳトランジスタ１１０、基準ラインＲＤＬおよびロード用ＰＭＯＳトランジスタ１１２を通じて電源電圧Ｖｃｃに接続される。基準セル１０８のソースは接地され、基準セル１０８の制御ゲートは基準ワードライン電圧ＶRWLに接続される。ここで、基準ワードライン電圧ＶRWLレベルはワードライン電圧ＶWLレベルと同一である。なお、ＮＭＯＳトランジスタ１１０のゲートはバイアス電圧ＶRBiasに接続される。また、ロード用ＰＭＯＳトランジスタ１１２は、ソースが電源電圧Ｖｃｃに接続され、ドレインをゲートが基準ラインＲＤＬに共通接続される。
【００１４】
図３に図示されたように、本発明に従う感知増幅器回路１００はＮＭＯＳトランジスタ１１４と抵抗１１６をさらに含む。ＮＭＯＳトランジスタ１１４は基準セル１０８のドレインと抵抗１１６の一端の間に形成されるドレイン・ソースチャンネルを有し、メモリセルの読み動作を知らせるスイッチ制御信号Ｒｅａｄのロジック状態に従ってターンオン／オフされる。抵抗１１６の他端は接地されている。
【００１５】
スイッチ制御信号Ｒｅａｄは感知増幅器回路１００が利用されるメモリ装置が読み動作を実行する時ハイレベルになり、他の動作が実行される間にローレベルになる。スイッチ制御信号Ｒｅａｄがハイレベルになる時、ＮＭＯＳトランジスタ１１４はターンオンされ、その結果ロードトランジスタ１１２から供給される電流はＮＭＯＳトランジスタ１１４及び抵抗１１６を通じて、そして基準セル１０８を通じて接地電圧に一定に放電される。
【００１６】
続いて図３を参照すると、データラインＤＬ、即ちＰＭＯＳトランジスタ１０６とＮＭＯＳトランジスタ１０４の間の感知ノードＶSは差動増幅器１１８の一入力端子に接続され、基準ラインＲＤＬ即ち、ＰＭＯＳトランジスタ１１２とＮＭＯＳトランジスタ１１０の間の基準ノードＶRは差動増幅器１１８の他の入力端子に接続される。そして、差動増幅器１１８は基準ラインＲＤＬの電位を基準にしてメモリセル１０２のロジック状態によってハイレベル又はローレベルの信号Ｓｏｕｔを出力する。
【００１７】
前で説明された感知増幅器回路に従うと、メモリセル／基準セルのゲート電圧が基準セル１０８のスレッショルド電圧より低い時、ロードトランジスタ１１２から供給される電流はＮＭＯＳトランジスタ１１４及び抵抗１１６を通じて一定に放電される。すなわち、ゲート電圧が基準セル１０８のスレッショルド電圧より低い時、基準ノードＶRを通して流れる電流すなわち基準電流は、抵抗１１６を通じて流れる電流により決定される。一方、メモリセル／基準セルのゲート電圧が基準セル１０８のスレッショルド電圧より高い時、ロードトランジスタ１１２から供給される電流はトランジスタ１１４及び抵抗１１６を通じて流れるだけでなく基準セル１０８を通じて流れる。すなわち、ゲート電圧が基準セル１０８のスレッショルド電圧より高い時、基準電流は、抵抗１１６および基準セル１０８を通じて流れる電流によって決定される。
【００１８】
図４はオンセル電流、オフセル電流、基準セル電流、抵抗を通じて流れる電流の特性を示すグラフである。図４で、参照符号Ｉｏｎはプログラムされない（消去された）、即ちオン状態のメモリセルを通じて流れる電流を示し、参照符号Ｉｏｆｆはプログラムされた、即ちオフ状態のメモリセルを通じて流れる電流を示す。さらに、参照符号Ｉｒｅｆは基準セル１０８を通じて流れる電流を示し、参照符号ＩRは抵抗１１６を通じて流れる電流を示す。
【００１９】
図４で分かるように、基準セル１０８のスレッショルド電圧Ｖｔｈ３がオンセルのスレッショルド電圧Ｖｔｈ１とオフセルのスレッショルド電圧Ｖｔｈ２の中間値に設定されているから、基準セル電流Ｉｒｅｆはゲート電圧Ｖｇ（又は電源電圧）が増加する時オンセル電流Ｉｏｎとオフセル電流Ｉｏｆｆの中央部分を沿って変化する。さらに、抵抗１１６を通じて流れる電流ＩRは電源が供給された後読み動作の間に一定に流れることが分かる。結果的に、基準ノードＶRを通じて流れる電流即ち、基準電流はオンセル電流Ｉｏｎとオフセル電流Ｉｏｆｆの間に存在する。これは電源電圧Ｖｃｃ又はメモリセル／基準セルのゲート電圧Ｖｇが増加するとしても基準ノードＶRの電流（基準電流）がオフセル電流Ｉｏｆｆと交差しないことを意味する。即ち、本発明に従う感知増幅器回路１００の動作電圧範囲が電源電圧Ｖｃｃ（又はメモリセル／基準セルのゲート電圧）の変化に制限を受けない（これは感知増幅器回路の動作電圧範囲が広まることを意味する）。
【００２０】
【発明の効果】
上述したように、本発明では、基準セルのスレッショルド電圧をオンセルのスレッショルド電圧とオフセルのスレッショルド電圧の中間値に対応するスレッショルド電圧にプログラムし、かつ基準セルに並列に抵抗を接続することで基準電流がオンセル電流とオフセル電流の間に存在する。結果的に、電源電圧又はメモリセル／基準セルのゲート電圧が所定電圧以上（図２で、オフセル電流と基準セル電流が交差する点に対応する電圧以上）に増加する時、基準電流がオフセル電流Ｉｏｆｆと交差しないので、本発明に従う感知増幅器回路の動作電圧範囲は電源電圧（又はメモリセル／基準セルのゲート電圧）の変化に制限を受けない。
【図面の簡単な説明】
【図１】従来技術に従う感知増幅器回路の詳細回路図である。
【図２】図１に図示された感知増幅器回路の動作時電流特性を示す図である。
【図３】本発明の好ましい実施の形態に従う感知増幅器回路の詳細回路図である。
【図４】図３に図示された感知増幅器回路の動作時電流特性を示す図である。
【符号の説明】
１００ 感知増幅器回路
１０２ メモリセル
１０４，１１０ ＮＭＯＳトランジスタ
１０６，１１２ ロード用トランジスタ
１０８ 基準セル
１１４ ＮＭＯＳトランジスタ
１１６ 抵抗
１１８ 差動増幅器
ＤＬ データライン
ＲＤＬ 基準ライン
Claims (6)
- 第１スレッショルド電圧と第２スレッショルド電圧のうちの一つを有するメモリセルと、
前記第１スレッショルド電圧と前記第２スレッショルド電圧の間の第３スレッショルド電圧を有する基準セルと、
前記メモリセルに接続されたデータラインと電源電圧の間に接続された第１ロードトランジスタと、
前記基準セルに接続された基準ラインと前記電源電圧の間に接続された第２ロードトランジスタと、
前記基準セルと並列接続された抵抗素子と、
前記基準セル及び抵抗素子に共通接続された前記基準ラインからの信号と前記データラインからの信号を受け入れ、前記基準ラインの電位を基準にして前記メモリセルのロジック状態によってハイレベル又はローレベルを出力する差動増幅器と
を含むことを特徴とする半導体メモリ装置の感知増幅器回路。 - 前記基準ラインと抵抗素子の間に接続されるスイッチトランジスタを付加的に含み、このスイッチトランジスタは前記メモリ装置が読み動作を実行する時スイッチオンされることを特徴とする請求項１に記載の半導体メモリ装置の感知増幅器回路。
- 前記メモリセルと前記基準セルはフローティングゲートタイプの電界効果トランジスタからなることを特徴とする請求項１に記載の半導体メモリ装置の感知増幅器回路。
- 前記第３スレッショルド電圧は前記第１スレッショルド電圧と前記第２スレッショルド電圧の中間値に対応することを特徴とする請求項１に記載の半導体メモリ装置の感知増幅器回路。
- データラインに接続されたドレイン、接地電圧に接続されたソース、フローティングゲート、そしてワードラインに接続された制御ゲートを有するメモリセルトランジスタと、
電源電圧に接続されたソース、前記データラインに共通接続されたドレイン及びゲートを有する第１ＰＭＯＳトランジスタと、
基準ラインに接続されたドレイン、前記接地電圧に接続されたソース、フローティングゲート、そして基準ワードラインに接続された制御ゲートを有する基準セルトランジスタと、
前記電源電圧に接続されたソース、前記基準ラインに共通接続されたドレイン及びゲートを有する第２ＰＭＯＳトランジスタと、
前記基準セルトランジスタのドレインに接続されたドレイン、スイッチ制御信号に接続されたゲート、そしてソースを有するＮＭＯＳトランジスタと、
このＮＭＯＳトランジスタのソースに接続された一端及び接地電圧に接続された他端を有する抵抗と、
前記データラインに接続された一入力端子、前記基準ラインに接続された他入力端子、そして前記基準ラインの電位を基準にして前記メモリセルトランジスタのロジック状態によってハイレベル又はローレベルを出力する端子を有する差動増幅器とを含み、
前記基準セルトランジスタは第１電圧と第２電圧の中間値に対応するスレッショルド電圧を有し、前記第１電圧はオン状態を有するメモリセルトランジスタのスレッショルド電圧と同じ、前記第２電圧はオフ状態を有するメモリセルトランジスタのスレッショルド電圧と同じなことを特徴とする不揮発性半導体メモリ装置の感知増幅器回路。 - 前記ワードライン及び前記基準ワードラインは前記メモリ装置の読み動作時同一の電圧レベルに駆動され、前記スイッチ制御信号は前記読み動作の間に活性化されることを特徴とする請求項５に記載の不揮発性半導体メモリ装置の感知増幅器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999P-42356 | 1999-10-01 | ||
| KR1019990042356A KR100322471B1 (ko) | 1999-10-01 | 1999-10-01 | 불휘발성 반도체 메모리 장치의 감지 증폭기 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101884A JP2001101884A (ja) | 2001-04-13 |
| JP4564151B2 true JP4564151B2 (ja) | 2010-10-20 |
Family
ID=19613644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294767A Expired - Fee Related JP4564151B2 (ja) | 1999-10-01 | 2000-09-27 | 感知増幅器回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6400606B1 (ja) |
| JP (1) | JP4564151B2 (ja) |
| KR (1) | KR100322471B1 (ja) |
| DE (1) | DE10034230B4 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7177181B1 (en) * | 2001-03-21 | 2007-02-13 | Sandisk 3D Llc | Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics |
| EP1324344B1 (en) * | 2001-12-28 | 2007-04-04 | STMicroelectronics S.r.l. | Sense amplifier structure for multilevel non-volatile memory devices and corresponding reading method |
| KR100543448B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 버스트 읽기 동작 모드를 갖는 플래시 메모리 장치 |
| JP4133692B2 (ja) * | 2003-08-29 | 2008-08-13 | メンター・グラフィクス・コーポレーション | 不揮発性半導体記憶装置 |
| JP2005259330A (ja) * | 2004-02-09 | 2005-09-22 | Sharp Corp | バイアス電圧印加回路及び半導体記憶装置 |
| KR100732633B1 (ko) * | 2006-02-01 | 2007-06-27 | 삼성전자주식회사 | 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치 |
| KR20100098954A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 레벨 검출기 및 이를 구비하는 전압 발생기 |
| US8953384B2 (en) * | 2012-07-31 | 2015-02-10 | Winbond Electronics Corporation | Sense amplifier for flash memory |
| TWI493554B (zh) * | 2012-11-06 | 2015-07-21 | Winbond Electronics Corp | 快閃記憶體的感測放大器 |
| CN103854698B (zh) * | 2012-11-29 | 2017-05-31 | 华邦电子股份有限公司 | 闪存存储器的感测放大器 |
| CN104795088B (zh) * | 2014-01-22 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器及存储器 |
| CN104795087B (zh) * | 2014-01-22 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 用于读取数据的灵敏放大器及存储器 |
| US10199112B1 (en) * | 2017-08-25 | 2019-02-05 | Silicon Storage Technology, Inc. | Sense amplifier circuit for reading data in a flash memory cell |
| US10622066B2 (en) * | 2017-09-21 | 2020-04-14 | Samsung Electronics Co., Ltd. | Resistive memory device including reference cell and operating method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218570A (en) * | 1990-02-23 | 1993-06-08 | Sgs-Thomson Microelectronics S.R.L. | Sense circuit for reading data stored in nonvolatile memory cells |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514828A (en) * | 1979-11-05 | 1985-04-30 | Texas Instruments Incorporated | Magnetic bubble memory sense amplifier having a pulsed current mode of operation |
| DE69029968T2 (de) * | 1990-11-19 | 1997-06-05 | Sgs Thomson Microelectronics | Speichern mit ungleichen Lasten und mit Kompensation |
| JP3346274B2 (ja) * | 1998-04-27 | 2002-11-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| JP3237610B2 (ja) * | 1998-05-19 | 2001-12-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
-
1999
- 1999-10-01 KR KR1019990042356A patent/KR100322471B1/ko not_active IP Right Cessation
-
2000
- 2000-07-14 DE DE10034230A patent/DE10034230B4/de not_active Expired - Fee Related
- 2000-09-27 JP JP2000294767A patent/JP4564151B2/ja not_active Expired - Fee Related
- 2000-10-02 US US09/677,287 patent/US6400606B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218570A (en) * | 1990-02-23 | 1993-06-08 | Sgs-Thomson Microelectronics S.R.L. | Sense circuit for reading data stored in nonvolatile memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100322471B1 (ko) | 2002-02-07 |
| US6400606B1 (en) | 2002-06-04 |
| DE10034230A1 (de) | 2001-04-12 |
| KR20010035664A (ko) | 2001-05-07 |
| JP2001101884A (ja) | 2001-04-13 |
| DE10034230B4 (de) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157342B1 (ko) | 불휘발성 반도체 메모리의 전압 센싱 방법 | |
| KR100381956B1 (ko) | 플래시 메모리 장치의 감지 증폭 회로 | |
| KR100555243B1 (ko) | 반도체 기억장치 및 그 제어방법 | |
| JP4564151B2 (ja) | 感知増幅器回路 | |
| US7355903B2 (en) | Semiconductor device including memory cells and current limiter | |
| US20090027972A1 (en) | Wordline driver for a non-volatile memory device, a non-volatile memory device and method | |
| US4443718A (en) | Nonvolatile semiconductor memory with stabilized level shift circuit | |
| KR100501962B1 (ko) | 전기적으로프로그램가능한메모리및프로그래밍방법 | |
| US5029138A (en) | Sense amplifier circuit coupled to a bit line pair for increasing a difference in voltage level at an improved speed | |
| US6734719B2 (en) | Constant voltage generation circuit and semiconductor memory device | |
| JP2005530298A (ja) | メモリデバイスのプログラミングに使用される行デコーダ回路 | |
| JP5280660B2 (ja) | 低電圧、低キャパシタンスのフラッシュメモリアレイ | |
| US7701778B2 (en) | Nonvolatile semiconductor memory device | |
| JP4511571B2 (ja) | プログラマブル・リードオンリーメモリ | |
| CN107578794B (zh) | 用于储存多比特位数据的eprom器件及eprom器件的读取电路 | |
| JP4083908B2 (ja) | マルチ−ビットデータを貯蔵するための半導体メモリ装置 | |
| CN113470721B (zh) | 存储器件及其操作方法 | |
| US5768189A (en) | Circuitry and method for stabilizing operating characteristics of memory against temperature variations | |
| US5488586A (en) | Method and apparatus for erasing an array of electrically erasable programmable read only memory cells | |
| JP4658039B2 (ja) | Ｈｃｉプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ | |
| JPS6120958B2 (ja) | ||
| KR100375219B1 (ko) | 반도체 메모리 장치의 데이터 라인 프리챠지 회로 | |
| JP3828694B2 (ja) | 半導体メモリ装置のセンシング回路並びにこれを用いたセンシング方法 | |
| US20050078499A1 (en) | Nonvolatile semiconductor storage apparatus and readout method | |
| US10127980B2 (en) | Integrated circuit including memory, and write method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |