CN2741188Y - 反熔丝型存储器组件的结构 - Google Patents
反熔丝型存储器组件的结构 Download PDFInfo
- Publication number
- CN2741188Y CN2741188Y CN 200420067254 CN200420067254U CN2741188Y CN 2741188 Y CN2741188 Y CN 2741188Y CN 200420067254 CN200420067254 CN 200420067254 CN 200420067254 U CN200420067254 U CN 200420067254U CN 2741188 Y CN2741188 Y CN 2741188Y
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- type
- fuse
- type conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种反熔丝型存储器组件的结构，其包括：一金属硅化物层、一第一型导电层于金属硅化物层上、一反熔丝层于该第一型导电层上、以及一第二型导电层于该反熔丝层上。依本实用新型的结构，由于其比现有技术减少一多晶硅层，故其多晶硅和硅化物层的总体阻质较低，可增加反熔丝型存储器组件的驱动电流。
Description
技术领域
本实用新型涉及一种半导体组件结构改进，特别是关于一种改进反熔丝型存储器组件多晶硅和金属硅化物制程的结构。
背景技术
反熔丝型存储器组件是一种三维的存储器组件，其存储单元是设在二极管的正极和负极之间的反熔丝层以做控制。当反熔丝层完好时，其正极和负极彼此断路，但是当反熔丝层被破坏时，其正极和负极形成二极管，且其线路设计为正极和负极的材料彼此正交。三维结构的反熔丝型存储器组件和传统的二维结构存储器比较，其所需使用的硅积底面积较传统的存储器小，也因此，可以增加存储器的积极度，减少单位面积的成本。此外反熔丝型存储器组件由于具有一次烧录(OTP)的特性，可在保密性上提供较佳的保护。
请参阅图1A至图1D，为现有反熔丝型存储器组件多晶硅的金属硅化物制程的剖面示意图。如图1A所示，金属导线及其导线间介电层制程已完成在半导体基底100上，此处为简略图示予以省略，于金属导线及其导线间介电层上沉积一掺杂P+的多晶硅层，以做为底部多晶硅层110。其后，沉积一无掺杂的多晶硅或非晶硅层做为反应多晶硅层111于底部多晶硅层110上。接着，沉积一钛金属层119及后续的氮化钛层120于无掺杂的多晶硅或非晶硅层111上。
接下来，如图1B所示，使用一快速回火制程，以使反应多晶硅层和钛金属层119及部分氮化钛层120反应形成一钛硅化合物层130。其形成的钛硅化合物层130具有低的导电系数及良好的热稳定性，可减少导线间的阻值。之后，于钛硅化合物上沉积一层掺杂P+的多晶硅层做为第一型导电层135。
后续，如图1C所示，进行一热氧化制程以第一型导电层135上形成一反熔丝层136。其形成的反熔丝层136是做为控制反熔丝型存储器单元的主要组件。其后，定义之前形成的反熔丝层136，钛硅化合物层130，第一型导电层135及底部多晶硅层110以形成字符线，其包括微影，蚀刻及形成导线后于导线间填入介电材料和后续的化学机械研磨制程，其为一般现有的技艺，不在此详加描述。最后，如图1D所示，沉积一掺杂N的多晶硅层做为第二型导电层140，并定义第二型导电层140以形成位线。
请参阅图3所示，其为现有反熔丝型存储器组件多晶硅的金属硅化物制程的立体图，底部多晶硅层110形成在半导体基底100上，其上依序有底部多晶硅层110、钛硅化合物层130、氮化钛层120、第一型导电层135。底部多晶硅层110、钛硅化合物层130和第一型导电层135做为字符线(WL)。第二型导电层140做为位线(BL)且其和第一型导电层135中夹有一反熔丝层136。
此制程在形成钛金属硅化物时，需先沉积一P+的多晶硅层及后续无掺杂的多晶硅或非晶硅层。加热沉积的钛金属层以使钛金属层和其下的无掺杂的多晶硅或非晶硅层反应形成钛金属硅化物层。其后再沉积一层掺杂P+的多晶硅层。其形成第一型导电层的步骤相当繁琐，并且多层的多晶硅沉积必需不断将整批晶圆由先前的反应器取出再置入预进行反应的反应器中，不但步骤繁杂，且需要长时间等待抽真空，以达到标准的反应室压力，相当耗费制程时间。
美国专利申请号第09/560626号揭示了一种低漏电流的存储单元，其中在正极和负极的二极管间放置一反熔丝层，当反熔丝层是完好时，其正极和负极彼此断路，但是当反熔丝层被破坏时，其正极和负极在一小区域的反熔丝层接通，也因此形成二极管，也因为其很小区域的熔丝使其二极管具有很小的范围区域，也因此其具相对小的漏电流。另外美国专利第6525953号揭示一种三维，可程序化，非挥发性的存储单元，其是藉由一自我对准的柱状物，其中包含二极管的正极和负极组件，以及介于其中的反熔丝层，并依此柱状物形成其存储器单元，其运作原理亦是根据反熔丝层是完好和破坏与否，形成电路，并决定储存的数据。
因此，为克服上述现有的方法，即在形成二极管的正极和负极组件皆是使用掺杂的多晶硅的缺点，产生了本实用新型。
实用新型内容
有鉴于此，为了解决上述问题，本实用新型的一目的在于提供一种简化的反熔丝型存储器组件的结构，其可以减少多晶硅的沉积步骤，以简化形成金属硅化物的制程，缩减制程时间，并减低制造成本。
本实用新型的另一目的在于提供一种反熔丝型存储器组件的结构，其借着减少一多晶硅层，可以达到减少多晶硅和硅化物层的总体阻质，并藉此增加反熔丝型存储器组件的驱动电流。
本实用新型提出一种反熔丝型存储器组件的多晶硅和硅化物结构，其包括：一金属硅化物层、一第一型导电层于该金属硅化物层上、一反熔丝层于该第一型导电层上、以及一第二型导电层于该反熔丝层上。依本实用新型的结构，由于其比现有技术减少一多晶硅层，故其多晶硅和硅化物层的总体阻质较低，可增加反熔丝型存储器组件的驱动电流。
附图说明
图1A至图1D为现有反熔丝型存储器组件多晶硅和金属硅化物制程的剖面示意图；
图2A至图2D为本实用新型实施例的反熔丝型存储器组件多晶硅和金属硅化物制程剖面示意图；
图3为现有反熔丝型存储器组件多晶硅的金属硅化物制程的立体图；
图4为本实用新型反熔丝型存储器组件多晶硅的金属硅化物制程的立体图。
符号说明：
现有技术：
100、半导体基底 110、底部多晶硅层 111、反应多晶硅层
119、钛金属层 120、氮化钛层 130、钛硅化合物层
135、第一型导电层 136、反熔丝层 140、第二型导电层
本实用新型技术：
200、半导体基板 210、氮化钛层 212、钛金属层
220、反应多晶硅层 230、第一型导电层 240、钛金属硅化物层
235、反熔丝层 250、第二型导电层
具体实施方式
为了让本实用新型的技术问题、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
请参阅图2A至图2D，其为本实用新型简化的反熔丝型存储器组件的制造方法的实施例的制程剖面图。在本实施例的叙述中，基板包括半导体晶圆上已形成的组件，例如栅极等。
首先，如图2A所示，提供一半导体基板200，并且金属导线及其导线间介电层已形成在半导体基板200上，其金属导线可以是铜金属或是钨金属，且其导线间介电层可以是未掺杂的硅玻璃，四乙氧基硅烷为硅源的二氧化硅或是其它介电材料。其后，沉积一氮化钛层210及后续的钛金属层212，氮化钛可应用化学气相沉积法(CVD)或是物理气相沉积法(PVD)的方式形成，钛金属是应用物理气相沉积法(PVD)沉积。氮化钛的厚度为25-250埃，其做为钛硅化合物和其下金属导线的黏合层，钛金属的厚度为200-800埃，其做为之后形成钛硅化合物的来源。
其后，沉积一无掺杂的多晶硅层或非晶硅层做为反应多晶硅层220于钛金属层212上，其应用一化学气相沉积法(CVD)，在反应温度在450℃-800℃，反应压力在0.1Torr-10Torr的条件下沉积，其反应多晶硅层220的厚度为200-1500埃，是做为和其下的钛金属层212及部分氮化钛层210反应以形成后续的钛硅化合物层。接下来，于反应多晶硅层上沉积第一型导电层230，其可以是掺杂P+的多晶硅层，亦是应用化学气相沉积法(CVD)形成，但此多晶硅层做为传导及形成二极管作用，需具较低的电阻率，故藉由掺杂以降低其本身的电阻率，所掺杂的杂质为硼或其它三价元素。并且，可在其多晶硅的化学气相沉积(CVD)反应后，藉由一高温扩散法把杂质趋入，或是于沉积后采离子植入的方式，将杂质以离子型态，植入多晶硅内，或是在多晶硅的沉积反应时，同时(In-situ)进行杂质的渗入，其形成的第一型导电层230厚度为300-2000埃。
后续，如图2B所示，以一热制程，其可以是快速加热制程或是炉管制程，在温度为400℃-1200℃，通入惰性气体，以使之前形成的钛/氮化钛层210和反应多晶硅层220反应以形成钛金属硅化物层240，其形成的钛金属硅化物层240具有低阻质及热稳定的特性。
其后，如图2C所示，进行一热制程，其可以是快速加热制程或是炉管制程，在温度为400℃-1200℃，通入氧气，使第一型导电层表面产生二氧化硅层，其二氧化硅层厚度为5-200埃，做为控制反熔丝型存储器组件的反熔丝层235，因此反熔丝层235的品质和均匀性的控制相当的重要。
接着，定义之前形成的反熔丝层235，钛硅化合物层240和第一型导电层230以形成字符线，其包括微影及蚀刻等现有技术在此不详加描述。形成导线后于导线间填入介电材料，其可以是以一高密度电浆(HDP)的化学气相沉积法所形成的二氧化硅，其电浆内的离子浓度较一般的电浆激发化学气相沉积法为浓，故能利用沉积/蚀刻/沉积的方法，具有较佳的沟填能力，可填入形成导线后的间隙中。接下来，以化学机械研磨法(CMP)移除多余的介电层，并使其平坦化。
接下来，如图2D所示，沉积第二型导电层250在反熔丝层235上，其可以是掺杂N+的多晶硅层，是应用一化学气相沉积法(CVD)，在反应温度在450℃-800℃，反应压力在0.1Torr-10Torr的条件下沉积，其厚度为1000-6500埃。第二型导电层做为传导及和之前形成的第一型导电层形成二极管作用，所以其亦需较低的电阻率，并且其所掺杂的杂质为砷或其它五价元素。其植入的方法，亦是可藉由高温扩散法把杂质趋入，或是于采用离子植入的方式。需注意的是，第二型导电层250的型态需和之前形成的第一型导电层230相反，易言之，在此步骤沉积的多晶硅层亦可以是P+型，而之前沉积的多晶硅为N+型。
其后，定义第二型导电层250以形成位线，其包括光罩，显影，及蚀刻。形成导线后于导线间填入介电材料，其亦是以一高密度电浆(HDP)的化学气相沉积法所形成的二氧化硅，填入形成导线后的间隙中，其后，以化学机械研磨法(CMP)移除多余的介电层，并使其平坦化。
请参阅图4所示，其为显示本实用新型反熔丝型存储器组件多晶硅的金属硅化物制程的立体图，钛金属硅化物层240形成在半导体基底200上，其和第一型导电层230做为字符线(WL)且第二型导电层250做为位线(BL)。其中钛金属硅化物层240和半导体基底200间有一氮化钛层210做为黏合作用，且第一型导电层230和第二型导电层250中间有一反熔丝层235。
因此，本实用新型借着减少一多晶硅层，达到减少多晶硅和硅化物层的总体阻质，并藉此增加反熔丝型存储器组件的驱动电流。此外，因为本实用新型提供的反熔丝型存储器组件较现有技术减少一多晶硅层，亦可达到减少成本的目的。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的构思和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视权利要求书所界定者为准。
Claims (12)
1.一种反熔丝型存储器组件的结构，其特征在于，包括：
一金属硅化物层；
一第一型导电层于该金属硅化物层上；
一反熔丝层于该第一型导电层上；以及
一第二型导电层于该反熔丝层上。
2.根据权利要求1所述的反熔丝型存储器组件的结构，其特征在于，该第一型导电层是P型且第二型导电层是N型。
3.根据权利要求1所述的反熔丝型存储器组件的结构，其特征在于，该第一型导电层是N型且第二型导电层是P型。
4.根据权利要求1所述的反熔丝型存储器组件的结构，其特征在于，该金属硅化物层是钛硅化合物，钴硅化合物，或是镍硅化合物所组成。
5.根据权利要求1所述的反熔丝型存储器组件的结构，其特征在于，该反熔丝层为二氧化硅或是氮化硅。
6.一种反熔丝型存储器组件的结构，其特征在于，包括：
一第一导线；
一黏合层位于该第一导线上；
一金属硅化物层位于该黏合层上；
一第一型导电层位于该第一导线上；
一反熔丝层位于该第一型导电层上；以及
一第二型导电层位于一第二导线下，该第一导线和第二导线互相垂直，且该第一型导电层和该第二型导电层中间的反熔丝层是一矩型区域，且只有在该反熔丝层崩裂时第一型导电层和第二型导电层才会形成二极管。
7.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该第一导线和第二导线系为钨、铝、或是铜所构成。
8.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该金属硅化物层是钛硅化合物，钴硅化合物，或是镍硅化合物所组成。
9.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该第一型导电层和第二型导电层是P型或是N型。
10.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该第一型导电层和第二型导电层彼此型态不同。
11.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该反熔丝层为二氧化硅或是氮化硅。
12.根据权利要求6所述的反熔丝型存储器组件的结构，其特征在于，该黏合层为钛的氮化物、钴的氮化物或镍的氮化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420067254 CN2741188Y (zh) | 2003-07-22 | 2004-06-18 | 反熔丝型存储器组件的结构 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN03146105 | 2003-07-22 | ||
| CN03146105.0 | 2003-07-22 | ||
| CN 200420067254 CN2741188Y (zh) | 2003-07-22 | 2004-06-18 | 反熔丝型存储器组件的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2741188Y true CN2741188Y (zh) | 2005-11-16 |
Family
ID=35351470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200420067254 Expired - Lifetime CN2741188Y (zh) | 2003-07-22 | 2004-06-18 | 反熔丝型存储器组件的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2741188Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320633C (zh) * | 2003-07-22 | 2007-06-06 | 台湾积体电路制造股份有限公司 | 反熔丝型存储器组件的结构与制造方法 |
| CN102646681A (zh) * | 2006-10-04 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体器件 |
| CN101752002B (zh) * | 2008-12-11 | 2013-09-18 | 旺宏电子股份有限公司 | 氧化铝铜为主的存储器元件及其制造方法 |
-
2004
- 2004-06-18 CN CN 200420067254 patent/CN2741188Y/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1320633C (zh) * | 2003-07-22 | 2007-06-06 | 台湾积体电路制造股份有限公司 | 反熔丝型存储器组件的结构与制造方法 |
| CN102646681A (zh) * | 2006-10-04 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体器件 |
| CN102646681B (zh) * | 2006-10-04 | 2015-08-05 | 株式会社半导体能源研究所 | 半导体器件 |
| CN101752002B (zh) * | 2008-12-11 | 2013-09-18 | 旺宏电子股份有限公司 | 氧化铝铜为主的存储器元件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW564537B (en) | A method, apparatus, and system for enabling programming | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| CN2781572Y (zh) | 集成电路组件与三维集成电路组件 | |
| US8767465B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN1309052C (zh) | 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件 | |
| CN1097307C (zh) | 半导体器件的制造方法 | |
| EP3915155A1 (en) | Methods of incorporating leaker-devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker-devices | |
| US20110159680A1 (en) | Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same | |
| CN1213163A (zh) | 半导体器件的制造方法 | |
| CN107658310A (zh) | 降低晶片翘曲的共源极阵列形成方法 | |
| KR20040055649A (ko) | 반도체 장치의 제조 방법 | |
| US20150325787A1 (en) | Method of filling an opening and method of manufacturing a phase-change memory device using the same | |
| CN1226086A (zh) | 半导体器件、存储单元以及它们的制作工艺 | |
| CN2741188Y (zh) | 反熔丝型存储器组件的结构 | |
| KR100493411B1 (ko) | 반도체 소자의 셀 플러그 형성방법 | |
| US5536683A (en) | Method for interconnecting semiconductor devices | |
| JPH08335682A (ja) | 電子デバイス製造方法 | |
| US20020047152A1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| CN1650443A (zh) | 对于可编程器件使用原子层沉积 | |
| US6204115B1 (en) | Manufacture of high-density pillar memory cell arrangement | |
| CN1650442A (zh) | 用于可编程器件的修改的触点 | |
| CN1320633C (zh) | 反熔丝型存储器组件的结构与制造方法 | |
| CN115472613A (zh) | 一种半导体器件及其制造方法 | |
| CN100334712C (zh) | 存储元件及制造方法 | |
| US20060216893A1 (en) | Manufacturing method of a flash memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20140618 Granted publication date: 20051116 |