CN1650443A - 对于可编程器件使用原子层沉积 - Google Patents

对于可编程器件使用原子层沉积 Download PDF

Info

Publication number
CN1650443A
CN1650443A CN02829486.6A CN02829486A CN1650443A CN 1650443 A CN1650443 A CN 1650443A CN 02829486 A CN02829486 A CN 02829486A CN 1650443 A CN1650443 A CN 1650443A
Authority
CN
China
Prior art keywords
electrode
ald
programmable material
nitride
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02829486.6A
Other languages
English (en)
Inventor
T·A·劳里
C·H·丹尼森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ovonyx Inc
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of CN1650443A publication Critical patent/CN1650443A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一方面,提供一种设置和重新编程可编程器件状态的设备。一方面,提供一种方法,使得通过暴露触点(170)的电介质(210)形成开口(220),所述触点(170)形成在衬底(100)上。使用原子层沉积(ALD),在电介质(210)的壁上共形地沉积电极(230)。在电极(230)上形成可编程材料(404),并且形成到可编程材料(404)的导体(410)。一方面,在电极(230)和可编程材料(404)之间使用ALD来共形地沉积阻挡(408)。

Description

对于可编程器件使用原子层沉积
领域
包括相变存储器件的可编程器件可以通过改变相变材料的状态而被编程。
背景
典型的计算机或者与计算机相关的装置(包括物理存储器),通常称作是主存储器或者是随机访问存储器(RAM)。通常,RAM是计算机程序可以使用的存储器,只读存储器(ROM)是用于例如存储启动计算机并且执行诊断的程序的存储器。典型的存储器应用包括动态随机访问存储器(DRAM)、静态随机访问存储器(SRAM)、可擦除可编程只读存储器(EPROM)以及电可擦除可编程只读存储器(EEPROM)。
在存储器应用中固态存储器件典型地对于每个存储位(例如,每位是1-4个晶体管)使用微电子电路元件。因为对于每个存储位来讲需要一个或者多个电子电路元件,这些器件可能消耗大量芯片“面积”(real estate)来存储信息位,这样限制了存储器芯片的密度。这些器件的原始“非易失”存储元件,诸如EEPROM,典型地使用具有有限重新编程能力的浮栅场效应晶体管器件并且在场效应晶体管的栅上保持电荷来存储每个存储位。这类存储器件对于编程来讲相对较慢。
相变存储器件使用相变材料(即在通常非晶态和通常晶态之间电切换的材料)来用于电子存储器的应用。一种类型的存储元件最初是由Troy,Michigan的Energy Conversion Devices,Inc开发的,该存储元件使用一种相变材料,该相变材料可以在通常非晶态的结构状态和通常晶态局部有序的结构状态之间电切换、或者在跨越完全非晶态和完全晶态之间整个范围的局部有序的不同可检测状态之间电切换。适合于这种应用的典型材料包括那些使用各种硫族化物元素的材料。这些电存储器件典型地没有使用场效应晶体管器件作为存储器存储元件,但是,在电学应用中却包括薄膜硫族化物材料的单体。最终,需要非常小的芯片面积来存储信息位,从而提供了固有的高密度存储芯片。状态改变材料还是真正非易失性的,原因在于当设置在代表电阻值的晶态、半结晶态、非晶态、半非晶态时,该值保持不变直到被重新编程为代表了材料的物理状态(例如,晶态或者非晶态)的值。这样,相变存储材料代表了非易失存储器的相当大的改进。
对于固态和相变存储器件来讲一个共有特性是,特别在设置或者重新编程存储元件时的相当大的功耗。功耗是重要的因素,特别在依赖于电池(例如,蓄电池)供电的便携式装置中是很重要的。降低存储器件的功耗是人们所希望的。
固态和相变存储器件的另一共有特性是从/向非晶态和晶态的有限可重新编程的循环寿命。另外,随着时间的流逝,相变材料不能可靠地从/向非晶态和晶态重新编程。增加相变存储材料的可编程循环寿命是人们所希望的。
附图说明
通过阅读下面的详细说明并且参考附图,本发明的优点将变得显而易见。
图1是存储元件阵列的一个实施例的示意图;
图2示意地说明半导体衬底的一部分的截面平面视图,根据在衬底上形成存储元件的一个实施例,该半导体衬底具有在其中形成的限定存储单元的z方向厚度的电介质沟道;
图3描述在引入掺杂剂形成存储元件的隔离器件之后、穿过同一截面视图的图2的结构;
图4描述形成沟道的图3的结构;
图5描述图4结构的示意性顶视图;
图6描述在形成触点之后的图4结构的截面图;
图7描述在形成掩膜材料和电介质材料之后、穿过同一截面视图的图6的结构;
图8描述在通过暴露该触点的电介质形成开口之后、穿过同一截面的图7的结构;
图9描述示出使用ALD在电介质和触点上创建电极单层(monolayer)、穿过同一截面视图的图8的结构;
图10藐视在电介质和触点上共形地形成电极之后、穿过同一截面视图的图9的结构;
图11描述在开口内形成电介质并且移除电极的水平部分之后、穿过同一截面视图的图10的结构;
图12描述使用ALD在电极上共形地形成阻挡之后、穿过同一截面视图的图11的结构;
图13描述在形成和图案化(pattern)可编程材料、阻挡和导体之后、穿过同一截面视图的图12的结构;
图14描述在导体上形成电介质、形成通孔、以及在该电介质上形成信号线之后、穿过同一截面视图的图13的结构;
图15描述形成具有类似于图14所示结构的存储器件的方法;以及
图16描述包括具有类似于图14所示结构的存储器的一个***实施例。
详细说明
参考特定配置来描述示例性的实施例。本领域技术人员应当理解的是,在所附权利要求书的范围内可以作出各种修改和变型。另外,为了使得本发明更加简明,省略了对于公知的元件、器件、部件、电路、工艺步骤等的详细说明。
描述了使用可编程材料来确定器件的存储元件状态的存储器件,该存储器件被重新编程到非晶态和晶态。所述的存储器件和方法相对于现有器件来讲,提供了改进的器件可靠性、改进的可编程循环寿命以及减小的功耗。另外,在一个实施例中,使用常规的工艺成套工具和设施可以制作该设备。
在一个实施例中,原子层沉积(ALD)提供了电极装置构造上的优点,包括降低用于存储器件中重置、设置和读取操作所需的编程电流。通过使用ALD或者原子层化学气相沉积(ALCVD)来代替化学气相沉积(CVD)技术,提供了电极装置构造上的优点,包括沉积非常薄和共形的薄膜的能力。该薄膜厚度是通过所施加的沉积步骤的数量来控制的,其分辨率由一个单层的厚度来限定。另外,ALD沉积提供了大面积薄膜的均匀性和精确度。
图1示出根据在此说明的上下文中所提供和形成的多个存储元件构成的存储器阵列的一个实施例的示意图。在该实例中,存储器阵列5的电路包括xy栅格,它具有与芯片的一部分上的隔离器件25串联电互连的存储元件30。在一个实施例中,地址线10(例如列)和20(例如行)以常规方式连接到外部寻址电路。与隔离器件结合的存储元件的xy栅格阵列的一个目的在于,使得每个离散的存储元件在没有干扰存储在阵列的邻近或者远处存储元件中的信息的情况下被读出和写入。
诸如图1的存储器件5的存储器阵列可以形成在衬底的一部分中(包括整个部分)。典型的衬底包括诸如硅衬底的半导体衬底。其他包括但不限于含有陶瓷材料、有机材料或者作为部分下部构造的玻璃材料的衬底也是适合的。在硅半导体衬底的情况下,可以在晶片级制作衬底区域上的存储器阵列5,并且然后通过将该晶片分割(singulation)成离散的管芯或者芯片而减小该晶片,部分或者全部的管芯或芯片具有形成在其上的存储器阵列。如本领域技术人员公知的,可以形成附加的寻址电路(例如解码器等)。
图2-14描述了制作图1的代表性存储元件15的一个实施例。图2描述了衬底100的一部分,例如半导体(例如硅)衬底。在该实例中,在部分110中引入诸如硼的P型掺杂剂。在一个实例中,P型掺杂剂的适当浓度是大约5×1019-1×1020原子每立方厘米(atoms/cm3)的量级,使得衬底100的一部分110成为P++。在该实例中,覆盖衬底100的部分110的是P型外延硅部分120。在一个实例中,掺杂剂的浓度在大约1016-1017atoms/cm3的量级。
图2还描述了在衬底100的外延部分120中形成的潜沟道隔离(STI)结构130。如在随后的讨论中显而易见的,一方面STI结构130用于限定存储单元的z方向厚度,在这一点上仅仅限定存储单元的z方向的厚度。在一个实施例中,存储单元z方向区域135A和135B被图案化为条形,x方向尺寸大于z方向尺寸。另一方面,STI结构130用于将形成在衬底中以及衬底上的单个存储元件互相隔离以及与相关的电路元件(例如,晶体管器件)互相隔离。用于图案化STI结构的当前现有光刻技术限定存储单元区域135A和135B的z方向厚度,可以产生与0.18微米(μm)一样小的特征尺寸(z方向厚度)。
图3描述了在存储单元区域135A和135B中进行其他制作操作之后的图2的结构。在每个存储单元区域(条形)内,覆盖衬底100的外延部分120的是信号线材料140。在一个实例中,信号线材料140是通过例如引入浓度大约为1018-1019atoms/cm3量级的磷或者砷而形成的N型掺杂的多晶硅(例如,N+硅)。在该实例中,信号线材料140用作地址线、行线(例如,图1中的行线20)。覆盖信号线材料140的是隔离器件(例如图1中的隔离器件25)。在一个实例中,隔离器件是由N型硅部分150(例如掺杂剂浓度大约为1014-1018atoms/cm3的量级)和P型硅部分160(例如掺杂剂浓度大约为1019-1020atoms/cm3的量级)形成的PN二极管。尽管示出的是PN二极管,但应当理解的是其他隔离结构也是适合的。这样的器件包括,但不限于金属氧化物半导体(MOS)器件。
图4示出了在衬底100的外延部分120中形成沟道190之后,从xy方向透视的图3的结构。在该实例中,沟道190是垂直于STI结构130形成的。沟道190限定存储单元的x方向厚度。根据当前的光刻技术,x方向厚度的适当特征尺寸与0.25μm一样小。图4还描述被沟道190分开的存储单元145A和145B,其z方向厚度由STI结构130限定,x方向厚度由沟道190限定。在一个实施例中,x方向厚度的限定涉及对存储器线堆叠的导体或者信号线140的蚀刻来限定存储单元区域135A的存储单元145A和145B。在该实例中,在蚀刻的情况下,蚀刻穿过存储器线堆叠直到导体或者信号线140的一部分。可以使用定时蚀刻来阻止在这一点的蚀刻。在图案化之后,在存储单元145A和145B之间,在每个沟道190的基部引入掺杂剂浓度大约为1018-1020atoms/cm3量级的N型掺杂剂(例如N+区域)来形成袋(pocket)200。
在引入袋200之后,在沟道190中引入诸如二氧化硅的电介质材料来形成STI结构132。然后,例如使用化学机械抛光将上表面(如看见的)平坦化。图5描述了图4结构的xy透视图,该结构具有被STI结构130和132分开的存储单元(例如存储单元145A和145B)。
图6描述在该实例中,在P型硅部分160的一部分中形成诸如硅化钴(CoSi2)的难熔金属硅化物材料来限定触点170之后的图4的结构(即,xy方向透视)。一方面,触点170在制作芯片上的电路结构的***电路(例如,寻址电路)中用作低电阻材料。
图7描述了在引入掩膜材料180之后的图6的结构。如随后将更加清楚的,在某种意义上,掩膜材料180用作随后蚀刻操作的蚀刻阻止。在一个实施例中,用于掩膜材料180的适当材料是诸如氮化硅(Si3N4)的电介质材料。
图7还描述在结构上引入的足以掩盖存储单元145A和145B的厚度为大约100-50,000量级的电介质材料210。在一个实施例中,电介质材料210是SiO2。在另一实施例中,电介质材料210是根据其减小的热导率κ来选择的材料,优选的是其热导率小于κSiO2,更优选的是小于κSiO23-10倍。如通常所知的,SiO2和Si3N4的κ值是在1.0的量级。这样,除了SiO2之外,适合用于电介质材料210的材料包括那些κ值小于1.0的材料。某些κ值小于1.0的高温聚合物包括碳化物材料、气凝胶、干凝胶(κ在0.1量级)和它们的衍生物。
图8描述在通过电介质210和掩膜材料180形成开口220、暴露触点170之后,穿过同一截面视图的图7的结构。使用为蚀刻电介质材料210和掩膜材料180但不触点170(例如,触点170用作蚀刻阻止)选择的蚀刻剂来蚀刻图案化可以形成开口220。
图9描述使用ALD共形地形成电极材料230、穿过同一截面视图的图8的结构。使用ALD,一次引入一种反应气体。第一气体被“化学吸收”到形成化学吸收层230A的电介质210、掩膜材料180和触点170的表面上。然后清除过剩的气体并且引入第二气体。该气体与化学吸收层230A反应,产生单层的沉积膜230B。在气相中没有混合前驱物(precursor)的情况下,以顺序的方式将单个的前驱物脉动到表面上。每个单个的前驱物与表面反应以一次形成一层的方式来形成原子层。该ALD工艺是自限制的。即,表面反应发生并且完成使得一次沉积不超过一层,而不管在过剂量模式中施加到表面上的分子的数量。通过在循环中引入短的突发气体从而形成薄膜。常规的CVD工艺典型地是工作在500℃以上,而ALD有可能低于400℃以下,使得其与低温的工业趋势相兼容。
薄的侧壁膜限定电极的x轴尺寸(如在图11中将变得更加明显),就器件性能而言x轴尺寸是重要的尺寸。x轴尺寸确定了用于重置、设置和读取操作所需的编程电流。可以重复产生的x轴尺寸越小,操作器件所需要的所需编程电流越小。这是由于其相(phase)正在被改变的可编程材料的体积较小,以及热损失降低造成的。
在一个实施例中,电极材料230(概括了230A,230B,...,230N原子层)具有均匀的薄膜厚度、超薄厚度(相对于图11中描述的x轴尺寸),并且是共形的薄膜。在一个实施例中,电极材料230具有10埃到1000埃量级的x轴尺寸。在一个实施例中,电极材料230是钨(W)、氮化钨(WN)、氮化钛(TiN)、氮化硅钛(TiSiN)以及氮化钽(TaN)中的至少其中之一。在一个实施例中,电极材料230具有0.001-0.05ohm-cm量级的电阻率。
图10描述在完成共形地形成电极材料230之后的图9的结构。在某种意义上该引入是共形的,电极材料230是沿着开口220的侧壁和基部形成的(示出了电极材料部分230A、230B和230C),使得电极材料230与触点170相接触。通过成角度地引入掺杂剂(即成角度偏离电极材料230B)可以实现单个导电路径(诸如电极材料230A)的隔离。
图11示出在开口220内引入电介质材料250之后的结构。在一个实施例中,电介质材料250是二氧化硅(SiO2)。在另一实施例中,电介质材料250是其热导率κ小于SiO2的热导率κSiO2的材料,优选的是其热导率小于κSiO210倍。在引入之后,对该结构进行平坦化以移除电极材料230的水平部件。适当的平坦化技术包括对于本领域技术人员公知的那些技术,诸如化学或者化学机械抛光(CMP)技术。
图12描述在使用ALD任选地共形形成阻挡275之后、穿过同一截面视图的图11的结构。在一个实施例中,电极230是选择性蚀刻的,使用阻挡275的ALD来填充被蚀刻的区域,并且然后对阻挡275进行平坦化。
图13描述在形成和图案化导体410、阻挡408和可编程材料404之后、穿过同一截面视图的图12的结构。使用常规的光刻和蚀刻技术可以实现该图案化。在该实例中,除了阻挡275、电介质210以及电介质250之外,蚀刻穿过可编程材料404、阻挡408以及导体410的一部分。在一个实施例中,可编程材料404是相变材料,该相变材料具有在使用能量(例如,电能、热能)的情况下可以改变其物理状态(例如晶态和非晶态)的性质。公知的是,具有通式的硫族化物材料适合用于这种情况。在一个实施例中,适合用作可编程材料404的硫族化物合金包括元素周期表的第VI族中的至少一个元素。在一个实施例中,Ge2Sb2Te5用作可编程材料404。其他用作可编程材料404的硫族化物合金包括GaSb、InSb、InSe、Sb2Te3、GeTe、InSbTe、GaSeTe、SnSb2Te4、InSbGe、AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2
阻挡408包括例如钛(Ti)和氮化钛(TiN)中的一种。阻挡408一方面用于抑制在可编程材料404的体积与覆盖可编程材料404体积的第二信号线材料(例如,第二电极10)之间的扩散。覆盖阻挡408的是信号线材料410。在该实例中,信号线材料410用作地址线、列线(例如,图1的列线10)。在一个实施例中,信号线材料410被图案化为通常垂直于信号线材料140(列线垂直于行线)。信号线材料410是例如诸如铝合金的铝材料。用于引入和图案化阻挡408和信号线材料410的方法包括本领域技术人员公知的技术。
图14示出在导体410上形成电介质材料412之后的图13的结构。电介质材料412是例如形成在导体410上来电学隔离导体410的SiO2或者其他适合的材料。在形成之后,将电介质材料412平坦化并且通过电介质材料412、电介质材料210、以及电介质材料180一直到触点170在该结构的一部分中形成通孔。该通孔被填充有诸如钨(W)的导电材料340和诸如钛(Ti)和氮化钛(TiN)组合的阻挡材料350。用于引入电介质材料412、形成和填充导电通孔、以及平坦化的技术对于本领域技术人员来讲都是公知的。图14中示出的结构还示出了附加的信号线材料414,该信号线材料414被形成和图案化以映射(mirror)形成在衬底100上的信号线材料140(例如行线)。映射导体线材料414映射信号线材料140并且通过导电通孔耦合到信号线材料140。通过映射诸如N型硅的掺杂半导体,一方面,映射导体线材料414用于减小诸如图1中示出的存储器阵列5的存储器阵列中的信号线材料140的电阻。用于映射导体线材料414的适合的材料包括诸如铝合金的铝材料。
根据一个实施例,图15描述形成可编程存储器件的方法,该器件具有类似于图14所示的结构。
另外,如图16所示,在适合的***中可以包括诸如存储器件5(图1)的存储器阵列和伴随的文本,在该存储器阵列中单个的存储单元具有类似于参考图14所示的结构。在一个实施例中,***700包括微处理器704、输入/输出(I/O)端口706、以及存储器702。微处理器704、I/O端口706、以及存储器702通过数据总线712、地址总线716以及控制总线714进行连接。微处理器704通过在地址总线716上发送地址以及在控制总线714上发送存储器读取信号来从存储器702取出指令或者读取数据。存储器702在数据总线712上向微处理器704输出寻址的指令或者数据字。通过在地址总线716上发送地址、在数据总线712上发送数据字、以及在控制总线714上向存储器702发送存储器写入信号,微处理器704向存储器702写入数据字。I/O端口706用来耦合到输入装置708和输出装置710的至少其中之一。
已经公开了示例性的实施例,在保持在所附权利要求书所限定的本发明的精神和范围内可以对公开的实施例进行修改和变型。

Claims (15)

1.一种方法,包括:
在触点上形成电介质,所述触点形成在衬底上;
通过暴露所述触点的所述电介质来形成开口;
使用原子层沉积(ALD)在所述电介质的壁上共形地沉积电极;
在所述电极上形成可编程材料;以及
形成到所述可编程材料的导体。
2.根据权利要求1的方法,还包括:
在所述电极和可编程材料之间,使用ALD沉积阻挡,所述阻挡包括硅化钛和氮化钛中的至少其中之一。
3.根据权利要求1的方法,其中共形地沉积电极包括共形地沉积从10埃到1000埃的电极薄膜厚度。
4.根据权利要求1的方法,其中共形地沉积电极包括共形地沉积钨(W)、氮化钨(WN)、氮化钛(TiN)、氮化硅钛(TiSiN)以及氮化钽(TaN)中的至少其中之一,具有0.001ohm-cm到0.05ohm-cm的电阻率。
5.根据权利要求1的方法,其中形成可编程材料包括形成硫族化物存储元件。
6.一种设备,包括:
位于衬底上的触点;
位于所述触点上的电介质,所述电介质具有暴露所述触点的开口;
通过原子层沉积(ALD)在所述电介质的壁上共形地沉积的电极;
位于所述电极上的可编程材料;以及
形成到所述可编程材料的导体。
7.根据权利要求6的设备,还包括:
在所述电极和可编程材料之间,通过ALD沉积阻挡,所述阻挡包括硅化钛和氮化钛中的至少其中之一。
8.根据权利要求6的设备,其中所述电极具有从10埃到1000埃的薄膜厚度。
9.根据权利要求6的设备,其中所述电极具有从0.001ohm-cm到0.05ohm-cm的电阻率,并且所述电极包括钨(W)、氮化钨(WN)、氮化钛(TiN)、氮化硅钛(TiSiN)以及氮化钽(TaN)中的至少其中之一。
10.根据权利要求6的设备,其中所述可编程材料包括硫族化物存储元件。
11.一种***,包括:
微处理器;
输入/输出(I/O)端口;以及
存储器,包括位于衬底上的触点和位于所述触点上的电介质,所述电介质具有暴露所述触点的开口,通过原子层沉积(ALD)在所述电介质的壁上共形地沉积的电极,位于所述电极上的可编程材料,以及形成到所述可编程材料的导体;并且
其中所述微处理器、I/O端口以及存储器是通过数据总线、地址总线以及控制总线连接的。
12.根据权利要求11的***,还包括:
在所述电极和可编程材料之间,通过ALD沉积阻挡,所述阻挡包括硅化钛和氮化钛中的至少其中之一。
13.根据权利要求11的***,其中所述电极具有从10埃到1000埃的薄膜厚度。
14.根据权利要求11的***,其中所述电极具有从0.001ohm-cm到0.05ohm-cm的电阻率,并且所述电极包括钨(W)、氮化钨(WN)、氮化钛(TiN)、氮化硅钛(TiSiN)以及氮化钽(TaN)中的至少其中之一。
15.根据权利要求11的***,其中所述可编程材料包括硫族化物存储元件。
CN02829486.6A 2002-08-21 2002-08-21 对于可编程器件使用原子层沉积 Pending CN1650443A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/026552 WO2004032256A1 (en) 2002-08-21 2002-08-21 Utilizing atomic layer deposition for programmable device

Publications (1)

Publication Number Publication Date
CN1650443A true CN1650443A (zh) 2005-08-03

Family

ID=32067651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02829486.6A Pending CN1650443A (zh) 2002-08-21 2002-08-21 对于可编程器件使用原子层沉积

Country Status (7)

Country Link
EP (1) EP1559146A1 (zh)
JP (1) JP2005536071A (zh)
CN (1) CN1650443A (zh)
AU (1) AU2002326709A1 (zh)
DE (1) DE10297784T5 (zh)
GB (1) GB2407705A (zh)
WO (1) WO2004032256A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933208B (zh) * 2005-09-12 2012-06-27 尔必达存储器股份有限公司 相变存储器装置及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511971A (ja) * 2002-12-19 2006-04-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相変化材料を備える電子デバイス
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
KR100663358B1 (ko) * 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
JP4628935B2 (ja) * 2005-11-19 2011-02-09 エルピーダメモリ株式会社 不揮発性半導体記憶装置
JP4860248B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP4939324B2 (ja) * 2005-12-02 2012-05-23 シャープ株式会社 可変抵抗素子及びその製造方法
JP4691454B2 (ja) * 2006-02-25 2011-06-01 エルピーダメモリ株式会社 相変化メモリ装置およびその製造方法
US7750333B2 (en) 2006-06-28 2010-07-06 Intel Corporation Bit-erasing architecture for seek-scan probe (SSP) memory storage
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US8956939B2 (en) * 2013-04-29 2015-02-17 Asm Ip Holding B.V. Method of making a resistive random access memory device
US9362475B2 (en) 2014-03-24 2016-06-07 GM Global Technology Operations LLC Thermoelectric material including conformal oxide layers and method of making the same using atomic layer deposition
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268908A (en) * 1979-02-26 1981-05-19 International Business Machines Corporation Modular macroprocessing system comprising a microprocessor and an extendable number of programmed logic arrays
WO2001029893A1 (en) * 1999-10-15 2001-04-26 Asm America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
WO2002009206A1 (en) * 2000-07-22 2002-01-31 Ovonyx, Inc. Electrically programmable memory element
US6563164B2 (en) * 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933208B (zh) * 2005-09-12 2012-06-27 尔必达存储器股份有限公司 相变存储器装置及其制造方法

Also Published As

Publication number Publication date
GB2407705A (en) 2005-05-04
DE10297784T5 (de) 2005-07-14
WO2004032256A1 (en) 2004-04-15
JP2005536071A (ja) 2005-11-24
GB0501967D0 (en) 2005-03-09
AU2002326709A1 (en) 2004-04-23
EP1559146A1 (en) 2005-08-03

Similar Documents

Publication Publication Date Title
US6919578B2 (en) Utilizing atomic layer deposition for programmable device
US6917052B2 (en) Modified contact for programmable devices
US6961258B2 (en) Pore structure for programmable device
US7462900B2 (en) Phase changeable memory devices including nitrogen and/or silicon
US6757190B2 (en) Single level metal memory cell using chalcogenide cladding
US8796101B2 (en) Memory device
US20090303780A1 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7869257B2 (en) Integrated circuit including diode memory cells
CN102820299A (zh) 存储器件
US6770531B2 (en) Adhesive material for programmable device
US20090185411A1 (en) Integrated circuit including diode memory cells
US7671354B2 (en) Integrated circuit including spacer defined electrode
CN1650443A (zh) 对于可编程器件使用原子层沉积
US7745812B2 (en) Integrated circuit including vertical diode
CN1650442A (zh) 用于可编程器件的修改的触点
KR100676342B1 (ko) 프로그램 가능 디바이스에 대해 원자 층 증착을 활용하는장치 및 방법
KR100675989B1 (ko) 프로그램가능 장치에 관한 소자를 형성하는 방법 및이들을 포함하는 장치 및 시스템
KR20050053617A (ko) 프로그램 가능 디바이스를 위한 변경된 콘택트

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication