CN115472613A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN115472613A CN115472613A CN202211305392.3A CN202211305392A CN115472613A CN 115472613 A CN115472613 A CN 115472613A CN 202211305392 A CN202211305392 A CN 202211305392A CN 115472613 A CN115472613 A CN 115472613A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- metal silicide
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 288
- 239000002184 metal Substances 0.000 claims abstract description 288
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 258
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 258
- 239000010703 silicon Substances 0.000 claims abstract description 258
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 190
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 190
- 238000000034 method Methods 0.000 claims abstract description 90
- 238000000137 annealing Methods 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 530
- 238000002955 isolation Methods 0.000 claims description 77
- 239000003990 capacitor Substances 0.000 claims description 65
- 238000003860 storage Methods 0.000 claims description 44
- 230000008569 process Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 239000000377 silicon dioxide Substances 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000002131 composite material Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 230000005476 size effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical group Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本公开实施例提供一种半导体器件及其制造方法，所述方法包括：提供半导体结构，所述半导体结构包括衬底、在所述衬底上的多个呈阵列排布的硅柱和所述硅柱之间的绝缘结构；在所述硅柱和所述绝缘结构上形成金属层；对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层；对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱。
Description
技术领域
本公开实施例涉及半导体制造技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
通常，动态随机存储器(Dynamic Random Access Memory，DRAM)由多个存储单元构成，每个存储单元由一个晶体管所操控的存储电容构成，即，DRAM是1个晶体管1个存储电容(1T1C)的存储单元。在每个存储单元中，晶体管包括栅极、源极和漏极，晶体管的栅极形成字线，晶体管的漏极与位线连接；而晶体管的源极与存储电容的第一电极层连接，存储电容的第二电极层连接公共端。其中，存储电容用于存储写入存储单元中的数据。
发明内容
有鉴于此，本公开实施例为解决现有技术中存在的至少一个技术问题而提供一种半导体器件及其制造方法。
为达到上述目的，本公开的技术方案是这样实现的：
本公开实施例提供一种半导体器件的制造方法，所述方法包括：
提供半导体结构，所述半导体结构包括衬底、在所述衬底上的多个呈阵列排布的硅柱和所述硅柱之间的绝缘结构；
在所述硅柱和所述绝缘结构上形成金属层；
对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层；
对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱。
在一些实施例中，所述硅柱的延伸方向垂直于所述衬底；在形成所述金属层之前，所述绝缘结构的表面和所述硅柱的表面齐平。
在一些实施例中，每个所述晶体管柱的顶端的所述金属硅化物层用于实现源极和存储电容之间的电连接。
在一些实施例中，所述在所述硅柱和所述绝缘结构上形成金属层之前，所述方法还包括：
对每个所述硅柱的顶端进行离子注入，以在每个所述硅柱的顶端形成掺杂层；其中，沿垂直于所述衬底的方向，所述掺杂层的厚度大于所述金属硅化物层的厚度。
在一些实施例中，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱，包括：
在所述金属硅化物层和所述绝缘结构上形成硬掩膜层；
通过所述硬掩膜层对所述金属硅化物层、所述掺杂层和所述硅柱进行刻蚀，以形成隔离凹槽，使得刻蚀后的掺杂层分别形成两个晶体管的源极。
在一些实施例中，所述在所述硅柱和所述绝缘结构上形成金属层之前，所述方法还包括：
对每个所述硅柱的顶端进行刻蚀以形成第一凹槽，所述第一凹槽侧壁暴露出所述绝缘结构。
在一些实施例中，所述对每个所述硅柱的顶端进行刻蚀以形成第一凹槽之后，所述方法还包括：
在所述第一凹槽底部和侧壁上形成硅衬层，以形成第二凹槽。
在一些实施例中，形成所述第二凹槽之后，所述方法还包括：
形成覆盖所述绝缘结构和所述第二凹槽底部和侧壁的金属层；
对所述金属层进行退火处理，使得所述第一凹槽底部和侧壁形成所述金属硅化物层。
在一些实施例中，所述第一凹槽侧壁的所述金属硅化物层作为每个所述晶体管柱的顶端的金属硅化物层，用于实现源极和存储电容之间的电连接。
在一些实施例中，所述对所述金属层进行退火处理，使得所述第一凹槽底部和侧壁形成所述金属硅化物层之前，所述方法还包括：
对每个所述硅柱的顶端进行离子注入，以在每个所述硅柱的顶端形成掺杂层；其中，沿垂直于所述衬底的方向，所述掺杂层的深度大于所述第一凹槽的深度。
在一些实施例中，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱，包括：
对所述第一凹槽进行填充，以形成填充层；
在所述绝缘结构、所述金属硅化物层和所述填充层上形成硬掩膜层；
通过所述硬掩膜层对所述填充层、所述金属硅化物层、所述掺杂层和所述硅柱进行刻蚀，以形成隔离凹槽；所述隔离凹槽侧壁暴露出所述金属硅化物层和所述掺杂层，使得刻蚀后的掺杂层分别形成两个晶体管的源极。
在一些实施例中，形成所述隔离凹槽之后，所述方法还包括：
在所述隔离凹槽中依次形成保护层和隔离结构，所述保护层覆盖所述隔离凹槽底部和侧壁；所述隔离结构填满所述隔离凹槽，且所述隔离结构将每个所述硅柱隔离为两个所述晶体管柱；所述隔离结构的表面与所述硬掩膜层的表面齐平。
在一些实施例中，形成所述保护层和所述隔离结构之后，所述方法还包括：
在所述硬掩膜层和所述隔离结构上形成支撑层；
对所述支撑层和所述硬掩膜层进行刻蚀，以形成暴露所述金属硅化物层的电容通孔；
在所述电容通孔中依次形成第一电极层、电容介质层和第二电极层，以形成存储电容。
在一些实施例中，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱之后，所述方法还包括：
形成所述存储电容，所述存储电容的所述第一电极层通过所述金属硅化物层电连接至源极，所述存储电容的所述第二电极层连接至公共端。
在一些实施例中，所述对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层，包括：
对所述金属层进行第一退火处理，使得所述金属层的原子与所述硅柱的原子反应，以在每个所述硅柱的顶端形成预金属硅化物层；
对所述预金属硅化物层进行第二退火处理，使得所述预金属硅化物层形成所述金属硅化物层；其中，所述第一退火处理的温度低于所述第二退火处理的温度。
在一些实施例中，所述对所述金属层进行第一退火处理之后，所述方法还包括：
使用湿法刻蚀工艺去除在所述第一退火处理中未反应的所述金属层。
在一些实施例中，所述金属层的材料包括以下至少一种：镍、钴和钛。
在一些实施例中，所述在所述硅柱和所述绝缘结构上形成金属层之后，所述方法还包括：
在所述金属层上形成氮化钛层。
在一些实施例中，所述半导体器件包括垂直沟道型存储器。
第二方面，本公开实施例提供一种半导体器件，所述半导体器件通过上述技术方案中所述的半导体器件的制造方法制造得到。
本公开实施例提供一种半导体器件及其制造方法，所述方法包括：提供半导体结构，所述半导体结构包括衬底、在所述衬底上的多个呈阵列排布的硅柱和所述硅柱之间的绝缘结构；在所述硅柱和所述绝缘结构上形成金属层；对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层；对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱。本公开实施例中，通过先在硅柱的顶端形成金属硅化物层后，再对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱，在上述形成金属硅化物层的过程中，金属层和硅柱之间的接触面积增加，减少形成金属硅化物层的小尺寸效应，且为反应提供足够的硅源，确保形成稳定晶相的金属硅化物层，以提高金属硅化物层的热稳定性。进一步地，利用稳定的金属硅化物层实现晶体管的源极和存储电容之间稳定的电连接，从而提高半导体器件的可靠性。
附图说明
图1A为垂直沟道型存储器的三维结构示意图；
图1B为垂直沟道型存储器的存储单元的三维结构示意图；
图2为垂直沟道型存储器的局部剖视图；
图3A为金属硅化物的相态随退火温度的变化图；
图3B为T1和T2随金属硅化物的厚度或线宽的变化图；
图4为本公开实施例提供的一种半导体器件的制造方法的流程图；
图5A至图5J为本公开实施例提供的一种半导体器件的制造过程中的局部剖视图；
图6A至图6L为本公开实施例提供的另一种半导体器件的制造过程中的局部剖视图；
图中包括：101、沟道；102、507、707、栅极层；103、存储电容；104、公共端；105、字线；106、位线；107、506、706、栅氧化层；108、绝缘结构；109、522、718、隔离结构；110、525、722、第一电极层；111、523、719、气隙；112、520、716、源极；113、512、713、金属硅化物层；114、钨层；501、701、衬底；502、702、硅柱；503、703、第一绝缘结构；504、704、第二绝缘结构；505、705、第三绝缘结构；508、氧化层；509、709、掺杂层；510、712、金属层；511、氮化钛层；513、720、硬掩膜层；514、碳层；515、氮氧化硅层；516、图案化的光刻胶层；517、开口；518、715、隔离凹槽；519、717、晶体管柱；521、保护层；524、721、支撑层；526、723、电容介质层；527、724、第二电极层；708、第一凹槽；710、硅衬层；711、第二凹槽；714、填充层。
具体实施方式
下面将结合本公开实施方式及附图，对本公开实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本公开的一部分实施方式，而不是全部的实施方式。基于本公开中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本公开保护的范围。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
主流存储器的晶体管阵列包括平面(Planar)晶体管阵列和填埋式沟道晶体管阵列(Buried Channel Array Transistor，BCAT)，然而不论是平面晶体管阵列还是填埋式沟道晶体管阵列，其结构上源极和漏极均位于栅极的水平两侧。这种结构下，源极和漏极分别占用了不同的位置，使得不论是平面晶体管阵列还是填埋式沟道晶体管阵列的面积都较大。
为了进一步缩小晶体管阵列的尺寸，存储器的晶体管阵列可以包括垂直栅极晶体管阵列(Vertical Gate Transistor，VGT)。在这种结构下，在衬底表面形成晶体管阵列的沟道；其中，沟道的延伸方向垂直于衬底表面；沟道沿平行于衬底表面的第一方向和平行于衬底表面的第二方向阵列分布；还可以在晶体管阵列的各沟道的至少一侧依次形成栅极氧化层和栅极，晶体管阵列的各沟道的延伸方向的两端分别具有源极和漏极。具体地，可以通过对晶体管阵列的各沟道的第一端进行掺杂形成源极；还可以对衬底进行背面减薄以暴露出晶体管阵列的各沟道的第二端，对暴露出的各沟道的第二端进行掺杂以形成各晶体管的漏极；其中，第一端和第二端为沟道沿延伸方向上相对的两端。
以下，定义衬底的厚度方向为Z方向，在衬底垂直于Z方向的顶表面或者底表面中定义彼此相交的X方向和Y方向，基于X方向和Y方向可以确定出衬底垂直于Z方向的顶表面或者底表面。例如，X方向和Y方向相互垂直，如此，X方向、Y方向和Z方向两两相互垂直。本公开实施例中，晶体管和沟道呈阵列排布，将X方向定义为列方向，将Y方向定义为行方向。需要说明的是，阵列排布中的行方向可以和列方向相互垂直，也可以具有一定的夹角。
参考图1A和图1B，图1A为垂直沟道型存储器的三维结构示意图，图1B为垂直沟道型存储器的存储单元的三维结构示意图。如图1A所示，晶体管阵列的各沟道101侧壁形成有栅极层102，位于同一列的各沟道101(即，沿X方向排布的各沟道101)的栅极层102相连接，以形成字线105；晶体管阵列的各沟道101的顶端形成源极(图1A和图1B中未示出)，源极与存储电容103的第一电极层连接，存储电容103的第二电极层连接至公共端104；晶体管阵列的各沟道101的底端形成漏极(图1A和图1B中未示出)，位于同一行的各沟道101(即，沿Y方向排布的各沟道101)的漏极相连接，以形成位线106。图1B示意出单个存储单元的三维结构。
在上述垂直沟道型存储器中，沟道沿垂直于衬底的方向延伸，源极和漏极分别形成在沟道的上、下两端，存储电容和位线分别位于沟道的上、下两侧，可以在衬底的两侧分别制作，提高工艺研发效率。
参考图2，图2为垂直沟道型存储器的局部剖视图。如图2所示，沟道101的延伸方向为Z方向，沟道101侧壁上依次形成有栅氧化层107和栅极层102，相邻两个栅极层102之间形成有绝缘结构108，相邻两个沟道101之间形成有具有气隙111的隔离结构109。还可以对沟道101的顶端进行掺杂形成源极，源极与存储电容的第一电极层110电连接，存储电容的第二电极层连接至公共端。将图2中虚线方框所示的沟道101的顶端形成的源极与存储电容的第一电极层110接触的部分结构放大，对沟道101的顶端进行掺杂形成源极112；在源极112上形成有金属硅化物层113，金属硅化物层113的表面低于栅氧化层107(或者，隔离结构109)的表面；在金属硅化物层113上形成有钨层114，钨层114的表面和栅氧化层107(或者，隔离结构109)的表面齐平；在钨层114上形成存储电容的第一电极层110。
图2示意出的金属硅化物层113和源极112之间的接触面积与源极112在XY平面上的正投影面积相等。
随着半导体工艺的特征尺寸不断缩小，晶体管的栅极、源极和漏极的尺寸也会相应地缩小，而它们的等效串联电阻会相应地变大，从而影响电路的速度。本公开实施例中，晶体管的源极和存储电容的第一电极层之间通过金属硅化物层和钨层实现电连接，金属硅化物层能够降低源极(即，掺杂多晶硅)和钨层之间的接触电阻，进而降低源极和存储电容的第一电极层之间的接触电阻。
下面将结合图3A和图3B，详细地说明直接在源极上形成金属硅化物(silicide)的相态变化的过程。图3A为金属硅化物的相态随退火温度的变化图，图3B为T1和T2随金属硅化物的厚度或线宽的变化图。
首先，形成覆盖源极(即，掺杂多晶硅)、隔离结构(例如，二氧化硅)和绝缘结构(例如，二氧化硅)的金属层，其中，隔离结构和绝缘结构均用于将不同的晶体管的沟道隔离开，金属层和掺杂多晶硅直接接触，金属层和二氧化硅直接接触；然后，进行第一次快速热退火处理(Rapid Thermal Annealing，RTA)，控制退火处理的温度使得仅掺杂多晶硅与金属层的原子发生反应，形成C-49相态的金属硅化物，而二氧化硅不会与金属层的原子发生反应，此时，C-49相态的金属硅化物为体心斜方结构，电阻大(如图3A所示)；接着，使用湿法刻蚀工艺去除二氧化硅上未发生反应的金属层；最后，进行第二次快速热退火处理，控制退火处理的温度使得C-49相态的金属硅化物转化为C-54相态的金属硅化物，此时，C-54相态的金属硅化物为面心斜方结构，电阻小(如图3A所示)。
如图3A所示，温度T1为金属硅化物由C-49相态转化为C-54相态的临界温度，温度T2为金属硅化物由C-54相态发生团块化的临界温度。
如图3B所示，随着金属硅化物的厚度或者线宽的减小，金属硅化物由C-49相态转化为C-54相态的临界温度T1会升高，而金属硅化物由C-54相态发生团块化的临界温度T2会降低，以至于会出现T1＝T2的临界点，甚至会出现T2小于T1的情况。仍参考图3A，随着金属硅化物的厚度或者线宽的减小，如果出现T2小于T1的情况，金属硅化物会由C-49相态直接发生团块化，而不存在C-54相态的区间。
由于垂直沟道型存储器的结构特殊性，源极的尺寸小，能够为后续与金属层的原子的反应提供的硅源少，如此直接在源极上形成金属硅化物的尺寸小，在形成金属硅化物时受到小尺寸效应和高温退火工艺的影响，难以形成C-54相态的金属硅化物，而会直接发生团块化以及出现空洞缺陷。进一步地，团块化的金属硅化物难以实现晶体管的源极和存储电容的第一电极层之间的良好电连接，甚至可能导致硅柱形成的沟道断裂，造成半导体器件断路。
有鉴于此，本公开实施例提供一种半导体器件及其制造方法。
参考图4，图4为本公开实施例提供的半导体器件的制造方法的流程图。
如图4所示，半导体器件的制造方法包括以下步骤：
步骤S401：提供半导体结构，半导体结构包括衬底、在衬底上的多个呈阵列排布的硅柱和硅柱之间的绝缘结构；
步骤S402：在硅柱和绝缘结构上形成金属层；
步骤S403：对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层；
步骤S404：对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱。
在一些实施例中，半导体器件包括垂直沟道型存储器。
这里，以本公开实施例提供的半导体器件为垂直沟道型存储器为例进行说明。
接下来结合图5A至图5J，详细地说明本公开实施例提供的半导体器件的制造方法。
本公开实施例中，半导体器件的制造方法包括以下步骤：从衬底表面刻蚀，形成呈阵列排布的硅柱和硅柱之间的第一刻蚀凹槽；其中，硅柱的延伸方向垂直于衬底表面；硅柱沿平行于衬底表面的第一方向和平行于衬底表面的第二方向阵列排布；在第一刻蚀凹槽中填充绝缘材料，形成包围各硅柱的绝缘结构；刻蚀绝缘结构，形成暴露各硅柱的至少两个相对的侧壁的第二刻蚀凹槽；在第二刻蚀凹槽中填充金属材料，以形成栅极层。
这里，第一方向可以是X方向，即，列方向；第二方向可以是Y方向，即，行方向。
在一些实施例中，在第二刻蚀凹槽中填充金属材料之前，半导体器件的制造方法还包括以下步骤：通过第二刻蚀凹槽对硅柱暴露的侧壁进行氧化处理，在硅柱侧壁形成栅氧化层。在另一些实施例中，在第二刻蚀凹槽中填充金属材料之前，半导体器件的制造方法还包括以下步骤：通过第二刻蚀凹槽形成栅氧化层，栅氧化层覆盖硅柱暴露的侧壁。
本公开实施例中，可以通过加热或者加压的方式，对硅柱暴露的侧壁进行原位氧化处理，使得硅柱侧壁上的硅与含有氧化物质的气体在高温下进行化学反应，从而在硅柱表面形成一层致密的二氧化硅薄膜，以形成栅氧化层。本公开实施例中，还可以直接沉积二氧化硅，形成栅氧化层。本公开实施例对于形成栅氧化层的方式不作限定。
本公开实施例中，在第一刻蚀凹槽中填充绝缘材料，形成包围各硅柱的绝缘结构之前，半导体器件的制造方法还包括以下步骤：沉积形成覆盖第一刻蚀凹槽底部和侧壁的第一绝缘结构；其中，第一绝缘结构仅覆盖第一刻蚀凹槽靠近其底部的部分侧壁；沉积形成覆盖第一绝缘结构的第二绝缘结构；形成覆盖第二绝缘结构的第三绝缘结构；其中，第三绝缘结构填满第一刻蚀凹槽。这里，第三绝缘结构覆盖第二绝缘结构和第一刻蚀凹槽的部分侧壁。
本公开实施例中，第一绝缘结构、第二绝缘结构和第三绝缘结构可以共同形成复合绝缘结构。例如，第一绝缘结构可以为二氧化硅，第二绝缘结构可以为氮化硅，第三绝缘结构可以为二氧化硅。
本公开实施例中，在步骤S401中，提供半导体结构，半导体结构包括衬底、在衬底上的多个呈阵列排布的硅柱和硅柱之间的绝缘结构。
如图5A所示，半导体结构包括衬底501、在衬底501上的多个呈阵列排布的硅柱502和硅柱502之间的复合绝缘结构(即，第一绝缘结构503、第二绝缘结构504和第三绝缘结构505)；其中，硅柱502的延伸方向(即，Z方向)垂直于衬底501；复合绝缘结构的表面和硅柱502的顶端的表面齐平。硅柱502的相对的两个侧壁上依次形成有栅氧化层506和栅极层507。相邻两个硅柱502之间通过复合绝缘结构实现电隔离。
本公开实施例中，第一绝缘结构503、第二绝缘结构504和第三绝缘结构505均为绝缘材料。第一绝缘结构、第二绝缘结构和第三绝缘结构位于相邻两个硅柱之间，更具体而言，第三绝缘结构位于相邻两个栅极层之间，用于电隔离。这里，第一绝缘结构、第二绝缘结构和第三绝缘结构共同形成复合绝缘结构，用于实现相邻硅柱之间的电隔离。
仍如图5A所示，在硅柱502和第三绝缘结构505上形成氧化层508。
本公开实施例中，氧化层为高温氧化层(High Temperature Oxide，HTO)。氧化层可以为后续的离子注入(Implant，IMP)阻挡不需要的杂质离子、缓冲注入离子的速度以及减小离子注入时对晶格造成直接损伤。
如图5B所示，对每个硅柱502的顶端进行离子注入，以在每个硅柱502的顶端形成掺杂层509，沿垂直于衬底的方向(即，Z方向)，掺杂层509的厚度为H1；沿Y方向，每个硅柱502的顶端形成的掺杂层509的宽度即为硅柱502顶端的宽度W1。在后续工艺过程中，掺杂层可用于形成晶体管的源极。
这里，硅柱沿垂直于衬底的方向上具有两端，硅柱远离衬底表面的一端即为硅柱的顶端。
这里，可以使用离子注入工艺，将需要掺杂的粒子通过离子束的方式入射到硅柱，通过一系列物理化学相互作用，掺杂的粒子会逐渐损失能量，并停留在其中，以形成掺杂层。
如图5C所示，可以使用化学机械研磨(Chemical Mechanical Polishing，CMP)工艺，打磨去除氧化层，以暴露出掺杂层509和第三绝缘结构505的表面。
本公开实施例中，在步骤S402中，在硅柱和绝缘结构上形成金属层。
如图5D所示，在硅柱502和第三绝缘结构505上依次形成金属层510和氮化钛层511，更具体而言，在掺杂层509和第三绝缘结构505上依次形成金属层510和氮化钛层511。
在一些实施例中，金属层的材料包括以下至少一种：镍、钴和钛。
本公开实施例中，可以通过包括但不限于化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)或者原子层沉积(Atomic Layer Deposition，ALD)的工艺，沉积形成金属层或者氮化钛层。
本公开实施例中，形成氮化钛层覆盖金属层可以防止金属层在后续退火处理时流动。
本公开实施例中，在步骤S403中，对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层。
如图5E所示，对金属层进行退火处理，使得每个硅柱502的顶端形成金属硅化物层512，沿垂直于衬底的方向(即，Z方向)，金属硅化物层512的厚度为H2；沿Y方向，每个硅柱502的顶端形成的金属硅化物层512的宽度与每个硅柱502的顶端形成的掺杂层509的宽度相同，即为W1。其中，沿垂直于衬底的方向(即，Z方向)，掺杂层509的厚度H1大于金属硅化物层512的厚度H2，形成金属硅化物层512后，掺杂层的剩余厚度为(H1-H2)。在上述工艺过程中，每个硅柱的顶端的部分掺杂层与金属层发生反应，金属层的原子扩散进入掺杂层，以形成金属硅化物层。在后续工艺过程中，每个硅柱的顶端位于金属硅化物层下方的掺杂层可用于形成晶体管的源极，而晶体管的源极上的金属硅化物层可用于减小晶体管的源极和存储电容的第一电极层之间的接触电阻。
在一些实施例中，对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层，包括以下步骤：对金属层进行第一退火处理，使得金属层的原子与硅柱的原子反应，以在每个硅柱的顶端形成预金属硅化物层；使用湿法刻蚀工艺去除在第一退火处理中未反应的金属层；对预金属硅化物层进行第二退火处理，使得预金属硅化物层形成金属硅化物层；其中，第一退火处理的温度低于第二退火处理的温度。
这里，对金属层进行第一退火处理，控制退火处理的温度使得仅每个硅柱顶端的部分掺杂层(即，掺杂多晶硅)与金属层的原子发生反应，形成预金属硅化物层，而相邻两个硅柱之间的第三绝缘结构不会与金属层的原子发生反应；使用湿法刻蚀工艺去除在第一退火处理中未反应的金属层；对预金属硅化物层进行第二退火处理，控制退火处理的温度使得预金属硅化物层的相态发生转变，形成具有更稳定、电阻更小的相态的金属硅化物层。
本公开实施例中，预金属硅化物层可以为C-49相态的金属硅化物，电阻较大；金属硅化物层可以为C-54相态的金属硅化物，电阻较小。
本公开实施例中，第一退火处理的温度低于第二退火处理的温度。第一退火处理的温度可以例如为450℃至650℃，第二退火处理的温度可以例如为750℃至950℃。
图5D示意出的金属层510和每个硅柱502的顶端(更具体而言，每个硅柱502的顶端的掺杂层509)之间的接触面积与每个硅柱502的顶端在XY平面上的正投影面积相等。图5E示意出的金属硅化物层512和每个硅柱502的顶端(更具体而言，每个硅柱502的顶端的掺杂层509)之间的接触面积与每个硅柱502的顶端在XY平面上的正投影面积相等。需要说明的是，在后续工艺过程中，每个硅柱的顶端的掺杂层刻蚀为两个晶体管的源极。
本公开实施例中，在步骤S404中，对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱。
如图5F和图5G所示，在金属硅化物层512和第三绝缘结构505上依次形成硬掩膜层513、碳层514和氮氧化硅层515以及图案化的光刻胶层516。利用图案化的光刻胶层516的开口517依次刻蚀氮氧化硅层515、碳层514以及硬掩膜层513，继续利用硬掩膜层513依次刻蚀金属硅化物层512、掺杂层509和硅柱502，以形成隔离凹槽518，使得每个硅柱被刻蚀为两个晶体管柱519，使得每个硅柱的顶端的掺杂层509刻蚀为两个晶体管的源极520。
本公开实施例中，沿Z方向，形成金属硅化物层512后，掺杂层的剩余厚度为(H1-H2)。结合图5G和图5H，位于金属硅化物层512下方的掺杂层509被刻蚀形成两个晶体管的源极520，也就是说，沿Z方向，源极520的厚度为(H1-H2)。本公开实施例中，沿Y方向，每个硅柱顶端的宽度W1(或者，每个硅柱的顶端形成的金属硅化物层的宽度W1)大于源极的宽度W2。在一个具体的示例中，W1＝4*W2。
本公开实施例中，可以使用干法刻蚀工艺依次对金属硅化物层、掺杂层以及硅柱进行刻蚀，例如，等离子体刻蚀工艺或者反应离子刻蚀工艺。
本公开实施例中，在硅柱的顶端形成金属硅化物层而不是仅在源极的顶端形成金属硅化物层，金属层和硅柱之间的接触面积(即，硅柱在XY平面上的正投影面积)大于金属层和源极(即，源极在XY平面上的正投影面积)之间的接触面积，金属层和硅柱之间的接触面积增加，减少形成金属硅化物层的小尺寸效应，且能够为反应提供足够的硅源，确保形成足够厚度和稳定晶相的金属硅化物层，以提高金属硅化物层的热稳定性。此外，本公开实施例中，在硅柱的顶端形成的金属硅化物层的尺寸明显大于在源极的顶端形成金属硅化物层，能够减少小尺寸效应对形成稳定的金属硅化物层的影响。
如图5G和图5H所示，在隔离凹槽518中依次形成保护层521和隔离结构522，保护层521覆盖隔离凹槽518底部和侧壁，隔离结构522填满隔离凹槽518，且隔离结构522将每个硅柱隔离为两个晶体管柱519，隔离结构522的表面与硬掩膜层513的表面齐平。
本公开实施例中，在隔离凹槽中形成保护层，保护层覆盖隔离凹槽底部和侧壁，即，保护层覆盖隔离凹槽侧壁暴露出的掺杂层(即，晶体管的源极)和金属硅化物层，如此，保护层可以起到保护金属硅化物层的作用，避免在对晶体管柱进行低温修复(低于750℃)时，金属硅化物层被氧化。
本公开实施例中，形成保护层和隔离结构的材料可以包括但不限于二氧化硅、氮化硅或者氮氧化硅。在一个具体的示例中，形成保护层和隔离结构的材料相同。图5H示意出的位于隔离凹槽内的保护层和隔离结构的材料相同。
如图5H所示，还可以在隔离结构522中形成气隙523。
这里，在隔离结构中形成气隙，以便得到更低的介电常数，从而减小寄生电容。
本公开实施例中，在形成晶体管的源极后，保留刻蚀形成隔离凹槽时所使用的硬掩膜层，以便于后续在源极上形成存储电容时作为蚀刻停止层(stop layer)。
如图5I所示，在硬掩膜层513和隔离结构522上形成支撑层524；对支撑层524和硬掩膜层513进行刻蚀，以形成暴露金属硅化物层的电容通孔；沉积形成覆盖电容通孔底部和侧壁以及覆盖支撑层524的表面的第一电极层525。
本公开实施例中，可以去除覆盖支撑层的第一电极层，暴露出支撑层的表面，仅保留覆盖电容通孔底部和侧壁的第一电极层；还可以去除支撑层。如此，每个电容通孔内对应的第一电极层可用于形成一个独立的存储电容，不同存储电容之间被绝缘。
如图5J所示，在硬掩膜层513上以及第一电极层525的内侧壁和外侧壁依次沉积形成电容介质层526和第二电极层527，以形成存储电容。本公开实施例对存储电容的结构不作限定，本公开实施例提供的半导体器件内的存储电容也不限于5J所示的结构。
本公开实施例中，形成暴露金属硅化物层的电容通孔后，形成覆盖电容通孔底部和侧壁的第一电极层，第一电极层通过金属硅化物层连接至源极；继续形成覆盖第一电极层的电容介质层以及覆盖电容介质层的第二电极层，第二电极层连接至公共端。
本公开实施例还提供一种半导体器件，半导体器件通过上述半导体器件的制造方法制造得到。
本公开实施例还提供另一种半导体器件及其制造方法。
在一些实施例中，半导体器件包括垂直沟道型存储器。
这里，以本公开实施例提供的半导体器件为垂直沟道型存储器为例进行说明。
接下来结合图6A至图6L，详细地说明本公开实施例提供的半导体器件的制造方法。
本公开实施例中，半导体器件的制造方法还包括以下步骤：从衬底表面刻蚀，形成呈阵列排布的硅柱和硅柱之间的第一刻蚀凹槽；其中，硅柱的延伸方向垂直于衬底表面；硅柱沿平行于衬底表面的第一方向和平行于衬底表面的第二方向阵列排布；在第一刻蚀凹槽中填充绝缘材料，形成包围各硅柱的绝缘结构；刻蚀绝缘结构，形成暴露各硅柱的至少两个相对的侧壁的第二刻蚀凹槽；在第二刻蚀凹槽中填充金属材料，以形成栅极层。
这里，第一方向可以是X方向，即，列方向；第二方向可以是Y方向，即，行方向。
在一些实施例中，在第二刻蚀凹槽中填充金属材料之前，半导体器件的制造方法还包括以下步骤：通过第二刻蚀凹槽对硅柱暴露的侧壁进行氧化处理，在硅柱侧壁形成栅氧化层。在另一些实施例中，在第二刻蚀凹槽中填充金属材料之前，半导体器件的制造方法还包括以下步骤：通过第二刻蚀凹槽形成栅氧化层，栅氧化层覆盖硅柱暴露的侧壁。
本公开实施例中，可以通过加热或者加压的方式，对硅柱暴露的侧壁进行原位氧化处理，使得硅柱侧壁上的硅与含有氧化物质的气体在高温下进行化学反应，从而在硅柱表面形成一层致密的二氧化硅薄膜，以形成栅氧化层。本公开实施例中，还可以直接沉积二氧化硅，形成栅氧化层。本公开实施例对于形成栅氧化层的方式不作限定。
本公开实施例中，在第一刻蚀凹槽中填充绝缘材料，形成包围各硅柱的绝缘结构之前，半导体器件的制造方法还包括以下步骤：在第一刻蚀凹槽底部依次形成第一绝缘结构和第二绝缘结构。这里，第三绝缘结构位于第一绝缘结构和第二绝缘结构之上。
本公开实施例中，第一绝缘结构、第二绝缘结构和第三绝缘结构可以形成复合绝缘结构。例如，第一绝缘结构可以为二氧化硅，第二绝缘结构可以为氮化硅，第三绝缘结构可以为二氧化硅。
本公开实施例中，在步骤S401中，提供半导体结构，半导体结构包括衬底、在衬底上的多个呈阵列排布的硅柱和硅柱之间的绝缘结构。
如图6A所示，半导体结构包括衬底701、在衬底701上的多个呈阵列排布的硅柱702和硅柱702之间的绝缘结构(即，第一绝缘结构703、第二绝缘结构704和第三绝缘结构705)；其中，硅柱702的延伸方向(即，Z方向)垂直于衬底701；第三绝缘结构705的表面和硅柱702的顶端的表面齐平。硅柱702的相对的两个侧壁上依次形成有栅氧化层706和栅极层707。相邻两个硅柱702之间通过复合绝缘结构实现电隔离。
本公开实施例中，第一绝缘结构703、第二绝缘结构704和第三绝缘结构705为绝缘材料。第一绝缘结构、第二绝缘结构和第三绝缘结构位于相邻两个硅柱之间，更具体而言，第三绝缘结构位于相邻两个栅极层之间，用于电隔离。这里，第一绝缘结构703、第二绝缘结构704和第三绝缘结构705共同形成复合绝缘结构，用于实现相邻硅柱之间的电隔离。
本公开实施例中，在步骤S402中，在硅柱和绝缘结构上形成金属层。其中，在硅柱和绝缘结构上形成金属层之前，还包括：对每个硅柱的顶端进行刻蚀以形成第一凹槽，第一凹槽侧壁暴露出绝缘结构。
如图6B所示，对硅柱702的顶端进行刻蚀形成第一凹槽708，第一凹槽708侧壁暴露出栅氧化层706。沿垂直于衬底的方向(即，Z方向)，对硅柱702进行部分刻蚀形成第一凹槽708，第一凹槽708的刻蚀深度小于硅柱702的高度。图6B示意出沿Y方向，第一凹槽708的开口的宽度为W3；沿Z方向，第一凹槽708的深度为H3。
这里，图6B示意出的栅氧化层706的表面和第三绝缘结构705的表面齐平，刻蚀硅柱形成的第一凹槽708，第一凹槽708侧壁暴露出栅氧化层706。当然，栅氧化层的表面也可以低于第三绝缘结构的表面，如此，刻蚀硅柱形成的第一凹槽，第一凹槽侧壁暴露出第三绝缘结构。
本公开实施例中，硅柱702在YZ平面中呈现为上窄下宽的梯形，硅柱702的顶端的宽度小于硅柱的底端的宽度。实际上，本公开对于硅柱在YZ平面中的形状不作限定。当然，硅柱在YZ平面中也可以呈现为矩形，那么第一凹槽的开口和底部的宽度均为W3。
仍如图6B所示，对第一凹槽708底部暴露出的硅柱702的顶端进行离子注入，以在每个硅柱702的顶端形成掺杂层709。其中，掺杂层709的掺杂深度H5大于第一凹槽708的深度H3。在后续工艺过程中，掺杂层可用于形成晶体管的源极。
这里，硅柱沿垂直于衬底的方向上具有两端，硅柱远离衬底表面的一端即为硅柱的顶端。
这里，可以使用离子注入工艺，将需要掺杂的粒子通过离子束的方式入射到硅柱，通过一系列物理化学相互作用，掺杂的粒子会逐渐损失能量，并停留在其中，以形成掺杂层。
如图6C所示，在第一凹槽底部和侧壁以及第三绝缘结构705上沉积硅衬层710，以形成第二凹槽711。
这里，硅衬层的材料可以包括多晶硅或者掺杂多晶硅。图6C示意出硅衬层的材料与硅柱的材料相同，均为多晶硅。
在一些实施例中，还可以对硅衬层(即，多晶硅)进行离子注入，形成掺杂硅衬层。
如图6D所示，保留覆盖第一凹槽底部和侧壁的硅衬层710，使用化学机械研磨工艺，打磨去除第三绝缘结构705上的硅衬层710，以暴露出第三绝缘结构705的表面。图6D示意出沿Y方向，第二凹槽711的开口的宽度为W4；沿Z方向，第二凹槽711的深度为H4。若硅柱在YZ平面中呈现为矩形，那么第二凹槽的开口和底部的宽度均为W4。其中，第一凹槽708的开口的宽度W3大于第二凹槽711的开口的宽度为W4，第一凹槽708的深度为H3大于第二凹槽711的深度为H4。如此，图6D示意出的沿Z方向，硅衬层710覆盖第一凹槽底部的厚度为(H3-H4)；沿Y方向，硅衬层710覆盖第一凹槽侧壁的厚度为[(W3-W4)/2]。
如图6E所示，形成覆盖第二凹槽底部和侧壁以及第三绝缘结构705的金属层712，更具体而言，形成覆盖硅衬层710和第三绝缘结构705的金属层712。
在一些实施例中，金属层的材料包括以下至少一种：镍、钴和钛。
在一些实施例中，在金属层上形成氮化钛层。这里，形成氮化钛层覆盖金属层可以防止金属层在后续退火处理时流动。
本公开实施例中，可以通过包括但不限于CVD、PVD或者ALD的工艺，沉积形成金属层或者氮化钛层。
本公开实施例中，在步骤S403中，对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层。
其中，在退火处理过程中，可以通过控制退火处理的温度以及退火处理的时间等参数，从而控制金属层的原子扩散进入硅衬层的深度，进而控制形成金属硅化物层的厚度。这里，金属硅化物层沿Y方向的厚度可以和硅衬层覆盖第一凹槽侧壁的厚度相同，即为[(W3-W4)/2]；金属硅化物层沿Z方向的厚度可以和硅衬层覆盖第一凹槽底部的厚度相同，即为(H3-H4)。如此，对金属层进行退火处理，使得第一凹槽底部和侧壁形成金属硅化物层。
如图6E和图6F所示，对金属层712进行退火处理，使得金属层712的原子和第一凹槽底部和侧壁的硅材料(即，硅衬层)的原子相互扩散，在第一凹槽底部和侧壁形成金属硅化物层713。将金属硅化物层713划分为覆盖第一凹槽底部的第一部分和覆盖第一凹槽侧壁的第二部分，第一部分金属硅化物层沿Y方向的尺寸为W3，第一部分金属硅化物层沿Z方向的尺寸为(H3-H4)；第二部分金属硅化物层沿Y方向的尺寸为[(W3-W4)/2]，第二部分金属硅化物层沿Z方向的尺寸为H4。其中，沿Z方向，掺杂层709的掺杂深度H5大于第一凹槽的深度H3。在上述工艺过程中，每个硅柱的顶端覆盖第一凹槽底部和侧壁的硅衬层与金属层发生反应，以形成金属硅化物层。在后续工艺过程中，每个硅柱的顶端位于金属硅化物层下方的掺杂层可用于形成晶体管的源极，而晶体管的源极上的金属硅化物层可用于减小晶体管的源极和存储电容的上电极层之间的接触电阻。
在一些实施例中，对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层，包括以下步骤：对金属层进行第一退火处理，使得金属层的原子与硅柱(即，硅衬层)的原子反应，以在每个硅柱的顶端形成覆盖第一凹槽底部和侧壁的预金属硅化物层；使用湿法刻蚀工艺去除在第一退火处理中未反应的金属层；对预金属硅化物层进行第二退火处理，使得预金属硅化物层形成金属硅化物层；其中，第一退火处理的温度低于第二退火处理的温度。
这里，对金属层进行第一退火处理，控制退火处理的温度使得仅每个硅柱顶端的硅衬层(即，多晶硅或者掺杂多晶硅)与金属层的原子发生反应，形成预金属硅化物层，而相邻两个硅柱之间的第三绝缘结构不会与金属层的原子发生反应；使用湿法刻蚀工艺去除在第一退火处理中未反应的第一金属层；对预金属硅化物层进行第二退火处理，控制退火处理的温度使得预金属硅化物层的相态发生转变，形成具有更稳定、电阻更小的相态的金属硅化物层。
本公开实施例中，预金属硅化物层可以为C-49相态的金属硅化物，电阻较大；金属硅化物层可以为C-54相态的金属硅化物，电阻较小。
本公开实施例中，第一退火处理的温度低于第二退火处理的温度。第一退火处理的温度可以例如为450℃至650℃，第二退火处理的温度可以例如为750℃至950℃。
图6E示意出的金属层712和每个硅柱702的顶端(更具体而言，每个硅柱702的顶端的硅衬层710)之间的接触面积与第二凹槽底部和侧壁的面积之和相等。图6F示意出的金属硅化物层713覆盖第一凹槽底部和侧壁，金属硅化物层包括覆盖第一凹槽底部的第一部分和覆盖第一凹槽侧壁的第二部分。如此，图6F示意出的金属硅化物层713和每个硅柱702的顶端之间的接触面积即为覆盖第一凹槽底部的第一部分在XY平面上的正投影面积(即，每个硅柱702的顶端在XY平面上的正投影面积，更具体而言，每个硅柱702的顶端的掺杂层709在XY平面上的正投影面积)和覆盖第一凹槽侧壁的第二部分在XZ平面上的正投影面积之和。也就是说，金属硅化物层713和每个硅柱702的顶端之间的接触面积与第一凹槽底部和侧壁的面积之和相等。需要说明的是，在后续工艺过程中，每个硅柱的顶端的掺杂层刻蚀为两个晶体管的源极。
如图6G所示，形成覆盖第一凹槽侧壁和底部的金属硅化物层713后，继续对第一凹槽进行填充，以形成填充层714。
本公开实施例中，填充层的材料可以包括氮化硅。
如图6H所示，保留位于第一凹槽内的填充层714，使用化学机械研磨工艺，打磨去除位于第三绝缘结构705上方的填充层714，以暴露出第三绝缘结构705的表面。沿Y方向，填充层714的宽度为W4；沿Z方向，填充层714的厚度为H4。
本公开实施例中，在步骤S404中，对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱。
如图6H和图6I所示，可以在第三绝缘结构705、金属硅化物层713和填充层714上形成硬掩膜层(图6H和图6I中未示出)；通过硬掩膜层依次对填充层714、金属硅化物层713和硅柱702进行刻蚀，以形成隔离凹槽715；隔离凹槽715侧壁暴露出金属硅化物层713、掺杂层709和硅柱702；使得刻蚀后的掺杂层709分别形成两个晶体管的源极716。
图6I示出隔离凹槽715暴露出金属硅化物层713覆盖第一凹槽侧壁的第二部分，换言之，隔离凹槽715沿Y方向的宽度至少为W4。如此隔离凹槽715侧壁可以暴露出金属硅化物层713的第二部分。
本公开实施例中，沿Z方向，形成金属硅化物层713后，掺杂层709的厚度为(H5-H3)。结合图6I，位于金属硅化物层713下方的掺杂层709被刻蚀形成两个晶体管的源极716，也就是说，沿Z方向，源极的厚度为(H5-H3)。本公开实施例中，沿Y方向，源极的宽度至多为[(W3-W4)/2]。
本公开实施例中，可以使用干法刻蚀工艺依次对金属硅化物层、掺杂层以及硅柱进行刻蚀，例如，等离子体刻蚀工艺或者反应离子刻蚀工艺。
本公开实施例中，在硅柱顶端的第一凹槽侧壁和底部形成金属硅化物层而不是仅在源极的顶端形成金属硅化物层，金属层和硅衬层之间的接触面积(即，第二凹槽底部和侧壁的面积之和)大于金属层和源极之间的接触面积(即，源极在XY平面上的正投影面积)，金属层和硅衬层之间的接触面积增加，减少形成金属硅化物层的小尺寸效应，且能够为反应提供足够的硅源，确保形成足够厚度和稳定晶相的金属硅化物层，以提高金属硅化物层的热稳定性。此外，本公开实施例中，在硅柱的顶端刻蚀形成第一凹槽后形成的金属硅化物层的尺寸明显大于直接在源极的顶端形成金属硅化物层，能够减少小尺寸效应对形成稳定的金属硅化物层的影响。
如图6J所示，在隔离凹槽中填充绝缘材料，以形成隔离结构718，隔离结构718将每个硅柱隔离为两个晶体管柱717，隔离结构718的表面与第三绝缘结构705的表面齐平。
本公开实施例中，在隔离凹槽中填充绝缘材料形成隔离结构之前，还可以形成覆盖隔离凹槽底部和侧壁的保护层。
本公开实施例中，形成隔离结构的材料可以包括但不限于二氧化硅、氮化硅、或者氮氧化硅。
如图6J所示，还可以在隔离结构718中形成气隙719。
这里，在隔离结构中形成气隙，以便得到更低的介电常数，从而减小寄生电容。
如图6K所示，在隔离结构718、金属硅化物层713和第三绝缘结构705上形成硬掩膜层720和支撑层721；依次对支撑层721、硬掩膜层720进行刻蚀，以形成暴露金属硅化物层的电容通孔；沉积形成覆盖电容通孔底部和侧壁以及覆盖支撑层721的表面的第一电极层722。
这里，利用硬掩膜层刻蚀形成隔离凹槽后，可以去除硬掩膜层，隔离凹槽内填充的隔离结构的表面和第三绝缘结构的表面齐平，如此，图6K示意出在隔离结构、金属硅化物层和第三绝缘结构上形成硬掩膜层和支撑层，用于形成电容通孔。当然，也可以利用硬掩膜层刻蚀形成隔离凹槽后，保留硬掩膜层，隔离凹槽内填充的隔离结构的表面和硬掩膜层的表面齐平，如此，可以直接在隔离结构和硬掩膜层上形成支撑层，用于形成电容通孔。这样，可以节省一道形成硬掩膜层的工序。
本公开实施例中，可以去除覆盖支撑层的第一电极层，暴露出支撑层的表面，仅保留覆盖电容通孔底部和侧壁的第一电极层。如此，每个电容通孔内对应的第一电极层可用于形成一个独立的存储电容，不同存储电容之间被绝缘。
如图6L所示，在硬掩膜层720上以及第一电极层722的内侧壁和外侧壁依次沉积形成电容介质层723和第二电极层724，以形成存储电容。本公开实施例对存储电容的结构不作限定，本公开实施例提供的半导体器件内的存储电容也不限于图6L所示的结构。
本公开实施例中，形成暴露金属硅化物层的电容通孔后，形成覆盖电容通孔底部和侧壁的上电极层，上电极层通过金属硅化物层连接至源极；继续形成覆盖上电极层的电容介质层以及覆盖电容介质层的下电极层，下电极层连接至公共端。
本公开实施例提供一种半导体器件，半导体器件通过上述技术方案中半导体器件的制造方法制造得到。
本公开实施例提供一种半导体器件及其制造方法，所述方法包括：提供半导体结构，半导体结构包括衬底、在衬底上的多个呈阵列排布的硅柱和硅柱之间的绝缘结构；在硅柱和绝缘结构上形成金属层；对金属层进行退火处理，使得每个硅柱的顶端形成金属硅化物层；对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱。本公开实施例中，通过先在硅柱的顶端形成金属硅化物层后，再对金属硅化物层和硅柱进行刻蚀，以将每个硅柱刻蚀为两个晶体管柱，在上述形成金属硅化物层的过程中，金属层和硅柱之间的接触面积增加，减少形成金属硅化物层的小尺寸效应，且为反应提供足够的硅源，确保形成稳定晶相的金属硅化物层，以提高金属硅化物层的热稳定性。进一步地，利用稳定的金属硅化物层实现晶体管的源极和存储电容之间稳定的电连接，从而提高半导体器件的可靠性。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本公开的优选实施方式，并非因此限制本公开的专利范围，凡是在本公开的发明构思下，利用本公开说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本公开的专利保护范围内。
Claims (20)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体结构，所述半导体结构包括衬底、在所述衬底上的多个呈阵列排布的硅柱和所述硅柱之间的绝缘结构；
在所述硅柱和所述绝缘结构上形成金属层；
对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层；
对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述硅柱的延伸方向垂直于所述衬底；在形成所述金属层之前，所述绝缘结构的表面和所述硅柱的表面齐平。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，每个所述晶体管柱的顶端的所述金属硅化物层用于实现源极和存储电容之间的电连接。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述硅柱和所述绝缘结构上形成金属层之前，所述方法还包括：
对每个所述硅柱的顶端进行离子注入，以在每个所述硅柱的顶端形成掺杂层；其中，沿垂直于所述衬底的方向，所述掺杂层的厚度大于所述金属硅化物层的厚度。
5.根据权利要求4所述的半导体器件的制造方法，其特征在于，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱，包括：
在所述金属硅化物层和所述绝缘结构上形成硬掩膜层；
通过所述硬掩膜层对所述金属硅化物层、所述掺杂层和所述硅柱进行刻蚀，以形成隔离凹槽，使得刻蚀后的掺杂层分别形成两个晶体管的源极。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述硅柱和所述绝缘结构上形成金属层之前，所述方法还包括：
对每个所述硅柱的顶端进行刻蚀以形成第一凹槽，所述第一凹槽侧壁暴露出所述绝缘结构。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述对每个所述硅柱的顶端进行刻蚀以形成第一凹槽之后，所述方法还包括：
在所述第一凹槽底部和侧壁上形成硅衬层，以形成第二凹槽。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，形成所述第二凹槽之后，所述方法还包括：
形成覆盖所述绝缘结构和所述第二凹槽底部和侧壁的金属层；
对所述金属层进行退火处理，使得所述第一凹槽底部和侧壁形成所述金属硅化物层。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述第一凹槽侧壁的所述金属硅化物层作为每个所述晶体管柱的顶端的金属硅化物层，用于实现源极和存储电容之间的电连接。
10.根据权利要求8所述的半导体器件的制造方法，其特征在于，所述对所述金属层进行退火处理，使得所述第一凹槽底部和侧壁形成所述金属硅化物层之前，所述方法还包括：
对每个所述硅柱的顶端进行离子注入，以在每个所述硅柱的顶端形成掺杂层；其中，沿垂直于所述衬底的方向，所述掺杂层的深度大于所述第一凹槽的深度。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱，包括：
对所述第一凹槽进行填充，以形成填充层；
在所述金属硅化物层、所述绝缘结构和所述填充层上形成硬掩膜层；
通过所述硬掩膜层对所述填充层、所述金属硅化物层、所述掺杂层和所述硅柱进行刻蚀，以形成隔离凹槽；所述隔离凹槽侧壁暴露出所述金属硅化物层和所述掺杂层，使得刻蚀后的掺杂层分别形成两个晶体管的源极。
12.根据权利要求5或11所述的半导体器件的制造方法，其特征在于，形成所述隔离凹槽之后，所述方法还包括：
在所述隔离凹槽中依次形成保护层和隔离结构，所述保护层覆盖所述隔离凹槽底部和侧壁；所述隔离结构填满所述隔离凹槽，且所述隔离结构将每个所述硅柱隔离为两个所述晶体管柱；所述隔离结构的表面与所述硬掩膜层的表面齐平。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于，形成所述保护层和所述隔离结构之后，所述方法还包括：
在所述硬掩膜层和所述隔离结构上形成支撑层；
对所述支撑层和所述硬掩膜层进行刻蚀，以形成暴露所述金属硅化物层的电容通孔；
在所述电容通孔中依次形成第一电极层、电容介质层和第二电极层，以形成存储电容。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于，所述对所述金属硅化物层和所述硅柱进行刻蚀，以将每个所述硅柱刻蚀为两个晶体管柱之后，所述方法还包括：
形成所述存储电容，所述存储电容的所述第一电极层通过所述金属硅化物层电连接至源极，所述存储电容的所述第二电极层连接至公共端。
15.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述对所述金属层进行退火处理，使得每个所述硅柱的顶端形成金属硅化物层，包括：
对所述金属层进行第一退火处理，使得所述金属层的原子与所述硅柱的原子反应，以在每个所述硅柱的顶端形成预金属硅化物层；
对所述预金属硅化物层进行第二退火处理，使得所述预金属硅化物层形成所述金属硅化物层；其中，所述第一退火处理的温度低于所述第二退火处理的温度。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于，所述对所述金属层进行第一退火处理之后，所述方法还包括：
使用湿法刻蚀工艺去除在所述第一退火处理中未反应的所述金属层。
17.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述金属层的材料包括以下至少一种：镍、钴和钛。
18.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述硅柱和所述绝缘结构上形成金属层之后，所述方法还包括：
在所述金属层上形成氮化钛层。
19.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件包括垂直沟道型存储器。
20.一种半导体器件，其特征在于，所述半导体器件通过如权利要求1至19中任一项所述的半导体器件的制造方法制造得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211305392.3A CN115472613A (zh) | 2022-10-24 | 2022-10-24 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211305392.3A CN115472613A (zh) | 2022-10-24 | 2022-10-24 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115472613A true CN115472613A (zh) | 2022-12-13 |
Family
ID=84337422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211305392.3A Pending CN115472613A (zh) | 2022-10-24 | 2022-10-24 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115472613A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936581A (zh) * | 2023-09-18 | 2023-10-24 | 合肥维信诺科技有限公司 | 半导体器件结构、显示面板及半导体器件结构的制备方法 |
-
2022
- 2022-10-24 CN CN202211305392.3A patent/CN115472613A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936581A (zh) * | 2023-09-18 | 2023-10-24 | 合肥维信诺科技有限公司 | 半导体器件结构、显示面板及半导体器件结构的制备方法 |
| CN116936581B (zh) * | 2023-09-18 | 2024-02-27 | 合肥维信诺科技有限公司 | 半导体器件结构、显示面板及半导体器件结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262449B1 (en) | High density dynamic random access memory cell structure having a polysilicon pillar capacitor | |
| US7364967B2 (en) | Methods of forming storage capacitors for semiconductor devices | |
| US7432155B2 (en) | Methods of forming a recessed gate | |
| US9153654B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US7893487B2 (en) | Recessed channel transistor | |
| US6391705B1 (en) | Fabrication method of high-density semiconductor memory cell structure having a trench | |
| US20070202638A1 (en) | Vertical misfet manufacturing method, vertical misfet, semiconductor memory device manufacturing method, and semiconductor memory device | |
| CN114141715B (zh) | 半导体结构的制作方法及半导体结构 | |
| CN114141713A (zh) | 半导体结构的制作方法及半导体结构 | |
| US7211483B2 (en) | Memory device with vertical transistors and deep trench capacitors and method of fabricating the same | |
| CN115188760B (zh) | 半导体结构的形成方法 | |
| US20110263099A1 (en) | Manufacturing method of semiconductor device having vertical transistor | |
| CN114725106A (zh) | 半导体结构及半导体结构的制备方法、存储器 | |
| US11742382B2 (en) | Method for preparing semiconductor device with air gap and boron nitride cap | |
| CN115472613A (zh) | 一种半导体器件及其制造方法 | |
| CN114530419A (zh) | 存储器的形成方法及存储器 | |
| US6204115B1 (en) | Manufacture of high-density pillar memory cell arrangement | |
| US7687847B2 (en) | Semiconductor device and fabricating method thereof | |
| US7135731B2 (en) | Vertical DRAM and fabrication method thereof | |
| KR100706918B1 (ko) | 트렌치를 포함하는 메모리셀 및 그 제조방법 | |
| CN115274670A (zh) | 半导体结构及其制作方法、存储器 | |
| CN114927523A (zh) | 半导体结构及半导体结构的制备方法 | |
| US20030040152A1 (en) | Method of fabricating a NROM cell to prevent charging | |
| US6251725B1 (en) | Method of fabricating a DRAM storage node on a semiconductor wafer | |
| CN115513213A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |