CN206293426U - 芯片多面包封保护结构 - Google Patents
芯片多面包封保护结构 Download PDFInfo
- Publication number
- CN206293426U CN206293426U CN201621342233.0U CN201621342233U CN206293426U CN 206293426 U CN206293426 U CN 206293426U CN 201621342233 U CN201621342233 U CN 201621342233U CN 206293426 U CN206293426 U CN 206293426U
- Authority
- CN
- China
- Prior art keywords
- chip
- dry film
- protection structure
- encapsulates
- multiaspect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本实用新型公开了一种芯片多面包封保护结构,采用可光刻干膜对半导体芯片第一表面进行包封,并通过真空填膜的方式对半导体芯片侧面进行包封,实现了对芯片第一表面及侧面的保护,与环氧塑封料包封相比:采用干膜的台阶覆盖性好,填充后几乎不产生气泡,无需进行多次填充工艺和抽真空工艺,因此,制程工艺简单,制程时间也相对缩短。采用干膜覆盖表面平整,仅需曝光、显影制程暴露出凸点,凸点高度的均一性好,同时避免了研磨工艺带来厂务废水特殊处理问题。采用干膜真空填膜的方式进行填充包封芯片侧面,填充料足,无分层、溢料、胶体翘曲等缺陷。
Description
技术领域
本实用新型涉及半导体晶圆级封装领域,具体涉及一种芯片多面包封保护结构。
背景技术
对芯片和器件进行保护,是半导体封装的主要功能之一,半导体器件通常采用模塑包封的形式进行保护。对晶圆级芯片尺寸封装来说,为了提高芯片的可靠性,通常在芯片背面进行涂胶保护。对于一些电性和可靠性要求比较高的产品,要对芯片的五个或六个面进行保护。侧面保护的目的是防止焊料焊接过程中接触到侧壁的半导体基底,发生短路、漏电等电性问题。
公知的芯片六面包封的一个具体方案是:在圆片上生长电极,再切割道上半切割划片,形成沟槽,然后在晶圆表面覆盖聚合物材料,填充沟槽,固化。之后对圆片表面进行研磨,暴露凸点。然后对圆片进行背面研磨减薄,直到切割道聚合物材料暴露出来。进一步在背面涂胶,固化。最后,再次划片,切割,完成六面包封。这种聚合物包封方法存在填充不足、产生气泡、分层等缺陷。有时为改善所述缺陷通常需要进行至少两次环氧塑封料填充工艺和抽真空工艺,而且要进行研磨去除环氧塑封料,暴露凸点,这样,增加了制程的复杂性,成本较高。另外,环氧塑封料在研磨制程中不易控制,易造成暴露出凸点高度的均一性差,研磨后塑封料表面比较粗糙,研磨水中的杂质需进行特殊处理,增加了厂务废水处理的难度。
因此,为解决上述问题,需要开发新的封装工艺,改善工艺加工性,可靠性以及降低成本。
发明内容
为了解决上述技术问题,本实用新型提出一种采用光刻干膜对半导体芯片进行包封的芯片多面包封保护结构。
本实用新型的技术方案是这样实现的:
一种芯片多面包封保护结构,包括一芯片,所述芯片包含第一表面、与其相对的第二表面,以及侧面;所述第一表面包含焊垫以及与其电连接的凸点,所述芯片的第一表面及侧面上包封有可光刻聚合物材料,所述第一表面上的可光刻聚合物材料暴露出所述凸点。
进一步的,所述芯片的第二表面设置有保护层。
进一步的,所述凸点表面低于所述可光刻聚合物材料表面。
进一步的,所述可光刻聚合物材料为可光刻胶或干膜,第一表面上可光刻聚合物材料的厚度大于10微米。
进一步的,所述芯片侧面上可光刻聚合物材料的厚度大于1μm。
进一步的,所述保护层的材料为树脂类的胶或干膜。
进一步的,所述保护层的厚度为5μm至40μm。
本实用新型的有益效果是:本实用新型提供一种芯片多面包封保护结构,采用可光刻聚合物材料,如干膜或胶水对半导体芯片第一表面进行包封,并通过真空填膜的方式对半导体芯片侧面进行包封,实现了对芯片第一表面及侧面的保护,与环氧塑封料包封及填充相比:
1.采用干膜或胶水的台阶覆盖性好,填充后几乎不产生气泡,无需进行多次填充工艺和抽真空工艺,因此,制程工艺简单,制程时间也相对缩短。
2.采用干膜或胶水覆盖表面平整,仅需曝光、显影制程暴露出凸点,凸点高度的均一性好,同时避免了研磨工艺带来厂务废水特殊处理问题,且凸点表面可低于干膜表面,减小凸点在后续制程(晶圆减薄,设置保护层,切割)中因受损造成的产品不良率。
3.采用干膜真空填膜的方式进行填充包封芯片侧面,填充料足,无分层、溢料、胶体翘曲等缺陷。
附图说明
图1为本实用新型晶圆结构示意图;
图2为本实用新型在晶圆第一表面形成凸点的结构示意图;
图3为本实用新型在芯片之间切割道位置开设沟槽的结构示意图;
图4为本实用新型在晶圆第一表面包封干膜并真空填膜的结构示意图;
图5为本实用新型暴露出凸点的结构示意图;
图6为本实用新型对晶圆第二表面减薄至暴露出沟槽内干膜的结构示意图;
图7为本实用新型在晶圆第二表面设置保护层的结构示意图;
图8为本实用新型将晶圆切割成单颗芯片的结构示意图。
根据附图,作以下说明:
100——晶圆或芯片 101——第一表面
102——第二表面 110——焊垫
200——凸点 300——沟槽
400——可光刻聚合物材料 500——保护层
具体实施方式
为了能够更清楚地理解本实用新型的技术内容,特举以下实施例详细说明,其目的仅在于更好理解本实用新型的内容而非限制本实用新型的保护范围。实施例附图的结构中各组成部分未按正常比例缩放,故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧,包含中间还有其他层的情况。
如图8所示,一种芯片多面包封保护结构,包括一芯片100,所述芯片包含第一表面101和与其相对的第二表面102,以及四个侧面,所述第一表面包含焊垫110以及与其电连接的凸点200,所述芯片的第一表面及侧面上包封有可光刻聚合物材料400,第一表面上的可光刻聚合物材料暴露出所述凸点,所述芯片的第二表面设置有保护层500。
上述结构中,采用可光刻聚合物材料对半导体芯片第一表面及侧面进行包封,实现了对芯片第一表面及侧面的保护,与环氧塑封料包封相比:采用可光刻聚合物材料的台阶覆盖性好,填充后几乎不产生气泡,无需进行多次填充工艺和抽真空工艺,因此,制程工艺简单,制程时间也相对缩短。采用可光刻聚合物材料覆盖表面平整,仅需曝光、显影制程暴露出凸点,凸点高度的均一性好,同时避免了研磨工艺带来厂务废水特殊处理问题。采用可光刻聚合物材料真空填膜的方式进行填充包封芯片侧面,填充料足,无分层、溢料、胶体翘曲等缺陷。
优选的,所述凸点表面低于所述可光刻聚合物材料表面,这样,可减小凸点在后续制程(晶圆减薄,设置保护层,切割)中因受损造成的产品不良率。
优选的,所述可光刻聚合物材料为可光刻胶或干膜,优选的,所述芯片第一表面上可光刻聚合物材料的厚度大于10微米。
优选的,所述芯片侧面上可光刻聚合物材料的厚度大于1μm。
优选的,所述保护层材料为树脂类的胶或干膜。
优选的,所述保护层厚度为5μm至40μm。
下面根据附图对本实用新型芯片多面包封保护结构的制作方法做以下详细描述:
参见图1,提供一具有若干芯片单元的晶圆100,各芯片单元之间具有切割道,该晶圆具有第一表面101和与其相对的第二表面102,每个芯片单元的第一表面包含有焊垫110。
参见图2,在每个芯片单元的第一表面上形成与其上焊垫电连接的凸点200;本实施例中,凸点位于焊垫上,用于将芯片焊垫的电性引出,凸点可为焊球或焊料凸点或凸柱等。形成凸点的方式包括电镀、化镀等。
参见图3,在各芯片单元之间的切割道处开设自第一表面向第二表面延伸的沟槽300;所述沟槽的深度范围优选为100μm至800μm,槽宽范围为45μm至80μm。
参见图4,在晶圆的第一表面上覆盖一层干膜,通过真空填膜的方式,完成沟槽填充和晶圆第一表面的保护;
参见图5,对干膜进行曝光、显影制程暴露出每个芯片单元上的凸点200,优选的,芯片第一表面上干膜的厚度大于10微米,凸点表面低于所述干膜表面;
参见图6,对晶圆第二表面102进行减薄,减薄至露出沟槽内填充的干膜400;
参见图7,在晶圆第二表面上铺设保护层500;优选的,保护层采用树脂类的胶,且厚度为5μm至40μm。
参见图8,沿切割道对晶圆进行切割,将沟槽及其内填充的干膜分割开,形成单颗芯片。即通过切割沟槽的方式对晶圆进行切割,将一整片晶圆切割成单颗芯片,优选的,使每个单颗芯片侧面的干膜厚度大于1μm。
本实用新型采用可光刻聚合物材料与单颗芯片表面和侧面结合,可实现优化工艺,降低成本的目的。
以上实施例是参照附图,对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本实用新型的实质的情况下,都落在本实用新型的保护范围之内。
Claims (7)
1.一种芯片多面包封保护结构,其特征在于:包括一芯片,所述芯片包含第一表面、与其相对的第二表面,以及侧面;所述第一表面包含焊垫以及与其电连接的凸点,所述芯片的第一表面及侧面上包封有可光刻聚合物材料,所述第一表面上的可光刻聚合物材料暴露出所述凸点。
2.根据权利要求1所述的芯片多面包封保护结构,其特征在于:所述芯片的第二表面设置有保护层。
3.根据权利要求1所述的芯片多面包封保护结构,其特征在于:所述凸点表面低于所述可光刻聚合物材料表面。
4.根据权利要求1所述的芯片多面包封保护结构,其特征在于:所述可光刻聚合物材料为可光刻胶或干膜,第一表面上可光刻聚合物材料的厚度大于10微米。
5.根据权利要求1所述的芯片多面包封保护结构,其特征在于:所述芯片侧面上可光刻聚合物材料的厚度大于1μm。
6.根据权利要求1所述的芯片多面包封保护结构,其特征在于:所述保护层的材料为树脂类的胶或干膜。
7.根据权利要求6所述的芯片多面包封保护结构,其特征在于:所述保护层的厚度为5μm至40μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621342233.0U CN206293426U (zh) | 2016-12-08 | 2016-12-08 | 芯片多面包封保护结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621342233.0U CN206293426U (zh) | 2016-12-08 | 2016-12-08 | 芯片多面包封保护结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206293426U true CN206293426U (zh) | 2017-06-30 |
Family
ID=59098106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621342233.0U Expired - Fee Related CN206293426U (zh) | 2016-12-08 | 2016-12-08 | 芯片多面包封保护结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206293426U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449533A (zh) * | 2016-12-08 | 2017-02-22 | 华天科技(昆山)电子有限公司 | 芯片多面包封保护结构及其制作方法 |
CN107548236A (zh) * | 2017-08-28 | 2018-01-05 | 苏州福莱盈电子有限公司 | 一种利用干膜改善线路板钻孔产品披峰问题的方法 |
CN111668117A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
-
2016
- 2016-12-08 CN CN201621342233.0U patent/CN206293426U/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449533A (zh) * | 2016-12-08 | 2017-02-22 | 华天科技(昆山)电子有限公司 | 芯片多面包封保护结构及其制作方法 |
CN107548236A (zh) * | 2017-08-28 | 2018-01-05 | 苏州福莱盈电子有限公司 | 一种利用干膜改善线路板钻孔产品披峰问题的方法 |
CN111668117A (zh) * | 2019-03-08 | 2020-09-15 | 矽磐微电子(重庆)有限公司 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
CN111668117B (zh) * | 2019-03-08 | 2023-04-25 | 矽磐微电子(重庆)有限公司 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106449533A (zh) | 芯片多面包封保护结构及其制作方法 | |
TWI578460B (zh) | 半導體封裝組件及其形成方法 | |
TWI606563B (zh) | 薄型晶片堆疊封裝構造及其製造方法 | |
TWI531045B (zh) | 晶片封裝與其形成方法 | |
CN103000537B (zh) | 一种晶圆级的封装结构及其制备方法 | |
CN104681456B (zh) | 一种扇出型晶圆级封装方法 | |
CN106169452A (zh) | 半导体封装组件及其制造方法 | |
CN103996630B (zh) | 封装半导体器件和封装器件及方法 | |
CN206293426U (zh) | 芯片多面包封保护结构 | |
CN105374783A (zh) | 半导体边界保护密封剂 | |
JP2021512506A (ja) | ウェーハレベルシステムインパッケージ方法及びパッケージ構造 | |
CN106558573A (zh) | 半导体封装结构及形成该半导体封装结构的方法 | |
CN103400807B (zh) | 影像传感器的晶圆级封装结构及封装方法 | |
CN110085525A (zh) | 半导体封装和封装半导体装置的方法 | |
JP5943544B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
KR20140147648A (ko) | 집적 회로의 패키징에서의 정렬 | |
US20230260918A1 (en) | Package structure | |
JP6503518B2 (ja) | イメージセンシングチップのパッケージ化方法及びパッケージ構造 | |
CN106783779A (zh) | 一种高堆叠扇出型***级封装结构及其制作方法 | |
CN104916556A (zh) | 芯片排列方法 | |
CN107768344A (zh) | 半导体封装***整合装置及其制造方法 | |
CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
CN107068578A (zh) | 传感器封装结构的制备方法和传感器封装结构 | |
CN106024749A (zh) | 具有柱和凸块结构的半导体封装体 | |
CN104538462B (zh) | 光电传感器封装结构及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170630 Termination date: 20201208 |
|
CF01 | Termination of patent right due to non-payment of annual fee |