CN107068578A - 传感器封装结构的制备方法和传感器封装结构 - Google Patents

传感器封装结构的制备方法和传感器封装结构 Download PDF

Info

Publication number
CN107068578A
CN107068578A CN201710293294.5A CN201710293294A CN107068578A CN 107068578 A CN107068578 A CN 107068578A CN 201710293294 A CN201710293294 A CN 201710293294A CN 107068578 A CN107068578 A CN 107068578A
Authority
CN
China
Prior art keywords
chip
encapsulated layer
protection portion
ball
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710293294.5A
Other languages
English (en)
Inventor
李扬渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Mairui Microelectronic Co Ltd
Original Assignee
Suzhou Mairui Microelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Mairui Microelectronic Co Ltd filed Critical Suzhou Mairui Microelectronic Co Ltd
Priority to CN201710293294.5A priority Critical patent/CN107068578A/zh
Publication of CN107068578A publication Critical patent/CN107068578A/zh
Priority to PCT/CN2018/082936 priority patent/WO2018196630A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明实施例公开了一种传感器封装结构的制备方法和传感器封装结构，其中，所述传感器封装结构的制备方法包括：提供芯片，所述芯片的第一表面形成有功能电路；在所述芯片与所述第一表面相对的第二表面上形成植球，所述植球与所述功能电路电连接；将所述芯片的第一表面和保护部的第一表面贴合；在所述保护部的第一表面上方形成封装层，所述封装层包覆所述芯片；对远离所述保护部第一表面的封装层和所述植球进行减薄形成焊盘，形成的所述焊盘为暴露出的所述植球的部分区域。本发明实施例提供的技术方案，可以降低工艺难度，解决因open molding产生的溢料造成传感器封装结构报废的问题，提高传感器封装良率。

Description

传感器封装结构的制备方法和传感器封装结构
技术领域
本发明实施例涉及传感器封装技术领域，尤其涉及一种传感器封装结构的制备方法和传感器封装结构。
背景技术
传感器封装结构包括芯片、保护层和填充结构。芯片与保护层结合，芯片靠近保护层的一面布置功能电路，芯片远离保护层的一面与基板连接，基板上设置焊盘，焊盘用于提供芯片与外部电路电联接。塑封材料作为填充结构包围在基板的***，包含焊盘的基板部分暴露在塑封材料形成的填充结构的开口中，方便电联接。
现有传感器封装结构使用的是open molding(开口封装)封装方案，在制作传感器封装结构时，将保护层和芯片结合后，采用塑封材料形成填充结构进行封装。Open molding的封装方案在封装过程存在技术难度，工艺困难。并且在封装过程中封装材料容易产生溢料而覆盖在焊盘表面，形成的传感器封装结构很难恢复，甚至作报废处理。
发明内容
本发明提供一种传感器封装结构的制备方法和传感器封装结构，以降低封装技术难度，解决封装过程中塑封材料溢料造成封装失败的问题。
第一方面，本发明实施例提供了一种感器封装结构的制备方法，该方法包括：
提供芯片，所述芯片的第一表面形成有功能电路；
在所述芯片与所述第一表面相对的第二表面上形成植球，所述植球与所述功能电路电连接；
将所述芯片的第一表面和保护部的第一表面贴合；
在所述保护部的第一表面上方形成封装层，所述封装层包覆所述芯片；
对远离所述保护部第一表面的封装层和所述植球进行减薄形成焊盘，形成的所述焊盘为暴露出的所述植球的部分区域。
第二方面，本发明实施例还提供了一种传感器封装结构，该传感器封装结构包括：
芯片，所述芯片的第一表面形成有功能电路，与第一表面相对设置的第二表面之上形成与功能电路电连接的植球；
保护部，所述保护部的第一表面与所述芯片的第一表面贴合；
封装层，所述封装层位于保护部的第一表面上方，所述封装层包覆所述芯片和植球；
所述封装层远离所述保护部第一表面的封装层的表面设置有焊盘，所述焊盘为所述封装层减薄后植球形成的截面，所述封装层暴露出所述焊盘。
本发明实施例提供的技术方案。先在芯片的第二表面上形成植球，在保护部的第一表面上方形成封装层，封装层包覆所述芯片，同时也包覆植球，即封装后植球埋没在封装层的塑封材料中。对远离保护部第一表面的封装层和植球进行减薄形成焊盘，形成的所述焊盘为暴露出的所述植球的部分区域，相当于减薄一部分封装层和植球，并露出植球的截面形成焊盘。在塑封过程中，形成的封装层包覆芯片，降低了难度。而且在后续工艺中通过减薄封装层和植球来形成焊盘，塑封材料溢料不会对形成的焊盘造成影响，解决了塑封材料溢料导致产品报废的问题，提高封装的良率。
附图说明
图1A是本发明实施例提供的一种传感器封装结构的制备方法的流程示意图；
图1B-图1F是本发明实施例提供的传感器封装结构的制备方法各步骤对应的传感器封装方法的剖面示意图；
图2A是本发明实施例提供的一种传感器封装结构的制备方法的流程示意图；
图2B-图2E是本发明实施例提供的传感器封装结构的制备方法各步骤对应的传感器封装方法的剖面示意图；
图3A是本发明实施例提供的一种传感器封装结构的制备方法的流程示意图；
图3B-图3E是本发明实施例提供的传感器封装结构的制备方法各步骤对应的传感器封装方法的剖面示意图；
图3F是本发明实施例提供的一种传感器封装结构的俯视示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1A是本发明实施例提供的一种传感器封装结构的制备方法的流程示意图，图1B-1F是本发明实施例提供的传感器封装结构的制备方法各步骤对应结构的剖面示意图。本实施例可适用于形成传感器封装结构的情况，参见图1A-1F，本发明实施例提供的传感器封装结构的制备方法包括：
步骤110、提供芯片，芯片的第一表面形成有功能电路。
参见图1B，首先提供芯片11，芯片11包括相对的第一表面111和第二表面112，芯片11的第一表面111形成有功能电路。例如提供芯片晶元，芯片晶元可以是硅片，在芯片晶元的一侧表面上制备功能电路，可以通过在芯片晶元上沉积金属层，然后刻蚀金属层形成功能电路，进而形成芯片11。
步骤120、在芯片与第一表面相对的第二表面上形成植球，植球与功能电路电连接。
参见图1C，在芯片11与第一表面111相对的第二表面112上形成植球113，植球113与芯片11的第一表面111上的功能电路电连接，功能电路可通过第二表面112上的植球113方便与外部电路连接。
步骤130、将芯片的第一表面和保护部的第一表面贴合。
示例性的，参见图1D，通过连接胶13将芯片11的第一表面111和保护部12的第一表面121贴合。也可采用其他固定的方式将芯片11和保护部12贴合，只有保证保护部12贴合于芯片11上设置有功能电路的第一表面111即可。保护部12用于保护芯片11的第一表面111的功能电路，为功能电路提供可靠保护。保护部12的第二表面(与保护部的第一表面121相对的另一侧表面)可作为传感功能表面。另外，在对传感器进行塑封过程中，塑封材料一般包覆芯片11，并与保护部12连接，通过连接胶13将芯片11和保护部12结合，可防止在塑封过程中，芯片11和保护部12移位，保证可靠封装，提高封装良率。
其中，保护部12可包括介电层，介电层的材料可以是蓝宝石、陶瓷、水晶或玻璃。介电层的厚度可以为100um-200um，例如，当介电层的材料采用陶瓷时，介电层的厚度可为100um，介电层的材料采用玻璃时，介电层的厚度可为200um。
步骤140、在保护部的第一表面上方形成封装层，封装层包覆芯片。
参见图1E，在保护部12的第一表面上方形成封装层，其中，保护部12的第一表面的上方为保护部12第一表面靠近芯片11的一侧。形成的封装层14包覆芯片11，同时，形成的封装层14也包覆植球113，植球113埋没于封装层14内。在本发明实施例中，可使用塑封模具，在贴合后的芯片11和保护部12上形成塑封结构，该塑封结构即为封装层14。
步骤150、对远离保护部第一表面的封装层和植球进行减薄形成焊盘，形成的焊盘为暴露出的植球的部分区域。
参见图1F，在形成封装层14之后，对远离保护部12第一表面的封装层14和植球113进行减薄，例如采用刀具对封装层14和植球113进行减薄，漏出植球113的截面而形成焊盘15。功能电路可以通过焊盘15连接外部电路。
继续参见图1E，在本发明实施例中，沿垂直芯片11第一表面的方向，封装层14的厚度d1为200um-600um。
在本发明实施例中，沿垂直于芯片11第一表面的方向，植球113的高度大于或等于20um。由于要减薄封装层14和植球113而形成焊盘15，即漏出的植球113的截面形成焊盘，植球113的高度要大于或者等于20um，方便形成焊盘15，如果植球113的高度小于20um，无法有效形成焊盘15，而且一般植球113的高度基本上等于植球113的半径，如果植球113的高度过小，形成的植球113的截面积较小，电阻增大，不利于信号的传输。
在现有技术中，在对传感器进行塑封封装过程中，封装层和保护层会形成一个一侧开口的收容空间，芯片位于收容空间内，一般在芯片上形成焊盘之后，对芯片进行塑封，形成的封装层上形成有开口，该开口暴露出芯片的第二表面，相应的所有焊盘也被暴露出来，只对芯片的部分区域进行塑封，塑封过程难以控制，开口封装比较困难。在塑封过程中，如果出现塑封材料溢料，将覆盖芯片上的焊盘，很难恢复，设置造成产品报废。而本发明实施例提供的技术方案，在塑封过程中，形成的封装层14包覆芯片11即可，不需要在塑封过程形成封装层14上的开口，降低了难度。而且在后续工艺中通过减薄封装层14和植球113来形成焊盘15，塑封材料溢料不会对形成的焊盘15造成影响，解决了塑封材料溢料导致产品报废的问题，提高封装的良率。形成的传感器封装结构，能够保持封装后芯片的厚度达到现有open molding封装工艺封装形成的芯片厚度，即达到open molding封装工艺封装的效果。
图2A是本发明实施例提供的另一种传感器封装结构的制备方法的流程示意图，图2B-图2E是本发明实施例提供的传感器封装结构的制备方法各步骤对应的传感器封装方法的剖面示意图。该方法包括：
步骤210、提供芯片，芯片的第一表面形成有功能电路，芯片上形成有通孔。
参见图2B，提供芯片11，芯片11的第一表面111形成有功能电路，芯片11内形成有通孔114，芯片11上形成的通孔114分布于芯片11内，例如，可以采用硅通孔方式形成芯片11内的通孔114。
步骤220、沿垂直于芯片第一表面的方向，在芯片的第二表面上与各通孔正对的位置形成植球，其中植球通过通孔与功能电路电连接。
继续参见图2B，沿垂直于芯片11第一表面111的方向，在芯片11的第二表面112上形成植球113，形成的植球113位于通孔114的正上方，这样植球113和通孔114连接的路径较短，利于信号的传输，而且节省材料。
步骤230、将芯片的第一表面和保护部的第一表面贴合。
参见图2C，将芯片11的第一表面111和保护部12的第一表面贴合。保护部12用于保护芯片11的第一表面111的功能电路，为功能电路提供可靠保护。
步骤240、在保护部的第一表面上方形成封装层，封装层包覆芯片。
参见图2D，在保护部的第一表面的上方形成封装层14，封装层包覆芯片11，植球埋没于封装层14内。
步骤250、切割和/或打磨封装层和植球，暴露出植球的部分区域以形成焊盘。
参见图2D和图2E，例如提供刀具切割封装层14和植球113，暴露出植球113的截面形成焊盘15，形成的结构如图2E所示。也可打磨封装层14和植球113，暴露出植球113的截面形成焊盘15。也可通过切割和打磨结合的方式，对封装层14和植球113进行减薄，暴露出植球113的截面形成焊盘15。
图3A是本发明实施例提供的另一种传感器封装结构的制备方法的流程示意图，图3B-图3E是本发明实施例提供的传感器封装结构的制备方法各步骤对应的传感器封装方法的剖面示意图。该方法包括：
步骤310、提供芯片11，芯片11的第一表面形成有功能电路，芯片11上开设有沟槽115，沟槽115内形成有通孔114。
芯片11内的通孔集中于沟槽115内，在沟槽115内形成通孔114，相对简单，可以提高形成通孔114的效率。
步骤320、在芯片11与第一表面相对的第二表面上形成植球113，植球113与设置与芯片11第一表面的功能电路电连接。
参见图3B，在芯片与第一表面相对的第二表面上形成植球113，植球113通过设置于沟槽115内的通孔与芯片11第一表面的功能电路电连接。
步骤330、将芯片11的第一表面和保护部12的第一表面贴合。
参见图3D，将芯片11的第一表面和保护部12的第一表面贴合。保护部12用于保护芯片11的第一表面111的功能电路，为功能电路提供可靠保护。
步骤340、在保护部12的第一表面上方形成封装层14，封装层14包覆芯片11。
步骤350、切割和/或打磨封装层14和植球113，暴露出植球113的部分区域以形成焊盘15。
切割和/或打磨封装层14和植球113，暴露出植球113的截面形成焊盘15。
图3F是本发明实施例提供的一种传感器封装结构的俯视示意图，图3E是与该俯视示意图对应的剖面示意图。图3F中示例性地设置有两个沟槽115，通孔114集中在沟槽115内，沟槽115的数量大于等于1，沟槽115的数量和位置可以根据传感器的结构进行调整。
本发明实施例还提供了一种传感器封装结构，该传感器封装结构可使用本发明任意实施例提供的传感器封装结构的制备方法制备而成。示例性的，参见图1F、图2E、图3E和3F，其中，图3E为图3F中沿A-A方向的剖面示意图。该传感器封装结构包括：
芯片11，芯片11的第一表面形成有功能电路，与第一表面相对设置的第二表面之上形成与功能电路电连接的植球；
保护部12，保护部12的第一表面与芯片11的第一表面贴合；
例如，保护部12的第一表面和芯片11的第一表面可通过连接胶贴合，保护部12用于保护芯片11的第一表面上的功能电路。封装层14，封装层14位于保护部12的第一表面上方，封装层14包覆芯片11和植球。
保护部12的第一表面上方为保护部靠近芯片11的一侧，封装层14和保护部12连接，封装层14和保护部12包裹芯片11。
远离保护部12第一表面的封装层14的表面设置有焊盘，焊盘为封装层14减薄后植球形成的截面，焊盘15与芯片11的第一表面上的功能电路电连接，封装层14暴露出焊盘15。
沿垂直于芯片11第一表面的方向，封装层14的最大厚度为250um，焊盘的高度为50um。
需要说明的是，图2E所示的传感器封装结构和图3E所示的传感器封装结构，是本发明实施提供的两种不同的传感器封装结构，具体可参见上述方法实施例部分对两种结构的描述。
本发明实施例提供的传感器封装结构可以是指纹传感器封装结构。
本发明实施例提供的传感器封装结构的制备方法以及传感器封装结构。能达到open molding封装工艺封装的效果，并且降低了工艺难度，提供了生产效率。通过减薄封装层14和植球113来形成焊盘15，塑封材料溢料不会对形成的焊盘15造成影响，解决了塑封材料溢料导致产品报废的问题，提高封装的良率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种传感器封装结构的制备方法，其特征在于，包括：
提供芯片，所述芯片的第一表面形成有功能电路；
在所述芯片与所述第一表面相对的第二表面上形成植球，所述植球与所述功能电路电连接；
将所述芯片的第一表面和保护部的第一表面贴合；
在所述保护部的第一表面上方形成封装层，所述封装层包覆所述芯片；
对远离所述保护部第一表面的封装层和所述植球进行减薄形成焊盘，形成的所述焊盘为暴露出的所述植球的部分区域。
2.根据权利要求1所述的方法，其特征在于，所述芯片上形成有通孔；
所述在所述芯片与所述第一表面相对的第二表面上形成植球包括：
沿垂直于所述第一表面的方向，在所述芯片的第二表面上与各所述通孔正对的位置形成所述植球，其中所述植球通过所述通孔与所述功能电路电连接。
3.根据权利要求1所述的方法，其特征在于，所述芯片上开设有沟槽，所述沟槽内形成有通孔；
所述第二表面上形成的植球通过所述通孔与所述功能电路电连接。
4.根据权利要求1所述的方法，其特征在于，沿垂直于所述第一表面的方向，所述植球的高度大于或等于20um。
5.根据权利要求1所述的方法，其特征在于，所述保护部包括介电层，所述介电层的材料包括蓝宝石、陶瓷、水晶或玻璃。
6.根据权利要求5所述的方法，其特征在于，将所述芯片的第一表面和保护部的第一表面贴合，包括：
将所述芯片的第一表面和保护部的第一表面通过连接胶贴合。
7.根据权利要求1所述的方法，其特征在于，所述对远离所述保护部第一表面的封装层和所述植球进行减薄形成焊盘包括：
切割和/或打磨所述封装层和所述植球，暴露出所述植球的部分区域以形成所述焊盘。
8.一种传感器封装结构，其特征在于，包括：
芯片，所述芯片的第一表面形成有功能电路，与第一表面相对设置的第二表面之上形成与功能电路电连接的植球；
保护部，所述保护部的第一表面与所述芯片的第一表面贴合；
封装层，所述封装层位于保护部的第一表面上方，所述封装层包覆所述芯片和植球；
所述封装层远离所述保护部第一表面的封装层的表面设置有焊盘，所述焊盘为所述封装层减薄后植球形成的截面，所述封装层暴露出所述焊盘。
CN201710293294.5A 2017-04-28 2017-04-28 传感器封装结构的制备方法和传感器封装结构 Pending CN107068578A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710293294.5A CN107068578A (zh) 2017-04-28 2017-04-28 传感器封装结构的制备方法和传感器封装结构
PCT/CN2018/082936 WO2018196630A1 (zh) 2017-04-28 2018-04-13 传感器封装结构的制备方法和传感器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710293294.5A CN107068578A (zh) 2017-04-28 2017-04-28 传感器封装结构的制备方法和传感器封装结构

Publications (1)

Publication Number Publication Date
CN107068578A true CN107068578A (zh) 2017-08-18

Family

ID=59603979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710293294.5A Pending CN107068578A (zh) 2017-04-28 2017-04-28 传感器封装结构的制备方法和传感器封装结构

Country Status (2)

Country Link
CN (1) CN107068578A (zh)
WO (1) WO2018196630A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
WO2018196630A1 (zh) * 2017-04-28 2018-11-01 苏州迈瑞微电子有限公司 传感器封装结构的制备方法和传感器封装结构
CN108982761A (zh) * 2018-06-20 2018-12-11 佛山市川东磁电股份有限公司 一种二氧化氮传感器封装装置
CN111977609A (zh) * 2020-08-28 2020-11-24 青岛歌尔智能传感器有限公司 传感器封装结构及传感器封装工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047628A (zh) * 2015-06-05 2015-11-11 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209163A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd センサ装置
CN101425523A (zh) * 2007-10-30 2009-05-06 叶秀慧 互补式金属氧化物半导体传感器封装组件及其制造方法
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
CN107068578A (zh) * 2017-04-28 2017-08-18 苏州迈瑞微电子有限公司 传感器封装结构的制备方法和传感器封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047628A (zh) * 2015-06-05 2015-11-11 苏州迈瑞微电子有限公司 晶圆级芯片tsv封装结构及其封装方法
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018196630A1 (zh) * 2017-04-28 2018-11-01 苏州迈瑞微电子有限公司 传感器封装结构的制备方法和传感器封装结构
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN108982761A (zh) * 2018-06-20 2018-12-11 佛山市川东磁电股份有限公司 一种二氧化氮传感器封装装置
CN111977609A (zh) * 2020-08-28 2020-11-24 青岛歌尔智能传感器有限公司 传感器封装结构及传感器封装工艺

Also Published As

Publication number Publication date
WO2018196630A1 (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
CN206657808U (zh) 电子装置
US9402316B2 (en) Methods for forming a sensor array package
EP3422398A1 (en) Silicon substrate embedded, fan-out, 3d package structure
US8981578B2 (en) Sensor array package
CN107068578A (zh) 传感器封装结构的制备方法和传感器封装结构
CN105023900A (zh) 埋入硅基板扇出型封装结构及其制造方法
CN103972170B (zh) 半导体器件及其生产方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN104517862B (zh) 一种指纹传感器封装方法和结构
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
US8486803B2 (en) Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
CN101924042A (zh) 裸片堆叠密封结构的形成方法
CN206225349U (zh) 指纹识别模组及指纹识别芯片封装结构
CN102530824A (zh) 具微机电元件的封装结构及其制法
CN105206539A (zh) 扇出型封装制备方法
CN106098717A (zh) 高可靠性芯片封装方法及结构
CN106935556A (zh) 半导体封装件及其制造方法
US7608481B2 (en) Method for producing semiconductor package
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
CN105529308B (zh) 一种垫块加底部填充的指纹芯片封装结构及制造方法
CN110071048A (zh) 半导体封装以及制造该半导体封装的方法
CN106024749A (zh) 具有柱和凸块结构的半导体封装体
TW201434096A (zh) 半導體裝置及其製造方法
TWI361466B (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170818

RJ01 Rejection of invention patent application after publication