CN1940683A - 液晶显示器件的阵列基板及其制造方法 - Google Patents

液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN1940683A
CN1940683A CNA200610087178XA CN200610087178A CN1940683A CN 1940683 A CN1940683 A CN 1940683A CN A200610087178X A CNA200610087178X A CN A200610087178XA CN 200610087178 A CN200610087178 A CN 200610087178A CN 1940683 A CN1940683 A CN 1940683A
Authority
CN
China
Prior art keywords
semiconductor layer
grid
electrode
tft
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610087178XA
Other languages
English (en)
Other versions
CN100460969C (zh
Inventor
康秀赫
李大润
朴容仁
金荣柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1940683A publication Critical patent/CN1940683A/zh
Application granted granted Critical
Publication of CN100460969C publication Critical patent/CN100460969C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种用于LCD器件的阵列基板，该基板包括第一TFT，该第一TFT包括第一半导体层、第一栅极，其中第一栅极设置在第一半导体层的正上方；沿第一半导体层的边缘从第一栅极延伸的第一突出部；第二TFT，第二TFT包含第二半导体层、第二栅极，其中第二栅极设置在第二半导体层的正上方；沿第二半导体层的边缘从第二栅极延伸的第二突出部；在显示区域中彼此交叉从而限定像素区域的栅线和数据线；与数据线和栅线连接的第三TFT，该第三TFT包括第三半导体层、第三栅极，其中第三栅极在第三半导体层的正上方；沿第三半导体层的边缘从第三栅极延伸的第三突出部；和像素电极。

Description

液晶显示器件的阵列基板及其制造方法
本申请要求2005年9月30日在韩国提交的韩国专利申请第10-2005-0092286号的优先权，在此引用其全部内容作为参考。
技术领域
本发明涉及一种液晶显示器件。本发明尤其涉及一种具有集成驱动电路的液晶显示器件的阵列基板及其制造方法。
背景技术
液晶显示(LCD)器件一般使用液晶分子的光学各向异性和偏振特性来显示图像。LCD器件包括彼此面对且其间***液晶层的第一和第二基板。称作阵列基板的第一基板包括用作开关元件的薄膜晶体管(TFT)。称作滤色片基板的第二基板包括滤色片。TFT包括由无定形硅或多晶硅形成的半导体层。由于可在相对低的温度下执行使用无定形硅的工序且需要相对便宜的绝缘基板，所以在TFT中广泛使用无定形硅。然而，由于无定形硅具有任意排列的硅原子，所以在无定形硅中产生了硅原子之间的弱结合强度、悬摆键和较低的场效应迁移率。因此，无定形硅的TFT对于驱动电路(DC)来说是不够的。
相反，由于多晶硅具有出色的场效应迁移率，所以使用多晶硅用于驱动集成电路的TFT。此外，当不利用带式自动焊接(TAB)而使用多晶硅在基板上形成DC时，LCD器件变得比较紧凑且LCD器件的生产成本会得到降低。
图1示出了按照现有技术的LCD器件阵列基板的示意性平面图。如图1所示，第一基板30包括显示区域D1和非显示区域D2。在显示区域D1中形成有像素区域P、像素区域P上的TFT T以及与TFT连接的像素电极17。此外，形成沿像素区域P第一方向上的栅线12以及数据线14以限定像素区域P。在第一基板30的非显示区域D2上形成有栅DC 16和数据DC 18。栅DC 16和数据DC 18分别通过栅线12和数据线14向像素区域P提供控制信号和数据信号。栅DC 16和数据DC 18分别具有互补金属氧化物半导体(CMOS)结构的TFT，用于向像素区域P提供适宜的信号。CMOS结构的TFT用于快速处理驱动集成电路中的信号。CMOS结构包括n-型和p-型半导体。
图2示出了按照现有技术在第一基板上具有集成驱动电路的LCD器件显示区域的示意性平面图。如图2所示，第一基板30的显示区域包括栅线GL、数据线DL、TFT T、像素电极70和存储电容Cst。栅线GL和数据线DL彼此交叉从而限定像素区域P，TFT T形成在栅极和数据线GL和DL的交叉部处。像素电极70和存储电容Cst形成在像素区域P中。由于当像素电极70与栅极和数据线GL和DL交迭时在像素电极70和栅线GL或数据线DL之间产生串扰，所以显示的图像质量下降。因而，像素电极70与栅极和数据线GL和DL分离开。黑矩阵82覆盖像素电极70与栅极和数据线GL和DL之间的区域。黑矩阵82还覆盖对应于TFT T和存储电容Cst的区域。
图3A示出了沿图2的线III-III的非显示区域的截面图，图3B示出了显示区域的截面图。显示了液晶面板LP。第一基板30包括TFT T、栅线GL、数据线DL和像素电极70。TFT T包括半导体层38、栅极52、源极72a和漏极72b。通过下列工序形成TFT。首先，在第一基板30上形成缓冲层32。然后，通过沉积、构图和结晶无定形硅而在缓冲层32上形成半导体层38。在半导体层38上沉积栅绝缘层46。通过沉积和构图导电金属而形成栅极52和54。然后，连续形成层间绝缘层60、源极和漏极72a和72b和钝化层76。在钝化层76上形成像素电极70，从而通过钝化层76的漏极接触孔与漏极72b连接。
第二基板80包括黑矩阵82、滤色片层84和公共电极86。在第一基板30和第二基板80之间***液晶层LC。滤色片层84包括对应于像素区域P的红色、绿色和蓝色子滤色片。在滤色片84上形成公共电极86。黑矩阵对应于非显示区域D2、TFT T和存储电容Cst形成。而且，黑矩阵82覆盖像素电极70和栅线GL与数据线DL之间的区域，从而阻挡光穿过所述区域。当形成黑矩阵82时，应考虑用于补偿第一基板30和第二基板80未对准的余量(margin)α。没有所述余量，或余量α和L，则由于第一基板30和第二基板80的未对准导致的光泄漏，显示的图像质量就会下降。不幸的是，所述余量使LCD器件的孔径比下降。
如图3A所示，在非显示区域D2上形成DC。DC包括多晶硅的n-型TFTT(n)和多晶硅的p-型TFT T(p)的CMOS结构。TFT可以是n-型或p-型TFT。DC包括由具有CMOS结构的多晶硅形成的TFT T(n)和T(p)。TFTT(n)和T(p)包括栅极48和50、源极68a和70a以及漏极68b和70b。由于在半导体层上形成作为薄层的栅绝缘层，所以栅绝缘层具有阶差。由于该阶差，在栅极和半导体层交叉部中的栅极会断开。
图4A和4B示出了图2的部分“F”的放大透视图。如图4A和4B所示，在TFT T中，通过沉积、构图和结晶无定形硅在第一基板30上形成半导体层38。半导体层38通过第一和第二接触孔66a和66b与源极和漏极68a和68b连接。在半导体层38上形成栅绝缘层46，然后通过沉积和构图导电金属在栅绝缘层46上形成栅极。栅绝缘层38的阶差影响栅极52。当使用蚀刻形成栅极52时，蚀刻剂汇聚进具有阶差的栅极52和半导体层38的交叉区域G中。因此，栅极52被过蚀刻到使栅极52断裂的程度。另外，制造阵列基板的工序具有许多处理步骤。因而，这些处理是不利的。
图5A到5I和图6A到6I分别示出了按照现有技术制造驱动电路和显示区域中像素区域的工序截面图。
图5A和6A示出了第一掩模工序。如图5A和6A所示，在第一基板上限定显示区域D1和非显示区域D2，在显示区域D1上限定像素区域P。此外，在非显示区域D2上限定有第一和第二区域A1和A2，在像素区域P上限定有开关区域A3和存储区域A4。
首先，通过沉积绝缘材料在第一基板30上形成缓冲层32。然后，通过沉积、构图和结晶无定形硅在第一和第二区域A1和A2、开关区域A3和存储区域A4中的缓冲层32上形成由多晶硅形成的第一、第二、第三和第四半导体层34，36，38和40。使用第一构图掩模将第一、第二、第三和第四半导体层34，36，38和40构图。使用激光将无定形硅结晶。第一、第二和第三半导体层34，36和38用作有源层。第四半导体层40是电容电极，从而第四半导体层40限定为第一存储电极。
图5B和6B示出了第二掩模工序。如图5B和6B所示，在包括半导体层34，36，38和40的第一基板30的整个表面上涂覆光致抗蚀剂。然后，使用第二构图掩模形成光致抗蚀剂图案42以覆盖第一和第二区域A1和A2以及开关区域。光致抗蚀剂图案42在存储区域A4中暴露第四半导体层40。接下来，使用光致抗蚀剂图案42作为掺杂掩模向第四半导体层40掺杂n-型或p-型离子。由于第四半导体层40用作电容电极40，所以将n+型杂质或p-型杂质掺入第四半导体层40中。从第一基板30移除光致抗蚀剂图案42。
图5C和6C示出了第三掩模工序。如图5C和6C所示，通过沉积无机绝缘材料在包括半导体层34，36，38和40的第一基板30的整个表面上形成栅绝缘层46。无机绝缘材料包括氮化硅和/或氧化硅。由于栅绝缘层46形成在半导体层34，36，38和40上，所以栅绝缘层46具有阶差。接下来，通过沉积导电金属层并使用第三构图掩模对该导电金属构图以在栅绝缘层46上分别对应于第一、第二、第三和第四半导体层34，36，38和40形成第一、第二和第三栅极48，50和52以及第二存储电极54。第一、第二和第三栅极48，50和52具有比第一、第二和第三半导体层34，36和38小的尺寸，第二存储电极54具有与第四半导体层40大致相同的尺寸。同时，在开关区域A3中形成栅线GL。通过使用蚀刻剂湿法蚀刻导电金属层而形成栅极48，50和52以及第二存储电极54。由于具有阶差的栅绝缘层46影响栅极48，50和52以及第二存储电极54，所以蚀刻剂汇聚进栅极48，50和52以及第二存储电极54与半导体层34，36，38和40的交叉部中。因此栅极48，50和52和第二存储电极54被过多蚀刻到使栅极48，50和52和第二存储电极54断裂的程度。
图5D和6D示出了使用第四掩模将n+型杂质掺入第二区域A2和开关区域A3的半导体层中的工序。如图5D和6D中所示，在第一基板30的整个表面上涂覆光致抗蚀剂并使用第四构图掩模将其构图，从而在第一区域A1上形成光致抗蚀剂图案56。光致抗蚀剂图案56暴露了第二、开关和存储区域A2，A3和A4。接下来，将n+型杂质掺入第二、开关和存储区域A2，A3和A4中。因而，使用第二栅极50和第三栅极52作为掺杂掩模将n+型杂质掺入第二和第三半导体层36和38的两端中。因而，第二和第三半导体层36和38的两端具有欧姆接触特性。将第二和第三半导体层36和38的两端限定为欧姆接触区域。然后从第一基板30移除光致抗蚀剂图案56。
图5E和6E示出了使用第五掩模将p+型杂质掺入第一区域中的工序。如图5E和6E所示，通过涂覆光致抗蚀剂层并使用第五构图掩模将光致抗蚀剂层构图以在包括第一、第二和第三栅极48，50和52的第一基板30上形成光致抗蚀剂图案58。光致抗蚀剂图案58暴露第一区域A1。接下来，使用第一栅极48作为掺杂掩模将p+型杂质掺入第一区域A1中。结果，将p+型杂质掺入第一半导体层34的两端中。因而，第一半导体层34的两端具有欧姆接触特性，如上所述。将第一半导体层34的两端限定为欧姆接触区域。
图5F和6F示出了第六掩模工序。如图5F和6F所示，通过沉积无机绝缘材料，如氮化硅和氧化硅在第一基板30的整个表面上形成层间绝缘层60。然后，使用第六构图掩模形成穿过层间绝缘层60和栅绝缘层46的第一接触孔62a，64a和66a以及第二接触孔62b，64b和66b。第一接触孔62a，64a和66a以及第二接触孔62b，64b和66b暴露第一、第二和第三半导体层34，36和38的欧姆接触区域。
图5G和6G示出了第七掩模工序。如图5G和6G所示，通过沉积导电金属层并使用第七构图掩模将导电金属层构图以在第一基板30上形成源极68a，70a和72a以及漏极68b，70b和72b。源极68a，70a和72a分别对应于第一、第二和第三半导体层34，36和38形成并且接触第一、第二和第三半导体层34，36和38的各欧姆接触区域。此外，漏极68b，70b和72b分别对应于第一、第二和第三半导体层34，36和38并且接触第一、第二和第三半导体层34，36和38的其它欧姆接触区域。导电金属包括铬、钼、钨、铜、铝合金等。同时，在显示区域D1上形成数据线DL。数据线DL与源极68a，70a和72a连接并与栅线GL交叉，从而限定了像素区域P。
在第一到第七掩模工序中，在非显示区域D2中形成了包括n-型和p-型TFT的CMOS结构。在显示区域D1中的开关区域A3中形成了n-型TFT，在显示区域D1中的存储区域A4(Cst)上形成了包括第一和第二存储电极40和54的存储电容器Cst。
图5H和6H显示了第八掩模工序。如图5H和6H中所示，通过沉积绝缘材料，如氮化硅和氧化硅在第一基板30的整个表面上形成钝化层76。然后通过使用第八构图掩模将钝化层76构图，从而形成穿过钝化层76以暴露开关区域A3中的漏极电极72b的漏极接触孔78。
图5I和6I显示了第九掩模工序。通过沉积并使用第九掩模工序构图透明导电金属在钝化层76上形成像素电极70。在像素区域P中形成像素电极70，其通过漏极接触孔78与漏极72b连接。透明导电金属包括氧化铟锡(ITO)或氧化铟锌(IZO)。
通过上述的工序形成按照现有技术的阵列基板。
另外，通过第一到第四掩模工序形成滤色片基板。在第一掩模工序中，在第二基板上形成黑矩阵。在第二、第三和第四掩模工序中，对应于各像素区域形成具有红色、绿色和蓝色的子滤色片。然后，将阵列基板和滤色片基板粘结，从而制成LCD器件。
如上所述，按照现有技术的LCD器件具有几个问题。例如，在半导体层和栅极的交叉部处栅极会断裂。另外，由于黑矩阵需要适当的余量，所以LCD器件具有较低的孔径比。
发明内容
因此，本发明涉及一种液晶显示(LCD)器件的阵列基板及其制造方法，其基本克服了由于现有技术的限制和缺点导致的一个或多个问题。
本发明的一个优点是提供一种LCD器件的阵列基板，其通过在栅极和半导体层的交叉部处形成突出部而阻止栅极断裂。
本发明的另一优点是提供一种LCD器件的阵列基板，其通过在阵列基板上形成黑矩阵而提高孔径比。
在下面的描述中列出了本发明的其它特征和优点，一部分从描述变得显而易见，或通过实践本发明可以领会到。通过在所写说明书及其权利要求书以及附图中特别指出的结构可实现和获得本发明的这些和其它的优点。
为了获得这些和其它的优点并依照本发明的目的，如这里具体化和广泛描述的，一种LCD器件的阵列基板包括：包含显示区域和显示区域***处的非显示区域的基板；在非显示区域中的第一TFT，该第一TFT包括第一半导体层、第一半导体层上的第一栅极、第一源极和第一漏极，其中第一栅极设置在第一半导体层的正上方；沿第一半导体层的边缘从第一栅极延伸的第一突出部；在非显示区域中的第二TFT，该第二TFT包含第二半导体层、第二半导体层上的第二栅极、第二源极和第二漏极，其中第二栅极设置在第二半导体层的正上方；沿第二半导体层的边缘从第二栅极延伸的第二突出部；在显示区域中彼此交叉从而限定像素区域的栅线和数据线；在显示区域中与数据线和栅线连接的第三TFT，该第三TFT包括第三半导体层、第三半导体层上的第三栅极、第三源极和第三漏极，其中第三栅极在第三半导体层的正上方；沿第三半导体层的边缘从第三栅极延伸的第三突出部；在像素区域中与第三漏极连接的像素电极。
在本发明的另一方面中，一种制造LCD器件阵列基板的方法包括：在具有非显示区域和显示区域的基板上形成第一、第二和第三半导体层，第一和第二半导体层在非显示区域中，第三半导体层在显示区域中；在第一、第二和第三半导体层上形成栅绝缘层；在栅绝缘层上形成第一、第二和第三栅极和栅线，第一栅极在第一半导体层的正上方，第二栅极在第二半导体层的正上方，第三栅极在第三半导体层的正上方，栅线在显示区域中；形成沿第一半导体层的边缘从第一栅极延伸的第一突出部、沿第二半导体层的边缘从第二栅极延伸的第二突出部、沿第三半导体层的边缘从第三栅极延伸的第三突出部；在第一、第二和第三栅极和第一、第二和第三突出部以及栅线上形成层间绝缘层，层间绝缘层具有分别暴露第一半导体层的第一和第二接触孔、暴露第二半导体层的第三和第四接触孔、和暴露第三半导体层的第五和第六接触孔；在层间绝缘层上形成第一、第二和第三源极和第一、第二和第三漏极以及数据线，其中第一源极和第一漏极分别通过第一和第二接触孔与第一半导体层连接，第二源极和第二漏极通过第三和第四接触孔与第二半导体层连接，第三源极和第三漏极通过第五和第六接触孔与第三半导体层连接，数据线与栅线交叉从而在显示区域中限定像素区域；在第一、第二和第三源极和第一、第二和第三漏极以及数据线上形成钝化层，该钝化层具有暴露第三漏极的漏极接触孔；和在像素区域中的钝化层上形成像素电极，该像素电极通过漏极接触孔与第三漏极电极连接。
在本发明的另一方面中，一种制造LCD器件阵列基板的方法包括：在具有非显示区域和显示区域的基板上形成第一、第二、第三和第四半导体层，第一和第二半导体层形成在非显示区域中，第三和第四半导体层形成在显示区域中，第一半导体层具有有源区域和在有源区域两侧的欧姆接触区域，第二和第三半导体层具有有源区域、欧姆接触区域和LDD区域，其中LDD区域设置在有源区域的两侧，欧姆接触区域设置在LDD区域的外侧；使用第一光致抗蚀剂图案作为掺杂掩模用高浓度n-型杂质掺杂第二和第三半导体层的欧姆接触区域和第四半导体层；在第一、第二、第三和第四半导体层上形成栅绝缘层；在栅绝缘层上形成对应于第一半导体层的有源区域的第一栅极，在栅绝缘层上形成对应于第二半导体层的有源区域的第二栅极，在栅极绝缘层上形成对应于第三半导体层的有源区域的第三栅极，在栅极绝缘层上形成对应于第四半导体层的有源区域的第四栅极，并在显示区域中形成栅线；使用第二光致抗蚀剂图案和第一栅极作为掺杂掩模用高浓度p-型杂质掺杂第一半导体层的欧姆接触区域；使用第一、第二、第三和第四栅极作为掺杂掩模用低浓度n-型杂质掺杂第二和第三半导体层的LDD区域；在第一、第二、第三和第四栅极以及栅线上形成层间绝缘层，其中层间绝缘层具有分别暴露第一半导体层的第一和第二接触孔、暴露第二半导体层的第三和第四接触孔、暴露第三半导体层的第五和第六接触孔；在层间绝缘层上形成第一、第二和第三源极和第一、第二和第三漏极以及数据线，其中第一源极和第一漏极分别通过第一和第二接触孔与第一半导体层连接，第二源极和第二漏极通过第三和第四接触孔与第二半导体层连接，第三源极和第三漏极通过第五和第六接触孔与第三半导体层连接，数据线与栅线交叉从而在显示区域中限定像素区域；在第一、第二和第三源极和第一、第二和第三漏极以及数据线上形成钝化层，该钝化层具有暴露第三漏极的漏极接触孔；和在像素区域中的钝化层上形成像素电极，该像素电极通过漏极接触孔与第三漏极电极连接。
在本发明的另一方面中，一种用于LCD器件的TFT包括：半导体层；半导体层上的栅绝缘层；在栅绝缘层上半导体层正上方上的栅极；沿半导体层的边缘从栅极延伸的突出部；在栅极上的层间绝缘层，该层间绝缘层具有暴露半导体层的第一和第二接触孔；
在层间绝缘层上的源极和与源极分离开的漏极，源极和漏极分别通过第一和第二接触孔与半导体层连接。
在本发明的另一方面中，一种制造LCD的TFT的方法包括：形成半导体层；在半导体层上形成栅绝缘层；在栅绝缘层上半导体层的正上方形成栅极；在栅绝缘层上形成沿半导体层的边缘从栅极延伸的突出部；在栅极和突出部上形成层间绝缘层，其具有暴露半导体层的第一和第二接触孔；和在层间绝缘层上形成源极和与源极分离开的漏极，源极和漏极分别通过第一和第二接触孔与半导体层连接。
在本发明的另一方面中，LCD器件包括：具有显示区域和显示区域***处的非显示区域的第一基板；在非显示区域中的第一TFT，该第一TFT包括第一半导体层、第一半导体层上的第一栅极、第一源极和第一漏极，其中第一栅极在第一半导体层的正上方；沿第一半导体层的边缘从第一栅极延伸的第一突出部；在非显示区域中的第二TFT，该第二TFT包含第二半导体层、第二半导体层上的第二栅极、第二源极和第二漏极，其中第二栅极在第二半导体层的正上方；沿第二半导体层的边缘从第二栅极延伸的第二突出部；在显示区域中彼此交叉从而限定像素区域的栅线和数据线；在显示区域中与数据线和栅线连接的第三TFT，该第三TFT包括第三半导体层、第三半导体层上的第三栅极、第三源极和第三漏极，其中第三栅极在第三半导体层的正上方；沿第三半导体层的边缘从第三栅极延伸的第三突出部；在像素区域中与第三漏电连接的像素电极；面对第一基板的第二基板；在第二基板上的滤色片；在滤色片上的公共电极；和设置在像素电极和公共电极之间的液晶层。
应当理解，前面一般性的描述和下面的详细描述都是示意性的和说明性的，意在提供如权利要求书所述的本发明进一步的解释。
附图说明
提供本发明进一步的理解并结合组成该说明书一部分的附图图解了本发明的实施方案，并与说明书一起用于解释本发明的原理。其中：
图1示出了按照现有技术的液晶面板的示意性平面图；
图2示出了按照现有技术LCD器件阵列基板的平面图；
图3A和3B示出了按照现有技术的LCD器件阵列基板的非显示区域和显示区域的截面图；
图4A和4B为图2中部分“F”的放大平面图和透视图；
图5A，5B，5C，5D，5E，5F，5G，5H和5I示出了按照现有技术制造LCD器件阵列基板的工序截面图；
图6A，6B，6C，6D，6E，6F，6G，6H和6I示出了按照现有技术制造LCD器件阵列基板的工序截面图；
图7示出了按照本发明的LCD器件阵列基板的放大平面图；
图8A和8B为图7中部分“J”的放大平面图和透视图；
图9A和9B示出了按照本发明具有集成驱动电路的LCD器件的示意性截面图；
图10A，10B，10C，10D，10E，10F，10G，10H，10I和10J示出了按照本发明制造具有集成驱动电路的LCD器件阵列基板的工序截面图；和
图11A，11B，11C，11D，11E，11F，11G，11H，11I和11J示出了按照本发明制造具有集成驱动电路的LCD器件阵列基板的工序截面图。
具体实施方式
现在将详细描述本发明的优选实施方式，在附图中图解了其实施例。
图7示出了按照本发明的LCD器件阵列基板的放大平面图。图8A和8B为图7中部分“J”的放大平面图和透视图。如图7、图8A和8B所示，在第一基板100上形成栅线和数据线125和144、TFT T、像素电极150、存储电容Cst、黑矩阵102和对准标记AK。黑矩阵102阻挡光并对应于包括第一基板100上的栅线和数据线125和144、TFT T和存储电容Cst的非显示区域形成。同时，在第一基板100***形成对准标记AK。对准标记AK用于对准光致抗蚀剂图案和栅极。使用对准标记AK，光致抗蚀剂图案和栅极可形成在精确的位置处。栅线和数据线125和144形成在黑矩阵102上并彼此交叉，从而确定像素区域P。由多晶硅形成的TFT T包括栅极122和多晶硅的半导体层。TFT T形成在栅线和数据线125和144的交叉部处。存储电容Cst形成在靠近TFT T的区域处。TFT T用于向像素区域P上的像素电极150提供电压。
当在半导体层110上形成栅极122时，在栅极122和半导体层110的交叉部处形成突出部G。突出部G形成在半导体层110中产生阶差的区域中。突出部G阻止栅极122由于在阶差部处被过蚀刻而导致的断裂。
图9A和9B示出了按照本发明具有集成驱动电路的LCD器件的示意性截面图。图9A示出了CMOS结构，图9B为沿图7中线IX-IX提取的视图。如图9A和9B所示，按照本发明具有集成驱动电路的LCD器件的液晶面板LP包括第一基板100和第二基板300。在第二基板300上形成有公共电极304和包含对应于像素区域P的红色，绿色和蓝色子滤色片的滤色片302。在第二基板300的整个表面上形成有对应于像素电极150的公共电极304。
如上所述，第一基板100包括显示区域D1和非显示区域D2。在非显示区域D2(DC)中形成驱动电路(DC)。DC具有包括n-型TFT T(n)和p-型TFT T(p)的CMOS结构。在显示区域D1中，形成有TFT、存储电容Cst和像素电极150。TFT T由多晶硅形成并用作开关元件。栅线125沿着像素区域P的一个方向形成，数据线144沿着像素区域P的另一方向形成。
与现有技术不同，按照本发明的LCD器件在第一基板100上包括黑矩阵。因此，第一基板100上的黑矩阵102不需要余量α，因而按照本发明的LCD器件具有较高的孔径比。
图10A到10J以及图11A到11J示出了按照本发明制造具有集成DC的LCD器件阵列基板的工序截面图。图10A到10J示出了制造驱动电路的工序，图11A到11J示出了像素区域的工序。
图10A和11A示出了第一掩模工序。如图10A和11A所示，在第一基板100上限定显示区域D1和具有第一区域A1和第二区域A2的非显示区域D2。在显示区域D1中限定具有开关区域A3和存储区域A4(Cst)的像素区域P。通过沉积并使用第一构图掩模构图金属而在第一基板100上形成黑矩阵102。黑矩阵102覆盖了非显示区域D2、开关区域A3、存储区域A4和围绕像素区域P的区域。同时，在第一基板100上形成对准标记AK。
图10B和11B显示了第二掩模工序。如图10B和11B所示，通过沉积绝缘材料在包括黑矩阵102和对准标记AK的第一基板100的整个表面上形成缓冲层104。接下来，通过沉积无定形硅而在缓冲层104上形成无定形硅层，然后执行将无定形硅层结晶为多晶硅层的工序。使用激光执行无定形硅的结晶。然后通过使用第二构图掩模构图以在缓冲层104上形成第一、第二、第三和第四半导体层106，108，110和112。分别位于第一区域A1、第二区域A2和开关区域A3中的第一、第二和第三半导体层106，108和110为有源层，而存储区域A4中的第四半导体层112为电极。
图10C和11C示出了第三掩模工序。如图10C和11C所示，在包括第一、第二、第三和第四半导体层106，108，110和112的第一基板100的整个表面上涂敷光致抗蚀剂。通过使用第三构图掩模将光致抗蚀剂构图以在半导体层106，108，110和112上形成光致抗蚀剂图案114。光致抗蚀剂图案114覆盖第一半导体层106和部分第二和第三半导体层108和110。第二区域A2中的第二半导体层108和开关区域A3中的半导体层110分别被分为三个区域，该三个区域定义为有源区域B1、轻掺杂漏(LDD)区域B3和欧姆接触区域B2。有源区域B1对应于第二和第三半导体层108和110的中部，LDD区域B3设置在有源区域B1的两端。欧姆接触区域B2设置在LDD区域B3的外侧。形成光致抗蚀剂图案114的目的是覆盖有源区域和LDD区域B1和B3。
接下来，在包括光致抗蚀剂图案114的第一基板100的整个表面上掺杂n+型杂质。将n+型杂质掺入第二区域A2和开关区域A3中的欧姆接触区域B2。因此，存储区域A4中的第四半导体层112重新定义为第一存储电极112。然后，从第一基板100移除光致抗蚀剂图案114。
图10D和11D示出了第四掩模工序。如图10D和11D所示，通过沉积无机绝缘材料，如氮化硅或氧化硅在第一基板100的整个表面上形成栅绝缘层116。栅绝缘层116形成在第一基板100、半导体层106，108和110以及第一存储电极112上。这使栅绝缘层116具有对应于半导体层106，108和110以及第一存储电极112高度的阶差。随后，通过沉积并使用第四构图掩模将导电金属构图以在栅绝缘层116上形成第一、第二和第三栅极118，120和122以及第二存储电极124。第一、第二和第三栅极118，120和122对应于第一、第二和第三半导体层106，108和110的中部形成。第二存储电极124对应于第一存储电极112形成。第二和第三栅极对应于第二和第三半导体层108和110的有源区域B1形成。第一、第二和第三栅极118，120和122具有比第一、第二和第三半导体层106，108和110小的尺寸，第二存储电极124具有大致与第一存储电极112相同的尺寸。同时，沿着像素电极P的一个方向形成栅线125。此外，当栅极118，120和122和第二存储电极124形成在栅绝缘层116上时，突出部G形成在第一、第二和第三栅极118，120和122与第一、第二和第三半导体层106，108和110的交叉部处。突出部具有三角形的形状。突出部阻止用于形成栅极118，120和122的抗蚀剂汇聚在具有阶差的交叉部处。因此，栅极118，120和122不会由于过蚀刻而变为断裂。因而解决了现有技术的问题。
图10E和11E示出了第五掩模工序。如图10E和11E所示，通过涂敷并构图光致抗蚀剂而在栅极118，120和122和栅绝缘层116上形成光致抗蚀剂图案126。为了构图光致抗蚀剂，使用第五构图掩模。光致抗蚀剂图案126覆盖第二区域、开关区域和存储区域A2，A3和A4并暴露第一区域A1。然后，使用第一栅极118作为掺杂掩模将p+型杂质掺入第一区域A1中，从而第一半导体层106的两端具有欧姆接触特性。第一半导体层106的两端定义为欧姆接触区域B2。有源区域B1定义在欧姆接触区域B2之间的区域中。从第一基板100移除光致抗蚀剂图案126。
图10F和11F示出了在第二和第三半导体层106和108上形成LDD区域的工序。在移除光致抗蚀剂图案126之后，将n-型杂质掺入第一基板100的整个表面中。使用第二和第三栅极120和122作为掺杂掩模将n-型杂质掺入第二区域和开关区域A2和A3的LDD区域B3中，从而在第二区域和开关区域A2和A3中形成LDD区域B3。LDD区域使得TFT的漏电流最小化。将n-型杂质掺入第一、第二和第三半导体层104，106和108的欧姆接触区域B2中。然而，由于比n-型杂质量大的n+或p+型杂质掺入了第一、第二和第三半导体层104，106和108的欧姆接触区域B2中，所以n-型杂质不会影响它们的特性。
图10G和11G示出了第六掩模工序。如图10G和11G所示，通过沉积并构图无机绝缘材料，如氮化硅和氧化硅而在第一基板100上形成层间绝缘层130。使用第六构图掩模(没有示出)将层间绝缘层130构图，从而形成第一接触孔132a，134a和136a和第二接触孔132b，134b和136b。第一接触孔132a，134a和136a和第二接触孔132b，134b和136b穿过第一区域、第二区域和开关区域A1，A2和A3中的层间绝缘层130和栅绝缘层116形成。第一接触孔132a，134a和136a和第二接触孔132b，134b和136b分别暴露了第一、第二和第三半导体层104，106和108的欧姆接触区域B2。
图10H和11H示出了第七掩模工序。如图10H和11H所示，通过沉积并使用第七构图掩模构图导电金属而在第一基板100上形成源极138a，140a和142a和漏极138b，140b和142b。导电金属包括铬、钼、钨、同、铝合金等。源极138a，140a和142a和漏极138b，140b和142b分别通过第一接触孔132a，134a和136a和第二接触孔132b，134b和136b与欧姆接触区域B2接触。同时，沿像素区域P的另一方向形成数据线144。
通过上面的工序，在非显示区域中形成包括由多晶硅形成的p-型和n-型TFT的CMOS结构。此外，在开关区域中形成由多晶硅形成的n-型TFT，在存储区域中形成包括第一和第二存储电极的存储电容。
图10I和11I示出了第八掩模工序。如图10I和11I所示，通过沉积绝缘材料在第一基板100的整个表面上形成钝化层146。通过使用第八构图掩模将钝化层146构图以形成穿过钝化层146的漏极接触孔148。漏极接触孔148在开关区域A3中暴露漏极142b。
图10J和11J示出了第九掩模工序。如图10J和11J所示，通过沉积并使用第九构图掩模构图透明导电金属而在像素区域P中的钝化层146上形成像素电极150。透明导电金属包括氧化铟锡(ITO)或氧化铟锌(IZO)。像素电极150通过漏极接触孔148与漏极142接触。
通过上述工序制造按照本发明的LCD器件的阵列基板。由于形成由多晶硅形成的n-型TFT和存储电容的电极的掺杂工序同时执行，所以减少了阵列基板制造中的工序数量。
使用按照本发明的阵列基板和滤色片基板形成LCD器件。滤色片基板包括含有红色、绿色和蓝色子滤色片的滤色片层和公共电极。与现有技术的滤色片基板不同，按照本发明的滤色片基板不包括黑矩阵。通过将阵列基板和滤色片基板粘结并在其间形成液晶层而制成LCD器件。
在不脱离本发明精神或范围的情况下，本发明可以做各种修改和变化，这对于本领域熟练技术人员来说是显而易见的。因而本发明意在覆盖落入所附权利要求书及其等价物限定的范围内的本发明的修改和变化。

Claims (30)

1.一种液晶显示器件的阵列基板，包括：
包含显示区域和显示区域***处的非显示区域的基板；
非显示区域中的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层、第一半导体层上方的第一栅极、第一源极电极和第一漏极电极，其中第一栅极电极在第一半导体层的正上方；
沿第一半导体层的边缘从第一栅极电极延伸的第一突出部；
在非显示区域中的第二薄膜晶体管，该第二薄膜晶体管包含第二半导体层、第二半导体层上方的第二栅极、第二源极和第二漏极，其中第二栅极设置在第二半导体层的正上方；
沿第二半导体层的边缘从第二栅极延伸的第二突出部；
显示区域中彼此交叉从而限定像素区域的栅线和数据线；
显示区域中与数据线和栅线连接的第三薄膜晶体管，该第三薄膜晶体管包括第三半导体层、第三半导体层上方的第三栅极、第三源极和第三漏极，其中第三栅极设置在第三半导体层的正上方；
沿第三半导体层的边缘从第三栅极延伸的第三突出部；
像素区域中与第三漏极连接的像素电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一、第二和第三突出部具有三角形形状、矩形形状和圆形形状之一。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二和第三半导体层包括有源区域、轻掺杂漏区域和欧姆接触区域，轻掺杂漏区域设置在有源区域的两侧，欧姆接触区域设置在轻掺杂漏区域的外侧。
4.根据权利要求3所述的阵列基板，其特征在于，所述欧姆接触区域用高浓度杂质掺杂，轻掺杂漏区域用低浓度杂质掺杂。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层包括有源区域和在有源区域两侧的欧姆接触区域。
6.根据权利要求5所述的阵列基板，其特征在于，所述欧姆接触区域用p-型杂质和n-型杂质之一掺杂。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一、第二和第三半导体层由多晶硅形成。
8.根据权利要求1所述的阵列基板，其特征在于，进一步包括显示区域中的存储电容，其包含第四半导体层和位于第四半导体层上方的第四栅极。
9.根据权利要求8所述的阵列基板，其特征在于，所述第四半导体层用p-型杂质和n-型杂质之一掺杂。
10.根据权利要求1所述的阵列基板，其特征在于，进一步包括对应于基板上的非显示区域、第三TFT、栅线和数据线的黑矩阵。
11.一种制造液晶显示器件阵列基板的方法，包括：
在具有非显示区域和显示区域的基板上形成第一、第二和第三半导体层，第一和第二半导体层在非显示区域中，第三半导体层在显示区域中；
在第一、第二和第三半导体层上形成栅绝缘层；
在栅绝缘层上形成第一、第二和第三栅极和栅线，第一栅极在第一半导体层的正上方，第二栅极在第二半导体层的正上方，第三栅极在第三半导体层的正上方，栅线在显示区域中；
形成沿第一半导体层的边缘从第一栅极延伸的第一突出部、沿第二半导体层的边缘从第二栅极延伸的第二突出部、沿第三半导体层的边缘从第三栅极延伸的第三突出部；
在第一、第二和第三栅极和第一、第二和第三突出部以及栅线上形成层间绝缘层，该层间绝缘层具有分别暴露第一半导体层的第一和第二接触孔、暴露第二半导体层的第三和第四接触孔、和暴露第三半导体层的第五和第六接触孔；
在层间绝缘层上形成第一、第二和第三源极和第一、第二和第三漏极以及数据线，其中第一源极和第一漏极分别通过第一和第二接触孔与第一半导体层连接，第二源极和第二漏极通过第三和第四接触孔与第二半导体层连接，第三源极和第三漏极通过第五和第六接触孔与第三半导体层连接，数据线与栅线交叉从而在显示区域中限定像素区域；
在第一、第二和第三源极和第一、第二和第三漏极以及数据线上形成钝化层，该钝化层具有暴露第三漏极的漏极接触孔；和
在像素区域中的钝化层上形成像素电极，该像素电极通过漏极接触孔与第三漏极连接。
12.根据权利要求11所述的方法，其特征在于，所述第一、第二和第三突出部具有三角形形状、矩形形状和圆形形状之一。
13.根据权利要求11所述的方法，其特征在于，进一步包括形成黑矩阵，该黑矩阵对应于基板上的非显示区域、第三半导体层、第三栅极、第三源极和第三漏极以及栅线和数据线。
14.一种制造LCD器件阵列基板的方法，包括：
在具有非显示区域和显示区域的基板上形成第一、第二、第三和第四半导体层，第一和第二半导体层形成在非显示区域中，第三和第四半导体层形成在显示区域中，第一半导体层具有有源区域和在有源区域两侧的欧姆接触区域，第二和第三半导体层具有有源区域、欧姆接触区域和轻掺杂漏区域，其中轻掺杂漏区域设置在有源区域的两侧，欧姆接触区域设置在轻掺杂区域的外侧；
使用第一光致抗蚀剂图案作为掺杂掩模用高浓度n-型杂质掺杂第二和第三半导体层的欧姆接触区域和第四半导体层；
在第一、第二、第三和第四半导体层上形成栅绝缘层；
在栅绝缘层上形成对应于第一半导体层的有源区域的第一栅极，在栅绝缘层上形成对应于第二半导体层的有源区域的第二栅极，在栅绝缘层上形成对应于第三半导体层的有源区域的第三栅极，在栅绝缘层上形成对应于第四半导体层的有源区域的第四栅极，并在显示区域中形成栅线；
使用第二光致抗蚀剂图案和第一栅极作为掺杂掩模用高浓度p-型杂质掺杂第一半导体层的欧姆接触区域；
使用第一、第二、第三和第四栅极作为掺杂掩模用低浓度n-型杂质掺杂第二和第三半导体层的轻掺杂漏区域；
在第一、第二、第三和第四栅极以及栅线上形成层间绝缘层，其中层间绝缘层具有分别暴露第一半导体层的第一和第二接触孔、暴露第二半导体层的第三和第四接触孔、暴露第三半导体层的第五和第六接触孔；
在层间绝缘层上形成第一、第二和第三源极和第一、第二和第三漏极以及数据线，其中第一源极和第一漏极分别通过第一和第二接触孔与第一半导体层连接，第二源极和第二漏极通过第三和第四接触孔与第二半导体层连接，第三源极和第三漏极通过第五和第六接触孔与第三半导体层连接，数据线与栅线交叉从而在显示区域中限定像素区域；
在第一、第二和第三源极和第一、第二和第三漏极以及数据线上形成钝化层，该钝化层具有暴露第三漏极的漏极接触孔；和
在像素区域中的钝化层上形成像素电极，该像素电极通过漏极接触孔与第三漏极连接。
15.根据权利要求14所述的方法，其特征在于，进一步包括形成沿第一半导体层的边缘从第一栅极延伸的第一突出部、沿第二半导体层的边缘从第二栅极延伸的第二突出部、和沿第三半导体层的边缘从第三栅极延伸的第三突出部。
16.根据权利要求14所述的方法，其特征在于，掺杂第二和第三半导体层的欧姆接触区域和第四半导体层包括：
形成第一光致抗蚀剂图案，从而暴露第二和第三半导体层的欧姆接触区域和第四半导体层；
使用第一光致抗蚀剂图案作为掺杂掩模用高浓度n-型杂质掺杂；和
剥离第一光致抗蚀剂图案。
17.根据权利要求14所述的方法，其特征在于，进一步包括形成黑矩阵，该黑矩阵对应于基板上的非显示区域、第三半导体层、第三栅极、第三源极和第三漏极、第四半导体层、第四栅极以及栅线和数据线。
18.一种用于液晶显示器件的薄膜晶体管，包括：
半导体层；
半导体层上的栅绝缘层；
在栅绝缘层上的半导体层正上方的栅极；
沿半导体层的边缘从栅极延伸的突出部；
栅极上的层间绝缘层，该层间绝缘层具有暴露半导体层的第一和第二接触孔；和
在层间绝缘层上的源极和与源极分离的漏极，该源极和漏极分别通过第一和第二接触孔与半导体层连接。
19.根据权利要求18所述的薄膜晶体管，其特征在于，所述突出部具有三角形形状、矩形形状和圆形形状之一。
20.根据权利要求18所述的薄膜晶体管，其特征在于，所述半导体层包括有源区域、轻掺杂漏区域和欧姆接触区域，轻掺杂漏区域设置在有源区域的两侧，欧姆接触区域设置在轻掺杂漏区域的外侧。
21.根据权利要求20所述的薄膜晶体管，其特征在于，所述欧姆接触区域用高浓度杂质掺杂，轻掺杂漏区域用低浓度杂质掺杂。
22.根据权利要求18所述的薄膜晶体管，其特征在于，所述半导体层包括有源区域和有源区域两侧的欧姆接触区域。
23.根据权利要求22所述的薄膜晶体管，其特征在于，所述欧姆接触区域用p-型杂质和n-型杂质之一掺杂。
24.根据权利要求18所述的薄膜晶体管，其特征在于，所述半导体层由多晶硅形成。
25.一种制造用于液晶显示器的薄膜晶体管的方法，包括：
形成半导体层；
在半导体层上形成栅绝缘层；
在栅绝缘层上的半导体层正上方形成栅极；
在栅绝缘层上形成沿半导体层的边缘从栅极延伸的突出部；
在栅极和突出部上形成层间绝缘层，其具有暴露半导体层的第一和第二接触孔；和
在层间绝缘层上形成源极和与源极分离开的漏极，所述源极和漏极分别通过第一和第二接触孔与半导体层连接。
26.根据权利要求25所述的方法，其特征在于，所述突出部具有三角形形状、矩形形状和圆形形状之一。
27.根据权利要求25所述的方法，其特征在于，所述形成半导体层包括：
形成半导体图案，该半导体图案包括有源区域、轻掺杂漏区域和欧姆接触区域，轻掺杂漏区域设置在有源区域的两侧，欧姆接触区域设置在轻掺杂漏区域的外侧；和
用高浓度杂质掺杂欧姆接触区域，用低浓度杂质掺杂轻掺杂漏区域。
28.根据权利要求25所述的方法，其特征在于，所述形成半导体层包括：
形成半导体层图案，该半导体层图案具有有源区域和有源区域两侧的欧姆接触区域；和
用p-型杂质和n-型杂质之一掺杂欧姆接触区域。
29.根据权利要求25所述的方法，其特征在于，所述形成半导体层包括：
形成无定形硅图案；和
将无定形硅图案结晶。
30.一种液晶显示器件，包括：
具有显示区域和显示区域***处的非显示区域的第一基板；
非显示区域中的第一薄膜晶体管，该第一薄膜晶体管包括第一半导体层、第一半导体层上方的第一栅极、第一源极和第一漏极，其中第一栅极在第一半导体层的正上方；
沿第一半导体层的边缘从第一栅极延伸的第一突出部；
非显示区域中的第二薄膜晶体管，该第二薄膜晶体管包含第二半导体层、第二半导体层上方的第二栅极、第二源极和第二漏极，其中第二栅极在第二半导体层的正上方；
沿第二半导体层的边缘从第二栅极延伸的第二突出部；
在显示区域中彼此交叉从而限定像素区域的栅线和数据线；
显示区域中与数据线和栅线连接的第三薄膜晶体管，该第三薄膜晶体管包括第三半导体层、第三半导体层上方的第三栅极、第三源极和第三漏极，其中第三栅极在第三半导体层的正上方；
沿第三半导体层的边缘从第三栅极延伸的第三突出部；
在像素区域中与第三漏极连接的像素电极；
面对第一基板的第二基板；
第二基板上的滤色片；
滤色片上的公共电极；和
设置在像素电极和公共电极之间的液晶层。
CNB200610087178XA 2005-09-30 2006-06-15 液晶显示器件的阵列基板及其制造方法 Expired - Fee Related CN100460969C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050092286 2005-09-30
KR1020050092286A KR101198127B1 (ko) 2005-09-30 2005-09-30 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
CN1940683A true CN1940683A (zh) 2007-04-04
CN100460969C CN100460969C (zh) 2009-02-11

Family

ID=37902403

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610087178XA Expired - Fee Related CN100460969C (zh) 2005-09-30 2006-06-15 液晶显示器件的阵列基板及其制造方法

Country Status (4)

Country Link
US (3) US7482628B2 (zh)
JP (1) JP2007103910A (zh)
KR (1) KR101198127B1 (zh)
CN (1) CN100460969C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865730A (zh) * 2015-05-26 2015-08-26 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
CN104882487A (zh) * 2015-05-15 2015-09-02 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN106249495A (zh) * 2016-08-25 2016-12-21 厦门天马微电子有限公司 显示面板及其阵列基板
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446010B2 (en) * 2008-04-25 2013-05-21 Sharp Kabushiki Kaisha Multilayer wiring, semiconductor device, substrate for display device, and display device
JP2010056169A (ja) * 2008-08-26 2010-03-11 Toshiba Mobile Display Co Ltd 薄膜トランジスタ及びこれを用いた表示装置
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
JP2016004281A (ja) * 2014-06-13 2016-01-12 株式会社ジャパンディスプレイ センサ付き表示装置
KR102287398B1 (ko) 2015-01-14 2021-08-06 삼성전자주식회사 반도체 장치
CN104851405B (zh) * 2015-06-08 2017-05-03 京东方科技集团股份有限公司 一种显示屏和显示设备
KR102568776B1 (ko) 2016-03-28 2023-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111312817B (zh) * 2018-12-12 2023-03-24 联华电子股份有限公司 具有特殊栅极外型的鳍式场效晶体管结构
JP2022070450A (ja) 2020-10-27 2022-05-13 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491904B2 (ja) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 液晶表示装置の製造方法
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JPH08116063A (ja) * 1994-10-14 1996-05-07 Sharp Corp 薄膜トランジスター及び液晶表示装置
JPH0968721A (ja) * 1995-08-31 1997-03-11 Sharp Corp 液晶表示素子
JP3948034B2 (ja) * 1995-09-06 2007-07-25 セイコーエプソン株式会社 半導体装置とその製造方法、及びアクティブマトリクス基板
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR100194926B1 (ko) 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP2001274410A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体装置
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP4537610B2 (ja) * 2001-04-11 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP2002353135A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜トランジスタの製造方法及びそれをスイッチング素子に用いた液晶表示装置
KR100485531B1 (ko) * 2002-04-15 2005-04-27 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
KR100493382B1 (ko) * 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP4249512B2 (ja) * 2003-03-07 2009-04-02 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4510396B2 (ja) * 2003-03-28 2010-07-21 統寶光電股▲分▼有限公司 薄膜トランジスタの製造方法
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
KR101055188B1 (ko) * 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882487A (zh) * 2015-05-15 2015-09-02 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104882487B (zh) * 2015-05-15 2017-12-08 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
US10008613B2 (en) 2015-05-15 2018-06-26 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method for fabricating the same, display device
US10230004B2 (en) 2015-05-15 2019-03-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method for fabricating the same, display device
CN104865730A (zh) * 2015-05-26 2015-08-26 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
WO2016187903A1 (zh) * 2015-05-26 2016-12-01 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
CN106249495A (zh) * 2016-08-25 2016-12-21 厦门天马微电子有限公司 显示面板及其阵列基板
CN110291644A (zh) * 2017-02-15 2019-09-27 夏普株式会社 有源矩阵基板

Also Published As

Publication number Publication date
US20090159892A1 (en) 2009-06-25
CN100460969C (zh) 2009-02-11
US7482628B2 (en) 2009-01-27
US7888151B2 (en) 2011-02-15
KR101198127B1 (ko) 2012-11-12
US20110133199A1 (en) 2011-06-09
US20070077672A1 (en) 2007-04-05
JP2007103910A (ja) 2007-04-19
US8183567B2 (en) 2012-05-22
KR20070037071A (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
CN1940683A (zh) 液晶显示器件的阵列基板及其制造方法
CN100559238C (zh) 液晶显示装置及其制造方法
CN1324387C (zh) Lcd的阵列基板及其制造方法
CN102445802B (zh) 用于液晶显示装置的阵列基板及其制造方法
CN207216226U (zh) 显示装置
CN100594408C (zh) 液晶显示器件的阵列基板及其制造方法
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN100559250C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN100461431C (zh) 液晶显示器件的阵列基板及其制造方法
CN100454122C (zh) 能够减小漏电流的液晶显示装置及其制造方法
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US20130015454A1 (en) Panel structure, display device including same, and methods of manufacturing panel structure and display device
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
US8008662B2 (en) Display substrate and method of manufacturing the same
TWI392096B (zh) 薄膜電晶體陣列面板
CN107808886A (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
TW200527093A (en) Thin film transistor array panel
US20080197357A1 (en) Display panel and manufacturing method
KR100356113B1 (ko) 액정표시장치의 제조방법
CN109416492A (zh) 液晶显示装置
CN100592180C (zh) 液晶显示器及其制造方法
CN100580939C (zh) 显示器件及其制造方法
CN1629706A (zh) 半导体元件、半导体元件阵列基板及其制造方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

CF01 Termination of patent right due to non-payment of annual fee