JP4537610B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4537610B2 JP4537610B2 JP2001113113A JP2001113113A JP4537610B2 JP 4537610 B2 JP4537610 B2 JP 4537610B2 JP 2001113113 A JP2001113113 A JP 2001113113A JP 2001113113 A JP2001113113 A JP 2001113113A JP 4537610 B2 JP4537610 B2 JP 4537610B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tft
- oxide film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、MIS(Metal Insulator Semiconductor)構造のゲート絶縁膜を有する液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、液晶表示装置はパソコンや携帯電話などの情報端末や、ビデオカメラやデジタルカメラのビューファインダなどの表示装置として利用されており、その開発・商品化も盛んに行われている。特に薄膜トランジスタ(以下「TFT」と呼ぶ。)によって駆動される薄膜トランジスタ液晶表示装置(以下「TFT液晶表示装置」と呼ぶ。)は、高いコントラストと安定したむらのない表示を得ることができるという特徴をもち、需要が増大している。
【0003】
次に、従来の液晶表示装置及びその製造方法について図面を参照しながら説明する。図4及び図5は従来の液晶表示装置及びその製造方法を示す断面工程図であり、図4(a)〜図5(g)までは一連の製造工程を示している。
【0004】
最初に、図4(a)に示すように、ガラス基板41上にシリコン酸化膜(SiO2膜)42及びポリシリコン膜43を順に形成する。シリコン窒化膜42の形成は、CVD(chemical vapor deposition)法によって厚みが500nm〜600nmとなるように行なう。シリコン酸化膜42はアンダーコートとなる。ポリシリコン膜43の形成は、シリコン酸化膜42上にCVD法によって厚みが約50nm〜80nmのアモルファスシリコン膜を形成し、低温アニールによる脱水素処理(温度:400℃〜500℃、時間:1時間程度)を行い、更にこのアモルファスシリコン膜に対してELA(Excimer Laser annealing)法を適用することによって行われている。
【0005】
次に、図4(b)に示すように、レジスト44を塗布し、これをフォトリソグラフィー技術によってパターニングし、更にRIE(Reactive Ion Etching)法等のエッチング方法によってポリシリコン膜43をパターニングする。43’はパターニングされたポリシリコン膜である。この後、レジスト44の除去を行なう。
【0006】
次いで、図4(c)に示すように、レジスト45を塗布し、イオン打ち込み領域が露出するようにパターニングする。更に、5価のイオン(P、As)を1.0×1015個/cm2〜5.0×1015個/cm2程度でイオンドーピングする。なお、図4(c)の例では、Pイオンがドーピングされている。このイオンドーピングにより、レジスト45から露出したポリシリコン膜43’は補助容量層46となる。
【0007】
その後、図4(d)に示すように、絶縁膜47及び金属電極48を形成し、更にイオンドーピングによってN型LDD(Lightly Doped Drain)層49を形成する。絶縁膜47の形成は、CVD法によって厚みが60nm〜120nmのシリコン酸化膜(SiO2膜)を形成することによって行われている。絶縁膜47はTFTのゲート絶縁膜となる。金属電極48の形成は、絶縁膜47の上に、スパッタ技術によって、Mo、W、Ti等で構成された厚みが150nm〜300nmの金属電極膜を形成し、これをフォトリソグラフィー技術およびエッチング技術によってパターニングすることによって行われている。N型LDD層49の形成は、5価のイオン(P、As)を1.0×1013個/cm2〜5.0×1013個/cm2程度でイオンドーピングすることによって行われている。なお、図4(d)の例においてもPイオンがドーピングされている。
【0008】
次に、図5(e)に示すように、N+層51を形成する。N+層51の形成は、レジスト50を塗布し、これをフォトリソグラフィー技術によってパターニングし、その後に5価のイオン(P、AS)を1.0×1015個/cm2〜4.0×1015個/cm2程度でイオンドーピングすることによって行われている。なお、図5(e)の例においてもPイオンがドーピングされている。これにより、N型TFT(Thin Film Transistor)領域と補助容量領域とを得ることが出来る。
【0009】
次いで、図5(f)に示すように、P+層53を形成する。P+層53の形成は、レジスト52を塗布し、これをフォトリソグラフィー技術によってパターニングし、更に3価のイオン(B)を0.3×1015個/cm2〜5.0×1015個/cm2程度でイオンドーピングすることによって行われている。なお、図5(f)の例では、Bイオンがドーピングされている。これにより、P型TFT領域を得ることができる。
【0010】
なお、図5(f)の例では、N+層51、P+層53及びN型LDD層49の活性化の為に熱処理が行われている。この熱処理の方法としては、600℃〜800℃の温度で30秒〜60秒の間熱処理を行なうRTA(Rapid thermal annealing)法や、酸素雰囲気又は窒素雰囲気中で400℃〜600℃の温度で1時間〜3時間行なう方法等が挙げられる。
【0011】
その後、図5(g)に示すように、層間膜54、コンタクトプラグ55及びAl電極56を形成する。層間膜54の形成は、CVD法によって厚みが200nm〜500nmのシリコン窒化膜(SiO2膜)を形成することによって行われている。コンタクトプラグ55の形成は、TFTのドレイン電極部及びソース電極部が露出するように層間膜54にコンタクトホールを形成し、このコンタクトホールの中にTi/Al合金又はAlをスパッタで充填することによって行われている。Al電極56の形成は、Alの金属膜を形成し、この上にレジストをパターンニングし、それに合わせてエッチングすることによって行われている。なお、図5(g)の例において、Aの部分は補助容量部を示しており、BはTFT部を示している。
【0012】
この後、透明電極等(図示せず)が設けられてTFT基板が完成する。このTFT基板と、カラーフィルタ等が設けられたフィルタ基板(図示せず)との間に液晶を封入する等して液晶表示装置が完成する。なお、上述した従来の液晶表示装置及び製造方法については、フラットパネルディスプレイ1999(日経BP社1999年12月14日発行)の第132頁〜139頁にも開示されている。
【0013】
【発明が解決しようとする課題】
ところで、上述の液晶表示装置においては、図5(g)で示したように補助容量部Aが設けられている。補助容量部Aは電荷保持性能を高めて画質の向上を図るものであるため、補助容量部Aの容量は出来るだけ大きくするのが好ましいと言える。
【0014】
しかしながら、上述の液晶表示装置では、絶縁膜47の厚みは補助容量部A及びTFT部Bにおいて一定である。そのため、補助容量部Aの容量の増加を絶縁膜47の厚みの調整によって達成するのは困難である。よって、補助容量部Aの容量の増加を図るには、補助容量部Aの面積を大きくするしかないが、この場合は開口率の低下を招いてしまう。
【0015】
また、TFT基板におけるTFTの回路動作において、その動作率(Duty比)を考えると動作の多いTFTと少ないTFTが存在する。一般に、動作の多いTFTには高い信頼性が要求される。このため、動作率に応じた特性を各TFTに与えるのが、TFT液晶表示装置の画質の向上や、生産コスト等の点から好ましいと考えられる。
【0016】
しかし、上述の液晶表示装置において、高い信頼性を必要とするTFTと通常のTFTとを安定して作り分けるのは、ゲート絶縁膜として酸化膜を用いていることからエッチング選択比がとれない為に困難である。
【0017】
本発明は、上記問題を解決し、補助容量部の増加が図り得、且つ、動作率に応じた特性が与えられたTFTを有する液晶表示装置及びその製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる液晶表示装置は、複数の補助容量部と複数のTFTとが設けられたTFT基板を含む液晶表示装置であって、酸化膜と窒化膜とを順に積層して構成されたゲート絶縁膜を有する第1のTFTと、酸化膜、窒化膜及び酸化膜を順に積層して構成されたゲート絶縁膜を有する第2のTFTと、酸化膜と窒化膜とを順に積層して構成された絶縁膜を有する補助容量部とがTFT基板に設けられていることを特徴とする。かかる液晶表示装置においては、前記酸化膜がシリコン酸化膜であり、前記窒化膜がシリコン窒化膜であることが好ましい。
【0019】
次に、上記目的を達成するために本発明にかかる液晶表示装置は、酸化膜と窒化膜とを順に積層して構成されたゲート絶縁膜を有する第1のTFTと、酸化膜、窒化膜及び酸化膜を順に積層して構成されたゲート絶縁膜を有する第2のTFTと、酸化膜と窒化膜とを順に積層して構成された絶縁膜を有する補助容量部とが設けられたTFT基板を含む液晶表示装置の製造方法であって、前記TFT基板を構成するガラス基板上に、酸化膜、窒化膜及び酸化膜を順に積層する工程と、前記第1のTFTが設けられる領域及び補助容量部が設けられる領域において、前記上層の酸化膜を除去する工程とを少なくとも有することを特徴とする。
【0020】
【発明の実施の形態】
(実施の形態1)
以下、本発明の液晶表示装置及びその製造方法について図面を参照しながら説明する。図1は本発明にかかる液晶表示装置の一部分を示す図であり、TFT基板18以外の部分については省略している。図2及び図3は図1に示す本発明にかかる液晶表示装置の製造方法を示す断面工程図であり、図2(a)〜図3(h)は一連の製造工程を示している。
【0021】
最初に、本発明の液晶表示装置について図1を用いて説明する。図1の例に示すように、本発明の液晶表示装置は、複数の補助容量部と複数のTFTとが設けられたTFT基板18で構成されている。なお、図1の例では、補助容量部は一つの補助容量部Aのみが示されている。また、TFTは第1のTFT16及び第2のTFT17のみが示されており、第1のTFT16と第2のTFT17とは一つのTFT部Bとなっている。補助容量部A及びTFT部Bは、一組となってTFT基板上にマトリックス状に配置される。
【0022】
図1の例に示すように、第1のTFT16を構成するゲート絶縁膜20は、酸化膜7と窒化膜8とを順に積層して構成されている。それに対して、第2のTFT17を構成するゲート絶縁膜19は、酸化膜7、窒化膜8及び酸化膜9を順に積層して構成されている。また、補助容量部Aを構成する絶縁膜21は、酸化膜7と窒化膜8とを順に積層して構成されている。
【0023】
このため、酸化膜より緻密で絶縁性に優れる窒化膜を酸化膜で挟み込んだ構成となっている事とゲート絶縁膜19の膜厚が厚く実使用電界が緩和される事から、第2のTFT17は第1のTFT16よりも信頼性の高いものとなる。一方、第1のTFT16は第2のTFT17よりもゲート絶縁膜20が薄いため、応答特性、オン電流の大きさの点で高性能なものとなる。更に、補助容量部Aにおいては、絶縁膜21を薄くした構成に出来るために、従来よりも容量の増加が図られる。
【0024】
なお、6はN+層、11は金属電極、12はN型LDD層、13は層間膜、14はコンタクトプラグ、15はAl電極である。このように、本発明にかかる液晶表示装置によれば、動作率に応じた特性をTFTに与えることができ、同時に従来に比べて補助容量の増加を図れるので画質の向上を図ることもできる。
【0025】
次に、図1で示した本発明の液晶表示装置の製造方法について図2及び図3を用いて工程毎に説明する。最初に、図2(a)に示すように、ガラス基板1上にシリコン酸化膜(SiO2膜)2及びポリシリコン膜3を順に形成する。シリコン窒化膜の形成は、CVD法によって厚みが500nm〜600nmとなるように行なう。ポリシリコン膜3の形成は、シリコン窒化膜2上にCVD法によって厚みが約50nm〜80nmのアモルファスシリコン膜を形成し、低温アニールによる脱水素処理(温度:400℃〜500℃、時間:1時間程度)を行い、更にこのアモルファスシリコン膜に対してELA(Excimer Laser annealing)法を適用することによって行われている。
【0026】
次に、図2(b)に示すように、レジスト4を塗布し、これをフォトリソグラフィー技術によってパターニングし、更にRIE(Reactive Ion Etching)法等のエッチング方法によってポリシリコン膜3をパターニングする。3’はパターニングされたポリシリコン膜である。この後、レジスト4の除去を行なう。
【0027】
次いで、図2(c)に示すように、レジスト5を塗布し、イオン打ち込み領域が露出するようにパターニングする。更に、5価のイオン(P、As)を1.0×1015個/cm2〜4.0×1015個/cm2程度でイオンドーピングする。なお、図4(b)の例では、Pイオンがドーピングされている。このイオンドーピングにより、レジスト5から露出したポリシリコン膜3’はN+層6となる。
【0028】
その後、図2(d)に示すように、酸化膜7、窒化膜8及び酸化膜9を順に積層して絶縁層を形成する。この絶縁層は、後述するようにTFTのゲート絶縁膜及び補助容量部の絶縁膜となる。図2(d)の例では、酸化膜7及び酸化膜9はシリコン酸化膜(SiO2膜)であり、窒化膜8はシリコン窒化膜(SiNx(xは自然数))である。これらの膜の形成はCVD法を用いて行われている。なお、酸化膜7の厚みは10nm〜15nm程度、窒化膜8の厚みは5nm〜15nm程度、酸化膜9の厚みは10nm〜30nm程度となっている。このように、図2(d)に示す工程により、SiO2膜/SiNx膜/SiO2膜で構成されたONO構造を得ることが出来る。
【0029】
次に、図3(e)に示すように、レジスト10を塗布し、フォトリソグラフィー技術によって、これをパターニングする。パターニングは上記で得られたONO構造を残存させておく部分以外の部分、即ちON構造(SiO2膜/SiNx膜)のゲート絶縁膜を有するTFT(後述の第1のTFT16)が設けられる領域及びON構造の絶縁膜を有する補助容量部が設けられる領域が露出するように行なう。
【0030】
次いで、図3(f)に示すように、レジスト10から露出した部分に対してエッチングを行なう。このエッチングは窒化膜8がエッチングされないように選択的に行われ、レジスト10から露出した部分の酸化膜9だけを除去する。このように図3(e)及び(f)に示す工程により、SiO2膜/SiNx膜で構成されたON構造を得ることができる。
【0031】
次に、図3(g)に示すように、フォトリソグラフィー技術及びエッチング技術によって複数の金属電極11を形成し、更にイオンドーピングによってN型LDD層12を形成する。N型LDD層12の形成は、5価のイオン(P、As)を1.0×1013個/cm2〜5.0×1013個/cm2程度でイオンドーピングすることによって行われている。図3(g)の例においてはPイオンがドーピングされている。
【0032】
このN型LDD層12の形成において、Pイオンをイオンドーピングする際のマスクとなる膜の厚みは、ONO構造の部分とON構造の部分とで異なっている。このため、LSS(Lindhard Scharff Schiott)理論に従い、イオン打ち込みエネルギーの調整により、2度のイオンドーピングを行なう場合と同様の打ち分けが可能となるので、フォトリソ工程を行なうことなくTFT毎にLDD層を作り分けることが可能である。
【0033】
なお、図3(g)の例では、N+層6、N型LDD層12の活性化の為に熱処理が行われている。この熱処理の方法としては、600℃〜800℃の温度で30秒〜60秒の間熱処理を行なうRTA(Rapid thermal annealing)法や、酸素雰囲気又は窒素雰囲気中で400℃〜600℃の温度で1時間〜3時間行なう方法等が挙げられる。
【0034】
その後、図3(h)に示すように、層間膜13、コンタクトプラグ14及びAl電極15を形成する。層間膜13の形成は、CVD法によって厚みが200nm〜500nmのシリコン酸化膜(SiO2膜)を形成することによって行われている。コンタクトプラグ14の形成は、TFTのドレイン電極部及びソース電極部が露出するように層間膜14にコンタクトホールを形成し、このコンタクトホールの中にTi/Al合金又はAlをスパッタで充填することによって行われている。Al電極15の形成は、Alの金属膜を形成し、この上にレジストをパターンニングし、それに合わせてエッチングすることによって行われている。なお、Al電極16には、透明電極(図示せず)が接続される。
【0035】
このようにして、補助容量部AとTFT部Bとが形成されたTFT基板が形成される。このTFT基板18とフィルタ基板(図示せず)との間に液晶を封入する等して本発明にかかる液晶表示装置が完成する。
【0036】
【発明の効果】
以上のように本発明にかかる液晶表示装置及びその製造方法によれば、TFT基板に設けるTFTの作り分けを容易に行なうことができ、ゲート絶縁膜が薄く、応答特性に優れ、オン電流の大きいTFTと、窒化膜を酸化膜で挟み込んだONO構造の高信頼性のTFTとを、同時に作り込めるという効果を得る事が出来る。また、従来に比べて補助容量部の容量の増加を図ることができるため、画質の向上を図ることもできる。
【図面の簡単な説明】
【図1】本発明にかかる液晶表示装置の一部分を示す図
【図2】図1に示す本発明にかかる液晶表示装置の製造方法を示す断面工程図
【図3】図1に示す本発明にかかる液晶表示装置の製造方法を示す断面工程図
【図4】従来の液晶表示装置及びその製造方法を示す断面工程図
【図5】従来の液晶表示装置及びその製造方法を示す断面工程図
【符号の説明】
1 ガラス基板
2 シリコン酸化膜
3 ポリシリコン膜
3’ パターニングされたポリシリコン膜
4、5、10 レジスト
6 N+層
7、9 酸化膜
8 窒化膜
11 金属電極
12 N型LDD層
13 層間膜
14 コンタクトプラグ
15 Al電極
16 第1のTFT
17 第2のTFT
18 TFT基板
19 第2のTFTを構成するゲート絶縁膜
20 第1のTFTを構成するゲート絶縁膜
21 補助容量部を構成する絶縁膜
A 補助容量部
B TFT部
Claims (3)
- 複数の補助容量部と複数のTFTとが設けられたTFT基板を含む液晶表示装置であって、
酸化膜と窒化膜とを順に積層して構成されたゲート絶縁膜を有する第1のTFTと、酸化膜、窒化膜及び酸化膜を順に積層して構成されたゲート絶縁膜を有する第2のTFTと、酸化膜と窒化膜とを順に積層して構成された絶縁膜を有する補助容量部とがTFT基板に設けられていることを特徴とする液晶表示装置。 - 前記酸化膜がシリコン酸化膜であり、前記窒化膜がシリコン窒化膜である請求項1記載の液晶表示装置。
- 酸化膜と窒化膜とを順に積層して構成されたゲート絶縁膜を有する第1のTFTと、酸化膜、窒化膜及び酸化膜を順に積層して構成されたゲート絶縁膜を有する第2のTFTと、酸化膜と窒化膜とを順に積層して構成された絶縁膜を有する補助容量部とが設けられたTFT基板を含む液晶表示装置の製造方法であって、
前記TFT基板を構成するガラス基板上に、酸化膜、窒化膜及び酸化膜を順に積層する工程と、
前記第1のTFTが設けられる領域及び補助容量部が設けられる領域において、前記上層の酸化膜を除去する工程とを少なくとも有することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113113A JP4537610B2 (ja) | 2001-04-11 | 2001-04-11 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001113113A JP4537610B2 (ja) | 2001-04-11 | 2001-04-11 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002311453A JP2002311453A (ja) | 2002-10-23 |
JP4537610B2 true JP4537610B2 (ja) | 2010-09-01 |
Family
ID=18964393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001113113A Expired - Fee Related JP4537610B2 (ja) | 2001-04-11 | 2001-04-11 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4537610B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200537573A (en) * | 2004-04-23 | 2005-11-16 | Ulvac Inc | Thin-film transistor and production method thereof |
KR101198127B1 (ko) | 2005-09-30 | 2012-11-12 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
WO2007046169A1 (ja) * | 2005-10-20 | 2007-04-26 | Sharp Kabushiki Kaisha | 半導体装置、薄膜トランジスタ及びそれらの製造方法 |
WO2008065927A1 (fr) * | 2006-11-27 | 2008-06-05 | Zeon Corporation | Transistor à film fin organique, élément électronique composite organique, procédé de fabrication d'un tel transistor et d'un tel élément, écran d'affichage et mémoire |
TWI713943B (zh) | 2013-09-12 | 2020-12-21 | 日商新力股份有限公司 | 顯示裝置及電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03280018A (ja) * | 1990-03-29 | 1991-12-11 | Sony Corp | 液晶表示装置及びその製造方法 |
JPH0635004A (ja) * | 1992-07-21 | 1994-02-10 | Sony Corp | 液晶表示装置 |
JP2001102322A (ja) * | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置 |
-
2001
- 2001-04-11 JP JP2001113113A patent/JP4537610B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03280018A (ja) * | 1990-03-29 | 1991-12-11 | Sony Corp | 液晶表示装置及びその製造方法 |
JPH0635004A (ja) * | 1992-07-21 | 1994-02-10 | Sony Corp | 液晶表示装置 |
JP2001102322A (ja) * | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002311453A (ja) | 2002-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
US5864150A (en) | Hybrid polysilicon/amorphous silicon TFT and method of fabrication | |
JP3958606B2 (ja) | 能動型平板表示素子とその製造方法 | |
JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
KR20010054739A (ko) | 박막 트랜지스터의 제조 방법 | |
JP2000216399A (ja) | 半導体装置およびその作製方法 | |
JPH0936380A (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
JP4537610B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH11261075A (ja) | 半導体装置およびその作製方法 | |
JP4209619B2 (ja) | 半導体装置の作製方法 | |
US20040099863A1 (en) | Thin film transistor array and driving circuit structure | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4657361B2 (ja) | 半導体装置 | |
US20050218407A1 (en) | Array substrate, liquid crystal display device and method of manufacturing array substrate | |
JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
JP2776820B2 (ja) | 半導体装置の製造方法 | |
JP2000332254A (ja) | 薄膜トランジスタ装置 | |
JP2006505121A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP2007157986A (ja) | トランジスタを備えた装置 | |
JPH11261076A (ja) | 半導体装置およびその作製方法 | |
JP4514862B2 (ja) | 半導体装置の作製方法 | |
JPH05206166A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4537610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |