CN104882487B - 薄膜晶体管、阵列基板及其制造方法和显示装置 - Google Patents

薄膜晶体管、阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN104882487B
CN104882487B CN201510249298.4A CN201510249298A CN104882487B CN 104882487 B CN104882487 B CN 104882487B CN 201510249298 A CN201510249298 A CN 201510249298A CN 104882487 B CN104882487 B CN 104882487B
Authority
CN
China
Prior art keywords
pole
tft
grid
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510249298.4A
Other languages
English (en)
Other versions
CN104882487A (zh
Inventor
王劭颛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510249298.4A priority Critical patent/CN104882487B/zh
Publication of CN104882487A publication Critical patent/CN104882487A/zh
Priority to US15/096,916 priority patent/US10008613B2/en
Application granted granted Critical
Publication of CN104882487B publication Critical patent/CN104882487B/zh
Priority to US15/986,929 priority patent/US10230004B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种薄膜晶体管、阵列基板及其制造方法和显示装置。所述薄膜晶体管包括栅极、有源层、第一极和第二极，所述第一极设置在所述有源层一侧，所述第二极设置在所述有源层另一侧，所述第一极、所述有源层和所述第二极形成堆叠结构，所述栅极环绕所述堆叠结构设置，且所述栅极和所述堆叠结构绝缘间隔。本发明的薄膜晶体管在所占面积一定的情况下增大导电沟道的宽度，从而在不影响显示面板开口率的情况下增大饱和区漏电流，进而提高薄膜晶体管和阵列基板的性能，改善显示装置的显示效果。

Description

薄膜晶体管、阵列基板及其制造方法和显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管、一种包括所述薄膜晶体管的阵列基板及其制造方法、一种包括所述阵列基板的显示装置。
背景技术
液晶显示器(LCD，Liquid Crystal Display)具有体积小、重量轻、功耗低、辐射低及制造成本低等特点，已被广泛应用于各种电子设备中，如显示器、电视、手机、数码相机等数字电子设备。其中，TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)是一种主要的平板显示装置(FPD，Flat Panel Display)。薄膜晶体管的饱和区漏极电流与沟道的宽长比越大，其饱和区漏极电流越大，这意味着薄膜晶体管的沟道宽度越宽，器件性能越好。但是在开口率的限制下，薄膜晶体管的沟道宽度始终被限制，不能最大限度的满足器件最优化性能。
发明内容
本发明的目的在于提供一种薄膜晶体管、一种包括所述薄膜晶体管的阵列基板及其制造方法、一种包括所述阵列基板的显示装置，从而在不影响开口率的情况下，提高薄膜晶体管的导电性能。
本发明提供一种薄膜晶体管，包括栅极、有源层、第一极和第二极，所述第一极设置在所述有源层一侧，所述第二极设置在所述有源层另一侧，所述第一极、所述有源层和所述第二极形成堆叠结构，所述栅极环绕所述堆叠结构设置，且所述栅极和所述堆叠结构绝缘间隔。
优选地，所述第一极包括多个互相独立的纳米第一极，所述有源层包括分别设置在多个所述纳米第一极上的多个纳米有源层，所述第二极包括分别设置在多个所述纳米有源层上的多个纳米第二极，每组纳米第一极、纳米有源层和纳米第二极形成直径为纳米级的纳米线。
优选地，所述纳米线的直径在20nm～50nm之间。
优选地，所述薄膜晶体管还包括包覆所述栅极的栅极绝缘层。
优选地，所述栅极绝缘层围成的区域内填充有填充层，多个所述纳米线通过所述填充层绝缘间隔。
优选地，所述填充层沿所述纳米线高度方向的尺寸为所述纳米线高度的80％～90％。
相应地，本发明还提供一种阵列基板，所述阵列基板包括显示区和非显示区，所述显示区和所述非显示区均设置有多个薄膜晶体管，所述薄膜晶体管为本发明提供的上述薄膜晶体管。
优选地，所述阵列基板包括多条栅线和多条数据线，多条所述栅线和多条所述数据线将所述显示区划分为多个像素单元，每个像素单元内均设置有所述薄膜晶体管和像素电极，所述数据线上设置有连接部，每个像素单元内的薄膜晶体管的栅极与所述栅线相连，第一极与所述像素电极相连，第二极与所述连接部相连。
优选地，在所述显示区域内，所述连接部覆盖所述第二极。
优选地，所述阵列基板还包括低电平输入端，在所述非显示区内，多个所述薄膜晶体管与多条数据线一一对应，所述非显示区还设置有与所述低电平输入端相连的公共导线，位于非显示区的薄膜晶体管的栅极和第一极均与相应的数据线相连，所述公共导线覆盖所述第二极。
优选地，所述阵列基板还包括设置在所述非显示区的数据线延长部，所述数据线和所述数据线延长部设置在绝缘间隔的不同层中，且所述数据线和所述数据线延长部通过过孔相连。
相应地，本发明还提供一种阵列基板的制造方法，阵列基板包括显示区和非显示区，所述制造方法包括：
形成包括多条栅线和多个环状栅极的图形，多个环状栅极包括位于显示区的环状栅极和位于非显示区的环状栅极，所述栅线与位于显示区内的环状栅极相连；
在所述栅极所环绕的区域内分别形成第一极、有源层和第二极；其中，所述第一极设置在所述有源层的一侧，所述第二极设置在所述有源层的另一侧，所述第一极、所述有源层和所述第二极形成堆叠结构。
优选地，在所述栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤包括：
通入第一源材料气体，以形成多个纳米第一极；
通入第二源材料气体，以在所述纳米第一极上形成纳米有源层；
通入第三源材料气体，以在所述纳米有源层上形成纳米第二极，每组纳米第一极、纳米有源层和纳米第二极形成直径为纳米级的纳米线。
优选地，在所述栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤还包括在通入第一源材料气体前进行的：
设置催化剂颗粒层，所述催化剂颗粒层包括多个催化剂颗粒，以使得所述纳米第一极形成在所述催化剂颗粒的位置。
优选地，所述设置催化剂颗粒层的步骤包括：
利用溅射工艺溅射形成催化剂颗粒层，所述溅射工艺持续预设时间段，以使得所述催化剂材料层包括多个催化剂颗粒。
优选地，所述预设时间段为5s～300s。
优选地，所述设置催化剂颗粒层的步骤还包括：
对所述催化剂颗粒层进行退火。
优选地，所述催化剂颗粒包括金、银、铜、铁、铝、铂、镍、锌、钛中的任意一种。
优选地，所述制造方法还包括在所述在栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤之前进行的：
形成包覆所述栅极的栅极绝缘层；
形成包括像素电极的图形，以使得显示区的薄膜晶体管的第一极形成在所述像素电极上。
优选地，所述制造方法还包括在所述在栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤之后进行的：
在所述栅极绝缘层环绕的区域内设置胶状的绝缘材料；
对所述胶状的绝缘材料进行固化以形成填充层，且所述填充层沿所述纳米线高度方向的尺寸为所述纳米线高度的80％～90％。
优选地，所述制造方法还包括在所述分别在显示区形成包括栅线和环状栅极的图形、在非显示区形成包括环状栅极的图形的步骤之前进行的：
形成包括数据线延长部的图形，所述数据线延长部位于所述非显示区，以使得非显示区的薄膜晶体管的栅极和第一极形成在所述数据线延长部上。
优选地，所述制造方法还包括在所述对胶状的绝缘材料进行固化以形成填充层的步骤之后进行的：
形成包括数据线、连接部和公共导线的图形，以使得所述数据线与所述数据线延长部相连，所述连接部覆盖在显示区的薄膜晶体管的第二极上，所述公共导线与低电平输入端相连，且所述公共导线覆盖在非显示区的薄膜晶体管的第二极上。
优选地，所述制造方法还包括在形成包括数据线、连接部和公共导线的图形的步骤之前进行的：
形成至少贯穿所述栅极绝缘层的过孔，以使得所述数据线通过所述过孔与所述数据线延长部相连。
相应地，本发明还提供一种显示装置，所述显示装置包括本发明提供的上述阵列基板。
在本发明中，向薄膜晶体管栅极施加一定电压后，堆叠结构上形成导电沟道，由于栅极是环绕堆叠结构设置的，形成的电场也是发散或会聚的，因此，导电沟道的宽度相当于堆叠结构的底面的周长。和现有技术相比，当薄膜晶体管所占的面积一定时，本发明的薄膜晶体管的导电沟道的宽度更大，从而在不影响显示面板开口率的情况下增大饱和区漏电流；并且，本发明的薄膜晶体管的第一极、有源层和第二极形成堆叠结构，因此在薄膜晶体管导通时，可以减小横向电流的干扰，获得较高的载流子迁移率，进而优化薄膜晶体管和阵列基板性能，改善显示装置的显示效果。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明的实施例中薄膜晶体管的主视图；
图2是本发明的实施例中薄膜晶体管的立体结构示意图；
图3是本发明的实施例中栅极绝缘层的结构示意图；
图4是本发明的实施例中薄膜晶体管和数据线连接的示意图；
图5是阵列基板的局部结构示意图；
图6的图5中A-A方向剖视图；
图7是图5中B-B方向剖视图；
图8是本发明的实施例中阵列基板的制造方法流程图。
其中，附图标记为：
10、基底；11、栅极；12、堆叠结构；12a、纳米线；121a、纳米第一极；122a、纳米有源层；123a、纳米第二极；13、栅极绝缘层；14、填充层；20、栅线；30、数据线；31、连接部；40、像素电极；50；公共导线；60、数据线延长部。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的第一个方面，提供一种薄膜晶体管，如图1和图2所示，包括栅极11、有源层、第一极和第二极，所述第一极设置在所述有源层的一侧，所述第二极设置在所述有源层的另一侧，所述有源层、所述第一极和所述第二极形成堆叠结构12，栅极11环绕堆叠结构12设置，且栅极11和堆叠结构12绝缘间隔。
在本发明中，向栅极11施加一定电压后，堆叠结构12上形成导电沟道，由于栅极11是环绕堆叠结构12设置的，形成的电场也是发散或会聚的，因此，导电沟道的宽度相当于堆叠结构12的底面的周长。和现有技术相比，当薄膜晶体管所占的面积一定时，本发明的薄膜晶体管的导电沟道的宽度更大，从而在不影响显示面板开口率的情况下增大饱和区漏电流；并且，本发明的薄膜晶体管的第一极、有源层和第二极形成堆叠结构，因此在薄膜晶体管导通时，可以减小横向电流的干扰，获得较高的载流子迁移率，进而优化薄膜晶体管的性能。
具体地，栅极11形成为环绕堆叠结构12的连续的圆环形结构，以使得向栅极施加电压后，电场分布根据均匀，从而所述第一极和所述第二极之间形成的导电沟道中载流子分布更加均匀，改善导电性能。
本发明对所述堆叠结构的具体形状不作限定，例如，堆叠结构可以为柱状结构，栅极11环绕所述柱状结构设置。作为本发明的一种优选实施方式，如图1所示，所述第一极包括多个互相独立的纳米第一极121a，所述有源层包括分别设置在多个纳米第一极121a上的多个纳米有源层122a，所述第二极包括分别设置在多个纳米有源层122a上的多个纳米第二极123a，每组纳米第一极121a、纳米有源层122a和纳米第二极123a形成为直径为纳米级的纳米线121。由于纳米线的直径较小，体表比较小，因而用于形成反型层时所需要的栅极电压也较小，从而减小驱动电路的功耗；另外由于纳米线的体积较小，可以实现较大的显示面板开口率的设计。
纳米第一极121a和纳米第二极123a的材料可以为金属，如锌、铜等；纳米有源层122a的材料可以为金属氧化物，如氧化铟，氧化锌等。
具体地，纳米线12a的直径在20nm～50nm之间。
如图1和图3所示，所述薄膜晶体管还包括包覆栅极11的栅极绝缘层13，从而将第一极、第二极和有源层形成的堆叠结构12与栅极11绝缘间隔开。
本发明中的薄膜晶体管可以设置在阵列基板的像素单元中，将所述第一极与数据线相连，所述第二极与像素单元相连，具体地，纳米线12a的高度是栅极绝缘层13高度的105％～120％，以便于每个纳米线12a的纳米第一极121a与数据线30的连接。
进一步地，栅极绝缘层13围成的区域内填充有填充层14，多个纳米线12a通过填充层14绝缘间隔，填充层14对纳米线12a起到一定的保护作用，防止外界的杂质或水分对纳米线12a的影响，提高薄膜晶体管的可靠性。
本发明对填充层的材料不作具体限定，只要可以起到绝缘间隔的作用即可，具体可以为光固化胶等，以便于填充层的设置。
具体地，填充层14沿纳米线12a高度方向的尺寸为纳米线12a高度的80％～90％，从而在保护纳米线12a的同时防止完全覆盖纳米线12a，以便于纳米线12a与数据线的连接(如图4所示)。
作为本发明的第二个方面，提供一种阵列基板，所述阵列基板包括显示区(如图5中虚线以上部分)和非显示区(如图5中虚线以下部分)，所述显示区和所述非显示区均设置有多个薄膜晶体管，其中，所述薄膜晶体管为本发明提供的上述薄膜晶体管。
由于本发明的薄膜晶体管的导电沟道的宽度加大，在不影响开口率的情况下增大饱和区漏电流，从而提高薄膜晶体管的性能，进而使得包括所述薄膜晶体管的阵列基板的性能和质量提高。
具体地，如图5所示，所述阵列基板包括多条栅线20和多条数据线30，多条栅线20和多条数据线30将所述显示区划分为多个像素单元，每个像素单元均设置有所述薄膜晶体管和像素电极40，数据线30上设置有连接部31，如图6所示，每个像素单元内的薄膜晶体管的栅极与栅线20相连，第一极与像素电极40相连，第二极与连接部31相连。应当理解的是，数据线30和像素电极40之间是绝缘间隔的。
如上文中所述，所述薄膜晶体管的第一极包括多个纳米第一极，第二极包括多个纳米第二极，有源层包括多个纳米有源层，此时，在所述显示区内，连接部31覆盖所述第二极。
所述阵列基板还包括低电平输入端，在所述非显示区内，多个薄膜晶体管与多条数据线30一一对应，所述非显示区还设置有与所述低电平输入端相连的公共导线50，如图7所示，位于非显示区的薄膜晶体管的栅极和第一极均与相应的数据线30相连，公共导线50覆盖所述第二极。当某一条数据线上产生较大的静电时，会使得相应的薄膜晶体管导通，从而使得静电释放至低电平输入端。其中，所述低电平输入端可以是接地端。
具体地，所述阵列基板还包括设置在所述非显示区的数据线延长部60，数据线30和数据线延长部60设置在绝缘间隔的不同层中，且数据线30和数据线延长部60通过过孔相连。数据线延长部60可以直接形成在阵列基板的基底10上。
作为本发明的第三个方面，提供一种阵列基板的制造方法，如图8所示，包括：
S10、形成包括多条栅线和多个环状栅极的图形，多个环状栅极包括位于显示区的环状栅极和位于非显示区的环状栅极，所述栅线与位于显示区内的环状栅极相连；
S20、在所述栅极所环绕的区域内分别形成第一极、有源层和第二极；其中，所述第一极设置在所述有源层的一侧，所述第二极设置在所述有源层的另一侧，所述有源层、所述第一极和所述第二极形成堆叠结构。
对步骤S10的具体工艺并不做限定，作为一种具体实施方式，可以采用光刻构图工艺形成，S10可以包括：
在基底上依次形成栅极材料层和光刻胶层；
对光刻胶层进行曝光并显影，以将对应与栅线和栅极的位置的光刻胶层保留；
将未被光刻胶层覆盖的栅极材料层刻蚀掉；
将光刻胶层剥离，形成包括栅极和栅线的图形，其中，显示区的栅极和栅线是相连的。
其中对栅极材料层的刻蚀可以是干刻也可以是湿刻。
如上文所述，所述第一极包括多个独立的纳米第一极，所述有源层包括分别设置在多个所述纳米第一极上的纳米有源层122a，所述第二极包括分别设置在多个纳米有源层122a上的纳米第二极123a，纳米第一极121a、纳米有源层122a和纳米第二极123a形成为纳米线12a。
具体地，步骤S20包括：
S201、通入第一源材料气体，以形成多个纳米第一极；
S202、通入第二源材料气体，以在所述纳米第一极上形成纳米有源层；
S203、通入第三源材料气体，以在所述纳米有源层上形成纳米第二极，每组纳米第一极、纳米有源层和纳米第二极形成直径为纳米级的纳米线。
上述第一源材料气体、第二源材料气体和第三源材料气体可以根据待形成的纳米线的材料而定，例如第一极的材料为锌，那么第一源材料气体可以为锌单质的气体；有源层的材料为氧化铟，那么第二源材料气体可以为铟单质的气体和氧气，或者为氧化铟的气体，或者为含有铟的有机物形成的气体和氧气。
可以利用气-固(Vapor-Solid，VS)的生长机理制备纳米线，用于生长纳米线的表面上具有多个纳米级的凸起或凹陷，且温度较低，第一源材料气体吸附在凸起或凹陷上会形成晶核，并以晶核为中心形成晶粒，随着第一源气体的不断通入，晶粒不断生长，从而形成纳米第一极；然后依次通入第二源材料气体和第三源材料气体，分别形成纳米有源层和纳米第二极。
还可以利用气-液-固(Vapor-Liquid-Solid，VLS)的生长机理制备纳米线12a，即，所述步骤S20还包括在步骤S201之前进行的：
S200、设置催化剂颗粒层，所述催化剂颗粒层包括多个催化剂颗粒，以使得所述纳米第一极形成在所述催化剂颗粒的位置。
所述催化剂颗粒的粒径应达到纳米级，以使得纳米第一极的直径达到纳米级。这时，通入第一源材料气体时，催化剂颗粒与第一源材料气体反应形成合金，并在高温下形成合金液滴。随着第一源材料气体的不断融入合金液滴，当合金液滴达到饱和时，析出晶粒，从而使得合金液滴回到欠饱和状态，并位于第一晶体的顶端；继续通入第一源材料气体，合金液滴再次饱和时，继续析出晶粒，多次循环后，晶粒不断生长形成纳米第一极。纳米有源层和纳米第二极的形成与纳米第一极类似，这里不再重复。
具体地，步骤S200包括：
利用溅射工艺溅射形成催化剂材料层，所述溅射工艺持续预设时间段，以使得所述催化剂材料层并不形成薄膜，而是包括多个催化剂颗粒。
具体地，所述预设时间段为5s～300s。
进一步地，所述步骤S200还包括：对所述催化剂颗粒层进行退火，具体温度可以为300℃～500℃，从而使得催化剂颗粒的形状和分布更加均匀。
其中，所述催化剂可以包括金、银、铜、铁、铝、铂、镍、锌、钛中的任意一种。
多个纳米线生长完成之后，即相当于第一极、有源层和第二极制备完成，和现有技术中薄膜晶体管的制备相比，本发明的制造方法更加简单，无需进行多次的重复步骤，从而减小了生产成本。
进一步地，如图8所示，所述制造方法还包括在步骤S20之前进行的：
S11、形成包覆所述栅极的栅极绝缘层。和栅极类似地，栅极绝缘层也可以采用光刻构图工艺形成，这里不再赘述。
S12、形成包括像素电极的图形，以使得显示区的薄膜晶体管的第一极形成在所述像素电极上。
进一步地，所述制造方法还包括在步骤S20之后进行的：
S30、在所述栅极绝缘层环绕的区域内设置胶状的绝缘材料；设置胶状的绝缘材料可以有多种，例如滴注等。
S40、对所述胶状的绝缘材料进行固化以形成填充层，且所述填充层沿所述纳米线高度方向的尺寸为所述纳米线高度的80％～90％。以防止完全覆盖纳米线，同时可以对纳米线起到较好的保护作用。
如图8所示，所述制造方法还包括在步骤S10之前进行的：
S01、形成包括数据线延长部的图形，所述数据线延长部位于所述非显示区，以使得非显示区的薄膜晶体管的栅极和第一极形成在所述数据线延长部上，数据线延长部可以直接形成在基底上。
如图8所示，所述制造方法还包括在所述步骤S40之后进行的：
S50、形成包括数据线、连接部和公共导线的图形，以使得所述数据线与所述数据线延长部相连，所述连接部覆盖在显示区的薄膜晶体管的第二极上，所述公共导线与低电平输入端相连，且所述公共导线覆盖在非显示区的薄膜晶体管的第二极上。
数据线所在层和数据线延长部所在层之间至少设置有栅极绝缘层，为了便于数据线和数据线延长部之间的连接，进一步地，所述制造方法还包括在步骤S50之前进行的：
S41、形成至少贯穿栅极绝缘层的过孔，以使得所述数据线通过所述过孔与所述数据线延长部相连。
作为本发明的第四个方面，提供一种显示装置，所述显示装置包括本发明提供的上述阵列基板。由于本发明的薄膜晶体管的导电沟道宽度较大，能够增大饱和区漏电电流，且具有较高的电子迁移率，从而提高薄膜晶体管的性能，进而改善显示装置的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (22)

1.一种薄膜晶体管，包括栅极、有源层、第一极和第二极，其特征在于，所述第一极设置在所述有源层一侧，所述第二极设置在所述有源层另一侧，所述第一极、所述有源层和所述第二极形成堆叠结构，所述栅极环绕所述堆叠结构设置，且所述栅极和所述堆叠结构绝缘间隔，所述第一极包括多个互相独立的纳米第一极，所述有源层包括分别设置在多个所述纳米第一极上的多个纳米有源层，所述第二极包括分别设置在多个所述纳米有源层上的多个纳米第二极，每组纳米第一极、纳米有源层和纳米第二极形成直径为纳米级的纳米线。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述纳米线的直径在20nm～50nm之间。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括包覆所述栅极的栅极绝缘层。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极绝缘层围成的区域内填充有填充层，多个所述纳米线通过所述填充层绝缘间隔。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述填充层沿所述纳米线高度方向的尺寸为所述纳米线高度的80％～90％。
6.一种阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，所述显示区和所述非显示区均设置有多个薄膜晶体管，所述薄膜晶体管为权利要求1至5中任意一项所述的薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板包括多条栅线和多条数据线，多条所述栅线和多条所述数据线将所述显示区划分为多个像素单元，每个像素单元内均设置有所述薄膜晶体管和像素电极，所述数据线上设置有连接部，每个像素单元内的薄膜晶体管的栅极与所述栅线相连，第一极与所述像素电极相连，第二极与所述连接部相连。
8.根据权利要求7所述的阵列基板，其特征在于，在所述显示区域内，所述连接部覆盖所述第二极。
9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括低电平输入端，在所述非显示区内，多个所述薄膜晶体管与多条数据线一一对应，所述非显示区还设置有与所述低电平输入端相连的公共导线，位于非显示区的薄膜晶体管的栅极和第一极均与相应的数据线相连，所述公共导线覆盖所述第二极。
10.根据权利要求9的阵列基板，其特征在于，所述阵列基板还包括设置在所述非显示区的数据线延长部，所述数据线和所述数据线延长部设置在绝缘间隔的不同层中，且所述数据线和所述数据线延长部通过过孔相连。
11.一种阵列基板的制造方法，阵列基板包括显示区和非显示区，其特征在于，所述制造方法包括：
形成包括多条栅线和多个环状栅极的图形，多个环状栅极包括位于显示区的环状栅极和位于非显示区的环状栅极，所述栅线与位于显示区内的环状栅极相连；
在所述栅极所环绕的区域内分别形成第一极、有源层和第二极；其中，所述第一极设置在所述有源层的一侧，所述第二极设置在所述有源层的另一侧，所述第一极、所述有源层和所述第二极形成堆叠结构，其中，在所述栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤包括：
通入第一源材料气体，以形成多个纳米第一极；
通入第二源材料气体，以在所述纳米第一极上形成纳米有源层；
通入第三源材料气体，以在所述纳米有源层上形成纳米第二极，每组纳米第一极、纳米有源层和纳米第二极形成直径为纳米级的纳米线。
12.根据权利要求11所述的制造方法，其特征在于，在所述栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤还包括在通入第一源材料气体前进行的：
设置催化剂颗粒层，所述催化剂颗粒层包括多个催化剂颗粒，以使得所述纳米第一极形成在所述催化剂颗粒的位置。
13.根据权利要求12所述的制造方法，其特征在于，所述设置催化剂颗粒层的步骤包括：
利用溅射工艺溅射形成催化剂颗粒层，所述溅射工艺持续预设时间段，以使得所述催化剂材料层包括多个催化剂颗粒。
14.根据权利要求13所述的制造方法，其特征在于，所述预设时间段为5s～300s。
15.根据权利要求14所述的制造方法，其特征在于，所述设置催化剂颗粒层的步骤还包括：
对所述催化剂颗粒层进行退火。
16.根据权利要求13所述的制造方法，其特征在于，所述催化剂颗粒包括金、银、铜、铁、铝、铂、镍、锌、钛中的任意一种。
17.根据权利要求11至16中任意一项所述的制造方法，其特征在于，所述制造方法还包括在所述在栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤之前进行的：
形成包覆所述栅极的栅极绝缘层；
形成包括像素电极的图形，以使得显示区的薄膜晶体管的第一极形成在所述像素电极上。
18.根据权利要求17所述的制造方法，其特征在于，所述制造方法还包括在所述在栅极所环绕的区域内分别形成第一极、有源层和第二极的步骤之后进行的：
在所述栅极绝缘层环绕的区域内设置胶状的绝缘材料；
对所述胶状的绝缘材料进行固化以形成填充层，且所述填充层沿所述纳米线高度方向的尺寸为所述纳米线高度的80％～90％。
19.根据权利要求18所述的制造方法，其特征在于，所述制造方法还包括在所述分别在显示区形成包括栅线和环状栅极的图形、在非显示区形成包括环状栅极的图形的步骤之前进行的：
形成包括数据线延长部的图形，所述数据线延长部位于所述非显示区，以使得非显示区的薄膜晶体管的栅极和第一极形成在所述数据线延长部上。
20.根据权利要求19所述的制造方法，其特征在于，所述制造方法还包括在所述对胶状的绝缘材料进行固化以形成填充层的步骤之后进行的：
形成包括数据线、连接部和公共导线的图形，以使得所述数据线与所述数据线延长部相连，所述连接部覆盖在显示区的薄膜晶体管的第二极上，所述公共导线与低电平输入端相连，且所述公共导线覆盖在非显示区的薄膜晶体管的第二极上。
21.根据权利要求20所述的制造方法，其特征在于，所述制造方法还包括在形成包括数据线、连接部和公共导线的图形的步骤之前进行的：
形成至少贯穿所述栅极绝缘层的过孔，以使得所述数据线通过所述过孔与所述数据线延长部相连。
22.一种显示装置，其特征在于，所述显示装置包括权利要求6至10中任意一项所述的阵列基板。
CN201510249298.4A 2015-05-15 2015-05-15 薄膜晶体管、阵列基板及其制造方法和显示装置 Expired - Fee Related CN104882487B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510249298.4A CN104882487B (zh) 2015-05-15 2015-05-15 薄膜晶体管、阵列基板及其制造方法和显示装置
US15/096,916 US10008613B2 (en) 2015-05-15 2016-04-12 Thin film transistor, array substrate and method for fabricating the same, display device
US15/986,929 US10230004B2 (en) 2015-05-15 2018-05-23 Thin film transistor, array substrate and method for fabricating the same, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510249298.4A CN104882487B (zh) 2015-05-15 2015-05-15 薄膜晶体管、阵列基板及其制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN104882487A CN104882487A (zh) 2015-09-02
CN104882487B true CN104882487B (zh) 2017-12-08

Family

ID=53949901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510249298.4A Expired - Fee Related CN104882487B (zh) 2015-05-15 2015-05-15 薄膜晶体管、阵列基板及其制造方法和显示装置

Country Status (2)

Country Link
US (2) US10008613B2 (zh)
CN (1) CN104882487B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106875879B (zh) * 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
CN112018032A (zh) * 2019-05-13 2020-12-01 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN112255849A (zh) 2020-11-10 2021-01-22 合肥京东方光电科技有限公司 显示基板、电子装置
CN113299761A (zh) * 2021-05-12 2021-08-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法
CN1940683A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3197134B2 (ja) * 1994-01-18 2001-08-13 株式会社東芝 半導体装置
CA2515124A1 (en) * 2005-08-04 2007-02-04 3978941 Manitoba Ltd. Preassembled stair tread member
JP2007134615A (ja) * 2005-11-14 2007-05-31 Nec Electronics Corp 半導体装置
TWI317227B (en) * 2006-06-07 2009-11-11 Himax Display Inc Image adjustment apparatus and method for head-mounted display
KR102018615B1 (ko) * 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1708864A (zh) * 2002-10-29 2005-12-14 哈恩-迈特纳研究所柏林有限公司 场效应晶体管及其制造方法
CN1940683A (zh) * 2005-09-30 2007-04-04 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法

Also Published As

Publication number Publication date
US10008613B2 (en) 2018-06-26
US20180269334A1 (en) 2018-09-20
CN104882487A (zh) 2015-09-02
US20160336461A1 (en) 2016-11-17
US10230004B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
CN104882487B (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103681751B (zh) 薄膜晶体管阵列基板及其制造方法
CN102738206B (zh) 氧化物半导体膜及半导体装置
CN202405260U (zh) 一种有源矩阵显示器
CN107170747A (zh) 半导体器件、显示装置和上述装置的制造方法
CN104656332B (zh) 阵列基板及其制备方法和显示装置
CN103872060B (zh) 阵列基板及其制造方法
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
JP2012114422A5 (ja) 半導体装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN104900713B (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN105137632B (zh) 显示面板及显示装置
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN102629578B (zh) 一种tft阵列基板及其制造方法和显示装置
CN104022136B (zh) 有机发光二极管显示装置及其制造方法
CN105304651B (zh) 阵列基板、显示器及阵列基板的制备方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN102437194A (zh) 金属氧化物薄膜晶体管及其制备方法
TW201208063A (en) Transistor structure and light emitting apparatus
CN108389968A (zh) 薄膜晶体管、其制备方法及显示器件
CN104810375A (zh) 一种阵列基板及其制作方法和一种显示装置
CN104409461B (zh) 阵列基板及其制造方法、显示装置
CN105242435A (zh) 阵列基板及制作方法、液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171208