JP4249512B2 - 絶縁ゲイト型半導体装置 - Google Patents

絶縁ゲイト型半導体装置 Download PDF

Info

Publication number
JP4249512B2
JP4249512B2 JP2003060857A JP2003060857A JP4249512B2 JP 4249512 B2 JP4249512 B2 JP 4249512B2 JP 2003060857 A JP2003060857 A JP 2003060857A JP 2003060857 A JP2003060857 A JP 2003060857A JP 4249512 B2 JP4249512 B2 JP 4249512B2
Authority
JP
Japan
Prior art keywords
gate
wiring
gate electrode
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003060857A
Other languages
English (en)
Other versions
JP2003289146A (ja
Inventor
宏勇 張
晃 武内
英臣 須沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003060857A priority Critical patent/JP4249512B2/ja
Publication of JP2003289146A publication Critical patent/JP2003289146A/ja
Application granted granted Critical
Publication of JP4249512B2 publication Critical patent/JP4249512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁基板(本明細書では絶縁性の表面を有する物体全体を指し、特に断らないかぎり、ガラス等の絶縁材料のみならず、半導体や金属等の材料上に絶縁物層を形成したものも意味する)上に薄膜状の絶縁ゲイト型半導体装置(薄膜トランジスタ、TFTともいう)が形成された集積回路およびそれを形成する方法に関する。特に本発明は、ゲイト電極・配線の材料として、アルミニウム、タンタル、チタン等の金属材料を主成分とする材料を用いたものに関する。本発明による半導体集積回路は、液晶ディスプレー等のアクティブマトリクス回路およびその周辺駆動回路やイメージセンサー等の駆動回路、あるいはSOI集積回路や従来の半導体集積回路(マイクロプロセッサーやマイクロコントローラ、マイクロコンピュータ、あるいは半導体メモリー等)に使用されるものである。
【0002】
【従来の技術】
従来より、アクティブマトリックス型の液晶表示装置やイメージセンサー等の回路をガラス基板上に形成する場合において、薄膜トランジスタ(TFT)を集積化して利用する構成が広く知られている。この場合には、通常、最初にゲイト電極を含む1層目の配線を形成し、その後、層間絶縁物を形成した後、2層目の配線を形成する方法が一般的であり、必要に応じては、さらに3層目、4層目の配線を形成することもあった。特に配線の抵抗を下げる目的から、1層目を含めてこれらの配線材料はアルミニウム、タンタル、チタン等の金属材料を用いることが試みられている。
【0003】
【発明が解決しようとする課題】
このような薄膜トランジスタの集積回路における最大の問題点はゲイト電極の延長上の配線(ゲイト配線)と、2層目の配線の交差する部分(乗り越え部)における2層目の配線の断線(段切れ、ともいう)であった。これは、ゲイト電極・配線上の層間絶縁物をステップカバレージよく形成し、さらに、平坦化することが困難なためであった。
図4には従来のTFT集積回路でよく見られた断線不良の様子を示したものである。基板上にTFT領域401とゲイト配線402が設けられており、これらを覆って、層間絶縁物403が形成されている。しかしながら、ゲイト配線402のエッジが急峻であると、層間絶縁物403がゲイト配線を十分に被覆することができない。そして、このような状態において、2層目の配線404、405を形成した場合には、ゲイト配線の乗り越え部406において、2層目配線が図に示すように断線(段切れ)してしまう。
【0004】
このような段切れを防止するには、2層目の配線の厚みを増すことが必要であった。例えば、ゲイト配線の2倍程度の厚さにすることが望まれた。しかし、このことは、集積回路の凹凸がさらに増加することを意味し、その上にさらに配線を重ねることが必要な場合には、2層目配線の厚みによる断線も考慮しなければならなかった。また、液晶ディスプレーのように集積回路の凹凸が好まれない回路を形成する場合には、2層目配線の厚みを増すことによる対処は実質的に不可能であった。
集積回路においては、段切れが1か所でも存在すると、全体が不良となってしまうため、段切れをいかに減らすかが重要な課題であった。本発明は、このような段切れ不良を減らす方法を提供し、よって集積回路の歩留りを上げることを課題とする。
【0005】
【課題を解決するための手段】
本発明においては、ゲイト電極・配線を形成後、少なくとも上面、好ましくは側面にも、ゲイト電極・配線を陽極酸化法によって酸化することにより、厚さ100nm以上、好ましくは150〜400nmの酸化物被膜を形成し、さらにその上面および側面に、プラズマCVD法やスパッタ法によって、窒化珪素膜を形成する。その後、絶縁物被膜を形成し、ゲイト電極・配線の側面に異方性エッチングによって概略三角形状の絶縁物(サイドウォール)を形成したのち、層間絶縁物を堆積し、さらに、2層目の配線を形成することを特徴とする。窒化珪素は、サイドウォールを構成する材料である酸化珪素をドライエッチング法によってエッチングする条件では、エッチングレートが小さく、エッチングストッパーとして使用することが可能である。
ところで、窒化珪素膜や酸化珪素膜を形成するには200℃以上の温度、特に窒化珪素膜を形成するには300℃以上の温度が必要であるが、アルミニウム、タンタル、チタン等の材料をゲイト電極・配線として用いた場合には、この程度の温度で表面に凹凸(ヒロック)が生じ、層間のショートの原因ともなった。適切な不純物をこれら金属材料に混入させればヒロックの発生は抑制されるが、完全なものではなかった。このようなヒロックを完全に抑制するには、その表面を100nm以上の厚さの陽極酸化膜で被覆してしまうことが良い。上記に陽極酸化法でゲイト電極・配線を酸化して、表面に酸化物被膜を形成するのは、このような理由による。
【0006】
本発明を実施する方法は以下のようなものである。まず、島状の半導体層を形成する。さらに、その上にゲイト絶縁膜となる被膜を形成する。さらに、ゲイト電極・配線を形成する。この際、ゲイト電極・配線は、陽極酸化される材料で形成されることが必要である。
その後、ゲイト電極・配線にほぼ中性の電解溶液中において正の電圧を印加して、ゲイト電極・配線の少なくとも上面に陽極酸化物被膜を形成する。この工程は、気相陽極酸化法(プラズマ陽極酸化法等)によっても良い。
さらに、プラズマCVD法によって窒化珪素を10〜200nm、好ましくは、20〜100nmの膜厚に成膜する。ここで、他のCVD法、または、スパッタ法等によって成膜してもかまわない。ここまでが第1の段階である。
【0007】
その後、窒化珪素上に絶縁物被膜を形成する。この被膜形成においては被覆性が重要であり、また、ゲイト電極・配線の高さの1/3〜2倍の厚さが好適である。この目的には、プラズマCVD法や減圧CVD法、大気圧CVD法等の化学的気相成長(CVD)法が好ましい。そして、このように形成された絶縁物を異方性エッチングによって基板に対して概略垂直な方向に優先的にエッチングする。エッチングの終了は、窒化珪素表面であり、その下のゲイト電極・ゲイト絶縁膜がエッチングされることはない。
その結果、ゲイト電極・配線の側面のごとき、段差部では、もともと該絶縁物被膜が厚いので、概略三角形城の絶縁物(サイドウォール)が取り残される。ここまでが第2の段階である。
【0008】
その後、層間絶縁物を形成したのち、TFTのソース/ドレインの一方もしくは双方にコンタクトホールを形成し、2層目の配線を形成する。ここまでが第3の段階である。
上記、第2の段階でサイドウォールを形成した後、引続き、ドライエッチングで窒化珪素膜をエッチングしてもかまわない。このエッチングはエンドポイントモニター等で観測しながらおこなうと、なお好ましい。この窒化珪素膜のエッチング工程では、エッチングがモニターを用いて、制御性良くおこなわれ、かつ、エッチングされる窒化珪素膜の厚さは10〜200nmであるので、オーバーエッチがあるとしても、その深さは、ゲイト電極・ゲイト絶縁膜の厚さに比べて非常に小さく、実質的に、ゲイト電極・ゲイト絶縁膜に影響を与えることは皆無である。さらに、窒化珪素膜の下には陽極酸化膜が存在するため、ゲイト電極は保護される。
【0009】
このように、窒化珪素膜をエッチングする方法は、ゲイト絶縁膜と層間絶縁物が同一材料であり、かつ、窒化珪素でない場合に有効である。すなわち、窒化珪素膜をエッチングしてから層間絶縁物を形成すると、コンタクトホールを形成する際にエッチングを1段階でおこなうことができる。
以上の各段階において、TFTのソース/ドレイン等を形成するためにドーピングをおこなうにはさまざまなバリエーションが考えられる。例えば、基板上にNチャネル型TFTのみを形成する場合には、第1段階と第2段階の間に、比較的、高濃度のN型不純物をゲイト電極をマスクとして半導体層に自己整合的に導入すればよい。この場合には、陽極酸化物被膜がゲイト電極の側面にも存在した場合には、陽極酸化物の厚さ分だけソース/ドレインとゲイト電極が離れた、いわゆるオフセットゲイト型となる。しかし、以下の説明では、このようなケースも含めて、通常のTFTと称することとする。
【0010】
同じく、Nチャネル型TFTを形成する場合においても、低濃度ドレイン(LDD)を有するTFT(LDD型TFT)を形成する場合には、第1段階と第2段階の間に、比較的低濃度の不純物を半導体層に導入したのち、第2段階と第3段階の間に、より高濃度のN型不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、LDDの幅はサイドウォールの幅と概略同一である。基板上にPチャネル型TFTのみを形成する場合も上記と同様にすればよい。
【0011】
また、オフセット型のTFTを形成する場合には、第2段階と第3段階の間に高濃度不純物をゲイト電極およびサイドウォールをマスクとして自己整合的に半導体層に導入すればよい。この場合には、オフセットの幅はサイドウォールの幅と概略同一であり、このような構造のTFTにおいて、チャネル形成領域となる実質的に真性の領域の幅は、ゲイト電極の幅に、その両側面のサイドウォールの幅を加えたものと概略等しい。
基板上にNチャネル型TFTとPチャネル型TFTを混在させた、いわゆる相補型回路(CMOS回路)を形成することも上記の方法を使用して同様におこなえる。Nチャネル型TFTおよびPチャネル型TFTともに通常のTFTで構成する場合、もしくは、共にLDD型TFTで構成するには不純物の導入は、上記に示したNチャネル型もしくはPチャネル型のTFTの一方のみを基板上に形成する方法における不純物の導入を、N型不純物とP型不純物についてそれぞれおこなえばよい。
【0012】
例えば、ホットキャリヤ対策の必要なNチャネル型TFTはLDD型とし、その必要がないPチャネル型TFTは通常のTFTとする場合には、不純物導入の工程はやや特殊なものとなる。その場合には、第1段階と第2段階の間に、比較的低濃度のN型不純物を半導体層に導入する。これを第1の不純物導入とする。この際には、Pチャネル型TFTの半導体層にもN型不純物を導入してもよい。さらに、Nチャネル型TFTの半導体層をマスクして、Pチャネル型TFTの半導体層にのみ高濃度のP型不純物を導入する。これを第2の不純物導入とする。この不純物導入によって、仮に先のN型不純物の導入によって、Pチャネル型TFTの半導体層にN型不純物が存在したとしても、より高濃度のPチャネル型不純物が導入された結果、半導体の導電型はP型である。当然、第1の不純物導入において導入される不純物濃度に比較すると、第2の不純物導入のそれはより大きく、好ましくは、1〜3桁大きい。
【0013】
最後に、Nチャネル型TFTのソース/ドレインを形成するために比較的、高濃度のN型不純物を、第2段階と第3段階の間に導入する。これを第3の不純物導入とする。この場合には、Pチャネル型TFTにN型不純物が導入されないように、マスクして不純物導入をおこなってもよいし、特にマスクをおこなわなくてもよい。しかし、後者の場合には導入するN型不純物の濃度は、第2の不純物導入で導入されたP型不純物の濃度よりも小さいことが必要であり、好ましくは、第2の不純物導入のP型不純物の濃度の1/10〜2/3である。この結果、Pチャネル型TFTの領域にもN型不純物が導入されるが、不純物濃度はその前に導入されたP型不純物の濃度よりも小さいために、P型は維持される。
【0014】
本発明においてはサイドウォールの存在によってゲイト配線の乗り越え部分における層間絶縁物の段差被覆性が向上し、第2配線の段切れを減らすことができる。また、上記に示したように、サイドウォールを利用することにより、LDD構造、オフセット領域を得ることも可能である。
本発明においては、窒化珪素膜の存在は重要である。上記の第2段階において、サイドウォールを形成するために異方性エッチングをおこなう。しかしながら、絶縁表面上においてはプラズマを制御することが難しく、基板内でのエッチングのばらつきは避けられないものであった。
【0015】
また、エッチングの深さもゲイト電極・配線の高さの1/3〜2倍もあり、ばらつきの影響は非常に大きくなってしまう。もし、ゲイト電極の上面に窒化珪素膜が形成されていない場合には、同じ基板内であっても、サイドウォールのエッチング工程において、場所によってはゲイト電極・ゲイト絶縁膜が激しくエッチングされてしまうこともある。
サイドウォールのエッチングの際に窒化珪素被膜が存在すれば、そこで、エッチングはストップし、ゲイト電極、ゲイト絶縁膜は保護される。なお、この後で窒化珪素膜をドライエッチング法によって除去する際には、そのエッチング深さは、サイドウォールのエッチング深さより格段に小さく、ゲイト電極・ゲイト絶縁膜がオーバーエッチされることはあっても、甚大な影響をもたらすことはない。また、たとえオーバーエッチされたとしても、陽極酸化膜の存在によって、ゲイト電極は完全に保護された状態にある。以下に実施例を示し、より詳細に本発明を説明する。
【0016】
【実施例】
〔実施例1〕
図1に本実施例を示す。まず、基板(コーニング7059、300mm×400mmもしくは100mm×100mm)101上に下地酸化膜102として厚さ100〜500nm、例えば、200nmの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッタ法を使用した。しかし、より量産性を高めるには、TEOSをプラズマCVD法で分解・堆積して形成してもよい。また、このように形成した酸化珪素膜を400〜650℃でアニールしてもよい。
【0017】
その後、プラズマCVD法やLPCVD法によってアモルファス状のシリコン膜を30〜500nm、好ましくは40〜100nm、例えば、50nm堆積し、これを、550〜600℃の還元雰囲気に8〜24時間放置して、結晶化せしめた。その際には、ニッケル等の結晶化を助長する金属元素を微量添加して結晶化を促進せしめてもよい。また、この工程は、レーザー照射によっておこなってもよい。そして、このようにして結晶化させたシリコン膜をエッチングして島状領域103を形成した。さらに、この上にゲイト絶縁膜として、プラズマCVD法によって厚さ70〜150nm、例えば、120nmの酸化珪素膜104を形成した。
【0018】
その後、厚さ100nm〜3μm、例えば、500nmのアルミニウム(0.1〜0.3wt%のSc(スカンジウム)を含む)膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極105およびゲイト配線106を形成した。(図1(A))
そして、ゲイト電極105およびゲイト配線106に電解液中で電流を通じて陽極酸化し、厚さ50〜250nm、例えば、200nmの陽極酸化物107を形成した。用いた電解溶液は、L―酒石酸をエチレングリコールに5%の濃度で希釈し、アンモニアを用いてpHを7.0±0.2に調整したものである。その溶液中に基板101を浸し、定電流源の+側を基板上のゲイト配線に接続し、−側には白金の電極を接続して20mAの定電流状態で電圧を印加し、150Vに到達するまで酸化を継続した。さらに、150Vで定電圧状態で加え0.1mA以下になるまで酸化を継続した。この結果、厚さ200nmの酸化アルミニウム被膜が得られた。
【0019】
その後、NH3/SiH4/H2混合ガスを用いたプラズマCVD法によって窒化珪素108を10〜200nm、好ましくは、20〜100nm、例えば、50nmの膜厚に成膜した。ここでは他のCVD法によって成膜してもかまわないが、ゲイト電極におけるステップカバレージが良いことが望ましい。
その後、イオンドーピング法によって、島状シリコン膜103に、ゲイト電極部をマスクとして自己整合的に不純物(ここでは燐)を注入し、図1(B)に示すように低濃度不純物領域(LDD)109を形成した。ドーズ量は1×1013〜5×1014原子/cm2、加速電圧は10〜90kV、例えば、ドーズ量を5×1013原子/cm2、加速電圧は80kVとした。(図1(B))
【0020】
そして、プラズマCVD法によって、酸化珪素膜110を堆積した。ここでは、原料ガスにTEOSと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜110の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約500nmの場合には、その1/3〜2倍の200nm〜1.2μmが好ましい。ここでは、600nmとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。その結果、ゲイト電極・配線の側面部の酸化珪素膜の厚さは、図1(C)に点線で示す分だけ厚くなっている。(図1(C))
【0021】
次に、公知のRIE法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜110のエッチングをおこなった。このエッチングは窒化珪素膜108までエッチングが達した時点で終了した。窒化珪素膜は、RIE法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜104までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)111、112が残った。(図1(D))
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図1(B)の工程のドーズ量より1〜3桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の40倍の2×1015原子/cm2とした。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)114が形成され、また、サイドウォールの下部には低濃度領域(LDD)113が残された。(図1(E))
【0022】
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。なお、本実施例ではゲイト電極・配線に耐熱性の点で問題があるアルミニウムを用いたため実施することが困難であるが、耐熱性の良い材料を用いてゲイト電極を形成した場合には、レーザー照射による代わりに、熱アニールによっておこなってもよい。
最後に、全面に層間絶縁物115として、CVD法によって酸化珪素膜を厚さ500nm形成した。そして、TFTのソース/ドレインにコンタクトホールを形成し、2層目のアルミニウム配線・電極116、117を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、400〜600nmとした。
【0023】
以上の工程によって、Nチャネル型のLDDを有するTFTが完成された。不純物領域の活性化のために、さらに200〜400℃で水素アニールをおこなってもよい。2層目配線117はゲイト配線106を乗り越える部分での段差が、サイドウォール112の存在によって緩やかになっているため、2層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。(図1(F))
なお、2層目配線の厚さに関しては、本発明人の検討の結果、ゲイト電極・配線の厚さをx〔nm〕、2層目配線の厚さをy〔nm〕とした場合に、
y≧x−100〔nm〕
であれば、顕著な断線はなかった。yの値は小さければ小さいほど好ましく、特に液晶ディスプレーのアクティブマトリクス回路のように基板表面の凹凸の少ないことが要求される回路の場合には、
x−100〔nm〕≦y≦x+100〔nm〕
が適当であることがわかった。
【0024】
〔実施例2〕
図2に本実施例を示す。本実施例は同一基板上にアクティブマトクス回路とその駆動回路が同時に作製される、いわゆる、モノリシック型アクティブマトリクス回路に関するものである。本実施例では、アクティブアトリクス回路のスイッチング素子にはPチャネル型TFTを、駆動回路にはNチャネル型TFTとPチャネル型TFTによって構成される相補型回路用いた。図2の左側には、駆動回路で用いられるNチャネル型TFTの作製工程断面図を、また、同図の右側には、駆動回路ならびにアクティブマトリクス回路に用いられるPチャネル型TFTの作製工程断面図を示す。アクティブマトリクス回路のスイッチング素子にPチャネル型TFTを用いたのは、リーク電流(オフ電流ともいう)が小さいためである。
【0025】
まず、基板(コーニング7059)201上に実施例1と同様に下地酸化膜202、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜203を形成し、アルミニウム膜(厚さ500nm)によるゲイト電極204、205を形成した。その後、実施例1と同様に陽極酸化によって、ゲイト電極の周囲(側面と上面)に厚さ200nmの陽極酸化物206を形成した。その後、窒化珪素膜207を、厚さ10〜200nm、例えば、100nmに形成した。そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のN型不純物領域208、209を形成した。ドーズ量は1×1013原子/cm2とした。
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。(図2(A))
【0026】
その後、Nチャネル型TFTの領域をフォトレジスト210でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は5×1015原子/cm2、加速電圧は65kVとした。この結果、先の燐のドーピングによって、弱いN型となった不純物領域208は強いP型に反転し、P型不純物領域211となった。その後、再び、レーザー照射によって、不純物の活性化をおこなった。(図2(B))
フォトレジストのマスク210を除去した後、プラズマCVD法によって厚さ400〜800nmの酸化珪素膜212を堆積した。(図2(C))
【0027】
そして、実施例1と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール213、214を形成した。(図2(D))
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図2(A)の工程のドーズ量より1〜3桁多く、かつ、図2(B)の工程のドーズ量の1/10〜2/3が好ましい。本実施例では、最初の燐のドーピングのドーズ量の200倍の2×1015原子/cm2とした。これは図2(B)の工程のホウ素のドーズ量の40%である。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)215が形成され、また、サイドウォールの下部には低濃度不純物領域(LDD)216が残された。
【0028】
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。
一方、Pチャネル型TFTの領域(図の右側)にも燐がドーピングされたのであるが、先にドーピングされたホウ素の濃度が燐の2.5倍であるのでP型のままであった。Pチャネル型TFTのP型領域は見掛け上、サイドウォールの下の領域218とその外側(チャネル形成領域の反対側)の領域217の2種類存在するように思えるが、電気的特性の面からは両者には大した差が見られなかった。(図2(E))
【0029】
最後に、図2(F)に示すように、全面に層間絶縁物219として、CVD法によって酸化珪素膜を厚さ300nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極220、221、222、223を形成した。以上の工程によって、Nチャネル型TFTがLDD型である半導体集積回路が完成された。
図では示されていないが、ゲイト配線を2層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例1と同様に断線はほとんど見られなかった。
【0030】
本実施例のようにNチャネル型TFTをLDD構造とするのはホットキャリヤによる劣化を防止するためである。しかし、LDD領域はソース/ドレインに対して直列に挿入された寄生抵抗であるので、動作速度が落ちてしまうという問題があった。したがって、モビリティーが小さく、ホットキャリヤによる劣化の少ないPチャネル型TFTでは、本実施例のようにLDDが存在しないほうが望ましい。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
【0031】
〔実施例3〕
図3に本実施例を示す。本実施例はサイドウォールを用いてオフセット領域を形成したTFTの作製に関する例である。
まず、基板301上に下地酸化膜302として厚さ200nmの酸化珪素膜を形成した。その後、プラズマCVD法やLPCVD法によってアモルファス状のシリコン膜を、例えば、50nm堆積し、これを、550〜600℃の還元雰囲気に8〜24時間放置して、結晶化せしめた。そして、シリコン膜をエッチングして島状領域303を形成した。さらに、この上にプラズマCVD法によって厚さ120nmの酸化珪素膜304を形成した。
【0032】
その後、厚さ500nmのアルミニウム(1wt%のSi、もしくは0.1〜0.3wt%のSc(スカンジウム)を含む)膜をスパッタ法によって形成して、これをエッチングし、ゲイト電極305およびゲイト配線306を形成した。
【0033】
その後、陽極酸化によって、ゲイト電極の周囲(側面と上面)に厚さ200nmの陽極酸化物307を形成した。さらに、NH3、SiH4、H2混合ガス中のプラズマCVD法によって窒化珪素308を20〜100nmの膜厚に成膜した。(図3(A))
そして、プラズマCVD法によって、酸化珪素膜309を堆積した。ここでは、原料ガスにTEOSと酸素、もしくはモノシランと亜酸化窒素を用いた。酸化珪素膜309の厚さはゲイト電極・配線の高さによって最適な値が異なる。例えば、本実施例のごとく、ゲイト電極・配線の高さが窒化珪素膜も含めて約600nmの場合には、その1/3〜2倍の200nm〜1.2μmが好ましく、ここでは、600nmとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。(図3(B))
【0034】
次に、公知のRIE法による異方性ドライエッチングをおこなうことによって、この酸化珪素膜309のエッチングをおこなった。このエッチングは窒化珪素膜308までエッチングが達した時点で終了した。窒化珪素膜は、RIE法による異方性ドライエッチングではエッチングされにくいため、ゲイト絶縁膜304までエッチングされることはない。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)310、311が残った。(図3(C))
【0035】
その後、イオンドーピング法によって、燐を導入した。この場合のドーズ量は1×1014〜5×1017原子/cm2、加速電圧は10〜90kV、例えば、2×1015原子/cm2、加速電圧は80kVとした。この結果、燐が導入された領域(ソース/ドレイン)312が形成された。また、サイドウォールの下部には燐が導入されず、オフセット領域が形成された。(図3(D))
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。
【0036】
最後に、全面に層間絶縁物313として、CVD法によって酸化珪素膜を厚さ500nm形成した。そして、TFTのソース/ドレインにコンタクトホールを形成し、2層目のアルミニウム配線・電極314、315を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、400〜600nmとした。
以上の工程によって、Nチャネル型のオフセットを有するTFTが完成された。2層目配線315はゲイト配線306を乗り越える部分での段差が、サイドウォール311の存在によって緩やかになっているため、2層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。(図3(D))
【0037】
〔実施例4〕
図5に本実施例を示す。本実施例は同一基板上に、Nチャネル型のオフセットを有するTFTと、同じくNチャネル型のLDDを有するTFTを作製したものである。
まず、基板501上に実施例1と同様に下地酸化膜502、島状シリコン半導体領域、ゲイト酸化(酸化珪素)膜503を形成し、アルミニウム膜(厚さ500nm)によるゲイト電極504、505を形成した。その後、実施例1と同様に、陽極酸化によって、ゲイト電極の周囲(側面と上面)に厚さ200nmの陽極酸化物506を形成した。さらに、プラズマCVD法によって、窒化珪素膜507を、厚さ10〜200nm、例えば、100nmに形成した。(図5(A))
【0038】
その後、オフセットを有するTFTの領域をフォトレジスト508でマスクし、この状態で、LDDを有するTFTを形成する部分にゲイト電極部をマスクとして、イオンドーピング法によって燐の注入をおこない、低濃度のN型不純物領域509を形成した。ドーズ量は、例えば、1×1013原子/cm2とした。
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。(図5(B))
フォトレジストのマスク508を除去した後、プラズマCVD法によって厚さ400〜800nm、例えば、600nmの酸化珪素膜510を堆積した。(図5(C))
【0039】
そして、実施例1と同様に異方性エッチングによって、酸化珪素膜510をエッチングし、ゲイト電極の側面に酸化珪素のサイドウォール511、512を形成した。(図5(D))
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図5(B)の工程のドーズ量より1〜3桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の200倍の2×1015原子/cm2とした。そして、加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)513、514が形成された。また、図5(B)の工程において、マスクで覆った方のTFTにはサイドウォールの下部にオフセット領域が、低濃度の燐をドーピングした方のTFTにはサイドウォールの下部には低濃度不純物領域(LDD)515が残された。
【0040】
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。(図5(E))
最後に、図5(F)に示すように、全面に層間絶縁物516として、CVD法によって酸化珪素膜を厚さ300nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極517、518、519、520を形成した。以上の工程によって、同一基板上に、Nチャネル型のオフセットを有するTFTと、Nチャネル型のLDDを有するTFTとを持つ半導体集積回路が作製された。
【0041】
図では示されていないが、ゲイト配線を2層目の配線が乗り越える部分では、層間絶縁物がさして厚くないにも関わらず、実施例1と同様に断線はほとんど見られなかった。
なお、本実施例では、ドーピング工程ごとにレーザー照射によるドーピング不純物の活性化をおこなったが、全てのドーピング工程が終了し、層間絶縁物を形成する直前に、一括しておこなってもよい。
図5では、Nチャネル型TFTについてのみ記載したが、図2と同様に、同じ基板上にNチャネル型TFTとPチャネル型TFTの両方を形成し、CMOS回路を構成してもよい。例えば、周辺回路とアクティブマトリクス回路が同一基板上に形成されたモノリシック型アクティブマトリクス回路においては、周辺回路には、動作速度の早いLDD型のNチャネル型TFTと通常のPMOS型TFTを用いたCMOS回路を、また、リーク電流が低いことを要求されるアクティブマトリクス回路においては、Nチャネル型もしくはPチャネル型のオフセット型のTFTを用いればよい。特にPチャネル型のオフセット型TFTはリーク電流を減らす上で効果的である。もちろん、周辺回路においては、Nチャネル型、Pチャネル型ともLDD型TFTとしてもよい。
【0042】
〔実施例5〕
図6に本実施例を示す。まず、基板601上に下地酸化膜として厚さ200nmの酸化珪素膜602、さらに、実施例1と同様に厚さ50nmの島状シリコン領域を形成した。そして、この上にゲイト絶縁膜として、プラズマCVD法によって厚さ100nmの酸化珪素膜603を形成した。
その後、厚さ500nmのアルミニウム膜によって、ゲイト電極604およびゲイト配線605を形成した。さらに、実施例1と同様に、陽極酸化によって、ゲイト電極の周囲に厚さ200nmの陽極酸化物606を形成した。そして、プラズマCVD法によって窒化珪素膜607を10〜200nm、好ましくは、20〜100nm、例えば、50nmの膜厚に成膜した。
【0043】
その後、イオンドーピング法によって、島状シリコン膜に、ゲイト電極部をマスクとして自己整合的に不純物(ここでは燐)を注入し、図6(A)に示すように低濃度不純物領域(LDD)608を形成した。ドーズ量は1×1013〜5×1014原子/cm2、加速電圧は10〜90kV、例えば、ドーズ量を5×1013原子/cm2、加速電圧は80kVとした。(図6(A))
そして、プラズマCVD法によって、酸化珪素膜609を堆積した。厚さは600nmとした。この成膜工程においては、平坦部での膜厚の均一性とともに、ステップカバレージが良好であることも要求される。(図6(B))
【0044】
次に、CHF3を用いて異方性ドライエッチングをおこなうことによって、この酸化珪素膜609のエッチングをおこなった。この際、エッチングは窒化珪素膜607に達するまでおこなってもよいが、好ましくは、図6(C)に示すように、窒化珪素膜607に達する直前でエッチングをストップさせ、酸化珪素膜609がわずかに残った状態にしておくとよい。以上の工程によって、ゲイト電極・配線の側面には概略三角形状の絶縁物(サイドウォール)610、611が形成された。(図6(C))
そして、CH4/O2を用いてドライエッチングをおこなった。このドライエッチングでは、窒化珪素膜上にわずかに残った酸化珪素膜と、窒化珪素膜がエッチングされた。このエッチングは、エンドポイントモニター(プラズマモニター)によって測定できるため、ゲイト電極・ゲイト絶縁膜に対しては、オーバーエッチは非常に小さくできる。(図6(D))
【0045】
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図6(A)の工程のドーズ量より1〜3桁多いことが好ましい。本実施例では、最初の燐のドーピングのドーズ量の40倍の2×1015原子/cm2とした。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)612が形成され、また、サイドウォールの下部には低濃度領域(LDD)613が残された。(図6(E))
さらに、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。
【0046】
最後に、全面に層間絶縁物614として、CVD法によって酸化珪素膜を厚さ500nm形成した。そして、TFTのソース/ドレインにコンタクトホールを形成し、2層目のアルミニウム配線・電極615、616を形成した。アルミニウム配線の厚さはゲイト電極・配線とほぼ同じ、400〜600nmとした。
以上の工程によって、Nチャネル型のLDDを有するTFTが完成された。不純物領域の活性化のために、さらに200〜400℃で水素アニールをおこなってもよい。実施例1同様、2層目配線616はゲイト配線605を乗り越える部分での段差が、サイドウォール611の存在によって緩やかになっているため、2層目の配線の厚さがゲイト電極・配線とほぼ同じであるにも関わらず、段切れはほとんど観察されなかった。(図6(F))
【0047】
本実施例では、窒化珪素膜607をエッチングし、ゲイト絶縁膜603を露出させた。この結果、コンタクトホールの形成をウェットエッチング法によっておこなう場合に、1段階でおこなうことができた。なお、図6(E)からも明らかなように、このような窒化珪素膜のエッチングの結果、窒化珪素膜は陽極酸化膜606とサイドウォール610、611の間、あるいは、サイドウォール610、611とゲイト絶縁膜603の間にのみ残った。
【0048】
〔実施例6〕 図7に本実施例を示す。本実施例は実施例2と同様に同一基板上にLDD型のNチャネル型TFTと通常のPチャネル型TFTを形成する例である。図7の左側にはNチャネル型TFTの作製工程断面図を、また、同図の右側にはPチャネル型TFTの作製工程断面図を示す。まず、基板(コーニング7059)701上に下地酸化膜702、島状シリコン半導体領域、ゲイト酸化膜として機能する酸化珪素膜703を形成し、陽極酸化物によって表面の被覆されたアルミニウム膜(厚さ500nm)のゲイト電極704、705を形成した。
【0049】
さらに、Nチャネル型TFTの部分のゲイト酸化膜をゲイト電極704をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマCVD法によって窒化珪素膜706を10〜200nm、好ましくは、20〜100nm、例えば、60nmの膜厚に成膜した。
そして、ゲイト電極部をマスクとしてイオンドーピング法によって燐の注入をおこない、低濃度のN型不純物領域707を形成した。ドーズ量は1×1013原子/cm2、加速電圧は20keVとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜703で被覆されているPチャネル型TFTの島状領域708には燐はドーピングされなかった。(図7(A))
【0050】
その後、Nチャネル型TFTの領域をフォトレジスト709でマスクし、この状態で、イオンドーピング法によって高濃度のホウ素のドーピングをおこなった。ドーズ量は5×1014原子/cm2、加速電圧は65kVとした。この結果、島状領域708にはP型不純物領域710が形成された。(図7(B))
なお、本実施例では、低濃度の燐の全面ドーピングの後に、高濃度のホウ素の部分選択ドーピングをおこなったが、この工程は逆にしてもよい。
フォトレジストのマスク709を除去した後、プラズマCVD法によって厚さ400〜800nmの酸化珪素膜711を堆積した。(図7(C))
【0051】
そして、実施例2と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール712、713を形成した。(図7(D))
その後、再び、イオンドーピング法によって、燐を導入した。この場合のドーズ量は、図7(A)の工程のドーズ量より1〜3桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の200倍の2×1015原子/cm2とした。加速電圧は20kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)714が形成され、また、サイドウォールの下部には低濃度不純物領域(LDD)715が残された。
【0052】
一方、Pチャネル型領域においては、ゲイト酸化膜が存在するため、燐イオンは注入されなかった。実施例2では、Pチャネル型TFTでは燐もホウ素も高濃度に注入されるため、そのドーズ量の大小には制約があったが、本実施例では、ドーズ量に関する制約はない。ただし、加速電圧に関しては、上記のように、燐を低く、ホウ素を高くすることが必要である。(図7(E))
ドーピング工程の後、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。
【0053】
最後に、図7(F)に示すように、全面に層間絶縁物716として、CVD法によって酸化珪素膜を厚さ500nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極717、718、719、720を形成した。以上の工程によって、Nチャネル型TFTがLDD型である半導体集積回路が完成された。
本実施例では、実施例2と比較すると、Nチャネル型TFTの部分のゲイト酸化膜を除去するために、フォトリソグラフィー工程およびエッチング工程が1つ余分に必要である。しかしながら、実質的にPチャネル型TFTにはN型不純物が導入されないので、N型、P型各不純物のドーズ量を比較的、任意に変更できるというメリットもある。
また、Pチャネル型TFTのゲイト酸化膜703の表面近傍に注入された燐は、後のレーザー照射工程によって、燐ガラスを形成し、ナトリウム等の可動イオンの侵入を防止するうえで効果がある。
【0054】
〔実施例7〕 図8に本実施例を示す。本実施例はアクティブマトリクス型液晶ディスプレーの作製方法に関し、図8を用いて説明する。図8の左側のTFT2つは、それぞれ、LDD型のNチャネル型TFT、通常型のPチャネル型TFTであり、周辺回路等に用いられる論理回路を示す。また、右側のTFTはアクティブマトリクスアレーに用いられるスイッチングトランジスタであり、オフセット型のPチャネル型TFTを示す。
まず、基板(コーニング7059)上に下地酸化膜、島状シリコン半導体領域(周辺回路用の島状領域801、アクティブマトリクス回路用の島状領域802)、ゲイト酸化膜として機能する酸化珪素膜803を形成し、さらに、陽極酸化物によって表面の被覆されたアルミニウム膜(厚さ500nm)のゲイト電極804、805(周辺回路用)、806(アクティブマトリクス回路用)を形成した。
【0055】
さらに、周辺回路用およびアクティブマトリクス回路用のPチャネル型TFTの部分のゲイト酸化膜をゲイト電極804、806をマスクとして選択的に除去し、半導体層を露出せしめた。その後、プラズマCVD法によって窒化珪素膜807を10〜200nm、好ましくは、20〜100nm、例えば、40nmの膜厚に成膜した。
さらに、アクティブマトリクス回路領域をフォトレジスト808でマスクした。そして、ゲイト電極部をマスクとしてイオンドーピング法によってホウ素の注入をおこない、高濃度のP型不純物領域809を形成した。ドーズ量は1×1015原子/cm2、加速電圧は20keVとした。このドーピング工程においては、加速電圧が低いため、ゲイト酸化膜803で被覆されているNチャネル型TFTの領域にはホウ素はドーピングされなかった。(図8(A))
【0056】
その後、イオンドーピング法によって低濃度の燐のドーピングをおこなった。ドーズ量は1×1013原子/cm2、加速電圧は80kVとした。この結果、Nチャネル型TFTの領域には低濃度のN型不純物領域810が形成された。(図8(B))
なお、図面では、フォトレジストのマスク808を除去してドーピングしてあるが、フォトレジストをつけたままドーピングをおこなってもよい。燐の加速電圧は高いので、フォトレジストを残したままドーピングをおこなうと、燐がアクティブマトリクス回路領域に注入されないので、理想的なオフセット型のPチャネル型TFTが得られるが、ドーピングの結果、フォトレジストが炭化し、その除去に手間取ることがある。
【0057】
フォトレジストを除去した場合にも、燐の加速電圧が高いため、燐の濃度は島状半導体領域の下においてピークを生じる。もっとも、完全に燐がドーピングされないという保証はなく、微量の燐が半導体領域に形成される。しかし、この場合に燐がドーピングされたとしても、その濃度は僅かであり、また、P+(ソース)/N―/I(チャネル)/N―/P+(ドレイン)という構造であり、リーク電流を減らすことが必要とされているアクティブマトリクス回路用のTFTとしてはうってつけである。
その後、プラズマCVD法によって厚さ400〜800nmの酸化珪素膜を堆積し、実施例2と同様に異方性エッチングによって、ゲイト電極の側面に酸化珪素のサイドウォール811、812、813を形成した。(図8(C))
【0058】
その後、再び、イオンドーピング法によって、ホウ素を導入した。この場合のドーズ量は、図8(A)の工程のドーズ量と同程度となることが望ましい。本実施例では、ドーズ量は1×1015原子/cm2、加速電圧は20keVとした。加速電圧が低いため、ゲイト酸化膜803の存在するNチャネル型TFTの領域にはホウ素はドーピングされず、主として、周辺回路およびアクティブマトリクス回路のPチャネル型TFTのソース/ドレインにドーピングされた。この結果、アクティブマトリクス回路のTFTのソース/ドレイン814が形成された。このTFTはゲイト電極とソース/ドレインが離れたオフセット構造となっている。(図8(D))
【0059】
次に、燐のドーピングをおこなった。この場合には、最初の燐のドーピング工程である、図8(B)のドーズ量より1〜3桁多くなることが好ましい。本実施例では、最初の燐のドーピングのドーズ量の50倍の5×1014原子/cm2とした。加速電圧は80kVとした。この結果、高濃度の燐が導入された領域(ソース/ドレイン)815が形成され、また、サイドウォールの下部には低濃度不純物領域(LDD)816が残された。
一方、Pチャネル型TFT領域においては、燐イオンの多くは下地膜に注入され、その導電型に大きな影響を与えることはなかった。(図8(E))
【0060】
ドーピング工程の後、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物の活性化をおこなった。レーザーのエネルギー密度は200〜400mJ/cm2、好ましくは250〜300mJ/cm2が適当であった。
そして、全面に第1の層間絶縁物817として、CVD法によって窒化珪素膜を厚さ500nm形成し、TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線・電極818、819、820、821を形成した。以上の工程によって、周辺回路領域が形成された。(図8(F))
さらに、第2の層間絶縁物822として、CVD法によって酸化珪素膜を厚さ300nm形成し、これをエッチングして、コンタクトホールを形成し、アクティブマトリクス回路のTFTに透明導電膜によって、画素電極823を形成した。このようにして、アクティブマトリクス型液晶ディスプレー基板を作製した。(図8(G))
【0061】
【発明の効果】
本発明によって、ゲイト配線乗り越え部における2層目配線の断線を防止することができるのは上記の通りである。特に集積回路は多数の素子、配線から構成されているのであるが、その中に1か所でも不良があると、全体が使用不能になる可能性がある。本発明によってこのような不良の数を大幅に削減できることは集積回路の良品率を高める上で非常に大きな効果を有することは言うまでもない。
【0062】
また、本発明によって、2層目配線の厚さをゲイト電極・配線と同じ程度、具体的には、ゲイト電極・配線±100〔nm〕とすることも可能である。このことによる効果は大きく、これは、基板表面の凹凸の少ないことの要求される液晶ディスプレーのアクティブマトリクス回路には好適である。その他、本発明を使用することによって派生的に得られるメリットは「作用」の項で述べたとおりである。このように本発明はTFT集積回路の歩留りを向上させる上で著しく有益である。
【図面の簡単な説明】
【図1】 実施例1によるTFT回路の作製方法を示す。
【図2】 実施例2によるTFT回路の作製方法を示す。
【図3】 実施例3によるTFT回路の作製方法を示す。
【図4】 従来法によるTFT回路の作製法を示す。
【図5】 実施例4によるTFT回路の作製法を示す。
【図6】 実施例5によるTFT回路の作製法を示す。
【図7】 実施例6によるTFT回路の作製法を示す。
【図8】 実施例7によるTFT回路の作製法を示す。
【符号の説明】
101・・・・・・ガラス基板
102・・・・・・下地酸化膜(酸化珪素)
103・・・・・・島状シリコン領域(活性層)
104・・・・・・ゲイト絶縁膜
105、106・・ゲイト電極(アルミニウム)
107・・・・・・陽極酸化膜
108・・・・・・窒化珪素膜
109・・・・・・弱いN型不純物領域
110・・・・・・絶縁物被膜(酸化珪素)
111、112・・サイドウォール
113・・・・・・LDD(低濃度不純物領域)
114・・・・・・ソース/ドレイン
115・・・・・・層間絶縁膜(酸化珪素)
116、117・・金属配線・電極(アルミニウム)

Claims (5)

  1. 絶縁表面上に形成され、一対のソース領域およびドレイン領域と、チャネル領域とが設けられた半導体層と、
    前記半導体層上および前記絶縁表面上に設けられたゲイト絶縁膜と、
    前記ゲイト絶縁膜を介して前記半導体層上に設けられたゲイト電極および前記ゲイト絶縁膜を介して前記絶縁表面上に設けられたゲイト配線と、
    前記ゲイト電極および前記ゲイト配線の上面および側面を覆って設けられた窒化珪素膜と、
    前記窒化珪素膜を介して前記ゲイト電極および前記ゲイト配線の側面と接するように形成された概略三角形状の絶縁物とを有する薄膜トランジスタを含む絶縁ゲイト型半導体装置であって、
    前記ゲイト電極の表面は前記ゲイト電極の陽極酸化物によって覆われ、前記ゲイト配線の表面は前記ゲイト配線の陽極酸化物によって覆われ、
    前記窒化珪素膜および前記概略三角形状の絶縁物上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された配線とを有し、
    前記ゲイト電極および前記ゲイト配線の厚さをx[nm]、前記配線の厚さをy[nm]とするとき、
    x−100[nm]≦y
    であることを特徴とする絶縁ゲイト型半導体装置。
  2. 絶縁表面上に形成され、一対のソース領域およびドレイン領域と、チャネル領域とが設けられた半導体層と、
    前記半導体層上および前記絶縁表面上に設けられたゲイト絶縁膜と、
    前記ゲイト絶縁膜を介して前記半導体層上に設けられたゲイト電極および前記ゲイト絶縁膜を介して前記絶縁表面上に設けられたゲイト配線と、
    前記ゲイト電極および前記ゲイト配線の上面および側面を覆って設けられた窒化珪素膜と、
    前記窒化珪素膜を介して前記ゲイト電極および前記ゲイト配線の側面と接するように形成された概略三角形状の絶縁物とを有する薄膜トランジスタを含む絶縁ゲイト型半導体装置であって、
    前記ゲイト電極の表面は前記ゲイト電極の陽極酸化物によって覆われ、前記ゲイト配線の表面は前記ゲイト配線の陽極酸化物によって覆われ、
    前記窒化珪素膜および前記概略三角形状の絶縁物上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された配線とを有し、
    前記ゲイト電極および前記ゲイト配線の厚さをx[nm]、前記配線の厚さをy[nm]とするとき、
    x−100[nm]≦y≦x+100[nm]
    であることを特徴とする絶縁ゲイト型半導体装置。
  3. 請求項1または請求項2において、
    前記薄膜トランジスタを複数有し、
    複数の前記薄膜トランジスタのうち、Nチャネル型薄膜トランジスタの半導体層には、前記一対のソース領域およびドレイン領域と、前記チャネル領域との間に低濃度不純物領域が設けられ、
    前記複数の薄膜トランジスタのうち、Pチャネル型薄膜トランジスタの半導体層には、前記一対のソース領域およびドレイン領域と、前記チャネル領域との間に低濃度不純物領域が設けられていないことを特徴とする絶縁ゲイト型半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記配線上に第2の層間絶縁膜を有し、
    前記第1の層間絶縁膜は、窒化珪素により形成され、
    前記第2の層間絶縁膜は、酸化珪素により形成されることを特徴とする絶縁ゲイト型半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記絶縁ゲイト型半導体装置は、アクティブマトリクス回路、アクティブマトリクス回路の周辺駆動回路、マイクロプロセッサー、マイクロコントローラ、マイクロコンピュータ又は半導体メモリに用いられることを特徴とする絶縁ゲイト型半導体装置。
JP2003060857A 2003-03-07 2003-03-07 絶縁ゲイト型半導体装置 Expired - Fee Related JP4249512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003060857A JP4249512B2 (ja) 2003-03-07 2003-03-07 絶縁ゲイト型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003060857A JP4249512B2 (ja) 2003-03-07 2003-03-07 絶縁ゲイト型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000201661A Division JP2001036097A (ja) 2000-01-01 2000-07-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007056900A Division JP2007208274A (ja) 2007-03-07 2007-03-07 絶緑ゲイト型半導体装置

Publications (2)

Publication Number Publication Date
JP2003289146A JP2003289146A (ja) 2003-10-10
JP4249512B2 true JP4249512B2 (ja) 2009-04-02

Family

ID=29244468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003060857A Expired - Fee Related JP4249512B2 (ja) 2003-03-07 2003-03-07 絶縁ゲイト型半導体装置

Country Status (1)

Country Link
JP (1) JP4249512B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198127B1 (ko) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법

Also Published As

Publication number Publication date
JP2003289146A (ja) 2003-10-10

Similar Documents

Publication Publication Date Title
US7528406B2 (en) Semiconductor integrated circuit and method of fabricating same
US6875999B2 (en) Semiconductor integrated circuit
JP5777777B2 (ja) 半導体装置
JP2008218960A (ja) 薄膜トランジスタ装置、その製造方法、及び表示装置
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP3741741B2 (ja) 相補型集積回路の作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP2010098321A (ja) 半導体装置
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP3318439B2 (ja) 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
JPH1197699A (ja) 薄膜トランジスタ
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH11160736A (ja) アクティブマトリクス装置
JP2001036097A (ja) 半導体装置
KR100544115B1 (ko) 박막트랜지스터 제조방법
JP3963663B2 (ja) 半導体装置
JP2007208274A (ja) 絶緑ゲイト型半導体装置
JP3946690B2 (ja) インバータ回路の作製方法
JPH10135474A (ja) 絶縁ゲイト型電界効果トランジスタ及びその作製方法
JP3362026B2 (ja) 半導体装置
JPH11153813A (ja) アクティブマトリクス装置
JPH10189984A (ja) 薄膜トランジスタの製造方法
JP2005051011A (ja) トランジスタを備えた装置およびその製造方法
JPH09171964A (ja) 半導体装置およびその作製方法
JPH11330488A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070417

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees