CN1879204A - 改善晶片的表面粗糙度的工艺 - Google Patents

改善晶片的表面粗糙度的工艺 Download PDF

Info

Publication number
CN1879204A
CN1879204A CNA200380110781XA CN200380110781A CN1879204A CN 1879204 A CN1879204 A CN 1879204A CN A200380110781X A CNA200380110781X A CN A200380110781XA CN 200380110781 A CN200380110781 A CN 200380110781A CN 1879204 A CN1879204 A CN 1879204A
Authority
CN
China
Prior art keywords
wafer
technology
rta
aforementioned
roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200380110781XA
Other languages
English (en)
Other versions
CN1879204B (zh
Inventor
E·内雷
E·阿雷纳
L·埃卡尔诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1879204A publication Critical patent/CN1879204A/zh
Application granted granted Critical
Publication of CN1879204B publication Critical patent/CN1879204B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种降低半导体晶片自由面的粗糙度的工艺，所述工艺包括用于平滑所述自由面的单个退火步骤，所述单个退火步骤实施为纯氩气氛下的RTA，其特征在于，在RTA之前，以可控模式吹洗退火环境的气氛，以便于建立允许减少晶片上初步污染物的可控吹洗气氛。

Description

改善晶片的表面粗糙度的工艺
技术领域
本发明一般涉及材料的表面处理，并特别涉及晶片的处理，该晶片用于制造在微电子学和/或光电子学中应用的元件。
更精确地，本发明涉及用于降低半导体晶片自由面的粗糙度的工艺，所述工艺包括用于平滑所述自由面的单个退火步骤，所述单个退火步骤实施为在纯氩气氛中的RTA。
背景技术
术语“自由面”指的是暴露于外部环境的晶片表面(由此不同于由多层晶片的两层之间的内界面所限定的表面)。
从描述将明显可见的是，结合用于制造薄层的工艺可以有利地实现本发明，例如在专利FR 2681472中描述的(尽管这种结合不限制本
发明的范围)。
再现上述专利的教导的工艺叫做Smart-Cut工艺。它的主要步骤示意如下：
●在半导体施主衬底的表面下注入种类(species)——也称为“上部”并且制造在例如硅或者硅-锗中，在上部的注入区中，
●注入上部和接收衬底接触——接收衬底也称为“基底”，
●在注入区劈开注入的上部，以便于在基底上转移所述上部位于注入区和注入表面之间的部分，并由此在基底上形成薄半导体层。
“种类注入”意味着一种或者多种原子或者离子种类注入，以便于在注入晶片的材料中引入这种种类，在注入晶片的确定深度处具有最大的种类浓度，并产生脆性区。
注入不同种类的情况通常被称为“共同注入”。
注入晶片中脆性区的深度是注入种类的本性和注入能量的函数。
在本文中，通用术语“晶片”是指包括在基础衬底上转移的层的结构，如通过这种Smart-Cut型工艺获得。
并且在本文中术语“晶片”还通常指代任何层、衬底或者晶片，而不管它的来源(Smart-Cut型工艺或者不是)。这种“晶片”还可以是块体材料的晶片。
在所有的情况中，本发明的一般目的是改善晶片的自由面的粗糙度。
可以通过以下获得改善晶片的这个目的：
●通过降低表面的粗糙度(平均粗糙度)，还
●通过增加表面上粗糙度的均匀性。
对于例如在本文开头提到的应用，晶片自由面的粗糙度的规格实际上非常严格，并且晶片自由面的质量对于将在晶片上制造的元件的质量是至关重要的参数。
例如，通常找到最大5埃rms的粗糙度规格。
规定的是，通常用AFM显微镜进行粗糙度测量。
用这种装置，在AFM显微镜的尖端所扫描的表面上测量粗糙度，这种表面的尺寸例如可能在1×1μm2和10×10μm2之间，有时是50×50μm2或者甚至是100×100μm2。
粗糙度可尤其根据两个主要方法来表征。
根据第一个主要方法，粗糙度是“高频粗糙度”；它对应于大约1×1μm2的扫描表面。
根据另一个主要方法，粗糙度是“低频粗糙度”；它对应于大于或等于大约10×10μm2的扫描表面。上面作为例证给出的5埃的规格是通常对应于10×10μm2的扫描表面的粗糙度。
在不存在特殊的表面处理(例如抛光操作)的情况下，通过已知工艺(Smart-Cut型工艺或者其它工艺)制造的晶片显示出高于例如上面所述规格的自由面粗糙度。
根据表面处理的第一种已知类型，晶片经历“传统的”热处理(例如牺牲氧化)。
但是这种表面处理不能使粗糙度降低到如上所述的规格。
当然可以的是，增加传统热处理的连续步骤和/或组合其它已知的表面处理与这种处理，以便进一步降低粗糙度。
但是这将增加这种处理所需的时间和工艺的复杂性。
如在EP 1061565中描述的工艺是这种传统热处理的例证。该文献公开了用高温长时间(大约60分钟)实现的退火步骤。
该退火之后是在含有氢的气氛中冷却。
根据表面处理的第二种已知类型，对晶片的自由面施加化学机械抛光(CMP)。
这种类型的处理的确可以降低晶片自由面的粗糙度。
在晶片内存在朝着表面增大的缺陷(defaults)浓度梯度的情况中，这第二种类型的已知表面处理可以进一步允许将晶片磨损到相关于可接受的缺陷浓度的区域。
但是该第二种类型的已知表面处理可能会损害晶片的自由面的均匀性(尤其是表面层的厚度的均匀性)。
如果需要重要的抛光，其通常是为了获得例如上面所述的低粗糙度值，则这种缺点进一步增大。
根据表面处理的第三种已知类型，将晶片在受控气氛中进行快速热退火(RTA)。
在该第三种类型的已知表面处理中，在高温中对晶片退火，例如以1100到1300℃的量级，在可以从大约一秒到几十秒的时间中。
根据该第三种类型的表面处理的第一个变型，在通常包含氢与反应气体(HCl、HF、HBr、SF6、CF4NF3、CC12F2...)的组合的混合气所构成的气氛中，通过晶片的RTA来平滑晶片的自由面。
US 6171965给出了这种变型的例子。EP 1061565还公开了RTA(在氢的气氛中进行)。
在第三种已知表面处理的该第一个变型中，混合退火气氛的反应性允许蚀刻晶片的自由面，这降低了它的粗糙度。
可以认为该第一个变型是有利的。
由EP 1061565公开的实施例对应于第三种已知类型的表面处理的该第一个变型。
在这个实施例中，在***地包含氢的气氛中进行RTA。
然而，这种变型的局限来源于这样的事实，即退火气氛是反应性的。
除了要被退火的晶片自由面之外的部位(elements)由此可受到这种气氛的作用(这些部位例如可以是，与要被处理的表面相对的晶片表面，退火腔室的壁......)。
因此还必须使用另外的手段以保护这些部位。这易于进一步增加处理的复杂性。
并且，混合气氛的反应性还可能可以进一步损害晶片的一些缺陷，这当然是不想要的。
另外，这种变型可能需要特殊的装设(例如，给退火装置供应不同的气体和/或确保安全......)。这构成了另外的限制。
根据第三种已知类型的表面处理的第二个变型，晶片在不侵蚀晶片材料的气氛中进行RTA。
在这种变型中，平滑不是通过蚀刻晶片的自由面获得的，而是通过重新构造它而获得的。
在这种情况中退火气氛通常是由混有氩或氮的氢构成的。
EP 1158581公开了这种表面处理。由该专利公开的处理***地包括两个不同的退火步骤，它们的其中一个是RTA。可以在包含氢或者氩的气氛中实现这些退火步骤。
由该专利公开的两个退火步骤旨在平滑晶片的自由面。通过该专利的表2的最后一栏例证了低频粗糙度的降低，其尤其示出了RTA之后第二次退火的效果。
实际上，根据该专利，单个RTA(“比较例1”)导致1,60nm rms的低频粗糙度。通过使该RTA之后进行连续的附加退火步骤，低频粗糙度的值降低到0,28和0.30nm rms。
EP 1158581由此教示了两个连续退火，第一个退火是RTA。
但是由EP 1158581公开的工艺***地包括两个独立的退火步骤的事实使得该工艺相对长和复杂。
本发明的目的是改善已知的表面处理工艺，例如上面所述的。
确实有利的是进一步简化、加速和容易化这些已知工艺。
而且，还将有利的是减少可能的滑移线，例如可在晶片材料的结晶结构中出现的那些滑移线，尤其是在热处理之后(例如在Smart-Cut型工艺中施加到晶片以劈开它的热处理)。
由晶片表面的不同区域所获得的热预算(heat budget)的局部差异可产生这种滑移线(在显示冷点的退火装置的情形中甚至更是这样)。
而且，在该变型中所用的氢是挥发(volatile)气体，其导致可能使用极大量氢的事实——而同时一直在追求减小与晶片表面处理相关的成本。
最后，将尤其有利的是，结合Smart-Cut型工艺来完成实现上述目的的工艺。
为了满足上面所述的目的，WO 03/005434提出了有利的解决方案。
该文献公开了实施为在纯氩气氛中的RTA的、是单个退火的热处理。
这种处理展示了优点，因为它改善了表面粗糙度，而没有上面提及其它技术时所述的缺点。
发明内容
本发明的目的是进一步改善该最后的处理。
实际上，如果这种处理显著地减小了受处理晶片的表面粗糙度的平均值，那么一些不均匀性仍然保留在晶片表面上的粗糙度分布中。
由此本发明的另一目的是改善晶片表面上的粗糙度均匀性。
确实想起的是，在晶片的表面处理的观点中，目的不仅仅是降低晶片的表面粗糙度的平均值。
实际上，还追求获得在晶片表面上尽可能均匀的粗糙度分布。
尤其是，理想的是，避免获得显示出对应于不同粗糙度值的不同区域的受处理表面。
为了达到上述目的，本发明提出了用于降低半导体晶片自由面的粗糙度的工艺，所述工艺包括用于平滑所述自由面的单个退火步骤，所述单个退火步骤实施为在纯氩气氛中的RTA，其特征在于，在RTA之前，以可控方式吹洗(purged)退火环境的气氛，以便于建立允许减少晶片上初步污染物的可控吹洗气氛。
该工艺的优选但非限制性方面如下所述：
●在所述可控吹洗中温度保持在750℃以下，
●在所述可控吹洗中温度保持在400℃以下，
●所述可控吹洗气氛是由混合有至少一种第二气体的氩构成，
●所述第二气体包括氢和/或HCl，
●第二气体是氢，并以0.5％和30％之间的可控比例引入，
●第二气体是氢，并以0.5％和5％之间的可控比例引入，
●在可控吹洗和RTA之间，该工艺包括从预稳定温度到RTA温度的温度斜坡上升(ramp-up)，在纯氩气氛中实现所述斜坡上升，
●所述预稳定温度具有大约750℃的值，
●在RTA之前，进行晶片表面的化学清洗，以便于进一步降低晶片上初步污染物的量，
●在1150℃到1230℃的温度下进行在纯氩气氛中的所述RTA，
●在1到30秒的时间中进行在纯氩气氛中的所述RTA，
●在通过Smart-Cut型工艺所获得的晶片上进行该工艺，
●在SOI或者SGOI晶片上进行该工艺。
附图说明
从参考附图作出的下述描述，本发明的其它方面将显而易见，其中：
●图1是可以用在本发明中的退火腔室的纵向切割的概括示意图，
●图2是示意在硅晶片上，通过为本发明实施的RTA而获得的粗糙度降低的曲线图，
●图3是示意在纯氩气氛中进行的RTA的温度变化的曲线，
●图4是示意根据本发明实施例的热处理的温度变化的曲线，
●图5a和5b示意了两个各自晶片上的粗糙度分布，图5a的晶片在没有初步处理的情况下经受纯氩的RTA，图5b的晶片在纯氩的RTA之前还经受了初步处理。
具体实施方式
图1示意性地示出了可以用于实现本发明的退火腔室1的非限定例子。
该腔室将用于在100％纯氩气氛中进行的RTA热处理。
腔室1包括由壁2限定的内部空间。它还包括反应器4、用于承载要被退火的晶片的载体6、卤素灯(halogen lamps)的两个网络8、10和两对侧灯(未示出)。
壁2尤其包括下壁12、上壁14和在内部空间的相对纵向端部的两个侧壁16、18。
这两个侧壁的其中一个16包括用于将晶片引入反应器中/从反应器取回晶片的门20。
反应器4由在侧壁16、18之间纵向延伸的石英管制成。它分别在这些侧壁16、18的每一处提供有气体入口21和气体出口22。气体出口22位于包括门20的侧壁18的一侧。
卤素灯8、10的每个网络分别位于反应器4的上面和下面，在所述反应器和上下壁12以及14之间。
在该实施例中，卤素灯8、10的每个网络包括垂直于反应器4的纵轴集体设置的17个灯26。
两对侧灯(图1中未示出)平行于反应器4的纵轴设置，每个灯在所述反应器的一侧。这些侧灯的每一个位于网络8、10的纵向端部的附近。
载体6支撑着要在纯氩气氛中经受RTA的晶片50。该载体可以滑到反应器4中，由此允许将晶片引入到反应器中和从反应器取出晶片。
由此理解的是，本发明的RTA是单个晶片加热处理，晶片一次处理一个。
可以用作这种类型退火腔室的装置的非限定例子是例如由STEAG出售的“SHS AST 2800”装置，或者Applied Materials的“Radiance”装置。
可以提醒的是，晶片50可以是任何类型的晶片，可以是单层或者多层，至少包括在半导体材料(例如硅或者硅锗)中的表面层。
本发明可以用于改善任何来源的晶片50的表面粗糙度。
尤其是，本发明用于改善SOI(绝缘体上硅)或者SGOI(绝缘体上硅锗)类型的晶片的表面粗糙度。
例如，通过Smart-Cut型工艺可以获得处理的晶片。
实际上，结合这种Smart-Cut型工艺，可以使用本发明改善在脆性区通过劈开步骤所产生的一个或者另一个(或者两个)自由面的表面粗糙度。
另外，可以通过共同注入两种(或者更多种)不同的种类而完成这种Smart-Cut型工艺的注入。在以申请人的名义的申请FR 0309304中给出了这种结合Smart-Cut型工艺的共同注入的例子。
本发明的不同实施例可以应用到晶片50，该晶片50包括在半导体材料(例如硅或者硅锗)中制成的工作表面层52，所述层具有自由表面54。
层52被称作“工作”层，因为它然后将被用于制造晶片50上的电子、光学或者光电元件。
如上所述，通过Smart-Cut型工艺的劈开步骤可以已经产生了表面54。
在这种情况中，晶片50包括在工作层52下面的隐埋氧化物层，其本身覆盖了支撑衬底。
在图1中，为了示出层52而夸大了晶片50的厚度。
如上所述，本发明包含对晶片50的单个热处理，包括在纯氩气氛中进行的RTA。
这种RTA包括下述的一般操作：
●在腔室1中引入晶片50，此时所述腔室是“冷的”(即低于400℃)，
●在腔室中建立等于或者接近于大气压力的纯氩退火气氛。还可以将压力设置为较低的值，从几mTorr到大气压力，
●通过选择性地给卤素灯26供电，以大约50℃/s的速度将腔室中的温度增加到RTA温度，
●在RTA期间(从大约一秒到几十秒)，维持腔室中晶片50为恒定的温度，
●关闭灯26并通过空气循环而冷却晶片50，以每秒钟几十℃的速度并根据任何所需的冷却定律。
在这个方面中，尤其重要的是，使用的氩应当是尽可能最纯的，因为申请人已经确定，在退火气氛中其它元素(例如尤其是氧)的存在(甚至低含量)可在RTA过程中产生对工作层的材料的侵蚀。
因此“纯”氩在本文中被理解为含有少于1ppm的其它元素(污染物、其它气体......)的氩。
为此目的，必须处理使用的氩，以便在它被引入到退火腔室之前被净化。市场上买得到的氩实际上不存在本发明所需要的高纯度。
通过在将氩引入腔室的供给线上的净化器和/或过滤器可以实现净化处理。
在经受包含少量氧的退火气氛的Si工作层的情况中，如上所述的“侵蚀”可例如对应于SiO(非常易挥发)的形成。
申请人已经确定，在纯氩气氛中进行的RTA的形式下的这种单个热处理显著改善了晶片的表面粗糙度。
尤其是，这种RTA改善了粗糙度，远胜过通过已知热处理，例如牺牲氧化所获得的。
另外，工作层的均匀性远胜于用CMP处理的。
RTA可以包括具有1-30s的持续时间的恒定温度水平，例如温度为1100到1250℃。
图2描述了通过这种RTA获得的平均粗糙度分布。
在该图中，水平轴描述不同的晶片，在这种RTA之前(在图的较高部分中的点)和在这种RTA之后(在图的较低部分中的点)已经测量每个晶片的雾度(haze)。
在图2中，较高的曲线由此对应于在***的(劈开之后即刻)SOI晶片的表面上测量的雾度，而较低曲线对应于同类的测量，在相同的晶片已经在1230℃的恒定温度下经受了30s的纯氩气氛下的RTA之后。
要说明的是，术语“雾度”指的是响应于激发光，由晶片50的光所扩散的光信号。该雾度表示表面粗糙度。
在图2的情况中，使用KLA TencorSurfscan 6220测量该雾度：因此该雾度在此被称为“雾度6220”。
所观察到的雾度的减少至少可以与通过其它RTA技术能获得的结果可比，例如在包括混合有氩的氢的气氛下的RTA。
更精确地，雾度被除以了系数6到10。
在本发明的RTA的情况中，获得了这些有利的结果，而没有在本文介绍中提及这些已知RTAs时的缺点。
还应当注意的是，氩具有良好的导热特性。
这有助于促进退火腔室中热的均匀再分配，并因此：
●更均匀的粗糙度分布，和
●滑移线的危险减少。
在本发明中使用的特殊RTA允许对晶片自由面的非常良好的平滑。应当注意的是，实际上没有侵蚀晶片50的材料，而是通过表面的重新构造而获得这种平滑。
本发明还包含在上述的特殊RTA之前对晶片表面的初步处理。
申请人实际上已经观察到，如果这种特殊RTA(如通常在WO03/005434中公开的)非常有利，则仍然可在粗糙度均匀性方面进一步改善晶片的表面粗糙度。
在没有这种初步处理的情况下，实际上可获得一些区域具有稍微高于其它区域的粗糙度(这种“较粗糙”区域通常位于晶片表面的中心)的晶片表面。
表面粗糙度的这种可能差异是由于在进行纯氩RTA之前，晶片表面上污染物的存在。
实际上，提醒的是，本发明的RTA退火是逐个晶片(wafer-by-wafer)的退火。
在这种退火的工业开发中，连续的晶片将在同一腔室中一个接一个地经受RTA。
因此，当将晶片引入到腔室内经受RTA时，理想的是，腔室的气氛应当尽可能不含当引入要被处理的下一晶片时通过打开腔室的门所产生的元素(例如残留气体)。
在打开腔室门之后腔室的气氛实际上可包括例如O2、CO2等的气体以及H2O蒸汽。在腔室中这些残余气体对于要进行的下一RTA是不期望的。
在打开腔室并在引入要处理的晶片后再次关闭之后，由此必须在对另一晶片进行下一RTA之前吹洗腔室的气氛。
图3全面描述了实施为纯氩RTA的单个退火(这构成了本发明所提出的改善的基础)。
该退火包括热处理的初始阶段3.1，其对应于腔室气氛的吹洗以及从腔室的“冷”温度(也就是低于400℃——实际上要说明的是，用于创建图3和4的曲线的温度传感器对于实际上低于400℃的温度显示出400℃的固定值，而仅仅对于高于400℃的温度显示温度的实际值)的温度斜坡上升。
初始阶段之后接着：
●在1150-1230℃，1到30s(阶段3.2)的RTA，
●冷却(阶段3.3)，
在初始阶段3.1，用两个主要步骤进行斜坡上升：
●第一个步骤，从400℃上升到大约750℃的预稳定温度，
●第二个步骤，从预稳定温度到RTA温度(在1150和1230℃之间)。
在该初始阶段中，已经进行了腔室气氛的吹洗，其目的是排出不想要的气体。
该吹洗是传统的吹洗，排出与晶片一起引入到腔室内的气氛，并建立纯氩气氛。
在图3和4的底部的表格显示出处理步骤，以及在退火腔室内的气体组成。
在图3的情况中，因此在整个处理过程中气氛由纯氩构成。
并且初步净化已经允许从退火气氛排出污染物，该污染物在纯氩RTA之后可在表面粗糙度中产生差异。
然而，申请人已经判断出，在纯氩RTA之后可在表面粗糙度中产生差异的污染物可不仅仅是存在于退火腔室初步气氛中的元素，而且还可是甚至在将晶片引入退火腔室之前存在于晶片之上的元素。
实际上，申请人已经观察到，即使在纯氩RTA之前初步吹洗退火腔室，仍然能在处理的晶片上观察到粗糙度的一些差异。
为了清楚的目的，存在于晶片表面上并且在纯氩RTA之后可在表面粗糙度中产生差异的这些元素在这里被称为“初步污染物”。
这些初步污染物尤其可以是在晶片表面上的固有氧化物，或者其它污染物，例如碳氢化合物。
因此，本发明提供了在纯氩RTA之前的初步处理，其目的是消除与初步污染物相关的不想要的影响，并甚至比纯氩RTA更加改善表面粗糙度(尤其是关于均匀性)。
提出了这种初步处理的两个主要实施例。
这两个实施例的每一个对应于实施为纯氩RTA的单个退火。这些实施例提出了要与这种单个退火相关而实施的两个分别的初步处理。
这两个实施例可以作为替换而实现。它们还可以组合在一起。
根据初步处理的第一个实施例，退火腔室的初步吹洗和退火腔室内气氛的可控富集(enrichment)结合在一起。
该实施例描述在图4中。
在该第一个实施例中，在退火的初始阶段(图4的阶段4.1)中，不仅吹洗腔室，而且还用包括氩和可控比例的第二气体的可控气氛填充该腔室。
第二气体尤其可以是氢、HCl或者两者的混合。
在图4中，第二气体是氢(参见曲线下面的表格)。
“可控比例”通常在0.5和30％之间。
更精确地，如果第二气体是氢，则“可控比例”应当在0.5和30％之间。
如果第二气体是HCl，则“可控比例”应当在0.5和5％之间。
如果第二气体是氢和HCl的混合，则“可控比例”应当在0.5％和5至30％的百分比之间，依赖于第二气体的比率(氢/HCl)。
应当注意的是，注入有第二气体，则“初始”阶段4.1在时间上被限制在吹洗和温度初始升高——到大约750℃的预稳定温度(该温度对于发生平滑而言太低)。
该初始阶段4.1允许消除(或者至少明显减少)初步污染物。
在该实施例中，在RTA本身的相同一般操作中进行初步处理。
然而，应当注意的是，该初始阶段4.1不对应于预退火，因为温度非常低(低于400℃——并且有时甚至极其低，因为可在通常100和400℃之间的温度下进行该初始阶段)。阶段4.1是可控的吹洗阶段。
一旦已经到达了该预稳定温度，则改变腔室的气氛，以便于消除所有的第二气体，并具有用于斜坡上升到RTA温度(阶段4.2)和RTA本身(阶段4.3)的纯氩气氛。
RTA基本上与上面参考图3(阶段3.2)所述的相同。
最后，冷却阶段4.4结束该工艺，它类似于参考图3描述的阶段3.3。
在该实施例中，在初始阶段4.1中注入的第二气体有助于在初始阶段4.1中从晶片表面消除初步污染物(尤其是固有氧化物)。
已经经受这种初步处理的晶片然后可以经受纯氩RTA：不仅晶片表面的粗糙度显著降低，而且此外在晶片表面上该粗糙度将是均匀的。
通过下述的表格描述这一点，其显示出了对于两个SOI晶片(晶片1和晶片2)在纯氩RTA之后的表面粗糙度，并且是对于三种模式的粗糙度测量——从2×2μm2的扫描表面到40×40μm2的扫描表面。
  AFM粗糙度(埃rms)
  2×2μm2   10×10μm2   40×40μm2
  晶片1：标准粗糙度区 1.5 5 7
  晶片1：高粗糙度区(没有初步处理) 6.2 11.7 13.7
  晶片2：整个晶片表面 1.5 5 7
在该表格中，晶片1在纯氩RTA之前没有经历任何初步处理。
该晶片1的表面显示出两种不同的区：
●“标准粗糙度区”，具有保持在低水平的表面粗糙度，
●“高粗糙度区”，具有基本上较高的粗糙度。
图5a描述了在纯氩RTA之后在晶片表面上的粗糙度分布。图的上部分示出了晶片表面上的雾度的重新分配。
在图5a中描述的晶片50表示上述的“晶片1”，因为在纯氩RTA之前，它没有经受任何初步处理。
在图5a的下部分，柱状图概括了雾度值的分布(直接与粗糙度值有关)。
该图示出了粗糙度值广泛分布(从5到120ppm——参见柱状图)。
并且图的上部分显示出较高粗糙度区52，该区位于晶片的下中心部分。相反，区51在较低粗糙度区。
在图5a中描述的晶片由此与粗糙度的广泛分布相关，并与明显较高的粗糙度区相关。
上面表格的晶片2已经经历初步处理(根据上述的第一个实施例)。
该晶片描述在图5b中，其类似于图5a对于晶片1的描述。
可以看出的是，该晶片2不显示任何的“高粗糙度区”——在纯氩RTA之后，低表面粗糙度实际上均匀地分布在晶片上(特别参见图5b的下部分中的柱状图)。
因此初步处理是有利的，因为它显著增强了粗糙度的均匀性。
另外它还是方便的，因为它利用了在RTA之前必要的吹洗阶段。因此不需要附加的步骤。
根据初步处理的第二个实施例，在纯氩RTA之前，使晶片经受在化学清洗晶片表面的形式下进行的初步处理。
这里再一次，晶片尤其可以是(尽管这不是本发明范围的限制)SOI或者SGOI晶片。并且这可以通过Smart-Cut型工艺获得。
在将晶片引入退火腔室之前即刻进行清洗。
该清洗允许消除初始污染物。这改善了纯氩RTA之后所观察到的粗糙度——尤其是关于均匀性。
该清洗优选是RCA清洗，或者HF清洗。
RCA清洗包括两个连续的化学浴(chemical bathes)。
第一个浴在SC1溶液中(NH4OH和H2O2的水溶液)。
申请人已经发现，NH4OH和H2O2的浓度必须在1％和5％之间(分子量)。
更精确地，对于具有硅表面层的晶片(例如SOI)的初步处理，优选的浓度对于NH4OH是1％以及对于H2O2是2％。
然后第二个浴在SC2溶液中(HCl和H2O2的水溶液)。
申请人已经发现，HCl和H2O2的浓度必须在0.1％和5％之间(分子量)。
更精确地，对于具有硅表面层的晶片(例如SOI)的初步处理，优选的浓度对于HCl是1％以及对于H2O2是1％。
SC1和SC2浴的温度应当优选在20和80℃之间，对于具有硅表面层的晶片更优选70℃。
HF清洗将特别蚀刻可存在于晶片表面上的固有氧化物SiO2。
申请人已经发现，HF的浓度必须在0.1％和49％之间(分子量)。很好适合的HF浓度是20％。
HF浴优选应当在室温下(大约20℃)进行。在两种情况中(RCA和HF清洗)，清洗可以和冲洗步骤结合。然而，在HF清洗的情况中，在清洗之后优选不应进行冲洗。
如上所述，在该第二个主要实施例中，要被处理的晶片仍然尤其可以是SOI或者SGOI晶片。
应当注意的是，在具有SiGe中的表面层的晶片的情况中，在所述层中Ge的浓度优选应当不大于20％。
而且，一般来说(无论对于RCA还是对于HF清洗，或者对于其它可能类型的化学清洗)，将设置在化学清洗形式下的初步处理的参数，以便于使得对于SGOI晶片比对于SOI晶片具有较小侵蚀性的清洗。
尤其通过下面而获得对于SGOI晶片的清洗的这种适应：
●采用更稀释的清洗试剂，和/或
●对于清洗，将温度设置为较低值。
上述的两个实施例允许对在WO 03/005434中公开的一般工艺进一步改善。
尤其是，通过这些实施例的其中一个所处理的晶片的表面粗糙度是：
●甚至进一步降低，以及
●更均匀地分布(尤其是，在晶片的中心区中观察不到较高粗糙度区)。

Claims (14)

1、一种用于降低半导体晶片自由面的粗糙度的工艺，所述工艺包括用于平滑所述自由面的单个退火步骤，所述单个退火步骤实施为纯氩气氛下的RTA，其特征在于，在RTA之前，以可控模式吹洗退火环境的气氛，以便于建立允许减少晶片上初步污染物的可控吹洗气氛。
2、根据前述权利要求的工艺，其特征在于，在所述可控吹洗中温度保持在750℃以下。
3、根据前述权利要求的工艺，其特征在于，在所述可控吹洗中温度保持在400℃以下。
4、根据前述任一项权利要求的工艺，其特征在于，所述可控吹洗气氛是由混合有至少一种第二气体的氩构成。
5、根据前述权利要求的工艺，其特征在于，所述第二气体包括氢和/或HCl。
6、根据前述两项权利要求的其中之一的工艺，其特征在于，第二气体是氢，并以0.5和30％之间的可控比例引入。
7、根据权利要求4或者5的工艺，其特征在于，第二气体是氢，并以0.5和5％之间的可控比例引入。
8、根据前述任一项权利要求的工艺，其特征在于，在可控吹洗和RTA之间，该工艺包括从预稳定温度到RTA温度的温度斜坡上升，在纯氩气氛中进行所述斜坡上升。
9、根据前述权利要求的工艺，其特征在于，所述预稳定温度具有大约750℃的值。
10、根据前述任一项权利要求的工艺，其特征在于，在RTA之前，进行晶片表面的化学清洗，以便于进一步降低晶片上初步污染物的量。
11、根据前述任一项权利要求的工艺，其特征在于，在1150到1230℃的温度下进行在纯氩气氛中的所述RTA。
12、根据前述任一项权利要求的工艺，其特征在于，在1到30秒的时间中进行在纯氩气氛中的所述RTA。
13、根据前述任一项权利要求的工艺，其特征在于，在通过Smart-Cut型工艺获得的晶片上进行该工艺。
14、根据前述任一项权利要求的工艺，其特征在于，在SOI或者SGOI晶片上进行该工艺。
CN200380110781XA 2003-12-03 2003-12-03 改善晶片的表面粗糙度的工艺 Expired - Lifetime CN1879204B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2003/006380 WO2005055308A1 (en) 2003-12-03 2003-12-03 Process for improving the surface roughness of a wafer

Publications (2)

Publication Number Publication Date
CN1879204A true CN1879204A (zh) 2006-12-13
CN1879204B CN1879204B (zh) 2010-07-14

Family

ID=34640309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380110781XA Expired - Lifetime CN1879204B (zh) 2003-12-03 2003-12-03 改善晶片的表面粗糙度的工艺

Country Status (7)

Country Link
EP (1) EP1690289B9 (zh)
JP (1) JP4619949B2 (zh)
CN (1) CN1879204B (zh)
AT (1) ATE498904T1 (zh)
AU (1) AU2003294166A1 (zh)
DE (1) DE60336090D1 (zh)
WO (1) WO2005055308A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920746A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片表面微缺陷的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190451B2 (ja) * 2007-04-20 2013-04-24 キヤノンアネルバ株式会社 炭化ケイ素基板を有する半導体デバイスのアニール方法
US9157681B2 (en) 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
CN103443910A (zh) * 2012-04-05 2013-12-11 国立大学法人东北大学 硅晶片的原子级平坦化表面处理方法及热处理装置
JPWO2013150636A1 (ja) * 2012-04-05 2015-12-14 国立大学法人東北大学 シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置
DE102013018533B4 (de) 2013-08-23 2019-01-10 Centrotherm Photovoltaics Ag Verfahren zum Reduzieren der Oberflächenrauigkeit einer Oberfläche aus Halbleitermaterial eines Substrats mit 3-D Strukturen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58192320A (ja) * 1982-05-07 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH07321042A (ja) * 1994-04-19 1995-12-08 Texas Instr Inc <Ti> 集積回路デバイスの製作方法
GB2312525A (en) * 1996-04-24 1997-10-29 Northern Telecom Ltd Providing cladding on planar optical waveguide by heating to flow
JP3478141B2 (ja) * 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3565068B2 (ja) * 1998-12-28 2004-09-15 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
US6573159B1 (en) * 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US7148570B2 (en) * 2001-08-13 2006-12-12 Sandisk 3D Llc Low resistivity titanium silicide on heavily doped semiconductor
JP5052728B2 (ja) * 2002-03-05 2012-10-17 株式会社Ｓｕｍｃｏ シリコン単結晶層の製造方法
JP4694372B2 (ja) * 2003-12-03 2011-06-08 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ウェハの表面粗さを改善する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920746A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片表面微缺陷的方法

Also Published As

Publication number Publication date
JP4619949B2 (ja) 2011-01-26
EP1690289A1 (en) 2006-08-16
CN1879204B (zh) 2010-07-14
AU2003294166A1 (en) 2005-06-24
EP1690289B1 (en) 2011-02-16
EP1690289B9 (en) 2012-03-14
DE60336090D1 (de) 2011-03-31
ATE498904T1 (de) 2011-03-15
JP2007516586A (ja) 2007-06-21
WO2005055308A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
CN1155065C (zh) 半导体衬底的制造方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1254855C (zh) 快速热退火以及由其制造的硅晶片
CN1524289A (zh) 降低表面粗糙度的方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN101048858A (zh) 绝缘膜形成方法及基板处理方法
CN1146955C (zh) 半导体器件的制造方法
CN1153257C (zh) 半导体衬底的处理方法和半导体衬底
CN100338734C (zh) 基座、气相生长装置、外延晶片的制造装置、外延晶片的制造方法和外延晶片
CN1914709A (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
CN1510755A (zh) 半导体器件及其制造方法
CN1788354A (zh) 半导体装置及其制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1153264C (zh) 物体分离装置和方法以及半导体衬底制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1223463A (zh) 多孔区的去除方法和半导体衬底的制造方法
CN1842896A (zh) 杂质导入层的形成方法、被处理物的清洗方法、杂质导入装置、和器件的制造方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1245971A (zh) 半导体衬底及其制备方法
CN1663045A (zh) 半导体器件及其制造方法
CN1227964A (zh) Soi衬底及其制造方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term

Granted publication date: 20100714

CX01 Expiry of patent term