CN103443910A - 硅晶片的原子级平坦化表面处理方法及热处理装置 - Google Patents

硅晶片的原子级平坦化表面处理方法及热处理装置 Download PDF

Info

Publication number
CN103443910A
CN103443910A CN2012800009293A CN201280000929A CN103443910A CN 103443910 A CN103443910 A CN 103443910A CN 2012800009293 A CN2012800009293 A CN 2012800009293A CN 201280000929 A CN201280000929 A CN 201280000929A CN 103443910 A CN103443910 A CN 103443910A
Authority
CN
China
Prior art keywords
heat treatment
silicon wafer
gas
space
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800009293A
Other languages
English (en)
Inventor
大见忠弘
寺本章伸
诹访智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of CN103443910A publication Critical patent/CN103443910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明为表面由单原子层的台阶形成有呈阶梯状的多个平台的硅晶片，在所述晶片中不存在滑移线。

Description

硅晶片的原子级平坦化表面处理方法及热处理装置
技术领域
本发明涉及一种用于制成IC、LSI等半导体装置的硅晶片表面的平坦化处理方法。
背景技术
用于制成IC、LSI等半导体装置的硅晶片表面的凹凸，例如是像非专利文献1所示那样妨碍MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)的电流驱动能力提高的主要原因，要求对其表面极力地进行平坦化。
另一方面，据报道，在1200℃的Ar环境下对硅晶片进行热处理时，能够形成显现原子水平的台阶和平台结构的终极的平坦表面(非专利文献2)。
但是，考虑在1200℃这样的高温处理下进行批量生产的情况下，是不现实的。
与此相对，专利文献1中记载了通过在高纯度Ar气的环境中在850℃进行热处理，从而能够使200mmφ的晶片表面进行无滑移线的原子级平坦化的方案。
现有技术文献
专利文献
专利文献1：国际公开号WO2011/096417A1
非专利文献
非专利文献1：T.Ohmi，K.Kotani，A.Teramoto，and M.Miyashita，IEEE Elec.Dev.Lett.，12，652(1991).
非专利文献2：L.Zhong，A.Hojo，Y.Matsushita，Y.Aiba，K.Hayashi，R.Takeda，H.Shirai，and H.Saito，Phy.Rev.B.54，2304(1996).
发明要解决的问题
但是，根据专利文献1的方法，确实记载了即使在高纯度Ar气的环境中在850℃的低温下对如200mmφ那样的大口径硅晶片进行热处理，也不会形成被称作滑移线的结晶缺陷，但是，专利文献1中并未提及是否适于批量生产、是否能够适用到更大口径的硅晶片，假使能够适用，那么成品率是否为适于大量生产的程度的高成品率，等等。
即，专利文献1并未公开在对多数的大口径硅晶片进行连续地、持续地处理和批量生产的情况下是否也能够防止结晶缺陷的形成。
发明内容
本发明本着对无滑移线的被原子级平坦化的大口径硅晶片进行批量生产时的课题，想要实现批量生产化。
具体而言，本发明的目的之一在于提供一种硅晶片的原子级平坦化表面处理方法，其即使在200mmφ以上的大口径的情况下也会成品率较佳地进行无滑移线的原子级平坦化处理，并且即使重复使用热处理装置也能够以高成品率得到与初期的晶片具有同等的原子级表面平坦性的硅晶片。
本发明的又一目的在于提供一种硅晶片的原子级平坦化表面处理方法，其通过使用纯度更高的热处理环境气体，从而能够对更大口径的晶片在更低温下以更少的气体使用量更快速地以高成品率进行原子级平坦化表面处理。
用于解决问题的手段
为了解决上述课题，根据本发明的第一方案，提供一种硅晶片的原子级平坦化表面处理方法，其特征在于，其采用热处理装置对硅晶片进行热处理，所述热处理装置具有双重空间结构，所述双重空间结构通过将气体输送路在其与所述热处理装置连接的连接部分离而成，所述气体输送路用于从外部向热处理装置的硅晶片的热处理空间导入热处理环境气体，该双重空间结构是内空间与上述热处理空间连通、外空间不与上述热处理空间连通而将所输送的气体排出到外部的结构，在硅晶片的热处理过程中，使所述热处理环境气体流向上述内空间，使上述热处理环境气体或与上述热处理环境气体同等的气体流向所述外空间。
根据本发明的第二方案，提供一种硅晶片的原子级平坦化表面处理方法，其为利用表面热处理进行的硅晶片的原子级平坦化表面处理方法，其特征在于，向热处理装置内的设置有硅晶片的热处理空间导入水分含量为0.2vol.ppb以下、氧含量为0.1vol.ppb以下的纯度的热处理环境气体，同时在热处理温度900℃以下进行热处理。
根据本发明的第三方案，提供一种硅晶片的原子级平坦化表面处理方法，其特征在于，在上述第二方案中，导入水分含量为0.01vol.ppb以下、氧含量为0.02vol.ppb以下的纯度的热处理环境气体，同时在热处理温度900℃以下进行热处理。
发明的效果
根据本发明，能够提供即使为200mmφ以上的大面积的晶片也具有原子级的表面平坦性并且不存在滑移线的硅晶片。
另外，根据本发明，通过持续地使用纯度更高的热处理环境气体，能够对更大口径的晶片在更低温下以更少气体使用量更快速地以高成品率进行原子级平坦化表面处理。
附图说明
图1是表示在各种条件下对硅晶片进行热处理时的X射线衍射形貌结果(试样数4)的图。
图2是用于说明本发明的实施方式的硅晶片的偏移角(off-angle)和平台宽度的关系的示意性说明图。
图3是用于说明在本发明的实施例中使用的优选的热处理装置之一的典型的具体例的示意性说明图。
图4是用于放大并说明图3所示的部分A的示意性说明图。
图5为用于放大并说明图3所示的部分B的示意性说明图。
图6中，(a)为用于放大并说明图3所示的部分C的示意性说明图，在此，示出相关技术中使用的结构。(b)为放大并说明图3所示的部分C的示意性说明图，在此，示出本发明中使用的结构。
图7是表示实施例1、4-1及比较例1、2的试样表面的AFM图像的照片图。
图8是表示在本实施方式的硅晶片上形成MOSFET的情况的一个例子的示意性平面图。
图9是图8的源-漏方向的示意性截面图。
图10是实施例1的热处理时的温度曲线。
图11是表示实施例5和比较例3～5的氧化前和氧化后(处理前和处理后)的试样表面的AFM图像的照片图。
图12是表示实施例6和比较例6的漏电压-漏电流特性的图。
图13是表示实施例4-1的试样表面的AFM图像的照片图。
图14是表示累积故障率(Cumulative Failure“％”)的评价结果(评价面积：1mm×1mm)的图。
图15是表示累积故障率(Cumulative Failure“％”)的评价结果(评价面积：4mm×4mm)的图。
图16是表示对于热处理温度和Ar流量对平坦化处理的影响程度进行评价的实验结果的图。
具体实施方式
以下，基于附图详细地说明本发明的优选的实施方式。首先，对本实施方式的硅晶片进行简单地说明。
利用本发明的表面处理方法而实施了原子级平坦化表面处理的硅晶片在表面由单原子层的台阶形成有呈阶梯状的多个平台且不存在滑移线。
在此，“滑移线”是指在对硅晶片进行热处理时由于高温的缘故有规律地排列的硅原子发生偏离而引起的一种“结晶缺陷”。即，利用本发明的表面处理方法而得到的硅晶片具有无结晶缺陷的结构。
此外，表面由原子级别的台阶形成有呈阶梯状的多个平台的状态是指如图2所示那样的状态。
如图2示意性表示的那样，本实施方式所述的硅晶片的表面从Just(100)面倾斜有偏移角(θ)。
需要说明的是，图2表示以下情况：基板表面的结晶为(100)面，对于相对于<01-1>方向沿<011>方向倾斜36°的方向的(100)面，作为偏移角使面方位倾斜了0.06°。
如图2所示，在原子水平下，基板表面倾斜偏移角(θ)时，其表面的晶格结点不同。该表面的晶格结点替换的位置成为台阶SA、SB。该台阶的高度为硅(100)表面的1个原子台阶即0.13nm。
此时的台阶和平台的数量如图2所示，由(1)式来表示。
L＝0.13/tanθ(nm)    ...(1)
L：平台宽度，θ：从(100)面偏离的偏移角
平台宽度在原子水平存在几个原子的偏差。但是，该偏差小，为nm级，可以忽略对特性的影响，或者即使有影响也在极小的范围内。因此可认为平台宽度实质上为相同宽度。此外，台阶的方向也并不是一条直线，在原子水平上存在几个原子的凹凸，该凹凸也小，为nm级，可以忽略对特性的影响，或者即使有影响也在极小的范围内。因此，实质上视为一个方向呈直线性，由此可认为台阶实质上形成在同一方向上。本发明人等确认到：从AFM图像得到的平台宽度L和由X射线衍射测定得到的偏移角的关系与(1)式的结果非常一致。
即，形成在硅表面的台阶为单原子层，进而，偏移角也同样地以平均的角度计视为实质上相同的角度。在以下的记载中，简单表述为在台阶方向在同一方向形成、平台宽度在相同宽度形成，并且偏移角在相同角度下形成。
此种情况下，为了得到表面以单原子层的台阶形成有呈阶梯状的多个平台且不存在滑移线的硅晶片，只要通过如下方式并采用热处理装置进行原子级平坦化表面处理即可，即，所述热处理装置具有双重空间结构，所述双重空间结构使气体输送路在其与上述热处理装置连接的连接部分离而成，所述气体输送路用于从外部向热处理装置的硅晶片的热处理空间导入热处理环境气体，该双重空间结构是内空间与上述热处理空间连通、外空间不与上述热处理空间连通而将所输送的气体排出到外部的结构，在硅晶片的热处理过程中，使上述热处理环境气体流向上述内空间，使上述热处理环境气体或与上述热处理环境气体等同的气体流向上述外空间。
图3中示出为了具体化本发明而优选使用的热处理装置的一个例子的示意性说明图。图3所示的热处理装置300具有上部设置台301和下部设置台302，两者形成二层结构。
在上部设置台301上设置外在管303，在外在管303内部从图的外侧起配置有SiC(碳化硅)管304、内在管305、晶片定位台306。
外在管303例如是由石英等高耐热性的玻璃质材料构成且具有设有中空的双重结构的圆筒结构。如图示所示那样，在外在管303上具有气体流入口307、气体排气口308，使气体从气体流入口307朝向气体排气口308在双重结构的中空部309中流动。在外在管303的外侧安装以所期望的间距设置的加热器310。
若在长时间或重复进行热处理时为了易于从外面观察内部而以石英构成外在管303，则由于加热器310的原因使金属通过外在管303而微量地侵入热处理装置内。从防止这一点的目的出发，通过使惰性气体例如Ar气流入外在管303的中空部309而使金属不会侵入热处理空间。
用图4对这一点的详细情况进行说明。若为了维持热处理装置内的热处理温度而使处于外在管303的外侧的加热器丝310a持续发热，则金属从加热器丝310a游离，成为浮游金属401，该浮游金属401通过外在管303的外壁303a而侵入到装置内部。
此时，若预先在外在管303的中空部309形成惰性气体例如Ar气的气流，则游离的金属会随着气体的气流而与Ar气一起从气体排出口308排出到装置外部，而不会通过外在管303的内壁303b侵入到装置的更内部。
在热处理中，外在管303和内在管305之间的空间根据需要保持在所期望的真空度，以此来实现维持内在管305内的洁净。
在内在管305的外侧设置有用于从外部将热处理环境气体导入到内在管305内的气体流路311。该气体流路311与设置在内在管305的上部的气体导入口构件312连通，并且在上流侧具有用于从外部引入热处理环境气体的气体导入路313。
气体导入口构件312按照所期望的规格和设计设有用于将导入气体导入内在管305内的细孔。内在管305向下方延伸到下部设置台302附近，在上部设置台301和下部设置台302的中间位置与用于排出内在管305内的热处理环境气体的气体排气路314连通。
在晶片定位台306设有既定数量的用于将晶片定位在内侧的沟槽，具有能够对从一片到多片同时进行热处理这样的结构。
在将晶片定位在晶片定位台306的情况下，如图3所示，在实施热处理的晶片(加工晶片318)的上下位置配置既定片数的伪晶片319，以使加工晶片318的整面均匀一致地加热并加以维持。由此，加工晶片318的被热处理面整面被维持在均匀一致的温度。
为了使放置晶片定位台306的空间的热分布均匀一致，在晶片定位台306的下部配置隔热结构体315。隔热结构体315优选为例如由石英等制成的梯子结构体。尤其在由发泡石英制作时，还能制成任意形状，表观的热容量也变大，因此是优选的。
如图示那样，在气体导入路313、气体排气路314上分别连接外部配管316a、316b。
本发明中，对该外部配管的连接位置(虚线圈的以箭头所示的部分B)、以O型环等密封的位置(虚线圈的以箭头所示的部分C)实施了以下所示的研究。
首先，用放大部分B而示出的图5进行说明。图5的(a)为对利用相关技术的方法进行说明的图，(b)为对本发明的方法进行说明的图。
本发明人等明确了：若在配管上有连接部，则不管怎样进行严格地密封，随着长时间的使用、重复次数的增加，也会有微量的大气从连接部500侵入，导致热处理环境发生变动。不管使用何等纯化的热处理环境气体，随着时间的经过，大气成分也会从连接部缓缓侵入，逆扩散到热处理空间，导致污染热处理气氛。造成污染的大气成分的量虽然极其微量，但若为水成分、氧成分，即使极微量也会给热处理较大影响，无法生产率较佳地生产具有目标原子级的平坦性且无滑移线的大面积硅晶片。即，导致无法批量生产无滑移线的大面积硅晶片。
构成气体导入路313的石英管501与外部配管316a连接，以使热处理环境气体能够从外部导入到热处理装置的热处理空间。
在本发明人等的研究结果中，若长时间使用或重复使用热处理装置，则即使尝试使在连接位置(连接部500)的连接更可靠而阻断大气浸入，但随着经时性变化，大气也会逐渐地从连接部500侵入。
为了防止这种现象，在本发明中，如图5(b)所示，用一对清扫用凸缘502a、502b包围连接部500的周围，以所期望的相对正压使清扫用的气体流向连接部500与凸缘502之间的空间，从而在结构上进行了研究以能够完全阻止大气从连接部500侵入。清扫用的气体由导管503导入。
作为清扫用的气体，使用与热处理环境气体同一种气体或等同的气体。特别优选的是，使用与热处理环境气体同一种气体是理想的。
在图5(b)中，对热处理环境气体的气体导入路313的部分进行了说明，气体排气路314的部分也制成同样的结构。
接着，按照图6，对由O型环等密封的位置(虚线圈的以箭头所示的部分C)的本发明的结构的研究进行说明。图6的(a)为表示相关技术的结构的图，(b)表示本发明的结构的图。
还如图5中说明的那样，不管用O型环等何等精巧地密封而想要维持气密性，经过长时间的经时变化尤其是在施加热时的经时变化也会使其气密性降低，使得大气从装置与O型环的微小的间隙逐渐侵入。为了防止这种现象，如图6(b)所示那样，在安装凸缘602内部设置清扫流路603，使清扫气体以所期望的相对正压流入，由此完全地防止大气向装置内部的侵入。
根据本发明人等的研究，得出以下的结论：若使用市售的较容易获得的高纯度的氩(Ar)气作为热处理环境气体，并用以往结构的热处理装置在显著的高温例如1200℃前后进行热处理，则能够形成无滑移线的硅晶片，尽管如此，若成为200mmφ左右的大面积晶片，则在考虑生产率时实质上难以在晶片表面整个区域得到无滑移线的原子级平坦性。
市售的较容易获得的高纯度氩(Ar)气的纯度，以气体的品质标准表示，为Grade1(G1)等级的纯度，超过99.9999vol％，氧气(O2)含量小于0.1vol.ppm，水分(H2O)的含量，以露点表示，小于-80℃。
在本发明人等的在先申请(专利文献1)中，表明：通过进一步提高氩(Ar)气的纯度而使用水分含量为0.2vol.ppb以下且氧含量为0.1vol.ppb以下的氩(Ar)气，并且在800～900℃这样的远比以往低温的区域进行热处理，从而得到在200mmφ左右的大面积晶片表面整个区域具有无滑移线的原子级平坦性的硅晶片。
上述的本发明的第一方案及第三方案是使该技术进一步发展而得出的，即使对于200mmφ以上的大口径硅晶片也能够高成品率且生产率较佳地实施无滑移线的原子级平坦化处理，是最适于大量生产的原子级表面平坦化处理法。
进而，在上述的本发明的第三方案中，通过使用纯度更高的热处理环境气体，能够对更大口径的晶片在更低温下以更少的气体使用量更快速地以高成品率进行原子级平坦化表面处理。
此时使用的内在管305，优选的是，尽可能地使用谋求纯度化的内在管是理想的。
本发明中，作为热处理环境气体，使用相对于硅晶片表面而言为惰性(非反应性)的气体种类。作为这样的气体，优选的是，使用Ar(氩)、He(氦)等稀有气体，N2(氮)等惰性气体或者将2种以上的这些气体混合而成的混合气体是理想的。在本发明中，使用Ar(氩)是特别理想的。
理想的是热处理时的温度为900度以下。通过使热处理温度为900℃以下，从而在将硅晶片制成300mmφ以上的大口径的情况下也能得到无滑移线的晶片。
但是，在过于低温下的热处理中无法以原子级得到平坦的表面，因此，理想的是，热处理时的温度优选为700℃以上，更优选为750℃以上，进一步优选为800℃以上。即，热处理时的温度优选为700℃～900℃的范围。
这种表面以单原子层的台阶形成有呈阶梯状的多个平台且不存在滑移线的硅晶片，在形成MOSFET的情况下，不会使MOSFET的电流驱动能力劣化，并且能够成品率高地形成MOSFET。
在此，参照图8和图9对使用了本实施方式的硅晶片的MOSFET的形成方法进行说明。
首先，通过不使用碱溶液的洗涤法对进行了上述处理(900℃以下的热处理)的半导体基板901(硅晶片、硅基板)的表面进行洗涤。
接着，如图9所示，例如通过利用由等离子体产生的氧自由基对基板表面直接进行氧化的自由基氧化法来形成SiO2膜902，然后通过CVD法等来形成SiO2膜903。
接着，使用光刻法等，使制成MOS晶体管的活性化区域开口。此时，如图8所示，为了使源-漏方向上不存在台阶(为了使台阶不与载流子移动方向交叉)，理想的是将与台阶平行的方向设为载流子移动方向。通过设定成此种构成，能够实现在载流子移动方向粗糙度极小、载流子迁移率大的MOSFET。
需要说明的是，图8中例示为相对于<01-1>方向，在沿<011>方向倾斜54°的方向上设定源-漏的情况。
接着，如图9所示，以光致抗蚀剂作为掩模材料，除去开口部分的SiO2膜902和SiO2膜903，并除去光致抗蚀剂。需要说明的是，开口形成在应分别设置晶体管的多个(多数)部分上，在图8和图9中示出其中的一个开口部分、一个晶体管。然后，通过不使用碱溶液的洗涤法对露出的半导体表面进行洗涤，然后通过自由基氧化形成SiO2膜904作为栅绝缘膜，形成多晶硅作为栅电极905。需要说明的是，只要是像自由基氧化法那样的各向同性的氧化法，不论其膜厚均不会使界面平坦度劣化。此外，栅绝缘膜可以通过自由基氮化来形成，也可以通过组合自由基氧化和自由基氮化来形成。
之后，通过公知的MOSFET形成方法来形成MOSFET。
具体而言，通过源扩散层906和漏扩散层907的形成、层间绝缘膜908的成膜、接触孔的开口、形成输出栅(原文：ゲ一ト取り出し)电极909、输出源(原文：ソ一ス取り出し)电极910、输出漏电极911，从而形成如图9所示的MOSFET。
需要说明的是，MOSFET的形成方法没有特别的限制。形成栅绝缘膜的方法只要例如是各向同性地对半导体基板进行氧化的方法、或氮化的方法即可。此外，多个形成的晶体管间的元件分离方法可以使用STI(Shallow trench Isolation)、LOCO S(Local Oxidation of Silicon)法等，活性区域表面的洗涤方法、氧化膜、氮化膜的形成方法只要膜厚为相同程度即可。
此种情况下，根据本实施方式，硅晶片按照以下方式构成：表面以单原子层的台阶形成有呈阶梯状的多个平台且不存在滑移线。
因此，通过使用该硅晶片，从而即使在晶片为大口径(200mmφ以上)的情况下也能够成品率较佳地制造MOSFET以及由其构成的电路。
实施例
以下，基于实施例进一步详细地说明本发明。
<滑移线的评价>
在各种热处理温度下对表面发生(100)取向的硅晶片进行加热，制成试样，对有无滑移线进行了评价。具体的步骤如以下所述。
(1)试样的制作
(实施例1)
首先，准备口径200mmφ、表面发生(100)取向的硅晶片，按照以下步骤进行硅晶片表面的洗涤。首先，使用O3水，对硅晶片表面洗涤10分钟，用稀HF(0.5wt％)洗涤1分钟，最后，用超纯水冲洗3分钟。
然后，在图3所示的热处理装置内载置硅晶片，一边以20L/min流入水分为0.2ppb以下、O2为0.1ppb以下的Ar，一边在热处理温度850℃、热处理时间180分钟的条件下进行热处理。
但是，热处理过程中，不按照图4、5、6中说明的方式来实施，而设成与上述的专利文献1的图9中记载的热处理装置中进行的条件同等的热处理装置条件。
具体而言，首先，按照图10所示的温度程序将硅晶片从30℃的状态升温至850℃，且硅晶片在850℃保持180分钟。然后，按照图10所示的温度程序使硅晶片降温至30℃。通过以上步骤制作了试样。
(实施例2)
将Ar流量设为10L/min、热处理时间(保持时间)设为540分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例3)
将Ar流量设为10L/min、热处理时间(保持时间)设为270分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例4-1)
将Ar流量设为10L/min、热处理温度设为900℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例4-2)
将Ar流量设为14L/min、热处理温度设为800℃、热处理时间(保持时间)设为90分钟，除此以外，在与实施例1同样的条件下制作了试样。
(比较例1)
将Ar流量设为10L/min、热处理温度(保持温度)设为1100℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(比较例2)
将Ar流量设为10L/min、热处理温度(保持温度)设为1200℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(2)试样的评价
使用X射线衍射形貌(X-ray diffraction topography)，对所制作的试样有无滑移线进行了评价。需要说明的是，评价使用理学电机公司制造的RU-300，通过透射X射线的形貌图，评价了有无滑移线。
此外，使用AFM(Seiko Instruments Inc.制造的SPI400)观察了试样的表面。使用X射线衍射装置(PANalitycal公司制造的X’pert Pro)测量了试样的偏移角和方向。
评价结果如表1所示，实施例1、2、4(4-1、4-2)和比较例1的透射X射线形貌图如图1所示。
此外，实施例1、4-1、比较例1、2的AFM图像如图7所示。
进而，实施例4-2的AFM图像如图13所示。上端、下端、左端、右端的AFM图像为在各自距离晶片边缘5mm的场所的图像，中央的AFM图像为在中央部(距离晶片边缘100mm)的图像，中央部与上端、下端、左端、右端各自之间的AFM图像为在各自距离晶片边缘50mm的场所的图像。
【表1】
  No.   热处理温度   Ar流量   热处理时间   滑移线
  实施例1   850℃   20L/min   180分钟   无
  实施例2   850℃   10L/min   540分钟   无
  实施例3   850℃   10L/min   270分钟   无
  实施例4-1   900℃   10L/min   60分钟   无
  实施例4-2   800℃   14L/min   90分钟   无
  比较例1   1100℃   10L/min   60分钟   有
  比较例2   1200℃   10L/min   60分钟   有
由表1以及图1、图13可知，在900℃以下进行了热处理的试样(实施例1～4(4-1，4-2))均未出现滑移线，并未因热处理而产生结晶缺陷。需要说明的是，也未观察到其他的面缺陷、点缺陷。
另一方面可知，比较例1、2观察到滑移线(参照图1(a))，因热处理而产生结晶缺陷。
此外，由图7、图13可知，任一试样均观察到表面以原子级的台阶形成有呈阶梯状的多个平台，可以以原子级得到平坦的表面。
<利用自由基氧化的表面凹凸的评价>
对所得的试样的表面实施各种处理，评价了平坦面的形状。具体的步骤如以下所述。
(1)试样的制作
(实施例5)
对于实施例1的试样，使用东京电子公司制造的微波激发等离子体装置，在温度400℃、133Pa、Kr/O2的流量比98/2的条件下进行了自由基氧化，形成了6nm的氧化层。然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。需要说明的是，通过确认成为疏水性的情况来判断氧化膜是否被除去。
(比较例3)
对于实施例1的试样，使用东京电子公司制造的α-8，在O2气氛下，温度900℃下加热试样10分钟，从而使表面热氧化，形成6nm的氧化层。然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。需要说明的是，通过确认成为疏水性的情况来判断氧化膜是否被除去。
(比较例4)
对于实施例1的试样，使用东京电子公司制造的α-8，在O2气氛下，1000℃下加热试样10分钟，从而使表面热氧化，形成17nm的氧化层。然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。需要说明的是，通过成为疏水性的情况来确认氧化膜是否被除去。
(比较例5)
对于实施例1的试样，用以19/1混合了36wt％HCl和50wt％HF的溶液洗涤1分钟，然后，用超纯水冲洗5分钟(即，未对表面氧化)。
(2)试样的评价
接着，用AFM观察实施例5和比较例3～5的氧化前后(比较例5洗涤前后)的表面形状。结果如图11所示。需要说明的是，图11的AFM图像为1μm见方。
如图11所示，可知：进行了自由基氧化的试样(实施例5)在氧化后也明显出现表面的台阶和平台，原子级下的表面的平坦性得以维持。
另一方面，可知：进行了热氧化的试样(比较例3、4)的台阶和平台不明确，原子级下的表面的平坦性变差。
<MOSFET的电流电压特性的评价>
按照以下所示的步骤制作图8和图9所示的MOSFET，评价了漏电流-漏电压(ID-VD)特性。
(1)试样的制作
(实施例6)
首先，利用T.Ohmi，“Total room temperature wet cleaning Si substratesurface，”J.Electrochem.Soc.，Vol.143，No.9，pp.2957-2964，Sep.1996.中记载的不使用碱溶液的洗涤法对实施例1的试样的表面进行了洗涤。接着，通过利用由等离子体产生的氧自由基对基板表面直接进行氧化的自由基氧化法，在温度400℃的条件下形成7nm的SiO2膜902，然后通过CVD法形成300nm的SiO2膜3。
接着，利用光刻法，使制成MOS晶体管的活性化区域开口。
接着，以光致抗蚀剂作为掩模材料，用HCl/HF＝19/1的溶液除去开口部分的SiO2膜902和SiO2膜903，用H2SO4/H2O2＝4∶1溶液除去光致抗蚀层。然后，通过上述的不使用碱溶液的洗涤法对露出的半导体表面进行了洗涤，然后，通过自由基氧化形成5.6nm的SiO2膜904作为栅绝缘膜，形成多晶硅作为栅电极905。然后，通过公知的方法进行源扩散层906和漏扩散层907的形成、层间绝缘膜908的成膜、接触孔的开口、输出栅电极909、输出源电极910和输出漏电极911的形成，完成了如图9所示的MOSFET。
(比较例6)
不进行平坦化处理，使Ra＝0.06nm，除此以外，在与实施例5同样的条件下制作了MOSFET。
(2)试样的评价
在-3V～3V的范围内对所制作的试样以0.5V每单元施加漏电压，测定漏电流。结果如图12所示。
由图12明确可知，在相同的栅电压、漏电压时，具有平坦的界面的实施例6的MOSFET比比较例6流入更大的漏电流，可形成良好的MOSFET。<累积故障率(Cumulative Failure“％”的评价>
图14是表示将评价面积设定为1mm×1mm并进行了累积故障率的评价的结果的图。横轴为直到破坏时所流入的电荷量(charges tobreakdown)Qbd，纵轴为累积故障率。图越靠右，性能越好。
图14中分别示出了在(a)为将热处理温度设定为1100℃并以原子水平使表面平坦化的情况、(b)为将热处理温度设定为800℃并以原子水平使表面平坦化的情况、(c)为未以原子水平进行平坦化的处理的情况、(d)为进行平坦化处理后通过APM来增大表面粗糙度的情况下，用自由基氧化法对各试样形成5.8nm的氧化膜，制作MOS二极管后测定的结果。
由图14所示的结果可知，与粗糙度大的情况即(c)、(d)相比，在平坦化的情况即(a)、(b)的情况下，Qbd变大。
图15是同样地表示将评价面积设定为4mm×4mm并进行了累积故障率的评价的结果的图。
图15中分别示出了在(a)为将热处理温度设定为1100℃并以原子水平使表面平坦化的情况、(b)为将热处理温度设定为800℃并以原子水平使表面平坦化的情况、(c)为未以原子水平进行平坦化的处理的情况下，用自由基氧化法对各试样形成5.8nm的氧化膜，制作MOS二极管后测定的结果。
由图15所示的结果可知，以大面积的试样进行评价时，通过进行平坦化处理，从而使得初期故障消失。
(实施例7)
对表面发生(100)取向的硅晶片变换各种热处理温度及热处理环境气体即Ar的流量，制成各试样，调查了热处理温度和Ar流量对平坦化处理的影响程度。有无滑移线的评价与实施例1同样地进行。具体的步骤如以下所述。
(1)各试样的制作
首先，准备口径300mmφ，表面发生(100)取向的硅晶片，按照以下步骤进行硅晶片表面的洗涤。
首先，使用O3(臭氧)水，对硅晶片表面洗涤10分钟，用稀HF(0.5wt％)洗涤1分钟，最后，用超纯水冲洗3分钟。
然后，在图3所示的热处理装置内载置硅晶片，一边流入水分为0.02ppb以下、O2为0.01ppb以下的纯度的Ar，一边在既定的热处理温度下进行180分钟的热处理。
热处理过程中，为了完全防止大气、游离金属向装置内的侵入而按照图4、5、6中说明的方式来实施。使用Ar作为用于防止大气侵入的气体，通常在比内在管305内的压力略高的压力下连续流入。
具体而言，首先在与图10所示的温度程序模式同等的温度程序下将硅晶片从30℃的状态升温到热处理维持温度(图10中为850℃)，使硅晶片保持该温度180分钟。然后，在与图10所示的温度程序模式同等的温度程序下使硅晶片降温至30℃。通过以上步骤制作了试样。
结果如图16所示。在任何试样中均未观察到滑移线。由此确认到其为平坦性极为优异的表面。
Figure BDA00002139234800161
Figure BDA00002139234800171
由图16可以明确：若为相同的Ar的流量，则热处理温度高者平坦化处理速度快。若为相同的热处理温度，则Ar的流量的大者平坦化处理速度快。
产业上的可利用性
在如上所述的实施方式中，仅对将本发明用于MOSFET的情况进行了说明，但本发明不受这些实施方式的任何限定，也可应用于使用了具有平坦表面的硅晶片的所有的结构中。

Claims (7)

1.一种硅晶片的原子级平坦化的表面处理方法，其特征在于，
其采用热处理装置对硅晶片进行热处理，所述热处理装置具有双重空间结构，所述双重空间结构通过将气体输送路在其与所述热处理装置连接的连接部分离而成，所述气体输送路用于从外部向热处理装置的硅晶片的热处理空间导入热处理环境气体，该双重空间结构是内空间与所述热处理空间连通、外空间不与所述热处理空间连通而将所输送的气体排出到外部的结构，
在硅晶片的热处理过程中，使所述热处理环境气体流向所述内空间，使所述热处理环境气体或与所述热处理环境气体同等的气体流向所述外空间。
2.一种硅晶片的原子级平坦化的表面处理方法，其为利用表面热处理进行的硅晶片的原子级平坦化的表面处理方法，其特征在于，向热处理装置内的设置有硅晶片的热处理空间导入水分含量为0.2vol.ppb以下、氧含量为0.1vol.ppb以下的纯度的热处理环境气体，同时在热处理温度900℃以下进行热处理。
3.一种硅晶片的原子级平坦化的表面处理方法，其为利用表面热处理进行的硅晶片的原子级平坦化的表面处理方法，其特征在于，向热处理装置内的设置有硅晶片的热处理空间导入水分含量为0.02vol.ppb以下、氧含量为0.01vol.ppb以下的纯度的热处理环境气体，同时在热处理温度900℃以下进行热处理。
4.根据权利要求1所述的硅晶片的原子级平坦化的表面处理方法，其特征在于，还向设置有硅晶片的所述热处理空间导入水分含量为0.2vol.ppb以下、氧含量为0.1vol.ppb以下的纯度的热处理环境气体，同时在热处理温度900℃以下进行热处理。
5.一种热处理装置，其特征在于，具有：将热处理空间限定为内侧且为双重结构的外在管、设置在该外在管的外侧的加热器、设置在所述热处理空间内且导入和排出惰性气体的内在管、以及配置在所述内在管的内侧的晶片定位台，
所述外在管具有限定于所述双重结构内部的气体流路，
所述内在管的导入和排出所述惰性气体的部分具有用于导入和排出所述惰性气体的凸缘、以及向用于导入和排出该惰性气体的凸缘的内侧导入惰性气体的导管。
6.根据权利要求5所述的热处理装置，其特征在于，惰性气体在所述外在管的所述气体流路中流动。
7.根据权利要求5或6所述的热处理装置，其特征在于，还预先借助O型环安装所述内在管，从所述热处理空间的外侧向所述O型环供给惰性气体。
CN2012800009293A 2012-04-05 2012-04-05 硅晶片的原子级平坦化表面处理方法及热处理装置 Pending CN103443910A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/059374 WO2013150636A1 (ja) 2012-04-05 2012-04-05 シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置

Publications (1)

Publication Number Publication Date
CN103443910A true CN103443910A (zh) 2013-12-11

Family

ID=49300158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800009293A Pending CN103443910A (zh) 2012-04-05 2012-04-05 硅晶片的原子级平坦化表面处理方法及热处理装置

Country Status (4)

Country Link
EP (1) EP2835820A1 (zh)
KR (1) KR20150003416A (zh)
CN (1) CN103443910A (zh)
WO (1) WO2013150636A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106484978A (zh) * 2016-09-28 2017-03-08 北京理工大学 一种基于晶体滑移机制的各向异性线弹性本构的建立方法
CN107039269A (zh) * 2016-01-14 2017-08-11 索泰克公司 用于平滑结构体表面的方法
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213335A (ja) * 1995-02-02 1996-08-20 Kokusai Electric Co Ltd 半導体製造装置
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
JP5176771B2 (ja) * 2008-08-14 2013-04-03 信越半導体株式会社 縦型熱処理装置及び熱処理方法
CN102741977A (zh) 2010-02-04 2012-10-17 国立大学法人东北大学 硅晶片和半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039269A (zh) * 2016-01-14 2017-08-11 索泰克公司 用于平滑结构体表面的方法
CN109690733A (zh) * 2016-09-27 2019-04-26 信越半导体株式会社 贴合式soi晶圆的制造方法
CN109690733B (zh) * 2016-09-27 2022-10-18 信越半导体株式会社 贴合式soi晶圆的制造方法
CN106484978A (zh) * 2016-09-28 2017-03-08 北京理工大学 一种基于晶体滑移机制的各向异性线弹性本构的建立方法
CN106484978B (zh) * 2016-09-28 2019-07-19 北京理工大学 一种基于晶体滑移机制的各向异性线弹性本构的建立方法

Also Published As

Publication number Publication date
WO2013150636A1 (ja) 2013-10-10
EP2835820A1 (en) 2015-02-11
KR20150003416A (ko) 2015-01-09

Similar Documents

Publication Publication Date Title
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
WO2011158528A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US11456360B2 (en) Epitaxial growth methods and structures thereof
JP2009194216A (ja) 半導体装置の製造方法
US20090275183A1 (en) Method of manufacturing semiconductor device
US11018223B2 (en) Methods for forming device isolation for semiconductor applications
WO2011158534A1 (ja) 炭化珪素半導体装置の製造方法
CN103443910A (zh) 硅晶片的原子级平坦化表面处理方法及热处理装置
CN102741977A (zh) 硅晶片和半导体装置
TWI567828B (zh) 製造閘極絕緣層的方法
US7951727B2 (en) Capacitor fabrication method
JP5529217B2 (ja) 半導体装置の製造方法
US9157681B2 (en) Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP6862781B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JPWO2013150636A1 (ja) シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置
JP6199354B2 (ja) 半導体装置の製造方法
JP4416354B2 (ja) 半導体装置の製造方法とその製造装置
JP5809317B2 (ja) 半導体装置の製造方法
CN103839983B (zh) 半导体器件及其制作方法
CN110010445A (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
Li Metal-oxide-semiconductor structures on gallium arsenide and gallium nitride

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131211