CN1227964A - Soi衬底及其制造方法和装置 - Google Patents

Soi衬底及其制造方法和装置 Download PDF

Info

Publication number
CN1227964A
CN1227964A CN99102594A CN99102594A CN1227964A CN 1227964 A CN1227964 A CN 1227964A CN 99102594 A CN99102594 A CN 99102594A CN 99102594 A CN99102594 A CN 99102594A CN 1227964 A CN1227964 A CN 1227964A
Authority
CN
China
Prior art keywords
substrate
bonding
substrates
air cleaner
soi substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99102594A
Other languages
English (en)
Inventor
阿闭忠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1227964A publication Critical patent/CN1227964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D46/00—Filters or filtering processes specially modified for separating dispersed particles from gases or vapours
    • B01D46/42—Auxiliary equipment or operation thereof
    • B01D46/48—Removing dust other than cleaning filters, e.g. by using collecting trays
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F3/00—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems
    • F24F3/12—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling
    • F24F3/16—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by purification, e.g. by filtering; by sterilisation; by ozonisation
    • F24F3/167—Clean rooms, i.e. enclosed spaces in which a uniform flow of filtered air is distributed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)
  • Filtering Materials (AREA)
  • Weting (AREA)

Abstract

提供了一种制造高质量键合SOI衬底的方法。在清洁度为联邦标准209D：美国IS标准的1级或更高的气氛中执行暴露二个衬底之间的键合界面的步骤。使用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999%(6N)的空气过滤器，能够获得1级洁净室。

Description

SOI衬底及其制造方法和装置
本发明涉及到SOI衬底及其制造方法和装置，更确切地说是涉及到用包含键合二个衬底的步骤的制造方法而得到的SOI衬底及其制造方法和装置。
在绝缘层上具有单晶硅层的衬底即众所周知的SOI(绝缘体上硅)衬底。采用这种SOI衬底的器件具有许多普通体硅衬底无法得到的优点。
作为一种SOI工艺，在蓝宝石衬底上异质外延生长单晶硅的SOS(蓝宝石上硅)工艺早已为人所知。但异质外延生长得到的单晶硅层的晶体质量很低。
在SOS工艺之后出现了SIMOX(用离子注入的氧进行分离)工艺。SIMOX工艺作为一种将大量氧离子注入到硅衬底中，并对硅衬底进行退火从而形成掩埋在衬底表面之下大约0.2μm处的氧化层的工艺，已经得到了实际应用。但SIMOX工艺需要长时间来注入大量的氧和退火。这对产率和成本来说是一个缺点。此外，在离子注入时，在SOI层(单晶硅层)中产生很多晶体缺陷。当待注入的氧的数量减少时，用常规工艺很难保持氧化膜的规定质量。掩埋氧化膜的厚度也难以改变。
已知键合SOI工艺是另一种SOI工艺。在此工艺中，用氧化之类的方法在二个衬底的至少一个上制作绝缘膜，并使二个衬底的镜面表面彼此紧密接触。对此结构进行退火以便提高接触界面的键合强度。然后，从下表面抛光或腐蚀一个衬底，使具有任意厚度的单晶硅薄膜留在绝缘膜上。此方法的一个重要工序是在绝缘膜上留下具有任意厚度的单晶硅薄膜的工序。更具体地说是，在此方法中，厚达数百μm的硅衬底通常必须被均匀地抛光或腐蚀到厚度为数μm或1μm或更小。从可控性或均匀性的观点看，这样的抛光或腐蚀在技术上是很困难的。
制作硅薄膜的方法粗略地分成二类。一类是只使用抛光的BPSOI(键合和抛光SOI)，另一类是BESOI(键合和回腐蚀SOI)，其中在待留下的薄膜上(或当要制造单个衬底时，紧靠薄膜之下)直接制作腐蚀停止层，并用衬底的腐蚀和腐蚀停止层的腐蚀二个步骤来制作硅薄膜。
在BPSOI方法中，仅仅用抛光方法是难以将硅层减薄到1μm或更薄的。作为此方法的一个改进，用抛光将硅层减薄到大约1-3μm，然后进行等离子体腐蚀。借助于在监测薄膜厚度分布的情况下对局部等离子体腐蚀区进行扫描而完成等离子体腐蚀。据报道，用这种方法能够获得大约±10nm的薄膜厚度分布。
无可否认，BESOI方法由于能够容易地使薄膜厚度均匀而具有优点。这是由于在BESOI方法中，硅有源层常常被外延生长在预先已经制作的腐蚀停止层上。例如，用外延生长方法将含有高浓度硼的p+型硅薄层和p型硅薄膜堆叠在p型衬底上，从而制作第一衬底。第一衬底与第二衬底键合并夹入一个氧化膜之类的绝缘层。用研磨或抛光方法从下表面对第一衬底进行减薄。然后，对留下的p型硅薄膜进行选择性腐蚀以暴露p+型硅薄层。此外p+型硅薄膜被选择性腐蚀以暴露p型硅薄膜，从而完成SOI结构。在Maszara等人的报告(见W.P.Maszara,J.Electrochem.Soc.,vol.138,341,1991)中详细描述了这一方法。
在日本专利公开No.5-21338中，公开了一种获得高平整度键合界面和具有均匀厚度的有源层同时比之BESOI方法对回腐蚀选择性改善了几个数量级的方法。在日本专利公开No.5-21338公开的方法中，硅衬底的表面被阳极氧化以形成多孔层，用外延生长方法在多孔层上制作硅有源层以制备第一衬底，并将第一衬底键合到第二衬底。此时，在第一衬底上的多孔硅层相当于BESOI方法中的腐蚀停止层。由于基于氢氟酸的腐蚀剂对多孔硅比对单晶硅的腐蚀速率高得多，故能够实现高的选择性比率。
在日本专利公开No.5-21338公开的方法中，多孔硅层是用对平坦的单晶硅衬底的表面进行阳极氧化的方法制作的。因此，用外延生长方法制作的有源层的平整度高于BESOI方法(其中用CVD之类的方法制作腐蚀停止层)。此外，能够在多孔硅层上制作结晶性几乎与制作在无孔单晶硅衬底上的外延层相同的外延层。因此，根据此方法，能够制作具有满意结晶性和优良薄膜厚度均匀性的SOI衬底。
在K.Sakaguchi等人的报告中，单晶硅衬底的表面被阳极氧化以形成多孔层，并在多孔层上生长外延层以制备第一衬底。第一衬底被键合到具有氧化表面的第二衬底。用研磨机从第一衬底的下表面侧研磨无孔单晶硅部分以暴露多孔层。当用HF/H2O2混合液仅仅选择性腐蚀多孔层时，得到了在5英寸晶片上薄膜厚度分布为507nm±15nm(±3％)或9 6.8nm±4.5nm(±4.7％)的SOI层(单晶硅层)。他们还报道，在用HF/H2O2混合液的腐蚀中，对多孔硅层的腐蚀速率是对无孔硅层的腐蚀速率的105倍。
不仅具有热氧化表面的单晶硅衬底，而且透明氧化硅衬底也可以用作第二衬底。
作为变通，在制作在多孔硅衬底上的外延层的表面上制作热氧化膜以制备键合到没有氧化膜的第二衬底的第一衬底。而且，氧化膜可以制作在第一和待键合的第二衬底二者上。
作为有源层的外延层与氧化膜(外延层上的热氧化膜)之间界面的界面态足够低，且氧化膜的厚度能够任意控制。因此，用上述方法能够制造能充分表现SOI特征的衬底。
如上所述，虽然对二个衬底进行键合的工序是一个问题，但键合SOI工艺还是比SIMOX工艺更有前景。
在键合工序中，若在二个衬底的键合界面上出现外来物即杂质，则在键合界面中形成所谓“空洞”的间隙。在空洞形成时，在键合二个衬底之后用研磨、抛光或腐蚀制作薄膜的工序中，外来物体可能在对应于空洞的SOI层中形成小孔，或SOI层的性质可能被外来物体即杂质部分地改变。此空洞部分可能破裂和脱落。
当以氢氟酸为基的腐蚀剂被用来制作薄膜时，腐蚀剂可通过外来物形成的小孔进入SOI层，从而大量腐蚀键合界面处的氧化膜。此时，上部SOI层破裂并脱落。另外，其性质已经改变的那部分SOI层可能被用于制作薄膜的且以氢氟酸为基的腐蚀剂腐蚀。此时，腐蚀剂也通过孔进入SOI层，导致与上述相同的情况。
当用浓缩的氢氟酸腐蚀得到SOI结构时，常常出现这种缺陷并被称为HF空洞、HF坑或HF缺陷。D.K.Sadana等人详细地报道了这些缺陷(见D.K.Sadana等人，Proceeding 1994 IEEE InternationalSOI Conference,Oct.1994)。根据此报道，即使在SIMOX衬底中也出现HF空洞。因此，在氧离子注入到硅衬底中时被金属沾污的部分在SOI层中形成性质已经改变了的部分，且当用HF腐蚀这一性质已经改变了的部分时，就形成孔。
在制造硅半导体器件的工序中，基于氢氟酸的腐蚀剂常常被用于衬底清洗或氧化膜腐蚀。在此工序中倘若SOI层破裂并脱落，则产生颗粒，而且，有源层位于SOI层已经脱落的部分的器件就完全不工作。随着采用SOI衬底的半导体器件的集成度的提高，有源层具有脱落部分的几率也提高，导致半导体器件成品率下降。
即使键合界面处出现的外来物体即杂质没有形成任何空洞，它们也有可能在键合之后退火时扩散进入氧化膜或硅中。
金属杂质或氧化物基杂质也可形成HF空洞。
此外，来自外部气氛或人体、墙壁材料或地板覆盖材料以及空气中漂浮的诸如硼之类的少量化学杂质，扩散进入SOI有源层，从而妨碍器件的制造。在一般洁净室中键合的硅/氧化膜界面上，观察到硼大约为1019原子/cm3。在制作高质量的SOI有源层时，这种化学杂质的扩散会带来严重的问题。对于键合SOI衬底，没有确定有关HF空洞或杂质的明确的产品指标。但HF空洞或杂质确实影响键合SOI衬底的无缺陷成品率并反映在制造成本上。
如上所述，对于制造键合SOI衬底来说，防止外来物体即杂质粘附在键合界面上是非常重要的。
考虑到上述情况，提出了本发明，其目的是提供一种制造高质量键合SOI衬底的方法。
本发明的另一目的是改善成品率和降低制造成本。
根据本发明的一种情况，提供了一种SOI衬底制造方法，它包含键合二个衬底的步骤，其特征是至少暴露二个待键合的衬底之间的键合界面的步骤，要在不低于联邦标准209D：美国I S标准中的1级清洁度的气氛中进行。
在此SOI衬底制造方法中，用例如对尺寸不小于0.1μm的尘埃颗粒的收集效率不低于99.9999％的空气过滤器，能够获得清洁度不低于1级的气氛。
在此SOI衬底制造方法中，用例如对尺寸不小于0.1μm的尘埃颗粒的收集效率不低于99.99999％的空气过滤器，能够获得清洁度不低于1级的气氛。此空气过滤器最好包含具有PTFE(聚四氟乙烯)过滤器介质的空气过滤器。
根据本发明的另一种情况，提供了一种SOI衬底制造方法，它包含键合二个衬底的步骤，其特征是至少暴露二个待键合的衬底之间的键合界面的步骤，在由具有PTFE(聚四氟乙烯)过滤器介质的空气过滤器过滤过的洁净空气中进行。
在此SOI衬底制造方法中，至少暴露二个待键合的衬底的键合界面的步骤，最好在不仅用空气过滤器而且用化学过滤器过滤过的洁净空气中进行。
在此SOI衬底制造方法中，暴露二个待键合的衬底之间的键合界面的步骤，最好在通过空气过滤器向下流的洁净空气中进行。
在此SOI衬底制造方法中，为了执行暴露二个待键合的衬底之间的键合界面的步骤，空气过滤器最好安置在洁净室的整个天花板上，至少在各个装置的上方。
在此SOI衬底制造方法中，为了加工具有暴露的键合界面的衬底，空气过滤器最好不仅安置在洁净室的天花板上，而且安置在各个装置中。
在此SOI衬底制造方法中，至少在执行暴露二个待键合的衬底之间的键合界面的步骤的区域中，要防止在物体中出现电荷。
在此SOI衬底制造方法中，连接到用来制作或处理键合界面的装置的气体管道最好完全或部分地包含CRP管道。
在此SOI衬底制造方法中，至少暴露二个待键合的衬底之间的键合界面的步骤，最好在由局部洁净室***保证清洁度，且空气过滤器安置在局部洁净室***中的每个用来执行暴露键合界面的步骤的装置和在各个装置之间的转移装置中的环境下执行。
在此SOI衬底制造方法中，最好是在键合过程中不需要手动操作的自动装置用作键合二个衬底的装置。
根据本发明的又一种情况，提供了一种SOI衬底制造方法，它包含键合二个衬底的步骤，其特征是在消除可能粘附在二个衬底之间的键合界面的尘埃的环境中制造SOI衬底，以便在制得的SOI衬底浸入49％浓度的HF溶液15分钟之后得到的空洞密度不多于0.5个/cm2。
根据本发明的又一种情况，提供了一种SOI衬底制造方法，它包含键合二个衬底的步骤，其特征是在消除可能沾污二个衬底之间的键合界面的化学杂质的环境中制造SOI衬底，以便在制得的SOI衬底的键合界面上得到不大于1×1016原子/cm3的硼浓度。
上述SOI衬底制造方法中的每一个可以用于包含下列步骤的制造工艺，这些步骤是：在衬底上制作多孔层和在多孔层上制作含有单晶层的无孔层以制备第一衬底、将第一衬底键合到独立制备的第二衬底并使无孔层夹入其间、从键合衬底叠层清除第一衬底侧以便在第二衬底侧的表面上留下多孔层、以及腐蚀留在第二衬底侧的表面上的多孔层。
上述SOI衬底制造方法中的每一个可以用于包含下列步骤的制造工艺，这些步骤是：将离子注入到第一衬底以形成微空洞层、将具有微空洞层的第一衬底键合到独立制备的第二衬底、在微空洞层处分离键合衬底叠层、以及清除留在第一衬底侧的表面上的微空洞层。
上述SOI衬底制造方法中的每一个可以用于包含下列步骤的制造工艺，这些步骤是：在第一衬底上制作氧化膜、将具有氧化膜的第一衬底键合到独立制备的第二衬底并使氧化膜夹入其间、以及研磨键合衬底叠层的第一衬底侧并减薄键合衬底叠层。
根据本发明的又一种情况，提供了一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其特征是当SOI衬底浸入49％浓度的HF溶液15分钟时，得到的空洞密度不多于0.5个/cm2。
根据本发明的又一种情况，提供了一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其特征是当SOI衬底浸入49％浓度的HF溶液15分钟时，得到的平均空洞密度不多于0.5个/cm2。
根据本发明的又一种情况，提供了一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其特征是键合界面上的硼浓度不大于1×1016原子/cm3。
根据本发明的又一种情况，提供了一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其特征是键合界面上的平均硼浓度不大于1×1016原子/cm3。
根据本发明的制造装置适合于上述各个制造方法。
从下列参照附图对本发明实施例进行的详细描述，本发明的进一步目的、特点和优点将变得明显。
图1剖面图示出了第一实施例的例1的洁净室的示意安排；
图2剖面图示出了第一实施例的例2的洁净室的示意安排；
图3平面图示出了用来以ELTRAN方法制造键合SOI衬底的洁净室的示意安排；
图4A-4F示出了用ELTRAN方法制造键合SOI衬底的各个步骤；
图5A-5E示出了用离子注入剥离方法制造键合SOI衬底的各个步骤；
图6剖面图示出了第二实施例的例1的洁净室的示意安排；
图7剖面图示出了第二实施例的例2的洁净室的示意安排；
图8平面图示出了用来以ELTRAN方法制造键合SOI衬底的洁净室的示意安排。
在根据本发明最佳实施例的SOI衬底制造方法中，在每立方英尺有尺寸为0.1μm或更大的尘埃颗粒39个或更少的环境中制造键合SOI衬底。用这种安排，减小了由用于衬底清洗或腐蚀中的氢氟酸之类的化学品造成的诸如SOI层的性质的变化等。
[第一实施例]
在此实施例中，公开了一种制造键合衬底叠层的方法，此方法不会将待键合的衬底之间的键合界面暴露于不具有联邦标准209D：美国IS标准中的1级或更高级的清洁度的任何气氛。根据此制造方法，能够防止尘埃之类的外来物体粘附于键合界面，并能够减小由用于衬底清洗或腐蚀中的氢氟酸之类的化学品造成的诸如SOI层的性质的变化等。
在根据本实施例的制造装置中，对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器(以下也称为6N空气过滤器)，被安置在空气流速受到控制的垂直向下气流的上游，从而构成每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少的洁净室。6N空气过滤器可以由例如玻璃过滤器介质或低压力损耗型PTFE(聚四氟乙烯)过滤器介质制成。
本实施例的制造装置还考虑了洁净室中的电荷积累问题。在硅晶片的清洗过程中，更确切地说是在清洗之后的干燥过程中，在执行旋转干燥的同时有大量空气喷向晶片。此时，由于大量空气与晶片之间的摩擦而产生数千伏特的静电，以致吸引尘埃。在洁净室中，使用了抗静电夹具。但仍然在没有任何抗静电措施的情况下使用许多由特弗龙(Teflon)制成的用来储存或传送晶片的晶片载体或传送盒或具有绝缘性质的橡胶或乙烯手套。由于摩擦而在这些夹具中积累电荷并吸引气氛中的轻尘埃。
在本实施例的制造装置中，安置了用来尽可能减少积累在洁净室中任何物体中的电荷的机构，以便防止尘埃粘附到任何物体上。特别是在本实施例的制造装置中，尘埃颗粒/外来物体在键合界面上的粘附被减小到了最小。
借助于使用诸如SMIF(标准机械界面)之类的局部洁净室***，即使在100-1000级清洁度的常规洁净室中，也能够完成本发明的制造方法。
诸如SMIF之类的局部洁净室***，使用具有外洁净室、用来将晶片装载到隔离装置中的晶片装载机构以及晶片回收机构的在装置之间传送的局部洁净盒***。根据此***，被制造的衬底不被暴露于100-1000级的外洁净室气氛。
当用本发明的此最佳实施例制造的键合SOI衬底被浸入49％浓缩HF溶液15分钟时，HF空洞密度为0.5个/cm2或更低。
0.5个/cm2或更低的HF空洞密度相当于联邦标准209D：美国IS标准中的1级或更高级的清洁度，即每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少，亦即每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少。
假设尘埃颗粒是均匀分布的，且晶片位于40cm/s垂直流速的垂直向下的气流中。此时，在10秒钟内有0.55个尘埃颗粒通过单位面积的晶片。更确切地说是，在美国IS标准的1级洁净室中，当晶片垂直位于40cm/s流速的垂直向下的气流中10秒钟时，每平方厘米有0.55个尘埃颗粒可能喷向晶片。
在本实施例的制造***中，平行于地板表面，亦即垂直于垂直向下的气流的晶片被从晶片载体取出并在平台上键合。从晶片载体取出晶片并键合它们所需的时间是10秒或更少。假设在此时间内喷向衬底的所有尘埃颗粒都形成HF空洞，则在美国IS标准的1级洁净室中于10秒内将晶片键合时，HF空洞密度可能是每平方厘米有0.5个。
下面描述本实施例的具体例子。
(例1)
图1剖面图示出了第一实施例的例1的洁净室的示意安排。例1的洁净室具有各种各样的用来制造键合SOI衬底的装置。
如图1所示，在例1中，清洁度为联邦标准209D：美国IS标准中的1级或更高级的洁净室，由向下气流舱室装置中的对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6 N)或更高的空气过滤器(6N空气过滤器)构成。
更具体地说，此洁净室具有2.5m的地板以下空间、3.0m的楼层空间和2.0m的天花板空间。在此洁净室中，地板以下空间与楼层空间用空气能够通过的网状结构地板(网格地板)隔开。在舱室区中，6N空气过滤器100安置在天花板中。清洁空气通过6N空气过滤器100从天花板送到地面，然后通过地板到地板以下，形成空气流速为0.3-0.45m/s的垂直向下气流。
送至地板以下的空气通过舱室区旁边的返回空间回到天花板并再次通过6N空气过滤器100，形成循环。返回空间与舱室区被墙或通过地板上的墙结构完全隔开。各个制造装置中的空气过滤器也是6N空气过滤器。因此，被制造的衬底只暴露于通过6N空气过滤器的清洁空气。
在具有上述设置的洁净室中，每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少(每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少)，从而实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。在舱室区中29个测量点处，对1立方英尺或更多的空气进行了取样，并用能够测量0.1μm或更大的颗粒的尘埃计数器三次测量了空气中的颗粒密度。在所有点处的颗粒密度都为每立方英尺0个颗粒。
表1示出了当用浓缩氢氟酸(49％)对在图1所示的1级洁净室中制造的键合SOI衬底和在100级洁净室中制造的键合SOI衬底(比较例1)进行15分钟腐蚀时得到的HF空洞密度。二个键合SOI衬底都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表1
    洁净室     HF空洞密度
    例     1级     平均为0.22个/cm2
比较例1     100级     平均为0.89个/cm2
如表1所示，但在气流向下的舱室***中用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成1级洁净室时，能够减少键合界面上的颗粒/外来物体，并能够大大降低HF空洞密度。
例1是关于舱室***中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板上而外室用作返回空间时，也可望得到与上述相同的效果。
(例2)
图2剖面图示出了第一实施例的例2的洁净室的示意安排。例2的洁净室不仅具有图2所示的装置，而且还具有各种各样的用来制造键合SOI衬底的装置。
在例2中，在1级舱室区，亦即在被制造的衬底被暴露的区域中，如图2所示，在天花板上安装了用来防止洁净室中各个物体积累电荷的离化器212。利用离化器212的中和作用，能够防止颗粒粘附于晶片、晶片载体等。
关于洁净室中的电荷积累，必须小心完成硅晶片的清洗，更确切地说是清洗之后的干燥。在干燥过程中，在执行旋转干燥的同时，有大量空气喷向晶片。此时，由于大量空气与晶片之间的摩擦而产生数千伏特的静电，以致吸引尘埃。在洁净室中，使用了抗静电夹具。但仍然在没有任何抗静电措施的情况下使用许多由特弗龙制成的用来储存或传送晶片的晶片载体或传送盒或具有绝缘性质的橡胶或乙烯手套。由于摩擦而在这些夹具中积累电荷并吸引气氛中的轻尘埃。
离化器产生中和所需的电荷，亦即极性与带电物体相反的电荷，并将此电荷馈送给带电物体以便中和。借助于用诸如电场对气体分子进行离化产生离子对而产生极性相反的电荷。
在表2中，比较了当用浓缩氢氟酸(49％)对在图2所示的1级洁净室中制造的键合SOI衬底和在100级的常规洁净室中制造的键合SOI衬底(比较例1)进行15分钟腐蚀时得到的HF空洞密度。二个键合SOI衬底度都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表2
洁净室 离化器     HF空洞密度
    例  1级 有     平均为0.09个/cm2
比较例1  100级 无     平均为0.89个/cm2
如表2所示，当在气流向下的舱室***中用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成1级洁净室，并在天花板上安置离化器以防止在洁净室中的诸如晶片和晶片载体等各种物体中积累电荷时，能够减少键合界面上的任何颗粒/外来物体，并能够大大降低HF空洞密度。
在例2中，购自Hugle Electronics的DC MODEL 442被用作离化器212并安置在6N空气过滤器210之下。购自其它公司的具有相似中和作用的等效产品也可以组合成待安置在空气浴中的离化器或局部安置的小型离化器。
例2是关于舱室***中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板上而外室用作返回空间时，借助于用墙之类隔开至少一个制作键合界面的区域并使用6N空气过滤器，也可望得到与上述相同的效果。
参照图2，参考图号200表示空调器，202表示空气过滤器。
(例3)
在例3中，在100级洁净室中使用制造装置中具有6N空气过滤器的SMIF***，而具有6N空气过滤器的SMIF***被用来在制作键合界面和键合晶片的装置中和装置之间传送晶片。
SMIF***不仅具有带SMIF仓和SMIF外壳的半导体制造装置，而且还具有诸如SMIF臂和SMIF装料器的机械手。
SMIF仓是一个密封良好的用来传送或储存晶片载体的箱体/容器，并含有清洁的惰性气体之类。SMIF仓中的晶片载体被晶片载体装料机构和诸如具有回复机构的SMIF臂和SMIF装料器之类的专用机械手送入到具有6N空气过滤器的局部洁净室的SMIF容器中的半导体制造装置中或从中取出。外洁净室与晶片或人体与晶片彼此被完全隔离。
用来执行键合界面制作之后直到键合的工序的装置以及装置之间的SMIF容器，最好也具有6N空气过滤器。
即使当采用诸如SMIF***之类的局部洁净室***，借助于将晶片安置在与例1和2相同的环境中，也能够获得与例1和例2相同的效果。
(例4)
例4与键合SOI衬底制造方法ELTRAN有关。在ELTRAN中，其表面上具有多孔层的第一衬底的前表面侧以及在多孔层上含有单晶层的无孔层被键合到独立制备的第二衬底。然后，清除第一衬底侧，并选择性清除流在第二衬底侧表面上的多孔层，从而将第一衬底上的单晶层转移到第二衬底。
图3平面图示出了用来以ELTRAN方法制造键合SOI衬底的洁净室的示意安排。
图3所示的洁净室是一舱室***的洁净室。参照图3，“1级舱室”区是在整个天花板表面上安置6N空气过滤器且形成可控空气流速约为0.3-0.45m/s的清洁空气垂直向下流动的区域。
更具体地说，此洁净室具有2.5m的地板以下空间、3.0m的楼层空间和2.0m的天花板空间。在此洁净室中，地板以下空间与楼层空间用空气能够通过的网状结构地板(网格地板)隔开。在舱室区中，6N空气过滤器安置在天花板中。清洁空气通过6N空气过滤器从天花板送到地面，然后通过地板到地板以下，形成空气流速为0.3-0.45m/s的垂直向下气流。送至地板以下的空气通过舱室区旁边的返回空间(公用区)回到天花板并再次通过6N空气过滤器100，形成循环。返回空间与舱室区被墙或通过地板上的墙结构完全隔开。
各个制造装置301-308中的空气过滤器也是6N空气过滤器。因此，被制造的衬底只暴露于通过6N空气过滤器的清洁空气。
在例4的洁净室中，每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少(每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少)，从而实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。在舱室区中29个测量点处，对1立方英尺或更多的空气进行了取样，并用能够测量0.μm或更大的颗粒的尘埃计数器三次测量了空气中的颗粒密度。在所有点处的颗粒密度都为每立方英尺0个颗粒。在制造装置301-308中，也实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。
在例4中，离化器安置在1级舱室的天花板上，其中，自动阳极氧化装置306、外延生长装置(Epi装置)307、氧化炉308、自动晶片转移装置301、自动晶片清洗线302、以及自动键合装置303位于二侧。离化器使装卸晶片时积累了电荷的晶片或晶片载体中和。
下面描述在图3所示的洁净室中用ELTRAN方法制造键合SOI衬底的步骤。图4A-4F示出了用ELTRAN方法制造键合SOI衬底的步骤。
在图4A所示的步骤中，单晶硅衬底400被自动阳极氧化装置306阳极氧化以形成多孔硅层401。此时，单晶硅衬底400上的多孔层的厚度最好是例如几μm至数十μm。但衬底也可以被整个阳极氧化。
为了形成多孔硅层，最好制备一个p型单晶硅衬底400。n型单晶硅衬底也可以使用。但此时，必须制备电阻低的衬底，或必须借助于用光辐照衬底表面而在阳极氧化过程中促进空穴的产生。
在例4中，用自动晶片清洗线302清洗p型单晶硅衬底400，然后，用自动阳极氧化装置306阳极氧化p型单晶硅衬底400的一个表面大约10μm以形成多孔硅层401。
在图4B所示的步骤中，在多孔硅层401上外延生长无孔单晶硅层402。外延生长可以用一般的热CVD、低压CVD、等离子体CVD、分子束外延生长或溅射来执行。在例4中，用氧化炉308对多孔硅层401中的孔壁部分进行轻微的表面氧化，然后用氧化炉308旁边的外延生长装置(Epi装置)307制作单晶硅层402。外延生长层的厚度根据SOI有源层、掩埋氧化膜消耗量以及清洗时的减少量来设计。
在图4C所示的步骤中，用氧化炉308对单晶硅层(外延层)402的表面进行氧化以形成具有预定厚度的掩埋氧化膜403。
在图4D所示的步骤中，制备衬底400亦即其上制作多孔硅层401、单晶硅层402和氧化膜403的第一衬底以及作为第二衬底的硅衬底410。不仅具有氧化表面的衬底、氧化硅玻璃衬底或晶化玻璃衬底，而且用在任意衬底上制作氧化膜的方法制备的衬底，都可以被选择为支持衬底410。在例4中，其表面未被氧化的硅衬底被选择为支持衬底，并用自动晶片清洗线302来清洗其上制作了多孔硅层401、单晶硅层402和氧化膜403的衬底400以及硅衬底(支持衬底)410。
可以将第一和第二衬底中的一个或二者暴露于等离子体气氛以激活表面氧化膜并改善结合强度。最好用氧作为气体。作为变通，也可以使用诸如空气(氧和氮的混合气体)、氮或氢之类的气体、氩或氦之类的惰性气体、或氨之类的分子气体。
在图4E所示的步骤中，清洗过的衬底从自动晶片清洗线302被传送到自动键合装置303，并被自动键合装置303键合。在例4的洁净室中，多个离化器安置在从自动晶片清洗线302的卸料部分到自动键合装置303的区域的天花板上，以便对装卸晶片时已经积累了电荷的晶片或晶片载体进行中和。
随后，对键合衬底叠层进行退火以提高其键合强度。退火温度最好高到某种程度。但若温度过高，多孔硅层401的结构可能改变，或衬底中所含杂质可能扩散进入单晶硅层(外延层)402。为此，必须选择不发生这种问题的温度和时间。更具体地说，1200℃或更低的温度最好。
有些衬底不能在高温下处理。例如，当支持衬底401是氧化硅玻璃衬底时，由于硅和氧化硅玻璃的热膨胀系数不同，此衬底必须在大约200℃或更低的温度下退火。在较高的温度下，键合衬底叠层可能由于应力而剥离或破裂。但能够承受后续研磨或腐蚀工序中的应力的体硅400的键合界面只需要用退火获得。因此，当优化激活中的表面处理条件时，退火温度可设定为200℃或更低。
在图4F所示的步骤中，无孔单晶硅部分400和多孔硅层401被选择性清除以留下单晶硅层(外延层)402。用此工序，完成了具有满意的薄膜厚度分布的SOI衬底。
在此工序中，在研磨室312中用研磨机313将无孔单晶硅部分400磨去大约数百μm，然后用RIE(反应离子刻蚀)干法腐蚀掉大约数μm以暴露多孔层401。只研磨机之类的研磨或只用干法腐蚀，可以清除整个无孔单晶硅部分400以暴露多孔硅层401。
在被墙隔开的研磨室312中，对单晶硅部分400进行研磨。在例4中，研磨室的清洁度粗略为100级。
多孔硅层401被暴露，然后用自动减薄/腐蚀线305选择性腐蚀以留下单晶硅层(外延层)402。多孔硅的腐蚀速率为无孔硅腐蚀速率的105-106倍。因此，当大量晶片在自动减薄/腐蚀线305中以晶片载体为单位接受批处理时，能够得到薄膜厚度分布满意的SOI衬底。
当孔壁由于进入孔中的腐蚀剂的腐蚀作用而突然破裂时，多孔硅的腐蚀进行得极为迅速。因此，多孔硅对无孔硅的腐蚀选择比率达到105-106倍。下方的单晶硅层(外延层)402是由无孔硅组成的，由于腐蚀速率比多孔硅小5-6个数量级而很少被腐蚀。单晶硅层402被留下作为外延生长时保持薄膜厚度均匀性的均匀SOI薄膜。
用上述工艺完成了具有满意的薄膜厚度分布的SOI衬底。在例4中，用自动晶片清洗线304清洗SOI衬底，然后执行氢退火以整平表面。
为了防止沾污被阳极氧化的p型单晶硅衬底400的硼扩散进入SOI有源层，执行氢退火以便向外扩散硼。
用浓缩氢氟酸(49％)对在例4的洁净室中制造的键合SOI衬底和在100级洁净室中制造的键合SOI衬底(比较例3)进行15分钟腐蚀。表3示出了此时用SIMS分析得到的SOI有源层中的HF空洞密度和硼浓度。二个键合SOI衬底都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表3
    洁净室     HF空洞密度
    例     1级     平均为0.03个/cm2
比较例3     100级     平均为0.75个/cm2
如在例4中，当在气流向下的舱室***中用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成1级洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体等中积累电荷时，能够减少键合界面上的任何颗粒/外来物体，并能够大大降低HF空洞密度。
在例4中，购自Hugle Electronics的DC MODEL 442被用作离化器并安置在6N空气过滤器之下。购自其它公司的具有相似中和作用的等效产品也可以组合成待安置在空气浴中的离化器或局部安置的小型离化器。
例4是关于舱室***中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板上而外室用作返回空间时，借助于用墙之类隔开至少一个用来制作键合界面的区域亦即一个从清洗二个待键合的衬底到键合的区域，并使用6N空气过滤器，也可望得到与上述相同的效果。
即使在100级的洁净室中使用诸如用6N空气过滤器的SMIF***之类的局部洁净室***，也可望得到与上述相同的效果。
在例4中，在二个衬底被键合之后，用研磨机之类的研磨清除无孔硅部分400。但如日本专利公开No.7-302889所公开的，可以在多孔层中部或预先制作在多孔层中的易碎部分处，将键合衬底分离成二个衬底。借助于例如改变阳极氧化中的电流，能够在多孔层中制作这种易碎部分。
在键合衬底叠层被分离成二个衬底之后，用自动减薄/腐蚀线305对第二衬底侧亦即支持衬底410进行处理以暴露单晶硅层(外延层)402。可以再次对第一衬底侧亦即p型单晶硅衬底400侧在清除多孔硅层之后进行阳极氧化并重新使用。因此能够降低键合SOI衬底的制造成本。
当氧化硅衬底之类的透明绝缘衬底被用作支持衬底时，能够制造在表面上具有单晶硅层的透明绝缘衬底。
(例5)
在例4中，单晶硅衬底400被阳极氧化以形成多孔硅层401，并在多孔硅层401上外延生长单晶硅层402。在例5中，制作离子注入层(微空洞层)代替多孔层。
在例5中，也在气流向下的舱室***中用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体等的各种物体中积累电荷。
在例5中，至少稀有气体、氢和氮中的一种被离子注入到单晶硅衬底中以便在单晶硅衬底中形成多孔层。以下将这种键合SOI衬底制造方法称为离子注入剥离。
下面描述用离子注入剥离来制造键合SOI衬底的方法。图5A-5E示出了用离子注入剥离来制造键合SOI衬底的步骤。
在图5A所示的步骤中，在单晶硅衬底500的表面上制作绝缘层(二氧化硅层)503。
在图5B所示的步骤中，氢离子被注入到单晶硅衬底500，并对此结构进行退火以便在单晶硅衬底之中形成离子注入层(微空洞层)。待注入的离子的加速能量设计成使投影范围有所希望的深度。虽然制得的微空洞的大小和密度随注入剂量而改变，但注入剂量最好是约为1×1014-1×1015/cm2。为了设定深的投影范围，可以执行沟道离子注入。
用此工序制作了在绝缘层503下方具有单晶硅层(SOI层)502和在单晶硅层502下方的离子注入层501的第一衬底。第一衬底的结构几乎与图4C所示的完全相同。当用透射电子显微镜观察离子注入层501时，发现许多微空洞。
在例5中，如在例4(图3)中那样，在采用6N空气过滤器的1级洁净室中，用离子注入装置(未示出)注入氢离子。注入剂量设定为1×1015/cm2。
在图5C所示的步骤中，制备第一衬底和支持衬底亦即第二衬底，并用自动晶片清洗线进行清洗。
在图5D所示的步骤中，被清洗过的衬底从自动晶片清洗线302被传送到自动键合装置303，并用自动键合装置303进行键合。
如在例4中那样，仅仅用抛光和选择性腐蚀就可以获得SOI衬底。但在例5中，在键合衬底叠层于离子注入层501处被分离之后，留在支持衬底侧上的离子注入层被抛光，从而得到图5E所示的SOI衬底。
当在清洁度低的洁净室中制造键合SOI衬底时，颗粒或金属杂质粘附在待进行离子注入的单晶硅衬底，这部分将注入不了离子。此时，由于不能在整个表面上制作均匀的离子注入层501，故失去了腐蚀选择性，从而难以获得均匀的SOI有源层502。即使在离子注入层501处分离键合衬底叠层的工序中，也难以在离子注入层501不均匀的部分实现分离，且衬底可能破裂。
另一方面，当此工序在例5的洁净室中执行时，在整个表面上能够形成均匀的离子注入层501。因此，能够在离子注入层501处满意地分离键合衬底叠层，并能够获得均匀的SOI有源层。
如在例5中，当在气流向下的舱室***中用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体等各种物体中积累电荷时，能够减少键合界面上的任何颗粒/外来物体，并能够大大降低HF空洞密度。
本发明能够用于另一种SOI衬底制造方法。另一种SOI衬底制造方法的例子如下。
例如，在第一衬底通过氧化膜之类的绝缘层被键合到第二衬底之后，对第一衬底的下表面进行研磨和抛光，以便将衬底减薄到大约1-3μm，并在监测薄膜厚度分布的情况下，对用于局部等离子体腐蚀的腐蚀区进行扫描，从而制作SOI层。
作为变通，用例如外延生长方法，在p型衬底上制作含有高浓度硼的p+型硅薄膜和p型硅薄膜以制备第一衬底。在第一衬底通过氧化膜之类的绝缘层被键合到第二衬底之后，对第一衬底的下表面进行研磨和抛光。然后，对留下的p型硅薄膜进行选择性腐蚀以暴露p+型型硅薄膜，并对p+型硅薄膜进行选择性腐蚀以暴露p型硅薄膜，从而完成SOI衬底。
在这些制造方法中，当如例5那样在使用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器的舱室***的洁净室中制造SOI衬底时，可望得到与上述相同的效果。
当氧化硅衬底之类的透明绝缘衬底被用作支持衬底时，能够制造在表面上具有单晶硅层的透明绝缘衬底。
(第一实施例的效果)
根据本实施例，当用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999％(6N)或更高的空气过滤器构成清洁度为联邦标准209D：美国IS标准中的1级或更高的洁净室，且在键合界面只暴露于清洁空气的情况下制造键合SOI衬底时，能够防止尘埃颗粒/外来物体粘附到键合界面，从而能够制造高质量的键合SOI衬底。
此外，当防止了洁净室物体中的电荷积累时，可进一步防止尘埃颗粒/外来物体粘附到键合界面，从而能够制造高质量的键合SOI衬底。
根据本实施例的键合SOI衬底制造方法，在将结构浸入49％浓缩HF溶液中15分钟而形成的HF空洞的密度为例如0.5个/cm2或更少。
如上所述，根据本实施例，能够以高成品率制造高质量的键合SOI衬底，并能够大大降低其制造成本。
[第二实施例]
在第二实施例中，进一步改进了第一实施例的键合SOI衬底的制造方法。
更具体地说，在本实施例中，在待键合的衬底的键合界面不暴露于除了通过采用化学稳定的PTFE(聚四氟乙烯)过滤器介质的高效空气过滤器(以下称为PTFE空气过滤器)循环的清洁空气之外的任何气氛的情况下，制造键合SOI衬底。根据此制造方法，能够防止尘埃之类的外来物体粘附于衬底中的键合界面，并能够减小诸如用于衬底清洗或腐蚀中的氢氟酸之类的化学品造成的SOI层的性质的变化。
在本实施例的制造装置中，PTFE空气过滤器被用作空气过滤器，从而消除了来自空气过滤器的尘埃的产生和硼之类的化学杂质的产生。在此制造***中，在用来制作键合界面(亦即第一和第二衬底的表面层)的装置与用来键合二个衬底的键合装置之间，不仅***了PTFE空气过滤器，而且***了化学过滤器。用这种设置，清除了从外部进入或从人体、墙壁材料或地板覆盖材料和浮在空气中产生的少量化学杂质，从而消除了硼对键合界面的沾污。因此，键合界面上的硼量可降低到1×1016原子/cm3或更低。
在本实施例的制造***中，对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.99999％(7N)或更高的PTFE空气过滤器，被安置在空气流速受到控制的垂直向下气流的上游，从而构成1级洁净室，亦即每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少的洁净室。
本实施例的制造***还考虑了洁净室中的电荷积累问题。在硅晶片的清洗过程中，更确切地说是在清洗之后的干燥过程中，在执行旋转干燥的同时，有大量空气喷向晶片。此时，由于大量空气与晶片之间的摩擦而产生数千伏特的静电，以致吸引尘埃。在洁净室中，使用了抗静电夹具。但仍然在没有任何抗静电措施的情况下使用许多由特弗龙制成的用来储存或传送晶片的晶片载体或传送盒或具有绝缘性质的橡胶或乙烯手套。由于摩擦而在这些夹具中积累电荷并吸引气氛中的轻尘埃。
在本实施例的制造***中，用来尽可能减少积累在洁净室中任何物体中的电荷的机构被用来防止尘埃粘附到任何物体上。特别是在本实施例的制造***中，尘埃颗粒/外来物体在键合界面上的粘附被减小到了最小。
借助于使用诸如SMIF(标准机械界面)之类的局部洁净室装置，即使在100-1000级清洁度的常规洁净室中，也能够完成本发明的制造方法。
诸如SMIF之类的局部洁净室***，使用具有外洁净室、用来将晶片装载到隔离装置中的晶片装载机构以及晶片回收机构的在装置之间传送的局部洁净盒***。根据此***，被制造的衬底不被暴露于使用由玻璃纤维作为过滤介质的空气过滤器的100-1000级的外洁净室气氛。
当用本发明此最佳实施例的方法制造的键合SOI衬底被浸入49％浓缩HF溶液15分钟时，HF空洞密度为0.5个/cm2或更低。
0.5个/cm2或更低的HF空洞密度相当于每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少的(联邦标准209D：美国IS标准中的1级或更高级的清洁度)，亦即每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少的清洁度。
假设尘埃颗粒是均匀分布的，且晶片位于40cm/s垂直流速的垂直向下的气流中。此时，在10秒钟内有0.55个尘埃颗粒通过单位面积的晶片。更确切地说是，在美国IS标准的1级洁净室中，当晶片垂直位于40cm/s流速的垂直向下的气流中10秒钟时，每平方厘米有0.55个尘埃颗粒可能喷向晶片。
在本实施例的制造***中，平行于地板表面，亦即垂直于垂直向下的气流的晶片被从晶片载体取出并在平台上键合。从晶片载体取出晶片并键合它们所需的时间是10秒或更少。假设在此时间内喷向衬底的所有尘埃颗粒都形成HF空洞，则在美国IS标准的1级洁净室中于10秒内将晶片键合时，HF空洞密度可能是每平方厘米有0.5个。
下面描述本实施例的具体例子。
(例1)
图6剖面图示出了第二实施例的例1的洁净室的示意设置。例1的洁净室具有各种各样的用来制造键合SOI衬底的装置。
在例1中，空气通过化学稳定的PTFE空气过滤器1100循环以实现1级洁净室。
在“Electronic Material,August 1996”中详细描述了PTFE过滤器介质。有一种空气过滤器具有玻璃纤维制成的过滤器介质(称为玻璃空气过滤器)。但由于只使用易碎且细的玻璃纤维时强度降低，故与粗玻璃纤维混合的玻璃纤维被用作玻璃空气过滤器的过滤介质。由于玻璃空气过滤器的过滤介质不均匀，故其收集性能很差。
PTFE过滤介质由直径均匀的纤维组成，且由于是借助于拉伸PTFE树脂膜而制成，故在纤维之间有小孔。PTFE空气过滤器的颗粒收集效率比具有相同的压力损耗的常规玻璃空气过滤器高大约3个数量级。
为了在制造过滤介质纤维时得到高的注塑性质，玻璃过滤介质含有大量的硼或金属氧化物。这是由于100％的氧化硅玻璃的软化温度太高，从而难以大批量生产细的玻璃纤维。因此，当过滤器介质被浸入纯水中时，杂质被大量洗出。当用玻璃过滤介质过滤空气时，就产生硼之类的气态化学杂质。特别是当它们与通常用来在洁净室中清洗或腐蚀衬底的氢氟酸接触时，这种化学杂质就增加。
用在例1中的采用PTFE过滤介质的化学稳定的空气过滤器的性质不会被这种酸改变，来自空气过滤器的尘埃或硼之类的化学杂质被完全消除。
如图6所示，在例1中，在向下气流舱室***中，用PTFE空气过滤器1100建立了洁净室。此PTFE空气过滤器对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.99999％(7N)或更高。
更具体地说，此洁净室具有2.5m的地板以下空间、3.0m的楼层空间和2.0m的天花板空间。在此洁净室中，地板以下空间与楼层空间用空气能够通过的网状结构地板(网格地板)隔开。在舱室区中，PTFE空气过滤器1100安置在天花板中。清洁空气通过PTFE空气过滤器1100从天花板送到地面，然后通过地板到地板以下，形成空气流速为0.3-0.45m/s的垂直向下气流。
送至地板以下的空气通过舱室区旁边的返回空间回到天花板并再次通过PTFE空气过滤器1100，形成循环。返回空间与舱室区被墙或通过地板上的墙结构完全隔开。各个制造装置中的空气过滤器也由PTFE空气过滤器构成。因此，被制造的衬底只暴露于通过PTFE空气过滤器的清洁空气。
在上述安排的洁净室中，每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少(每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少)，从而实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。在舱室区中29个测量点处，对1立方英尺或更多的空气进行了取样，并用能够测量0.1μm或更大的颗粒的尘埃计数器三次测量了空气中的颗粒密度。在所有点处的颗粒密度都为每立方英尺0个颗粒。
表4示出了当用浓缩氢氟酸(49％)对在图6所示的1级洁净室中制造的键合SOI衬底和在100级洁净室中制造的键合SOI衬底(比较例1)进行15分钟腐蚀时得到的HF空洞密度。二个键合SOI衬底都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表4
空气过滤器 洁净室 HF空洞密度
例 PTFE过滤介质 1级或更高 平均为0.11个/cm2
比较例1 玻璃过滤介质 100级 平均为0.89个/cm2
如表4所示，当在气流向下的舱室装置中用PTFE空气过滤器构成1级洁净室时，能够减少键合界面上的颗粒/外来物体，并能够大大降低HF空洞密度。
在例1中，采用了购自DAIKIN公司的PTFE过滤介质的空气过滤器(Neurofine)。但也可以采用购自Nihon Muki等的具有等效性能的空气过滤器。
例1是关于舱室装置中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板上而外室用作返回空间时，借助于用PTFE空气过滤器作为空气过滤器，也可望得到与上述相同的效果。
(例2)
图7剖面图示出了第二实施例的例2的洁净室的示意安排。例2的洁净室不仅具有图7所示的装置，而且还具有各种各样的用来制造键合SOI衬底的装置。
如上所述，PTFE过滤介质是化学稳定的，且即使在与氢氟酸之类接触时也不改变性质，故硼之类的化学杂质既不被洗出也不漂浮在空气中。但极小量的诸如硼之类的外部化学杂质可能进入。如图7所示，在例2中，化学过滤器1201被安置在用来引入外部气氛的空调器1200前面。参考号1202表示空气过滤器。
用来引入外部气氛的空调器1200可能不完全清除化学杂质，而且从人体、墙壁材料或地板覆盖材料还会产生小量的化学杂质。在例2中，在至少从键合界面制作到键合的区域，亦即从对二个待键合的衬底(第一和第二衬底)进行清洗的装置到用来键合这些衬底的装置的区域中的天花板上，不仅局部安置了PTFE空气过滤器1210，而且还局部安置了化学过滤器1211。用此化学过滤器1211，能够抑制可能从外部进入的或从人体、墙壁材料或地板覆盖材料产生的小量的硼之类的化学杂质粘附到键合界面上。在例2中，采用离子交换的化学吸附型化学过滤器作为化学过滤器1201和1211。
在表5中，对使用玻璃空气过滤器而不使用任何化学过滤器的洁净室中的化学杂质的组分浓度(比较例)以及例2洁净室中空调器1200出口和化学过滤器1211的入口和出口处的化学杂质的组分浓度进行了比较。
表5
 Na+ NH4 + K+ Cl- SO4 - B  P
比较例 0.7  4.6  0.07  3.4  10.9  0.3  0.03
例：空调器出口 0.007  1.9 ＜0.003  0.3  0.07  0.08  0.003
例：化学过滤器入口 ＜0.001  3.6 ＜0.003  0.38  0.56  0.01  0.003
例：化学过滤器出口 ＜0.001  1.1 ＜0.003  0.08 ＜0.05  0.001  0.002
根据例2的洁净室，利用PTFE空气过滤器1210，比之常规洁净室可降低化学杂质一个数量级或更多。在紧靠化学过滤器1211的下方，还能够降低化学杂质大约一个数量级。
NH4 +之类虽然被空调器1200前面的化学过滤器1201清除了，但由于它从洁净室中的墙壁材料或人体产生，故在化学过滤器1211的入口处其浓度增大。然而，NH4 +之类被化学过滤器1211清除。
在例2中，在键合二个衬底的过程中，自动键合装置被用来防止与人体同在的化学杂质粘附到衬底。
表6示出了在例2的洁净室中制造的键合SOI衬底和在使用表5所示的比较例的玻璃空气过滤器的100级洁净室中制造的键合SOI衬底(比较例2)的SOI有源层中的用SIMS分析得到的硼浓度。
表6
空气过滤器 化学过滤器 SOI有源层中的硼浓度
例 PTFE过滤介质     有 1015-1016原子/cm3
比较例2 玻璃过滤介质     无 1018-1019原子/cm3
在使用玻璃空气过滤器的洁净室中，大量硼被氢氟酸从玻璃过滤介质中洗出。因此，如表6所示，硼以1019原子/cm3粘附到键合界面。另一方面，在例2中，至少在制作键合界面的工序中，亦即在从清洗二个待键合的衬底到键合的工序中，除了PTFE空气过滤器之外，使用了化学过滤器。用这种安排，能够防止硼之类的化学杂质粘附到键合界面和扩散进入SOI有源层。
从键合界面扩散进入SOI有源层的硼之类的杂质，妨碍了器件的制造。借助于对SOI衬底进行退火，使硼向外扩散，可以降低扩散进入SOI衬底的硼的浓度。但为了以1018-1019原子/cm3向外扩散硼，必须进行长时间的退火。特别是对于厚的键合SOI衬底来说，这是不容易的。
在比较例2中，硼以外的化学杂质也从键合界面进入SOI有源层。但在例2中，由于使用了化学过滤器，故可避免这一危险，因而能够制得高质量的SOI有源层。
如图7所示，在例2中，在1级舱室区亦即暴露被制造的衬底的区域，在天花板上安置了离化器1212以防止各个物体上积累电荷。
如图7所示，在例2中，在1级舱室区亦即暴露被制造的衬底的区域，用来防止在洁净室中各个物体上积累电荷的离化器1212被安置在天花板上。利用离化器1212的中和作用，可防止颗粒粘附到晶片和晶片载体等上。
关于洁净室中的电荷积累，必须小心完成硅晶片的清洗，更确切地说是清洗之后的干燥。在干燥过程中，在执行旋转干燥的同时有大量空气喷向晶片。此时，由于大量空气与晶片之间的摩擦而产生数千伏特或更高的静电，以致吸引尘埃。在洁净室中，使用了抗静电夹具。但仍然在没有任何抗静电措施的情况下使用许多由特弗龙制成的用来储存或传送晶片的晶片载体或传送盒或具有绝缘性质的橡胶或乙烯手套。由于摩擦而在这些夹具中积累电荷并吸引气氛中的轻尘埃。
离化器产生中和所需的电荷，亦即极性与带电物体相反的电荷，并将此电荷馈送给带电物体以便中和。借助于用诸如电场的电能对气体分子进行离化产生离子对而产生极性相反的电荷。
在表7中，比较了当用浓缩氢氟酸(49％)对在图7所示的洁净室中制造的键合SOI衬底和在使用玻璃空气过滤器的100级的常规洁净室中制造的键合SOI衬底(比较例1)进行15分钟腐蚀时得到的HF空洞密度。二个键合SOI衬底都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表7
空气过滤器 洁净室 离化器 HF空洞密度
例 PTFE过滤介质 1级 有 平均为0.05个/cm2
比较例1 玻璃过滤介质 100级 无 平均为0.89个/cm2
如表7所示，当在气流向下的舱室***中用PTFE空气过滤器构成1级洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体之类的各个物体中积累电荷时，能够减少键合界面上的颗粒/外来物体，并能够大大降低HF空洞密度。
在例2中，采用离子交换的化学吸附型化学过滤器(购自Ebara的EPIX)被用作化学过滤器1211，并局部安置在从清洗二个待键合的衬底到键合的区域中。化学过滤器可以安置在整个洁净室。此外，依赖于化学组分，利用诸如物理吸附或中和型化学过滤器，能够得到相同的效果，且这些过滤器可以组合。
在例2中，购自Hugle Electronics的DC MODEL 442被用作离化器1212并安置在空气过滤器1210之下。购自其它公司的具有相似中和作用的等效产品也可以组合成待安置在空气浴中的离化器或局部安置的小型离化器。
例2是关于舱室装置中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板上而外室用作返回空间时，借助于用墙之类隔开至少一个制作键合界面的区域亦即一个从清洗二个待键合的衬底到键合的区域并使用PTFE空气过滤器和化学过滤器，也可望得到与上述相同的效果。
(例3)
在例3中，在使用玻璃空气过滤器的100级洁净室中，使用制造装置中具有PTFE空气过滤器的SMIF***，而具有PTFE空气过滤器和化学过滤器的SMIF***被用来在制作键合界面和键合晶片的装置中和装置之间传送晶片。
SMIF***不仅具有带SMIF仓和SMIF外壳的半导体制造装置，而且还具有诸如SMIF臂和SMIF装料器之类的机械手。
SMIF仓是一个密封良好的用来传送或储存晶片载体的箱体/容器，并含有清洁的惰性气体之类。SMIF仓中的晶片载体被晶片载体装料机构和诸如具有回复机构的SMIF臂和SMIF装料器之类的专用机械手送入到具有PTFE空气过滤器的局部洁净室的SMIF容器中的半导体制造装置中或从中取出。外洁净室与晶片或人体与晶片彼此被完全隔离。
用来执行键合界面制作之后直到键合的工序的装置以及装置之间的SMIF容器，最好也具有PTFE空气过滤器和化学过滤器。
即使当采用诸如SMIF***之类的局部洁净室***，借助于将晶片安置在与例1和2相同的晶片所暴露的环境中，也能够获得与例1和例2相同的效果。
(例4)
例4与键合SOI衬底制造方法ELTRAN有关。在ELTRAN中，其表面上具有多孔层以及在多孔层上含有单晶层的无孔层的第一衬底的前表面侧被键合到独立制备的第二衬底。然后，清除第一衬底侧，并选择性清除留在第二衬底侧表面上的多孔层，从而将第一衬底上的单晶层转移到第二衬底。
图8平面图示出了用来以ELTRAN方法制造键合SOI衬底的洁净室的示意安排。
图8所示的洁净室是一种舱室***的洁净室。参照图8,“1级舱室”区是在整个天花板表面上安置PTFE空气过滤器且形成可控空气流速约为0.3-0.45m/s的清洁空气垂直向下流动的区域。
更具体地说，此洁净室具有2.5m的地板以下空间、3.0m的楼层空间和2.0m的天花板空间。在此洁净室中，地板以下空间与楼层空间用空气能够通过的网状结构地板(网格地板)隔开。在舱室区中，PTFE空气过滤器安置在天花板中。清洁空气通过PTFE空气过滤器从天花板送到地面，然后通过地板到地板以下，形成空气流速为0.3-0.45m/s的垂直向下气流。送至地板以下的空气通过舱室区旁边的返回空间(公用区)回到天花板并再次通过PTFE空气过滤器，形成循环。返回空间与舱室区被墙或通过地板上的墙结构完全隔开。
各个制造装置1301-1308中的过滤器也由PTFE空气过滤器构成。因此，在制造过程中，衬底只暴露于通过PTFE空气过滤器的清洁空气。
在例4的洁净室中，每立方英尺中尺寸为0.1μm或更大的尘埃颗粒为39个或更少(每立方厘米中尺寸为0.1μm或更大的尘埃颗粒为0.00137个或更少)，从而实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。在舱室区中29个测量点处，对1立方英尺或更多的空气进行了取样，并用能够测量0.1μm或更大的颗粒的尘埃计数器测量了三次空气中的颗粒密度。在所有点处的颗粒密度都为每立方英尺0个颗粒。在制造装置1301-1308中，也实现了联邦标准209D：美国IS标准中的1级或更高级的清洁度。
如上所述，PTFE过滤器是化学稳定的，且即使在与氢氟酸之类接触时也不改变性质，故硼之类的化学杂质既不被洗出也不漂浮在空气中。但极小量的诸如硼之类的外部化学杂质可能进入。如在例2中那样，在例4中，化学过滤器被用作用来引入外部气氛的空调器前面的前置过滤器。
用来引入外部气氛的空调器可能不完全清除化学杂质，而且从人体、墙壁材料或地板覆盖材料还会产生小量的化学杂质。如图8所示，在例4中，在至少从键合界面制作到键合的区域，亦即从对二个待键合的衬底(第一和第二衬底)进行清洗的装置到用来键合这些衬底的装置的区域中的天花板上，不仅局部安置了PTFE空气过滤器，而且还局部安置了化学过滤器。用此化学过滤器，能够抑制可能从外部进入的或从人体、墙壁材料或地板覆盖材料产生的小量的硼之类的化学杂质粘附到键合界面上。在例4中，采用了离子交换的化学吸附型化学过滤器。
在从自动晶片清洗线1302的晶片供应区到自动键合装置1303的区域的整个天花板表面上，亦即在图8中的“化学过滤器安置舱室”中，不仅安置了PTFE空气过滤器，而且也安置了化学过滤器。
在例4中，用来制作键合界面的装置和用来处理它的装置，更具体地说是氧化炉1308和外延生长装置(Epi装置)1307，在气体管道中部分地使用了CRP管，从而清除了金属杂质。
此外，离化器安置在1级舱室的天花板上，其中，自动阳极氧化装置1306、外延生长装置(Epi装置)1307、氧化炉1308、自动晶片转移装置1301、自动晶片清洗线1302、以及自动键合装置1303被安排在二侧。离化器使装卸晶片时积累了电荷的晶片或晶片载体中和。
下面描述在图8所示的洁净室中用ELTRAN方法制造键合SOI衬底的步骤。图4A-4F示出了用ELTRAN方法制造键合SOI衬底的步骤。
在图4A所示的步骤中，单晶硅衬底400被自动阳极氧化装置1306阳极氧化以形成多孔硅层401。此时，单晶硅衬底400上的多孔层的厚度最好是例如几μm至数十μm。但衬底也可以被整个阳极氧化。
为了形成多孔硅层，最好制备一个p型单晶硅衬底400。n型单晶硅衬底也可以使用。但此时，必须制备电阻低的衬底，或必须借助于用光辐照衬底表面而在阳极氧化过程中促进空穴的产生。
乙醇与浓度比清洗所用的氢氟酸更高的氢氟酸的混合液被用作对单晶硅衬底400进行阳极氧化的阳极氧化溶液。在例4的洁净室中，采用了PTFE空气过滤器，因此，阳极氧化溶液不使过滤介质改变成洗出化学杂质或产生颗粒。
在例4中，用自动晶片清洗线1302清洗p型单晶硅衬底400，然后，用自动阳极氧化装置1306阳极氧化p型单晶硅衬底400的一个表面大约10μm以形成多孔硅层401。
在图4B所示的步骤中，在多孔硅层401上外延生长无孔单晶硅层402。外延生长可以用一般的热CVD、低压CVD、等离子体CVD、分子束外延生长或溅射来执行。在例4中，用氧化炉1308对多孔硅层401中的孔壁部分进行轻微的表面氧化，然后用氧化炉1308旁边的外延生长装置(Epi装置)1307制作单晶硅层402。外延生长层的厚度根据SOI有源层、掩埋氧化膜消耗的量以及清洗时的减少量来设计。
在例4中，外延生长装置(Epi装置)1307使用CRP管来清除金属杂质，从而防止金属杂质在外延生长过程中混合。
在图4C所示的步骤中，用氧化炉1308对单晶硅层(外延层)402的表面进行氧化以形成具有预定厚度的掩埋氧化膜403。在例4中，氧化炉1308在气体管道中部分地使用CHP管来清除金属杂质，从而防止金属杂质在氧化膜制作过程中混合。
在图4D所示的步骤中，制备衬底400亦即其上制作多孔硅层401、单晶硅层402和氧化膜403的第一衬底以及作为第二衬底的硅衬底410。不仅具有氧化表面的衬底、氧化硅玻璃衬底或晶化玻璃衬底，而且用在任意衬底上制作氧化膜的方法制备的衬底，都可以被选择为支持衬底410。在例4中，其表面未被氧化的硅衬底被选择为支持衬底，并用自动晶片清洗线1302来清洗其上制作了多孔硅层401、单晶硅层402和氧化膜403的衬底400以及硅衬底(支持衬底)410。
可以将第一和第二衬底中的一个或二者暴露于等离子体气氛以激活表面氧化膜并改善结合强度。最好用氧作为气体。作为变通，也可以使用诸如空气(氧和氮的混合气体)、氮或氢之类的气体、氩或氦之类的惰性气体、或氨之类的分子气体。
在图4E所示的步骤中，清洗过的衬底从自动晶片清洗线1302被传送到自动键合装置1303，并被自动键合装置1303键合。在例4的洁净室中，在从自动晶片清洗线1302的卸料部分到自动键合装置1303的区域的整个天花板表面上，不仅安置了PTFE过滤器，而且还安置了化学过滤器。因此键合界面的沾污被减为最小。
随后，对键合衬底叠层进行退火以提高其键合强度。退火温度最好高到某种程度。但若温度过高，则多孔硅层401的结构可能改变，或衬底中所含杂质可能扩散进入单晶硅层(外延层)402。为此，必须选择不发生这种问题的温度和时间。更具体地说，1200℃或更低的温度最好。
有些衬底不能在高温下处理。例如，当支持衬底410是氧化硅玻璃衬底时，由于硅和氧化硅玻璃的热膨胀系数不同，此衬底必须在大约200℃或更低的温度下退火。在较高的温度下，键合衬底叠层可能由于应力而剥离或破裂。但能够承受体硅400的后续研磨或腐蚀工序中的应力的键合界面只需要用退火获得。因此，当优化激活中的表面处理条件时，退火温度可设定为200℃或更低。
在图4F所示的步骤中，无孔单晶硅部分400和多孔硅层401被选择性清除以留下单晶硅层(外延层)402。用此工序，完成了具有满意的薄膜厚度分布的SOI衬底。
在此工序中，在研磨室1312中用研磨机1313将无孔单晶硅部分400磨去大约数百μm，然后用RIE(反应离子刻蚀)干法腐蚀掉大约数μm以暴露多孔层401。只用研磨机之类的研磨或只用RIE干法腐蚀，可以清除整个无孔单晶硅部分400以暴露多孔硅层401。
在被墙隔开的研磨室1312中，对单晶硅部分400进行研磨。研磨室1312不必确保1级清洁度。但当采用玻璃空气过滤器时，化学杂质可能扩散到1级舱室。为了防止这种情况，在例4中于研磨室1312的天花板上安置了PTFE空气过滤器。在例4中，研磨室1312的清洁度粗略为100级。
多孔硅层401被暴露，然后用自动减薄/腐蚀线1305选择性腐蚀以留下单晶硅层(外延层)402。多孔硅的腐蚀速率为无孔硅腐蚀速率的105-106倍。因此，当大量晶片在自动减薄/腐蚀线1305中以晶片载体为单位接受批处理时，能够得到薄膜厚度分布满意的SOI衬底。
当孔壁由于进入孔中的腐蚀剂的腐蚀作用而突然破裂时，多孔硅的腐蚀进行得极为迅速。因此，多孔硅对无孔硅的腐蚀选择比率达到105-106倍。下方的单晶硅层(外延层)402是由无孔硅组成的，由于腐蚀速率比多孔硅小5-6个数量级而很少被腐蚀。单晶硅层402被留下作为外延生长时保持薄膜厚度均匀性的均匀SOI薄膜。
用上述工艺完成了具有满意的薄膜厚度分布的SOI衬底。在例4中，用自动晶片清洗线1304清洗SOI衬底，然后执行氢退火以整平表面。
为了防止沾污阳极氧化的p型单晶硅衬底400的硼扩散进入SOI有源层，执行氢退火以便向外扩散硼。但在例4中，由于硼之类的化学杂质对键合界面的沾污最小，故在考虑从阳极氧化的p型单晶硅衬底的扩散量的情况下执行用来向外扩散硼的氢退火。
用浓缩氢氟酸(49％)对在例4的洁净室中制造的键合SOI衬底和在使用玻璃空气过滤器的100级洁净室中制造的键合SOI衬底(比较例3)进行15分钟腐蚀。表8示出了此时用SIMS分析得到的SOI有源层中的HF空洞密度和硼浓度。二个键合SOI衬底都具有200nm的SOI膜厚度和200nm的掩埋氧化膜厚度。
表8
洁净室装置 HF空洞密度 SOI有源层中的硼浓度
    例 PTFE空气过滤器+化学过滤器 平均为0.02个/cm2 1015-1016原子/cm3
比较例3 常规100级 平均为0.75个/cm2 1018-1019原子/cm3
如在例4中，当在气流向下的舱室***中用PTFE空气过滤器构成1级洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体之类的各种物体中积累电荷时，能够减少键合界面上的任何颗粒/外来物体，并能够大大降低HF空洞密度。
在例4中，采用购自DAIKIN公司的PTFE过滤介质的空气过滤器(Neurofine)。但也可以采用购自Nihon Muki的具有等效功能的空气过滤器之类。
在例4中，采用离子交换的化学吸附型化学过滤器(购自Ebara的EPIX)被局部安置在从清洗待键合的衬底(第一和第二衬底)到键合的区域中。化学过滤器可以安置在整个洁净室。
此外，依赖于化学组分，利用诸如物理吸附或中和型的其它化学过滤器，能够得到相同的效果，且这些过滤器可以组合。
在例4中，购自Hugle Electronics的DC MODEL 442被用作离化器并安置在空气过滤器之下。购自其它公司的具有相似中和作用的等效产品也可以组合成待安置在空气浴中的离化器或局部安置的小型离化器。
例4是关于舱室***中的舱室与返回空间交替的洁净室。但即使在具有双重结构的洁净室中，当空气过滤器安置在内室的整个天花板表面上而外室用作返回空间时，借助于用墙之类隔开至少一个用来制作键合界面的区域亦即一个从清洗二个待键合的衬底到键合的区域，并使用PTFE空气过滤器和化学过滤器，也可望得到与上述相同的效果。
即使在采用具有玻璃过滤介质的100级的洁净室中，在制造装置中使用诸如具有PTFE空气过滤器的SMIF***之类的局部洁净室装置，且PTFE空气过滤器和化学过滤器被用来在装置中传送或在用来执行从键合界面制作到键合的工序的装置之间传送时，也可望得到与上述相同的效果。
在例4中，在二个衬底被键合之后，用研磨机之类的研磨清除无孔硅部分400。但如日本专利公开No.7-302889所公开的，可以在多孔层中部或预先制作在多孔层中的易碎部分处，将键合衬底分离成二个衬底。借助于例如改变阳极氧化中的电流，能够在多孔层中制作这种易碎部分。
在键合衬底叠层被分离成二个衬底之后，用自动减薄/腐蚀线1305对第二衬底侧亦即支持衬底410进行处理以暴露单晶硅层(外延层)402。可以在清除多孔硅层之后再次对第一衬底侧亦即p型单晶硅衬底400侧进行阳极氧化并重新使用。因此能够降低键合SOI衬底的制造成本。
当氧化硅衬底之类的透明绝缘衬底被用作支持衬底时，能够制造在表面上具有单晶硅层的透明绝缘衬底。
(例5)
在例4中，单晶硅衬底400被阳极氧化以形成多孔硅层401，并在多孔硅层401上外延生长单晶硅层402。在例5中，制作离子注入层(微空洞层)代替多孔层。
在例5中，也在气流向下的舱室***中用PTFE空气过滤器构成1级洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体的各种物体中积累电荷。
在例5中，至少稀有气体、氢和氮中的一种被离子注入到单晶硅衬底中以便在单晶硅衬底中形成多孔层。以下将这种键合SOI衬底制造方法称为离子注入剥离。
下面描述用离子注入剥离来制造键合SOI衬底的方法。图5A-5E示出了用离子注入剥离来制造键合SOI衬底的步骤。
在图5A所示的步骤中，在单晶硅衬底500的表面上制作绝缘层(二氧化硅层)。
在图5B所示的步骤中，氢离子被注入到单晶硅衬底500中，并对此结构进行退火以便在单晶硅衬底500之中形成离子注入层(微空洞层)。待注入的离子的加速能量设计成使投影范围具有所希望的深度。虽然制得的微空洞的大小和密度随注入剂量而改变，但注入剂量最好是约为1×1014-1×1015/cm2。为了设定深的投影范围，可以执行沟道离子注入。
用此工序制作了具有在绝缘层503下方的单晶硅层(SOI有源层)502和在单晶硅层502下方的离子注入层501的第一衬底。第一衬底的结构几乎与图4C所示的完全相同。当用透射电子显微镜观察离子注入层501时，发现许多微空洞。
在例5中，如例4(图8)那样，在采用6N空气过滤器的1级洁净室中，用离子注入装置(未示出)注入氢离子。注入剂量设定为1×1015/cm2。
在例5中，离子注入装置的气体管道采用CRP管来清除金属杂质，从而防止金属杂质在离子注入中混合。
在图5C所示的步骤中，制备第一衬底和支持衬底亦即第二衬底510，并用自动晶片清洗线进行清洗。
在图5D所示的步骤中，被清洗过的衬底从自动晶片清洗线被传送到自动键合装置，并用自动键合装置进行键合。
如在例4中那样，仅仅用抛光和选择性腐蚀就可以获得SOI衬底。但在例5中，在键合衬底叠层于离子注入层501处被分离之后，留在支持衬底侧上的离子注入层被抛光，从而得到图5E所示的SOI衬底。
当在清洁度低的洁净室中制造键合衬底叠层时，颗粒或金属杂质粘附在待进行离子注入的单晶硅衬底，这部分将注入不了离子。此时，由于不能在整个表面上制作均匀的离子注入层501，故失去了腐蚀选择性，从而难以获得均匀的SOI有源层502。即使在离子注入层501处分离键合衬底叠层的工序中，也难以在离子注入层501不均匀的部分实现分离，且衬底可能破裂。
另一方面，当此工序在例5的洁净室中执行时，在整个表面上能够形成均匀的离子注入层501。因此，能够在离子注入层501处满意地分离键合衬底叠层，并能够获得均匀的SOI有源层。
如在例5中那样，当在气流向下的舱室***中用PTFE空气过滤器构成洁净室，并在天花板上安置离化器以防止在诸如洁净室中的晶片和晶片载体等各种物体中积累电荷时，能够减少键合界面上的任何颗粒/外来物体，并能够大大降低HF空洞密度。
本发明能够用于另一种键合SOI衬底制造方法。另一种键合SOI衬底制造方法的例子如下。
例如，在第一衬底通过氧化膜之类的绝缘层被键合到第二衬底之后，对第一衬底的下表面进行研磨和抛光，以便将衬底减薄到大约1-3μm，并在监测薄膜厚度分布的情况下，对用于局部等离子体腐蚀的腐蚀区进行扫描，从而制作SOI层。
作为变通，用例如外延生长方法，在p型衬底上制作含有高浓度硼的p+型硅薄膜和p型硅薄膜以制备第一衬底。在第一衬底通过氧化膜之类的绝缘层被键合到第二衬底之后，对第一衬底的下表面进行研磨和抛光。然后，对留下的p型硅薄膜进行选择性腐蚀以暴露p+型硅薄膜，并对p+型硅薄膜进行选择性腐蚀以暴露p型硅薄膜，从而完成SOI结构。
在这些制造方法中，当如例5那样在其中局部安置了PTFE空气过滤器和化学过滤器的舱室***的1级洁净室中制造SOI衬底时，可望得到与上述相同的效果。
当氧化硅衬底之类的透明绝缘衬底被用作支持衬底时，能够制造在表面上具有单晶硅层的透明绝缘衬底。
(第二实施例的效果)
根据本实施例，当用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.99999％(7N)或更高的空气过滤器构成清洁度为联邦标准209D：美国IS标准中的1级或更高的洁净室，且在键合界面只暴露于清洁空气的情况下制造键合SOI衬底时，能够防止尘埃颗粒/外来物体粘附到键合界面，从而能够制造高质量的键合SOI衬底。
更具体地说，根据本发明，清洁度为联邦标准209D：美国IS标准中的1级或更高的洁净室是用化学稳定的PTFE(聚四氟乙烯)过滤介质作为对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.99999％(7N)或更高的空气过滤器来构成的，并在键合界面只暴露于清洁空气的情况下制造键合SOI衬底。用这种安排，能够大大减少来自空气过滤器的尘埃或诸如硼之类的化学杂质。因此，能够制造由在洁净室中用来清洗或腐蚀衬底的氢氟酸之类造成的性质改变最小的键合SOI衬底。
此外，当在从键合界面制作到键合的区域中不仅局部安置了PTFE空气过滤器，而且还安置了化学过滤器时，诸如可能从外部进入或从人体、墙壁材料或地板覆盖材料产生和漂浮在空气中的硼之类的化学杂质对键合界面的粘附能够得到抑制，因而能够制造更高质量的键合SOI衬底。
此外，当防止了洁净室物体中的电荷积累时，可进一步防止尘埃颗粒/外来物体粘附到键合界面，从而能够制造更高质量的键合SOI衬底。
根据本实施例的键合SOI衬底制造方法，键合界面上的硼的浓度能够被降低到例如1×1016原子/cm3或更低。在将此结构浸入49％浓缩HF溶液中15分钟而形成的HF空洞的密度为例如0.5个/cm2或更少。
如上所述，根据本实施例，能够以高成品率制造高质量的键合SOI衬底，并能够大大降低其制造成本。
根据本发明，能够制造高质量的键合SOI衬底。
本发明不局限于上述各个实施例，在本发明的构思与范围内，可以作出各种改变和修正。因此，为了宣告本发明的范围，特提出下列权利要求。

Claims (23)

1．一种SOI衬底制造方法，它包含键合二个衬底的步骤，其中至少暴露上述二个待键合的衬底之间的键合界面的步骤是在不低于联邦标准209D：美国IS标准中的1级清洁度的气氛中进行的。
2．根据权利要求1的方法，其中用对尺寸不小于0.1μm的尘埃颗粒的收集效率不低于99.9999％的空气过滤器获得清洁度不低于1级的气氛。
3．根据权利要求1的方法，其中用对尺寸不小于0.1μm的尘埃颗粒的收集效率不低于99.99999％的空气过滤器获得清洁度不低于1级的气氛。
4．根据权利要求3的方法，其中所述空气过滤器包含具有PTFE(聚四氟乙烯)过滤介质的空气过滤器。
5．一种SOI衬底制造方法，它包含键合二个衬底的步骤，其中至少暴露所述二个待键合的衬底之间的键合界面的步骤是在由具有PTFE(聚四氟乙烯)过滤介质的空气过滤器过滤过的洁净空气中进行的。
6．根据权利要求5的方法，其中至少暴露所述二个待键合的衬底之间的键合界面的步骤是在不仅用空气过滤器而且还用化学过滤器过滤过的洁净空气中进行的。
7．根据权利要求2-5中任何一个的方法，其中至少暴露所述二个待键合的衬底之间的键合界面的步骤是在通过所述空气过滤器向下流的洁净空气中进行的。
8．根据权利要求2-6中任何一个的方法，其中所述空气过滤器安置在洁净室的整个天花板上，至少在用来执行暴露所述二个待键合的衬底之间的键合界面的步骤的装置的上方。
9．根据权利要求8的方法，其中所述空气过滤器不仅安置在洁净室的天花板上，而且安置在用来加工具有暴露的键合界面的所述衬底的装置中。
10．根据权利要求1-9中任何一个的方法，其中在执行暴露所述二个待键合的衬底之间的键合界面的步骤的区域中，防止物体中积累电荷。
11．根据权利要求1-10中任何一个的方法，其中连接到用来制作或处理键合界面的装置的气体管道完全或部分地包含CRP管道。
12．根据权利要求2-6中任何一个的方法，其中至少暴露所述二个待键合的衬底之间的键合界面的步骤是在由局部洁净室***保证清洁度，且所述空气过滤器安置在局部洁净室***中的每个用来执行暴露键合界面的步骤的装置和在所述各个装置之间的转移装置中的环境下执行的。
13．根据权利要求1-12中任何一个的方法，其中在键合过程中不需要手动操作的自动装置用作键合所述二个衬底的装置。
14．一种SOI衬底制造方法，它包含键合二个衬底的步骤，其中在消除可能粘附到所述二个衬底之间的键合界面的尘埃的环境中制造SOI衬底，以便在所述制得的SOI衬底浸入49％浓缩的HF溶液15分钟之后得到空洞密度不多于0.5个/cm2。
15．一种SOI衬底制造方法，它包含键合二个衬底的步骤，其中在消除可能沾污所述二个衬底之间的键合界面的化学杂质的环境中制造SOI衬底，以便在所述制得的SOI衬底的键合界面上得到不大于1×1016原子/cm3的硼浓度。
16．根据权利要求1-15中任何一个的方法，它包含下列步骤：
在衬底上制作多孔层并在所述多孔层上制作含有单晶层的无孔层以制备第一衬底；
将所述第一衬底键合到独立制备的第二衬底并使所述无孔层夹入其间；
从键合衬底叠层清除所述第一衬底侧以便在所述第二衬底侧表面上留下所述多孔层；以及
腐蚀留在所述第二衬底侧表面上的所述多孔层。
17．根据权利要求1-15中任何一个的方法，它包含下列步骤：
将离子注入到第一衬底以形成微空洞层；
将具有微空洞层的所述第一衬底键合到独立制备的第二衬底；
在所述微空洞层处分离键合衬底叠层；以及
清除留在所述第一衬底侧表面上的所述微空洞层。
18．根据权利要求1-15中任何一个的方法，它包含下列步骤：
在第一衬底上制作氧化膜；
将具有所述氧化膜的所述第一衬底键合到独立制备的第二衬底并使所述氧化膜夹入其间；以及
研磨键合衬底叠层的所述第一衬底侧并减薄所述键合衬底叠层。
19．一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其中当所述SOI衬底浸入49％浓度的HF溶液15分钟时，得到的空洞密度不多于0.5个/cm2。
20．一组用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其中当SOI衬底浸入49％浓度的HF溶液15分钟时，得到的平均空洞密度不多于0.5个/cm2。
21．一种用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其中键合界面上的硼浓度不大于1×1016原子/cm3。
22．一组用包含键合二个衬底的步骤的制造方法制造的SOI衬底，其中键合界面上的平均硼浓度不大于1×1016原子/cm3。
23．一种用来执行权利要求1-19中任何一个的SOI衬底制造方法的制造***。
CN99102594A 1998-03-03 1999-03-03 Soi衬底及其制造方法和装置 Pending CN1227964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10050650A JPH11251207A (ja) 1998-03-03 1998-03-03 Ｓｏｉ基板及びその製造方法並びにその製造設備
JP050650/98 1998-03-03

Publications (1)

Publication Number Publication Date
CN1227964A true CN1227964A (zh) 1999-09-08

Family

ID=12864826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99102594A Pending CN1227964A (zh) 1998-03-03 1999-03-03 Soi衬底及其制造方法和装置

Country Status (7)

Country Link
US (1) US20020004286A1 (zh)
EP (1) EP0940847A3 (zh)
JP (1) JPH11251207A (zh)
KR (1) KR100322194B1 (zh)
CN (1) CN1227964A (zh)
SG (1) SG85106A1 (zh)
TW (1) TW476113B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851337B2 (en) 2006-05-09 2010-12-14 Sumco Corporation Method for producing semiconductor substrate
CN101027769B (zh) * 2004-09-21 2017-06-23 Soitec公司 具有对要键合表面的处理的转移方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519497A (ja) * 1998-07-01 2002-07-02 エクソンモービル・ケミカル・パテンツ・インク 結晶性プロピレンポリマーと結晶化可能プロピレンポリマーとを含んでなる弾性ブレンド
KR100774066B1 (ko) 1999-09-29 2007-11-06 신에쯔 한도타이 가부시키가이샤 웨이퍼, 에피택셜웨이퍼 및 이들의 제조방법
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2851846A1 (fr) * 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
KR100572887B1 (ko) * 2004-01-19 2006-04-24 삼성전자주식회사 케미컬 필터 및 이를 갖는 팬 필터 유닛
JP2005333072A (ja) * 2004-05-21 2005-12-02 Sumco Corp 半導体基板の評価方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
JP5469840B2 (ja) * 2008-09-30 2014-04-16 昭和電工株式会社 炭化珪素単結晶基板の製造方法
US10896127B2 (en) * 2013-01-23 2021-01-19 Lucata Corporation Highly configurable memory architecture for partitioned global address space memory systems
CN104752311B (zh) * 2013-12-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种绝缘体上硅衬底及其制造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP5923197B2 (ja) * 2015-04-17 2016-05-24 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
KR102321839B1 (ko) * 2016-05-09 2021-11-05 어플라이드 머티어리얼스, 인코포레이티드 트랜지스터의 소스/드레인 영역 상의 에피택셜 필름에 대한 선택적 식각 방법
CN114828611B (zh) * 2022-03-02 2023-02-17 深圳市兆兴博拓科技股份有限公司 一种pcb板上全自动贴装设备及贴装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JP2633536B2 (ja) * 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US4962879A (en) * 1988-12-19 1990-10-16 Duke University Method for bubble-free bonding of silicon wafers
JP2517112B2 (ja) * 1989-06-21 1996-07-24 松下電器産業株式会社 クリ―ントンネル
JP2850502B2 (ja) * 1990-07-20 1999-01-27 富士通株式会社 Ｓｏｉ基板の製造方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2723787B2 (ja) * 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
TW273574B (zh) * 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
US5507847A (en) * 1994-07-29 1996-04-16 W. L. Gore & Associates, Inc. ULPA filter
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027769B (zh) * 2004-09-21 2017-06-23 Soitec公司 具有对要键合表面的处理的转移方法
US7851337B2 (en) 2006-05-09 2010-12-14 Sumco Corporation Method for producing semiconductor substrate
US8183133B2 (en) 2006-05-09 2012-05-22 Sumco Corporation Method for producing semiconductor substrate

Also Published As

Publication number Publication date
EP0940847A3 (en) 2000-07-05
US20020004286A1 (en) 2002-01-10
KR100322194B1 (ko) 2002-02-04
SG85106A1 (en) 2001-12-19
TW476113B (en) 2002-02-11
EP0940847A2 (en) 1999-09-08
JPH11251207A (ja) 1999-09-17
KR19990077561A (ko) 1999-10-25

Similar Documents

Publication Publication Date Title
CN1227964A (zh) Soi衬底及其制造方法和装置
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1149645C (zh) 多孔区的去除方法和半导体衬底的制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1260778C (zh) 基片加工方法
CN1124369C (zh) 阳极化处理设备和与该设备有关的方法
CN1123915C (zh) 半导体制品的制造方法
CN1187792C (zh) 清洗多孔体的方法
CN1155065C (zh) 半导体衬底的制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1079989C (zh) 制造半导体产品的工艺
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1132229C (zh) 多孔表面和半导体表面的清洗方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1127120C (zh) 半导体衬底及其制造方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1153264C (zh) 物体分离装置和方法以及半导体衬底制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1245971A (zh) 半导体衬底及其制备方法
CN1684236A (zh) 真空装置、其颗粒监控方法、程序以及颗粒监控用窗口部件
CN1200560A (zh) 半导体衬底及其制作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication