CN1812689B - 多层电路基板及其制造方法 - Google Patents

多层电路基板及其制造方法 Download PDF

Info

Publication number
CN1812689B
CN1812689B CN2006100043394A CN200610004339A CN1812689B CN 1812689 B CN1812689 B CN 1812689B CN 2006100043394 A CN2006100043394 A CN 2006100043394A CN 200610004339 A CN200610004339 A CN 200610004339A CN 1812689 B CN1812689 B CN 1812689B
Authority
CN
China
Prior art keywords
hole
conductive layer
wiring
circuit board
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100043394A
Other languages
English (en)
Other versions
CN1812689A (zh
Inventor
小山雅义
林祥刚
大谷和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1812689A publication Critical patent/CN1812689A/zh
Application granted granted Critical
Publication of CN1812689B publication Critical patent/CN1812689B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明揭示一种多层电路基板及其制造方法，在分离载体上形成布线图形，同时对该布线图形预先在规定位置设置与通孔直径相当的孔，将分离载体同时将布线图形与绝缘性基材粘贴，从分离载体一侧照射激光，将与通孔直径相当的布线图形的孔作为激光掩膜，在绝缘性基材形成通孔，向通孔及孔充填导电性糊料，使导电层与通孔的位置没有偏移，保持一致，从而实现导电层的地部分与通孔的位置没有偏移、电连接电阻低、进行半导体芯片的安装性能好而且高质量的多层电路基板及其制造方法。

Description

多层电路基板及其制造方法
技术领域
本发明涉及多层电路基板及其制造方法，特别是涉及利用通孔中充填的导电性糊料得到层间导通的多层电路基板及其制造方法。
背景技术
为了适应电子设备的轻薄短小的要求、以及半导体芯片及元器件的小型化和端子的狭窄间距，在印制电路基板及封装基板中，相应在缩小安装面积及布线微细化方面进展很快，同时在信息相关的设备为了适应信号频率宽带化，要求连接元器件之间的布线距离要短，从而为了达到高密度及高性能，印刷电路基板的多层化成为必需的不可缺少的技术。
在多层电路板中，以往平面电路中没有的、使层间电气导通的电路形成是关键技术。多层电路基板的第1步即双面布线基板是在绝缘材料中形成通孔，沿着通孔的壁面将导体形成镀层，将正反面的布线导通连接(参照例如高木清著“组合多层印制基板布线板技术”、日刊工业新闻社出版、2001年6月15日、初版第2次印刷、53页～76页)。另外，在以IBM公司的SLC(Surface LaminarCircuit，表面层叠电路)为代表的组合多层电路基板中，还采用一种方法，它是用激光等除去电路层间的一部分绝缘层，利用镀层导通连接。
但是，采用镀层进行布线导通连接的方法，虽然具有能够以低电路将微细电路导通连接的优点，但由于工序复杂，工时也多，因此成本高，成为限制多层电路基板用途的主要原因。
因此，采用导电性糊料(导电性树脂)以代替镀层来进行层间导通的多层电路基板已实用化，扩大了多层电路基板的用途(参照例如特开平7-147464号公报)。
下面，参照图7A～图7H简单说明利用导电性糊料进行层间导通的多层电路基板的制造方法。首先，将绝缘树脂板或绝缘薄膜71作为原材料(图7A)，接着，用激光形成通孔72(图7B)，然后利用印刷法向通孔72充填导电性糊料73，制成利用印刷法向通孔72充填导电性糊料73，制成利用充填该导电性糊料73而在所希望的部位具有正反面导通连接部的绝缘层74(图7C)。接着，对绝缘层74的正反面热压铜箔75(图7D)，然后对铜箔75进行刻蚀，形成布线图形76(图7E)，重复进行以上的工序，粘贴多片(图7F～图7H)，得到多层电路基板77。
另外，除上述方法以外还有别的方法，它是像SLC那样，采用感光性树脂作为绝缘层，通过进行曝光及显影，形成通孔，或者利用化学刻蚀或干法刻蚀，除去树脂。
然而，近年来在多芯片组件等安装裸芯片的基板中存在一种倾向，即随着布线的高密度化，构成多层电路基板的多层电路板用基材的单层厚度也从约0.1mm减少至0.025mm左右。由于该层叠板的层厚减少，则绝缘薄膜单体容易发生基板挠曲及皱折，难以确保尺寸的稳定性。
也提出一种应对这种情况而且层间连接是采用导电性糊料的多层电路基板(例如参照特开2004-221426号公报)。下面，参照图8A～图8D说明该多层电路基板的制造方法。首先，在构成绝缘树脂层的聚酰亚胺薄膜81的单面设置铜箔，在另一面粘贴热塑性聚酰亚胺形成的粘接层83，将这样构成的层叠薄膜作为原材料。然后，在铜箔的表面热压抗蚀薄膜，通过曝光及显影形成图形，形成抗蚀掩膜，然后进行化学刻蚀，形成包含焊盘部分84的电路图形及微细孔85。接着，对粘接层83粘贴PET薄膜，利用YAG激光照射形成通孔86。再从PET薄膜的表面一侧利用刮板，将导电性糊料82填入通孔86，使导电性糊料82预干燥后，剥离PET薄膜。通过这样，形成图8A所示的层叠前的多层布线基板用基材90。
同样如图8B所示，形成具有包含焊盘部分84的电路图形及微细孔群87的第2多层布线基板用基材91，另外在新准备的铜箔88的、与通孔对应的位置，利用刻蚀形成微细孔87。
然后，如图8C所示，形成重叠状态，使得多层布线基板基材90的通孔86与第2多层布线基板用基材91的焊盘部分84与铜箔88的微细孔群87正确一致。
然后，如图8D所示，对多层布线基板用基材90与第2多层布线基板用基材91与铜箔88进行热压，形成一体化。然后，对铜箔88进行刻蚀，形成焊盘部分89，完成三层板。
根据这种制造方法，将树脂薄膜作为绝缘层，在它的单面形成铜箔构成的导电层，将这样的布线基板用基材作为原材料，通过这样虽然是用厚度薄的薄膜，但能够确保刚性。
但是，图8A～图8D所示的上述以往的方法，由于是将多层布线用基材90的通孔86与第2多层布线用基材91的焊盘部分84与铜箔88的微细孔群87正确一致重叠，再进行热压，通过这样形成一体化，因此必须相互之间不错位，进行正确的位置对准。特别是由于高密度布线的焊盘部分的直径很小，因此存在难以将通孔与焊盘部分的位置对准的问题。
另外，在以往的布线位置对准精度的例子中，焊盘直径为0.3mm、通孔直径为0.15mm时，这时通孔不超出焊盘部分的允许值为±0.018mm。若通过超出焊盘部分，则产生的问题是，连接电阻值升高，或连接电阻值有差异等。
另外，高密度布线的布线规格是线宽为小于等于0.025mm，间隔宽度为小于等于0.025mm，但在下面的情况下，即在铜箔的表面热压抗蚀薄膜，通过曝光及显影形成图形，形成抗蚀摸膜，然后进行化学刻蚀，形成包含焊盘部分84的电路图形及微细孔85，这时即使最低线宽能够确保0.025mm，但由于因边缘刻蚀的影响而变细，因此一般线宽最多达到约0.015mm左右。在这样变细的布线图形上，例如用引线焊接法配置金线，安装半导体芯片，这时产生的问题是，由于焊接点偏离图形等原因，很难进行安装。
另一方面，使用导电性糊料的多层电路基板虽然有导电性糊料部分的电阻大、与铜箔电路的接触电阻不稳定等缺点，但这些问题正在改进。例如，使芳香族聚酰胺无纺布浸渍环氧树脂，在采用作为B级状态的预浸渍材料单层的厚度为0.1mm的多层布线用基材的利用导电性糊料连接时，若在一体化工序中用铜箔夹着预浸渍材料进行加热加压，则利用压缩力，预浸渍材料的厚度缩小，从而导电性糊料中的导电填料相互之间及导电填料与焊盘铜箔之间紧密接触，能够得到电连接。与此不同的是，在高密度布线电路基板的构成中，采用对聚酰亚胺等绝缘薄膜设置粘接材料层的绝缘性基材单体厚度为0.025mm左右的很薄的多层布线用基材时，由于不能期望利用压缩使绝缘性基材沿厚度方向缩小，因此将包含焊盘部分的布线图形埋入粘接剂层，提高导电性糊料的压缩率，使导电填料相互之间及导电填料与焊盘铜箔之间紧密接触，得到电接触。因此，在电路基板表层的焊盘部分突出于绝缘层的上述以往结构中存在的问题是，由于导电性糊料的压缩难以预料，因此降低连接电阻值的效果小。
发明内容
因此，本发明鉴于上述以往的问题，其目的在于提供一种多层电路基板及其制造方法，它能够容易进行焊盘部分与通孔的位置对准，另外能够改进微细布线图形因刻蚀变细而在半导体安装时带来的问题，能够减小连接电阻值，提高可靠性。
为了达到上述的目的，本发明的多层电路基板，具有第1布线用电路基板，所述第1布线用电路基板是在绝缘性基材的两面设置构成布线图形的导电层，向所述绝缘性基材与所述导电层连通形成的通孔、充填得到层间导通的导电性糊料，而且在所述导电层形成与通孔同轴的孔。根据这种结构，导电层(焊盘部分)所开的孔与连通形成的通孔的位置一致，能够得到可减小连接电阻值、可靠性高的多层电路基板。
另外，最好形成一体化构成所述第1布线用电路基板与第2布线用电路基板的多层电路基板，所述第2布线用电路基板是在绝缘性基材的单面设置构成布线图形的导电层，向所述绝缘性基材与所述导电层连通形成的通孔、充填得到层间导通的导电性糊料，而且在所述导电层形成与通孔同轴的孔。
另外，所述导电层形成的所述孔至少在单侧的导电层形成。另外，最好所述导电层形成的所述孔是与所述通孔直径相同，最好向所述导电层形成的所述孔充填导电性糊料。
另外，若将所述导电层的布线图形埋入所述绝缘性基材，则导电性糊料中的导电填料相互之间及导电填料与焊盘铜箔之间紧密接触，能够得到低电阻值的车接。
另外，本发明的多层电路基板的制造方法，具有以下工序：
在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、
在绝缘性基材的两面层叠粘贴所述导电层的层叠工序、
形成层间导通用的通孔的通孔形成工序、
向所述通孔充填导电性糊料的导电性糊料充填工序、
将所述分离载体从所述导电层剥离的剥离工序、以及
将所述导电层与所述绝缘性基材加热加压而形成一体的热压工序。
另外，最好具有以下工序：
制成中心基材的工序、
制成层叠基材的工序、
使所述中心基材与所述层叠基材对准位置并重叠的层叠工序、以及
将所述中心基板与所述层叠基材加热加压而形成一体化的热压工序，
所述中心基材利用在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、在绝缘性基材的两面层叠粘贴所述导电层的层叠工序、形成层间导通用的通孔的通孔形成工序、向所述通孔充填导电性糊料的导电性糊料充填工序、以及将所述分离载体从所述导电层剥离的剥离工序制成，
所述层叠基材利用在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、在绝缘性基材的单面层叠粘贴所述导电层的层叠工序、形成层间导通用的通孔的通孔形成工序、向所述通孔充填导电性糊料的导电性糊料充填工序、以及将所述分离载体从所述导电层剥离的剥离工序制成。另外，所述布线图形形成工序最好利用刻蚀形成布线图形。这样，对分离载体利用刻蚀形成布线图形，向绝缘基材转印，从而布线图形的线条底部成为表层一侧，能够解决因刻蚀而使线条变细所导致的半导体芯片安装时的问题。
另外，最好在与所述布线图形形成工序的同一工序中，在规定位置对布线图形预先形成与通孔直径相当的孔，所述通孔形成工序从分离载体一侧照射激光，形成通孔。在从分离载体一侧照射激光，形成通孔。在从分离载体一侧照射激光而形成通孔时，与通孔直径相当的孔成为激光掩膜，能够使绝缘性基材的通孔与导电层(焊盘部分)的孔同轴，没有位置偏移互相对准。
另外，在所述层叠工序中，最好所述中心基材的布线图形与所述层叠基材的布线图形使反面侧的通孔重合。
参照以下的详细说明及附图将更进一步了解本发明的上述及除此以外的目的及特征。
附图说明
图1为本发明第1实施形态的多层电路基板的剖视图。
图2A～图2C为依次表示该实施形态的多层电路基板制造工序前半部分的剖视图。
图3A～图3C为依次表示该实施形态的多层电路基板制造工序后半部分的剖视图。
图4为本发明第2实施形态的多层电路基板的剖视图。
图5A～图5C为依次表示该实施形态的多层电路基板制造工序的剖视图。
图6为本发明第3实施形态的多层电路基板的剖视图。
图7A～图7H为依次表示以往例的多层电路基板制造工序的剖视图。
图8A～图8D为依次表示其它以往例的多层电路基板制造工序的剖视图。
具体实施方式
以下，参照图1～图6说明本发明的多层电路基板及其制造方法的各实施形态。另外，以下的说明是本发明的具体例子，不是限定权利要求范围所述的内容。
(第1实施形态)
首先，参照图1～图3C说明本发明的第1实施形态。在图1中，10是具有两层导电层的多层电路基板、即中心基板，由在绝缘薄膜12的两面设置粘接层13的绝缘性基板11构成，再将铜箔等构成的导电层(焊盘部分及布线图形部分)14a及14b，埋入粘接剂层13。在一边的导电层设置孔16，与导电层14a和14b之间的层间导通用的通孔15连通。向通孔15及孔16充填导电性糊料17。
绝缘性基材11采用厚0.125mm的聚酰亚胺薄膜作为绝缘薄膜12，在绝缘膜12的两面以0.01mm的厚度，涂布聚酰亚胺系粘接剂作为粘接剂层13，这样形成三层结构。
在中心基板10上形成通孔15时，若从导电层14a一侧瞄准导电层14a设置的孔16照射激光，则由于孔16成为激光照射的掩膜，因此导电层14a设置的孔16与通孔15成为同轴而且相同直径，互相的位置没有偏移而一致。
导电性糊料最好使用将金、银、铜等粉末作为导电性填料，并将热固化性树脂与它混合而成的糊料。特别是由于铜的导电性好，迁移也少。因此更有效。另外，热固化性树脂的液体环氧树脂在耐热性方面的性能稳定。
导电性糊料17从导电层14a一侧利用挤压填入通孔15及孔16，在利用热压工序将导电层14a及14b埋入粘接剂层13时，将导电层糊料17压缩，从而能够得到良好的连接电阻值。
导电层14a及14b具有利用刻蚀形成的直径0.3mm的焊盘部分及线宽0.025mm、间距0.025mm的布线图形部分，焊盘部分及布线图形部分的底部一侧形成为中心基材10以及后述的多层电路基板的表面。通过这样，在半导体安装时不会发生因图形变细而引起的安装不良。
根据以上的中心基板10的结构，能够得到一种高质量的多层电路基板，这种多层电路基板的导电层14a及14b的焊盘部分与形成的通孔15的位置没有偏移，连接电阻低，进而在多层电路基板的表面进行高密度安装时的半导体芯片的安装性能好。
下面参照图2A～图2C及图3A～图3C说明前述中心基板10的制造工序。首先，如图2A所示，在具有厚0.075mm的PET的分离载体20上，形成具有厚0.009mm的铜箔构成的布线图形部分及焊盘部分的导电层14a。分离载体20是在半导电层14a转印后进行分离的载体，可以使用聚乙烯或聚对苯二甲酸乙二醇酯等有机薄膜。导电层14a是在分离载体20上利用硅酮粘接剂粘接铜箔等金属箔而形成，或者可以在金属箔上再通过电镀法等形成。将这样形成薄膜状的金属箔，利用化学刻蚀法等已有的加工技术形成导电层14a。另外，在导电层14a的规定位置预先利用与布线图形形成工序同一个工序设置与通孔直径相当的孔16。另外，同样还制成形成不设置孔16的具有布线图形及焊盘部分的导电层14b(未图示)的分离载体。
然后，如图2B所示，进行层叠工序，即在绝缘薄膜12的两面设置粘接剂层13的前述绝缘性基材11的两面，层叠粘贴导电层14a及14b。层叠工序使得在上述布线图形形成工序中制成的分离载体20上形成的各自的导电层14a及14b通过绝缘性基材11相对，利用真空层叠装置(例如名机制作所生产的MVLP-500)进行粘贴。在层叠之前虽然预先需要将导电层14a及14b对准位置，但在本实施形态中，在将基准销(未图示)***基准孔21的状态下，将基准孔21的附近通过绝缘性基材11利用热压工具(未图示)进行预固定。利用热压工具进行加热加压的部分的粘接剂层13熔融固化，从而绝缘性基材11与两面配置的分离载体20的一部分粘接固定。这时，对绝缘性基材11设置直径大于基准孔21的排出孔22。
另外，绝缘性基材11及形成了导电层14a及14b的分离载体20，若用辊筒(长条)进行处理，则生产效率将提高。另外，关于导电层14a与14b的位置对准，除了采用基准销的方法以外，也可以采用具有摄像头识别功能的对准装置等。另外，聚酰亚胺系粘接剂形成的粘接剂层13也可以通过粘贴热塑性聚酰亚胺(TPI)或对热塑性聚酰亚胺、赋与热固化功能的薄膜等来形成。
然后，如图2C所示，进行形成层间粘接用的通孔的通孔形成工序。图2C表示将利用聚焦透镜23聚焦的二氧化碳激光24瞄准导电层14a设置的孔16的状态。二氧化碳激光24的束径，调整为比导电层14a的上面位置的孔16的孔径大0.12mm左右。首先，对PET的分离载体20加工孔25的二氧化碳激光24一到达导电层14a，则由于铜导电层14a设置的孔16起到激光掩膜的作用，因此能够在绝缘性基材11形成与孔16连通、与孔16相同直径而且同轴的通孔15。另外，到达导电层14b的二氧化碳激光24被导电层14b的表面反射。
利用二氧化碳激光加工形成的通孔15的剖面形状为梯形形状，与导电层14a一侧相比，越接近导电层14b一侧，越稍微细一点。在本实施形态中，导电层14a一侧为0.05mm，导电层14b一侧为0.045mm。另外，在分离载体20形成直径约0.13mm的孔25。
另外，在本实施形态中是采用二氧化碳激光，但也可以采用紫外线激光等其它激光。另外，若将fθ透镜与电流计组合，则能够进行高速加工，生产效率将提高。
然后，如图3A所示，进行向通孔充填导电性糊料的导电性糊料充填工序。使刮板26沿箭头方向移动，将导电性糊料17填入通孔15及导电层13a设置的孔16及利用激光加工形成的分离开体20的孔25。
在本实施形态中，将平均粒径2μm的球形铜粒子85质量％、作为树脂组成的双酚A型环氧树脂3质量％、グルシジルエステル系环氧树脂9质量％、与作为固化剂的胺加合物固化剂3质量％进行混合，采用调整为粘度50～150Pa·s的糊料。这里，分离载体20由于在导电性糊料充填时起到印刷掩膜的功能，因此具有不需要特别准备掩膜的优点。
然后，如图3B所示，进行从导电层14a及14b剥离分离载体20的剥离工序。图3B表示分别从导电层14a及14b剥离分离载体20的状态。分离载体20由于通过硅酮粘接剂(未图示)以适当的强度与各自的导电层14a及14b粘接，因此能够在与导电层14a及14b的界面处剥离。另外，剥离后，成为导电性糊料17埋入分离载体20后利用激光加工形成的孔25的状态。这是由于孔25的孔径为0.13mm，大于导电层14a设置的孔16的直径0.05mm，因此在剥离分离载体20时，在应力较弱的颈部分断。
然后，如图3C所示，进行对导电层14a及14b与绝缘性基材11加热加压而形成一体化的热压工序。图3C表示将压板27配置在绝缘性基材11的两面、以加热温度200℃及加压力5MPa的条件热压的状态。在加热加压条件下，由于粘接剂层13显示出先暂时软化后再固化的性能，因此导电层14a及14b在粘接剂层13软化后的状态下埋入其中，然后通过固化形成一体化。
如上所述，能够制成具有导电层为两层的中心基板10的多层电路基板，这种多层电路基板对于图1所示的导电层14a及14b的焊盘部分与绝缘性基材11的通孔15的位置容易对准，能够解决微细布线图形因刻蚀变细而在半导体安装时产生的问题，同时能够减小连接电阻值，可靠性好。另外，若在对分离载体20形成布线图形后，利用印刷法等做入电阻或电容等无源元器件，则也可以制成内装无源元器件的多层电路基板。
(第2实施形态)
下面，参照图4～图5C说明本发明的第2实施形态。本实施形态的多层电路基板是在第1实施形态的两面设置新的导电层，形成四层结构的多层电路基板，对于与第1实施形态相同的构成要素附图同一参照标号，并省略说明。
在图4中，10为与第1实施形态相同的中心基板。30为两组准备的层叠基板，具有在绝缘薄膜12的两面设置粘接剂层13的绝缘性基材11，再在单侧的粘接剂层13中埋设铜箔等构成的导电层(焊盘部分及布线图形部分)14c，在导电层14c设置与层间粘接用的通孔15连通的孔16，向通孔15及孔16充填导电性糊料17。将该层叠基板30分别与中心基板10的导体层14a及14b相对配置，使导电层14c为表层一侧，并形成一体，从而构成四层的多层电路基板。
由于中心基板10的导电层14a及14b内装在多层电路基板内，因此最好使用两面粗化铜箔，另外，通过使铜箔厚度形成为表层用的导电层14a及14b的两倍左右，因此利用层叠基板30的导电性糊料17的压缩，容易得到低的连接电阻。
另外，这里说明的是导电层14a、14b、14c及14d的四层结构，但不限于此，也可以是更多层的结构。
下面，参照图5A～图5C说明本实施形态的四层的多层电路基板的制造工序。首先，准备图5A所示的中心基板10。这是将图3B所示的分离载体20从导电层14a及14b剥离后的状态。另外，准备图5B所示的层叠基板30。这是将保持导电层14c的分离载体20剥离后的状态。作为导电层14c，使用铜箔厚为0.009mm的单面粗化铜箔。一直到图5A及图5B状态的制造工序，除了图5B的导电层14c是单面以外，与第1实施形态相同，因此省略说明。
然后，进行图5C所示的热压工序。图5C表示的状态是，将两组准备的层叠基板30分别与中心基板10的导电层14a及14b相对配置，使它的导电层14c为表层一侧，并利用基准孔21及基准销(未图示)对准位置，再通过压板27进行加压加热。在加热加压条件下，由于粘接剂层13显示出暂时软化后再固化的性能，因此导电层14a、14b及14c在粘接剂层13软化的状态下埋入其中，然后通过固化形成一体。
如上所述，能够制成导电层为四层的多层电路基板，这种多层电路基板对于图4所示的导电层14a、14b及14c的焊盘部分，与中心基板10及层叠基板30的通孔15的位置容易对准，能够解决微细布线图形因刻蚀变细而在半导体安装时产生的问题，同时能够减小连接电阻值，可靠性好。
(第3实施形态)
下面，参照图6说明本发明的第3实施形态。本实施形态的多层电路基板是在第1实施形态的两面设置新的导电层，形成四层结构的多层电路基板，与第2实施形态的不同点在于，作为层叠基板是使用仅在绝缘薄膜12的单面设置粘接剂层13的这种形状的层叠基板31。关于其它方面，由于与第2实施形态相同，因此省略详细说明。另外，关于本实施形态的制造方法，由于除了作为中心基板10的导电层14a及14b是使用厚度0.009mm的铜箔以外，其它与第2实施形态相同，因此省略详细说明。
如上所述，能够制成导电层为四层的多层电路基板，该多层电路基板对于图5A～图5C所示的导电层14a、14b及14c的焊盘部分与中心基板10及层叠基板31的通孔15的位置容易对准，能够解决微细布线图形因刻蚀变细而在半导体安装时产生的问题，同时能够减小连接电阻值，可靠性好。另外，根据本实施形态，由于仅在单面设置粘接剂层13，因此能够形成减薄多层电路基板的厚度。
如上所述，根据本发明的多层电路基板及其制造方法，能够得到一种多层电路基板，这种多层电路基板在导电层(焊盘部分)所开的孔与连通形成的通孔的位置一致，能够减小连接电阻值，可靠性好，由于厚度薄而且具有高密度布线功能，因此适用于作为半导体组装基板等。
以上说明的本发明的具体实施形态，意图在于阐明本发明的技术内容，不是限定技术范围，在以下的权利要求项所述的范围内能够进行各种各样的变更并加以实施。

Claims (13)

1.一种可挠性多层电路基板，其特征在于，具有：
绝缘薄膜、
设于所述绝缘薄膜的两面上的粘接剂层、
从两面埋设于所述两面粘接剂层的各层中的导电层、
为了使所述两面导电层实现层间导通而与所述绝缘薄膜和粘接剂层连通形成的通孔、
为了使所述两面导电层实现层间导通而充填到所述通孔中且随着所述导电层的埋设而被压缩的导电性糊料，
所述导电层为了使导电性糊料充填到通孔中、且为了形成通孔，而形成与所述通孔同轴的孔。
2.如权利要求1所述的可挠性多层电路基板，其特征在于，
所述孔只在所述两面导电层中的一方形成。
3.如权利要求1或2所述的可挠性多层电路基板，其特征在于，
所述导电层形成的所述孔是与所述通孔直径相同。
4.如权利要求1或2所述的可挠性多层电路基板，其特征在于，
在形成于所述导电层的所述孔中充填导电性糊料。
5.一种多层电路基板的制造方法，其特征在于，具有以下工序：
在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、
在绝缘性基材的两面层叠粘贴所述导电层的层叠工序、
形成层间导通用的通孔的通孔形成工序、
向所述通孔充填导电性糊料的导电性糊料充填工序、
将所述分离载体从所述导电层剥离的剥离工序、以及
将所述导电层与所述绝缘性基材加热加压而形成一体的热压工序，
其中，所述导电层为了使导电性糊料充填到通孔中、且为了形成通孔，而形成与所述通孔同轴的孔；以及
在与所述布线图形形成工序的同一工序中，在导电层的规定位置预先形成与通孔直径相当的孔，在所述通孔形成工序中，瞄准所述导电层的孔照射激光，在绝缘性基材形成与所述孔连通并与该孔近似相同直径而且在同一轴上的通孔。 
6.如权利要求5所述的多层电路基板的制造方法，其特征在于，
所述布线图形形成工序利用刻蚀形成布线图形。
7.如权利要求5所述的多层电路基板的制造方法，其特征在于，
在与所述布线图形形成工序的同一工序中，在规定位置对布线图形预先形成与通孔直径相当的孔。
8.如权利要求5所述的多层电路基板的制造方法，其特征在于，
所述通孔形成工序从载体一侧照射激光，形成通孔。
9.一种多层电路基板的制造方法，其特征在于，具有以下工序：
制成中心基材的工序、
制成层叠基材的工序、
使所述中心基材与所述层叠基材对准位置并重叠的层叠工序、以及
将所述中心基板与所述层叠基材加热加压而形成一体化的热压工序，
所述中心基材利用在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、在绝缘性基材的两面层叠粘贴所述导电层的层叠工序、形成层间导通用的通孔的通孔形成工序、向所述通孔充填导电性糊料的导电性糊料充填工序、以及将所述分离载体从所述导电层剥离的剥离工序制成，其中，所述导电层为了使导电性糊料充填到通孔中、且为了形成通孔，而形成与所述通孔同轴的孔；
所述层叠基材利用在分离载体的单面形成构成导电层的布线图形的布线图形形成工序、在绝缘性基材的单面层叠粘贴所述导电层的层叠工序、形成层间导通用的通孔的通孔形成工序、向所述通孔充填导电性糊料的导电性糊料充填工序、以及将所述分离载体从所述导电层剥离的剥离工序制成；
在与所述布线图形形成工序的同一工序中，在导电层的规定位置预先形成与通孔直径相当的孔，在所述通孔形成工序中，瞄准所述导电层的孔照射激光，在绝缘性基材形成与所述孔连通并与该孔近似相同直径而且在同一轴上的通孔。
10.如权利要求9所述的多层电路基板的制造方法，其特征在于，
所述布线图形形成工序利用刻蚀形成布线图形。
11.如权利要求9所述的多层电路基板的制造方法，其特征在于，
在与所述布线图形形成工序的同一工序中，在规定位置对布线图形预先形成与通孔直径相当的孔。 
12.如权利要求9所述的多层电路基板的制造方法，其特征在于，
所述通孔形成工序从载体一侧照射激光，形成通孔。
13.如权利要求9所述的多层电路基板的制造方法，其特征在于，
在所述层叠工序中，所述中心基材的布线图形与所述层叠基材的布线图形使相反侧的通孔重叠。 
CN2006100043394A 2005-01-26 2006-01-25 多层电路基板及其制造方法 Expired - Fee Related CN1812689B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-018651 2005-01-26
JP2005018651A JP4291279B2 (ja) 2005-01-26 2005-01-26 可撓性多層回路基板
JP2005018651 2005-01-26

Publications (2)

Publication Number Publication Date
CN1812689A CN1812689A (zh) 2006-08-02
CN1812689B true CN1812689B (zh) 2011-01-19

Family

ID=36845275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100043394A Expired - Fee Related CN1812689B (zh) 2005-01-26 2006-01-25 多层电路基板及其制造方法

Country Status (4)

Country Link
US (1) US7737367B2 (zh)
JP (1) JP4291279B2 (zh)
CN (1) CN1812689B (zh)
TW (1) TWI386140B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142678B (zh) 2005-03-17 2010-05-19 松下电器产业株式会社 模块板
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TW200839941A (en) * 2007-03-19 2008-10-01 Mutual Tek Ind Co Ltd Interconnection structure and method thereof
KR100857165B1 (ko) 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
TWI336934B (en) * 2007-04-27 2011-02-01 Advanced Semiconductor Eng Method for forming slot hole on board and the slot hole
KR20080111701A (ko) 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP2009158815A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 多層配線基板の製造方法および多層配線基板構造
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100960954B1 (ko) * 2008-07-22 2010-06-03 삼성전기주식회사 인쇄회로기판 제조방법
US8453322B2 (en) * 2008-08-14 2013-06-04 Ddi Global Corp. Manufacturing methods of multilayer printed circuit board having stacked via
JP4939519B2 (ja) * 2008-12-05 2012-05-30 パナソニック株式会社 多層回路基板の製造方法
KR20100067475A (ko) * 2008-12-11 2010-06-21 삼성전기주식회사 전자파 차폐 부재를 구비한 기판
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110024165A1 (en) 2009-07-31 2011-02-03 Raytheon Company Systems and methods for composite structures with embedded interconnects
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US8383948B2 (en) * 2009-09-18 2013-02-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JPWO2011155162A1 (ja) * 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
US8826640B2 (en) 2010-11-12 2014-09-09 Raytheon Company Flight vehicles including electrically-interconnective support structures and methods for the manufacture thereof
CN102469686A (zh) * 2010-11-16 2012-05-23 欣兴电子股份有限公司 电路板结构及其制作方法
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
KR20140010991A (ko) * 2011-07-08 2014-01-27 지티이 코포레이션 2층 인쇄회로기판, 2층 인쇄회로기판의 인쇄방법, 및 이동통신 단말기
TWI406618B (zh) * 2011-10-11 2013-08-21 Viking Tech Corp A method for manufacturing a substrate having conductive vias
JP6027372B2 (ja) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
USD760230S1 (en) 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP2017076698A (ja) * 2015-10-15 2017-04-20 日本特殊陶業株式会社 配線基板およびその製造方法
KR101966634B1 (ko) * 2015-11-02 2019-04-08 동우 화인켐 주식회사 필름 터치 센서
WO2018165817A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路制造方法
JP6678725B1 (ja) * 2018-11-28 2020-04-08 ▲い▼傑 汪 変圧器回路板の作製方法とその変圧器
JP7125547B2 (ja) 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
WO2021102898A1 (zh) * 2019-11-29 2021-06-03 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11342254B2 (en) * 2020-03-16 2022-05-24 Qualcomm Incorporated Multi-dielectric structure in two-layer embedded trace substrate
CN111584370A (zh) * 2020-05-21 2020-08-25 如皋市大昌电子有限公司 高散热性整流桥堆的加工工艺
WO2022211042A1 (ja) * 2021-03-31 2022-10-06 大日本印刷株式会社 プリント配線基板用積層体および多層プリント配線基板用接合体
JP7216139B2 (ja) * 2021-04-20 2023-01-31 Ｆｉｃｔ株式会社 回路基板の製造方法
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210940A (en) * 1990-07-24 1993-05-18 Nippon Cmk Corp. Method of producing a printed circuit board
CN1396797A (zh) * 2001-07-10 2003-02-12 株式会社藤仓 多层接线板组件、多层接线板组件单元及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP2001144445A (ja) * 1999-11-18 2001-05-25 Multi:Kk 多層プリント配線板の製造方法
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
JP3892209B2 (ja) 2000-06-22 2007-03-14 大日本印刷株式会社 プリント配線板およびその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
CN1326155C (zh) * 2002-05-31 2007-07-11 大自达电线股份有限公司 导电糊、使用其的多层基板及其制造方法
JP2004221426A (ja) 2003-01-16 2004-08-05 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210940A (en) * 1990-07-24 1993-05-18 Nippon Cmk Corp. Method of producing a printed circuit board
CN1396797A (zh) * 2001-07-10 2003-02-12 株式会社藤仓 多层接线板组件、多层接线板组件单元及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-144445A 2001.05.25

Also Published As

Publication number Publication date
TW200628041A (en) 2006-08-01
US20060191715A1 (en) 2006-08-31
JP2006210524A (ja) 2006-08-10
TWI386140B (zh) 2013-02-11
US7737367B2 (en) 2010-06-15
CN1812689A (zh) 2006-08-02
JP4291279B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
CN1812689B (zh) 多层电路基板及其制造方法
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
TW511405B (en) Device built-in module and manufacturing method thereof
KR20080064872A (ko) 적층 회로 기판의 제조 방법, 회로판 및 그 제조 방법
JPH11220262A (ja) 回路部品内蔵モジュールおよびその製造方法
KR20020094922A (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JPH1154927A (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
CN1751547B (zh) 多层基板及其制造方法
JP2002305364A (ja) 回路部品内蔵モジュールおよびその製造方法
JPH03283594A (ja) 回路基板
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2001308536A (ja) 多層配線基板およびその製造方法
KR20110010427A (ko) 홀수 층 구조의 인쇄회로기판 및 그 제조방법
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JPH0714628A (ja) インターコネクターおよび配線板
JP2005045228A (ja) 光学情報記録媒体とその製造方法
TW516352B (en) Manufacturing method for printed circuit board
KR101022922B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
US20240260189A1 (en) Printed circuit board
JP2002290033A (ja) 多層配線基板の製造方法
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119

Termination date: 20140125