CN1697195A - 存储器件和存储装置 - Google Patents

存储器件和存储装置 Download PDF

Info

Publication number
CN1697195A
CN1697195A CN200410094244.7A CN200410094244A CN1697195A CN 1697195 A CN1697195 A CN 1697195A CN 200410094244 A CN200410094244 A CN 200410094244A CN 1697195 A CN1697195 A CN 1697195A
Authority
CN
China
Prior art keywords
film
memory
memory device
electrode
memory film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410094244.7A
Other languages
English (en)
Other versions
CN1697195B (zh
Inventor
荒谷胜久
前坂明弘
河内山彰
对马朋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1697195A publication Critical patent/CN1697195A/zh
Application granted granted Critical
Publication of CN1697195B publication Critical patent/CN1697195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件10具有如下的结构，其中，存储器薄膜4夹在第一和第二电极2和6之间，该存储器薄膜4至少包含稀土元素，该存储器薄膜4或与该存储器薄膜接触的层3包含从Cu、Ag、Zn中选出的任一种元素，而且该存储器薄膜4或与该存储器薄膜接触的层3包含从Te、S、Se中选出的任一种元素。该存储器件能方便稳定地记录并读出信息，并且该存储器件能由相对简单的制造方法方便地制造。

Description

存储器件和存储装置
技术领域：
本发明涉及一种能够记录信息的存储器件和使用该存储器件的一种存储装置。
背景技术：
在诸如计算机的信息设备中，能高速运行的高密度DRAM(动态RAM(随机存取存储器))被广泛地用做随机存取存储器。
然而，由于与一般的逻辑电路(大规模集成电路(LSI电路))和信号处理电路相比，DRAM的制造流程要复杂的多，因此不可避免地增加了DRAM的制造成本。
另外，DRAM是一种易失性存储器，当断电时其上的信息会丢失，因此会频繁地进行更新操作，即被写入的信息(数据)将被读出、放大并再次写入DRAM。
由于这个原因，已经提出了一种FeRAM(铁电存储器)和MRAM(磁存储器)作为当断电时可以防止信息丢失的非易失存储器。
这些存储器可以在无电力供应时长时间地保持写入的信息。
由于这些存储器是非易失性存储器，因此无需更新操作并可以指望降低功耗。
但是，上述非易失性存储器很难在保持存储器特性的同时使组成该存储器件的每个存储单元的尺寸减小。
结果是很难将器件的大小降低到设计规则所规定和制造流程所规定的限度内。
因此，已经提出了一种作为适于减小尺寸的存储器的新型存储器件。
这种存储器件在结构上将一个包含了某种金属的离子导体夹在两个电极之间。
由于两个电极中的每一个都包含有包含在离子导体中的一金属，因此当给两个电极施加电压时，电极中所包含的金属就作为离子扩散到离子导体中，从而改变诸如离子导体的电阻值或电容的电气特性。
可以使用这种特性来构建存储器件(例如，参见所引用的专利参考文献1和非专利参考文献2)。
具体地说，该离子导体由固体硫化物和金属构成。特别是，该离子导体由带有Ag，Cu，Zn的固体溶液AsS，GeS，GeSe构成。其中两个电极中的任何一个电极都包含Ag，Cu，Zn，Z(参见上述所引用的专利文献1)。
此外，已经提出了各种使用晶体氧化材料的非易失性存储器。例如，在一种具有其中将一层掺杂了Cr的SrRuO3晶体材料夹在由SrRuO3或Pt构成的下电极和由Au或Pt构成的上电极之间的结构的装置中，有报告说存储器中的电阻是随施加不同极性的电压而反向变化的(参见引用的非专利文献2)。但是其原理的细节则不得而知。
[引用的专利文献1]：日本公开的专利申请的政府公报No.2002-536840
[引用的非专利文献1]：Nikkei Electronics，2003-1-20(p.104)
[引用的非专利文献2]：A.Beck等，Appl.Phys.Lett.，77(2000)p.139。
但是，在上述具有所述上电极或所述下电极中的任何一个都包含AG、Cu、Zn和所述GeSe非晶体硫族材料被夹在这些电极中的结构的存储器件存在下述问题，即在上述制造处理中由于诸如温度的升高助长了其电子变化的上述离子导体的结晶，温度的上升是由记录电流的焦耳热量产生的，在长时间周期存储数据的过程中具有这种长时间周期的热负载，从而使得所述离子导体全部和部分地结晶，由此改变了诸如存储器件的电阻值和经理/擦除工作电压变化的原始电器特性。
这样，当把所述晶体材料用作所述上电极和下电极之间的记录材料时，例如，与把非晶体材料用作在上电极和下电极之间的记录材料的情况相比，这种存储器件解决了许多问题，但很难低成本地大量制造这种存储器件。
另外，为了取得良好质量的结晶性，应当执行700℃的高温处理，而这产生了由于加热而导致预先形成的MOS晶体管的特性失真的问题。
此外，为了促使能晶体生长，应当限制底层的材料并因此应当使用单一的晶体材料。
发明内容
从前述方面出发，本发明的一个目的是提供一种具有能相对稳定地记录信息并读出信息的结构的存储器件。
本发明的另一个目的是提供一种能通过一种相对简单的制造方法方便地制造出的存储器件。
本发明的进一步的目的是提供一种使用上述存储器件的存储装置。
根据本发明的存储器件包括一第一电极，一第二电极，和一夹在所述第一和第二电极之间的存储器薄膜，其中，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu，Ag，Zn中选出的任何一种元素，和该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te，S，Se中选出的任何一种元素。
具体地说，列举了一种配置，其中，在该存储器薄膜中包含有从Cu、Ag、Zn所选择的元素和从Te、S、Se中所选择的元素的两种元素的两种元素组，还列举了一配置，其中，两种元素组被包含在与所述存储器薄膜相接触的所述层中，再一种配置是其中至少有一种元素组被分别包含在所述存储器薄膜中和与所述层接触的所述层中。
根据本发明上述存储器件的结构，由于存储器薄膜夹在第一和第二电极之间，存储器薄膜至少包含稀土元素，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu，Ag，Zn中选出的任何一种元素，该存储器薄膜或与该存储器薄膜接触的层还包含从Te，S，Se中选出的任何一种元素，因此可以使用该存储器薄膜的电阻状态记录信息。
更具体地，当伴随着将一正电势施加到一电极端而向所述存储器件施加所述电压时，Cu，Ag，Zn被离子化并扩散到存储器薄膜中，并在其它电极端部分粘着在电子上从而沉积或残留在存储器薄膜中形成绝缘薄膜的杂质层，由此降低了存储器薄膜的电阻值从而可以记录信息。
另外，在这种状态下，当伴随着将一负电势施加到所述电极端而向所述存储器件施加一负电压时，已经沉积在其它电极端的Cu，Ag，Zn被再次离子化并返回初始状态以便使存储器薄膜的电阻值返回初始高状态并增加存储器件的电阻值，因此能擦除所记录的信息。
这样，由于该存储器薄膜包含有稀土元素，因此可以提高存储器薄膜的结晶温度或熔点，从而使该存储器薄膜的微细结构相对于温度的上升而保持稳定。结果是，由于改善了存储器薄膜的耐热属性，因此能改善制造生产率，即改善存储器件的高温处理。同时，可以提高相对于在诸如记录那样的存储器件操作中所产生的局部温度上升的稳定性，从而可以增加重复写入的次数。而且，即便当在高温环境下长时间存储数时据，也能稳定地保持该高电阻状态。
可以对上述根据本发明的存储器件进行修改以使其只能记录一次信息。
由于上述结构，当所述电压被施加到第一和第二电极时，如果该电压比绝缘耐压大，那么在存储器薄膜中将发生击穿从而改变该存储器薄膜的电阻状态以便记录信息。具体地说，由于该存储器薄膜包含稀土元素，所以该存储器件具有热稳定性并能以非常小的电流记录信息，同时可以稳定地保持记录后所呈现的电阻状态而不会产生切断现象。结果是可以充分稳定地记录信息。
根据本发明的存储装置包括一存储器件，该存储器件包括一第一电极，一第二电极以及一夹在第一和第二电极之间的存储器薄膜，该存储器薄膜至少包括稀土元素，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu，Ag，Zn中选出的任何一种元素，该存储器薄膜或与该存储器薄膜接触的层还包含从Te，S，Se中选出的任何一种元素，该存储器件还包括一连接到第一电极的一端的互连器和一连接到第二电极一端的以互连器，其中设置了大量的存储器件。
根据本发明上述存储装置的结构，由于该存储装置包括了本发明的上述存储器件，其中设置了大量存储器件的一连接到第一电极的一端的互连器和一连接到第二电极的一端的互连器，因此，可以通过从互连器向存储器件施加以电流来记录或擦除信息。
根据本发明的存储器件包括一第一电极，一第二电极以及一夹在该第一和第二电极之间的存储器薄膜和一包含从Cu，Ag，Zn中选择的任何一种元素或从Te，S，Se中任选的任何一种元素并在所述存储器薄膜和所述第一电极或第二电极之间形成的导体或半导体薄膜，其中该导体或半导体薄膜包含一种稀土元素。
根据本发明上述的存储器件结构，由于该存储器薄膜被夹在所述第一和第二电极之间，该存储器薄膜由绝缘材料形成，所述导体或半导体薄膜包含从Cu、Ag、Zn中选择的任何一种元素或从Te、S、Se中选择的任何一种元素且形成于所述存储器薄膜和所述第一或所述第二电极之间和该导体或半导体薄膜包含一种稀土元素，因此，可以通过使用其中存储器薄膜的电阻值发生变化的现象来记录信息。
另外，由于该存储器薄膜由绝缘材料构成，因此，可以在高电阻状态下相对地增加电阻值。
这样，由于该导体或半导体薄膜包含稀土元素，因此，可以提高该导体或半导体薄膜的结晶温度从而抑制在高温度环境下的晶体化。结果，由于能均匀地形成该导体或半导体薄膜并且能够抑制该导体或半导体薄膜表面的粗糙程度，因此就可以均匀地形成存储器薄膜。同时，可以抑制由于在保存存储器件或使用该存储器件时产生的热滞后所导致的存储器件特性的恶化。
在本发明上述存储器件中，导体或半导体薄膜可以包含从Cu、Ag、Zn中选出的任何一种元素，并可以包含Te。
利用上述结构，由于Te比S和Se具有更高的电导性，因此，可以降低该导体或半导体薄膜的电阻值。结果是，通过记录和擦除信息，电阻值的变化主要发生在具有高电阻的存储器薄膜中。因此，即便该导体或半导体薄膜的一部分晶体化从而使电阻值变化，电阻值的这种变化也不会明显地影响存储器的运行。
根据本发明的一个存储装置包括一个存储器件，该存储器件包括第一电极、第二电极以及夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料形成，导体或半导体薄膜包含从Cu、Ag、Zn中选择的任何一种元素或从Te、S、Se中选择的任何一种元素并形成于所述存储器薄膜和第一或第二电极之间，该导体或半导体薄膜包含稀土元素，该存储器件还包括连接到第一电极的一端的互连器和连接到第二电极的一端的互连器，其中设置了大量存储器件。
根据本发明上述存储装置的结构，由于该存储装置包括了本发明的上述存储器件，其中设置了大量存储器件的连接到第一电极的一端的互连器和连接到第二电极的一端的互连器，，因此，可以通过从互连器向存储器件施加电流来记录或擦除信息。
在根据本发明的存储器件中，所述存储器薄膜被夹在所述第一和第二电极之间，该存储器薄膜由绝缘材料或半导体材料构成，并在所述存储器薄膜和所述第一电极或第二电极之间形成一包含CuTe的薄膜。
根据本发明的上述存储器件结构，由于该存储器薄膜被夹在所述第一和第二电极之间，存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一电极或第二电极之间形成包含CuTe的薄膜，所以可以通过使用其中存储器薄膜的电阻状态发生改变的现象来记录信息。
另外，由于该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一电极或第二电极之间形成包含CuTe的薄膜，因此，由于Cu和Te在存储器薄膜由绝缘材料或半导体材料制成时具有高导电性而降低包含CuTe的薄膜的电阻值以便相对地提高该存储器薄膜的电阻值。结果是，电阻值的改变主要在具有高电阻的存储器薄膜中由记录和擦除信息而产生。
即使包含Cu和Te的薄膜的一部分由于温度的上升而结晶从而导致该薄膜的电阻值发生变化，这种电阻值的变化也不会明显地影响该存储器件电阻值的改变，从而不会显著地影响存储器的运行。
因此，当制造该存储装置时，可以在高温度环境下使用或保存，从而抑制热滞后所导致的存储器件特性的恶化。
根据本发明的存储装置包括存储器件，该存储器件包括第一电极，第二电极以及夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一电极或第二电极之间形成包含CuTe的薄膜，该存储器件还包括连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量的存储器件。
根据本发明上述存储装置的结构，由于该存储装置包括本发明上述的存储器件、连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量的存储器件，所以可以通过从互连器向存储器件施加电流来记录或擦除信息。
一种根据本发明的存储器件包括第一电极、第二电极和夹在该第一和第二电极之间的存储器薄膜，其中，该存储器薄膜或与该存储器薄膜接触的层包含从Cu、Ag、Zn中选出的任何一种元素，存储器薄膜或与该存储器薄膜接触的层还包含从Te、S、Se中选出的任何一种元素且该存储器薄膜的底层材料具有非结晶结构。
根据本发明上述的存储器件，由于该存储器薄膜夹在第一和第二电极之间，该存储器薄膜或与该存储器薄膜接触的层包含从Cu、Ag、Zn中选出的任何一种元素，存储器薄膜或与该存储器薄膜接触的层包含从Te、S、Se中选出的任何一种元素，因此可以通过改变存储器薄膜的电阻状态来记录信息。
同时，由于该存储器薄膜的底层材料具有非结晶结构，因此，在该底层材料上形成的存储器薄膜能以均匀非结晶结构形成，因此在该存储器薄膜和该存储器薄膜上的电极之间的界面能形成平面。在这种方式中，由于在该存储器薄膜和该存储器薄膜上的电极之间的界面能形成平面，因此，在该存储器薄膜内分布的电场就变得很均匀且可以抑制当该存储器件从高电阻状态变到低电阻状态时所需的开关电压偏差，而且还可以设定相对于各自记录和擦除都相同的值。
在根据本发明上述存储器件中，该存储器薄膜还进一步包括至少从Y、La、Nd、Sm、Gd、Yb、Dy中选出的稀土元素。
根据上述结构，由于稀土元素的热稳定性，因此，可以以非常小的电流稳定地记录信息。
一种根据本发明的存储装置包括一种存储器件，该存储器件包括第一电极、第二电极、夹在第一和第二电极之间的存储器薄膜，该存储器薄膜至少包括稀土元素，该存储器薄膜或与该存储器薄膜接触的层包含从Cu、Ag、Zn中选出的任何一个，同时该存储器薄膜或与该存储器薄膜接触的层包含从Te，S，Se中任选的一种元素，该存储器件还包括其中设置了大量的存储器件的连接到第一电极的一端的互连器和连接到第二电极的一端的互连器。
根据以上所述的本发明的存储装置的结构，由于该存储装置包括了本发明上述的存储器件，其中设置了大量的存储器件的一个连接到第一电极一端的互连器和一个连接到第二电极一端的互连器，因此可以通过从互连器向存储器件施加电流来记录信息或擦除信息。
另外，由于能降低该存储器件的开关电压的偏差，因此可以稳定地操作该存储装置。
根据本发明的存储装置，能降低在该存储器件记录信息所需的电流，因此可以在信息记录前后保持该存储器件足够大的电阻变化。
另外，能降低在存储器件上记录信息时消耗的功率并能够从该存储器件方便地读出信息。
同时，可以减低在存储器件上记录信息所需的时间。
而且，由于通过使用该存储器件的电阻值变化来在该存储器件上记录信息，具体地说，是存储器薄膜的电阻值变化，因此即便当该存储器件微型化时，其依具有能方便记录信息并方便地存储所记录的信息的优点。
因此，根据本发明，能方便地在该存储装置上记录信息并从该存储装置中读出羧基路的信息，该能降低该存储装置的功率消耗，还能高速地运行该存储装置并构建高可靠性的存储装置。
同时，该存储装置能以高集成度(高密度集成)集成并能微型化。
而且，可以由用于制造普通MOS(金属氧化物半导体)逻辑电路的材料和制造流程的方法来制造本发明的存储器件能。
因此，根据本发明，可以低廉地制造该具有热稳定性的存储器件和存储装置并因此可以提供一种低廉的存储装置。同时，还可以提高制造存储装置中的产率。
具体地，如果该存储器件的存储器薄膜具有包含至少一种稀土元素这样的结构，那么当在高温环境下使用该存储器件或在该存储器件中长时间存储数据时，由于该存储器件能稳定地保持高电阻状态，因此，记录在存储器薄膜上的信息能稳定地存储并且该存储器件具有更高的稳定性。
而且，由于能用非常小的电流稳定地在存储器件上记录信息，因此可以降低在存储器件上记录信息所消耗的功率。
同时，具体地，即便当该薄膜的电阻值比夹在该存储器件和电极之间的存储器薄膜的电阻值低的多时，也可以抑制由于温度升高电阻值发生改变而产生的影响。因此，与上述类似，当在高温环境下使用该存储器件或在该存储器件中长时间存储数据时，该存储器件可以稳定地保持高电阻状态。因此，由于记录在存储器薄膜上的信息能稳定地保持，因而可以使该存储器件变得具有更高的可靠性。
而且，具体地，当该存储器薄膜的底层材料具有非结晶结构时，由于开关电压能被设定为相对于存储/擦除的唯一值并且开关电压的扩散能被降低，因此能稳定的操作该存储器。
附图说明
图1示出了根据本发明一个实施例的存储器件的结构的示意图(剖面图)；
图2示出了例1的I到V(电流到电压)特性的测量结果；
图3示出了例2的I到V(电流到电压)特性的测量结果；
图4示出了例3的I到V(电流到电压)特性的测量结果；
图5是一个高倍放大的图像，示出了当通过透射式电子显微镜获得例3的剖面时所获取的图形；
图6示出了沿薄膜厚度方向所得的例3的成分坡度；
图7是显示当Cu浓度高时沿薄膜厚度方向所得的例3的成分坡度的图表；
图8示出了例4的I到V(电流到电压)特性的测量结果；
图9示出了例5的I到V(电流到电压)特性的测量结果；
图10示出了例6的I到V(电流到电压)特性的测量结果；
图11示出了例7的I到V(电流到电压)特性的测量结果；
图12示出了例8的I到V(电流到电压)特性的测量结果；
图13示出了例9的I到V(电流到电压)特性的测量结果；
图14示出了例10的I到V(电流到电压)特性的测量结果；
图15示出了例11的I到V(电流到电压)特性的测量结果；
图16示出了例12的I到V(电流到电压)特性的测量结果；
图17示出了例13的I到V(电流到电压)特性的测量结果；
图18示出了例14的I到V(电流到电压)特性的测量结果；
图19示出了例15的I到V(电流到电压)特性的测量结果；
图20示出了例16的I到V(电流到电压)特性的测量结果；
图21示出了例17的I到V(电流到电压)特性的测量结果；
图22示出了例18的I到V(电流到电压)特性的测量结果；
图23示出了例19的I到V(电流到电压)特性的测量结果；
图24示出了例20的I到V(电流到电压)特性的测量结果；
图25示出了例21的I到V(电流到电压)特性的测量结果；
图26示出了例22的I到V(电流到电压)特性的测量结果；
图27示出了例23的I到V(电流到电压)特性的测量结果；
图28示出了例24的I到V(电流到电压)特性的测量结果；
图29示出了例25的I到V(电流到电压)特性的测量结果；
图30示出了例26的I到V(电流到电压)特性的测量结果；
图31示出了例27的I到V(电流到电压)特性的测量结果；
图32示出了例28的I到V(电流到电压)特性的测量结果；
图33示出了例29的I到V(电流到电压)特性的测量结果；
图34简要示出了其中离子源层和存储器薄膜层的叠层顺序被反转的存储器件的结构(剖面图)；
图35示出了例30的I到V(电流到电压)特性的测量结果；
图36示出了例31的I到V(电流到电压)特性的测量结果；
图37示出了例32的I到V(电流到电压)特性的测量结果；
图38示出了例33的I到V(电流到电压)特性的测量结果；
图39简要示出了根据本发明另一实施例的存储器件的结构(剖面图)；
图40A到40C示出了利用俄歇电子能谱(AES)分析例35的成分时所获得的测量结果的各个相应的曲线图；
图41示出了例34的I到V(电流到电压)特性的测量结果的图表；
图42示出了例35的I到V(电流到电压)特性的测量结果的图表；
图43A是一个高倍放大的图像，示出了一个通过透射式电子显微镜所获得的例34的存储器件的剖面的TEM(Transmission Electron Microscope，透射式电子显微镜)图形；
图43B是用于解释图43A中的TEM图像结构的示意图；
图43C是一个显示图43A中点X的电子衍射图案；
图43D是一个显示图43A中点Y的电子衍射图案；
图44A是例35的存储器件的剖面的TEM图形的高倍放大部分；
图44B是用于解释图44A的TEM图形结构的示意图；
图44C是一个显示图44A中点W的电子衍射图案；
图44D是一个显示图44A中点Z的电子衍射图案；
图45是显示根据本发明又一实施例的存储器件的结构的示意图(剖面图)；
图46是显示根据本发明再一实施例的存储器件的结构的示意图(剖视图)；
图47是在通过使用图46中所示存储器件构建一个存储装置时得到的等效电路图；
图48A和48B分别示出了例36的I到V(电流到电压)特性的测量结果；
图49示出了例37的I到V(电流到电压)特性的测量结果；
图50示出了例38的存储器件的结构的示意图(剖面图)；和
图51示出了例38的I到V(电流到电压)特性的测量结果。
具体实施方式
现将参考附图来详细地描述本发明。
图1是显示根据本发明一个实施例的存储器件的结构的示意图(剖面图)。
如图1所示，存储器件10包括具有高导电性的衬底1，例如是一个重掺杂有P型杂质并在其上形成下电极2的(P++)硅衬底1。在该下电极2上形成了一个包含Cu、Ag、Zn的层3，在层3上形成存储器薄膜4。上电极6通过一个形成于该存储器薄膜4上绝缘层5上面的通孔与该存储器薄膜相连。
下电极2可以由供半导体处理使用的互连材料构成，例如是TiW、Ti、W、WN、Cu、Al、Mo、Ta和硅化物等。
例如，当下电极2由TiW膜构成时，可以在10nm到100nm的范围中选择下电极2的薄膜厚度。
在下电极2上的层3可以包含Cu、Ag、Zn中的任一种，即稍后将要描述的充当离子源的金属元素。在下文中将该层3称之为“离子源层3”。
可以用以下薄膜来构成离子源层3，例如，在其所具有的成分中将Cu，Ag，Zn添加到包含有硫化物元素Te、Se、S的GeSbTe、GeTe、GeS、SiGeTe、SiGeSbTe中去的合适的薄膜、Ag薄膜、Ag合金薄膜、Cu薄膜、Cu合金薄膜、Zn薄膜、Zn合金薄膜等。
例如，当离子源层3由GeSbTeCu薄膜构成时，可以在5nm到50nm的范围中选择其薄膜厚度。另外，当离子源层3由Cu、Ag、Zn构成时，可以在2nm到30nm的范围中选择其薄膜厚度。
存储器薄膜4具有这样一种结构，由从稀土元素La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb和Y中所选择的一种或多种氧化物所形成的薄膜(即稀土氧化物薄膜)形成于其薄膜厚度方向的该薄膜全部或部分上。
该存储器薄膜4形成的薄膜厚度在0.5nm到10nm的范围内。当以上述薄膜厚度形成存储器薄膜4时，就可以在高温下稳定地形成非结晶状态，从而能够增加和稳定电阻值。
这样，存储器薄膜4就变得能够稳定地记录信息，如稍候将要描述的例7所示。
这样，由于稀土氧化物通常是绝缘薄膜，所以就可以通过降低存储器薄膜4的薄膜厚度以引起存储器薄膜4的电流流动。
此外，虽然该存储器薄膜4中的氧成分通常以相对于稀土元素(RE)的RE2O3形式存在，但是由于该存储器薄膜4可以由非结晶薄膜充分地形成并可以具有比半导体区域的导电性低的电属性，所以该氧成分并不限于上述成分和可以是REOx(0.5＜x≤1.5)。
此外，除了稀土元素以外，该存储器薄膜4还可以预先包括诸如Ge、Si、Sb、Ti、W、Cu、Ag、Zn、Fe、Co、P、N、H、Te、S、Se的元素。
由上述材料构成的存储器薄膜4具有其阻抗(电阻值)随着施加的电压脉冲或电流脉冲而变化的特性。
于是，该存储器薄膜4的电阻值的变化远大于其它层。因此，整个存储器件10的电阻值的变化主要受到存储器薄膜4的影响。
因此，可以使用存储器薄膜4的电阻值的变化在存储装置10上记录信息。
绝缘层5可以由经过固化处理的光阻材料构成，所述光阻材料可以是通常在半导体器件中使用的SiO2、Si3N4或其它材料，例如。所述其它材料诸如是SiON、SiOF、Al2O3、Ta2O5、ZrO2的无机材料、氟化有机材料和芬芳类有机材料等。
上电极6可以由类似于下电极2的普通半导体互连材料构成。
根据该实施例所说的存储器件10可以通过下述的操作来存储信息。
首先，例如向包含Cu、Ag和Zn的离子源层3施加正电势(+电势)以便用这种把上电极6的一端设定为负极的方式给存储器件10施加一个正电压。因此，使Cu、Ag、Zn离子化，并从离子源层3扩散到存储器薄膜4中并粘着在上电极6一端的电子上，从而它们以扩散到存储器薄膜4的状态下沉积或留在存储器薄膜4上。
接着，在存储器薄膜4内部形成一条包含大量Cu、Ag、Zn的电流路径或在存储器薄膜4内形成大量基于Cu、Ag、Zn的坏点，从而降低存储器薄膜4的电阻值。由于除存储器薄膜4以外的其它各个层的电阻值从一开始相比在存储器薄膜4上记录信息之前所获得电阻值都是小的，因此就有可能通过降低存储器薄膜4的电阻值来降低整个存储器件10的电阻值。
此后，当通过消除正电压来消除施加给存储器件10的电压时，存储器件10被保持在降低电阻值的状态。这样，就可以记录信息。当把根据该实施例所说的存储装置应用于一个只能在其上记录一次信息的存储器件时，即所谓的PROM(可编程只读存储器)，仅仅通过上述记录处理就能完成信息的记录。
相反，当把根据该实施例所说的存储装置应用于可擦除的存储装置时，即应用于所谓的RAM(随机存取存储器)或EERPOM(电可擦除和可编程的只读存储器)等时，就需要一个擦除处理。在擦除处理中，例如给包含Cu、Ag、Zn的离子源层3施加负电势(-电势)，从而以将上电极6的一端设定为正极的方式向存储器件10施加一负电势。结果是，构成与存储薄膜4一起形成的电流路径或杂志界面的Cu、Ag、Zn被离子化，并在存储器薄膜4内部移动和返回到离子源层3的所述端。
接着，从存储器薄膜4中丢失基于Cu、Ag、Zn的电流路径或坏点以便提高存储器薄膜4的电阻值。由于除存储器薄膜4之外的其它各个层的电阻值从一开始就很小，因此就有可能通过提高存储器薄膜4的电阻值来提高整个存储器件10的电阻值。
随后，当通过消除负电势来切断施加到存储器件10的电压时，存储器件处于提高电阻值的状态。因此，可以擦除所记录的信息。
重复上述处理，就可以重复地在存储器件10上记录(写入)信息或从存储器件10中擦除所记录的信息。
因此，例如当分别使电阻值高的状态对应于信息“0”而电阻低的状态相对应于信息“1”时，在通过施加所述正电压在所述存储装置中记录信息的记录处理中能将信息“0”变成信息“1”，而在通过施加所述负电压从所述存储装置中擦除记录信息的擦除处理中能将信息“1”变成信息“0”。
虽然通常存储器薄膜4在记录前的初始状态中具有高电阻值，但通过诸如在过程处理中的等离子处理和退火处理那样适当的处理，存储器薄膜4可以在记录状态中保持初始的低电阻状态。
在存储装置上记录信息后所获得的电阻值取决于诸如在记录中提供的电压脉冲宽度或电流脉冲宽度，电流量等的记录情况而不是存储器件10的存储单元大小以及存储器薄膜4的材料组成，并且当初始电阻值高于100KΩ时，上述在存储装置上记录信息后所获得的电阻值将落到从50Ω到50KΩ的范围内。
由于在初始状态的电阻值和在记录后获得的电阻值之间的比值大于两倍就足以解调所记录的数据，所以，在记录前所获得的电阻值为100Ω而在记录后所获得的电阻值是50Ω，或者在记录前所获得的电阻值是100KΩ而在记录后所获得的电阻值是50KΩ。因此，可以设置存储器薄膜4的初始电阻值来满足上述情况。可以通过调整氧浓度、薄膜厚度、面积和进一步通过杂质材料的添加来调节存储器薄膜4的电阻值。
例如，可以如下来制造图1所示存储器件10。
首先，将例如是TiW薄膜的下电极2沉积在具有高导电性的衬底1、例如是重掺杂有P类型杂质的硅衬底上。
接着，将离子源层3(例如，Cu层)沉积在下电极2上，然后将存储器薄膜4(例如，Gd2O3薄膜)沉积在该离子层3上。
然后，当形成绝缘层5以覆盖存储器薄膜4时，通过光刻法去除部分绝缘层5并形成与存储器薄膜4接触的部分。
接着，例如由磁控溅射设备使一层TiW薄膜沉积作为上电极6。
此后，通过一种诸如等离子蚀刻那样的适当方法来图形化该TiW薄膜。除了通过等离子蚀刻以外，还可以通过诸如离子蚀刻和RIE(活性离子蚀刻)那样的适当方法来图形化该TiW薄膜。
如此就可以制造如图1所示的存储器件10。
根据上述实施例所说存储器件10的结构，由于包含Cu、Ag、Zn的离子源层3与由氧化物和稀土元素组成的存储器薄膜夹在下电极2和上电极6之间，因此，例如当通过把所述正电压(+电压)施加到包含Cu、Ag、Zn的离子源层3的一端而将上电极6的一端设定为负状态时，在存储器薄膜4内形成包含大量Cu、Ag、Zn的电流路径或在该存储器薄膜4内形成大量基于Cu、Ag、Zn的坏点，从而降低了存储器薄膜4的电阻值和整个存储器件10的电阻值。这样，当停止施加正电压以致该电压没有被施加给存储器件10时，保持降低电阻值的状态并变得可以记录信息。可以将这种结构应用于诸如PROM那样只能记录一次信息的存储装置。
因此，由于使用存储器件10的电阻值变化、特别是存储器薄膜4的电阻值变化在存储装置上记录信息，所以，即使当存储器件10被微型化时，也能很容易地在存储装置上记录信息或在该存储装置中存储所记录的信息。
另外，在把上述本实施例的结构应用于其它诸如RAM和EEPROM那样既能记录信息也能擦除信息的存储装置中时，通过将所述负电压(-电势)施加到被置于上述记录状态的例如包含Cu、Ag、Zn的离子源层3的存储器件10将上电极6的一端设定为所述正状态。结果是，依据Cu、Ag、Zn而在存储器薄膜4内形成的电流路径或坏点消失，从而提高了存储器薄膜4的电阻值，并导致整个存储器件10的电阻值增加。当停止向存储器件10施加负电压以致所述电压不可能被施加给存储器件10时，保持提高电阻值的状态从而可以从该存储装置擦除所记录的信息。
同时，根据本实施例的存储器件10，由于存储器薄膜4具有在其整体上或在薄膜厚度方向的一部分上形成稀土氧化物薄膜的结构，因此存储器薄膜4的结晶温度由于稀土氧化物的反应而升高以便抑制稀土氧化物在高温环境下的晶体化。其原因在于，由于稀土氧化物薄膜是非结晶的，而且稀土氧化物的熔点高达约2400℃，所以当通过产生的焦耳热来加热稀土氧化物来记录或擦除信息时，可以防止该薄膜的优良结构发生变化从而使其稳定。
结果是，当存储器件10用在高温环境下或长期在存储器件10中存储数据时，可以稳定地保持高电阻的状态。
因此，可以稳定地保持记录在存储器薄膜4上的信息从而可以使存储器件10具有高可靠性。
此外，由于该存储器薄膜由稀土氧化物薄膜构成，所以可以扩大对包含充当离子源的元素(Cu、Ag、Zn)和硫化物元素(S、Se、Te)的离子源层3的材料进行选择的范围。
到目前为止所提出的电阻变化型存储器件构建一个记录层，该层包含充当离子源的元素和硫化物元素，以便选择一种在几乎没有离子源时置于高电阻状态的材料，例如，一种基于Ge、GeSe并包含充当离子源的元素的材料。但是，GeS和GeSe中的S和Se的熔点很低，因此很难通过溅射而稳定地沉积。而且，当通过使用作为硫化物元素的Te来构建该记录层时，例如像GeSbTe和GeTe那样的合适的材料，虽然可以通过溅射方法来稳定地使记录层沉积，但是由于Te相比于S和Se具有非常高的导电性，所以如果该记录层包含充当离子源的元素(Cu、Ag、Zn)，那么电阻就会过分降低，而难以提供存储器件所需的高电阻状态。
相反，当同本实施例的存储器件10一样由稀土氧化物薄膜组成存储器薄膜4并与该存储器薄膜4彼此分离地提供离子源层3时，由于电阻的变化主要发生在由稀土氧化物薄膜组成的存储器薄膜4中，所以离子源层3的电阻特性就变得不是太重要。因此，可以将基于Te的材料用作离子源层3。
为了提高存储器件的存储操作的稳定性，需要尽可能地降低离子源层3中电阻的变化。因此，就应该时刻将离子层3的电阻值置于低电阻状态。由于即使是离子源层3结晶也要如上所述时刻地将离子源层3的电阻值设定为低状态，所以，几乎不发生电阻变化并可获得一个附带的效果，即至少不会发生电方面的问题。
此外，根据本实施例的存储器件10，可以使用能够被溅射处理的材料构成下电极2、离子源层3、存储器薄膜4和上电极6。例如，可以使用包括适用于各层的材料的成分所组成的对象来形成溅射。
另外，如果在相同的溅射设备中改变对象，那么，就可以连续地沉积使各个层。
当根据本实施例的上述存储器件10具有下述结构、即其中在一部分上形成作为存储器薄膜4的由稀土元素氧化物构成的薄膜(稀土氧化物薄膜)时，可以通过使用氧化物溅射对象的方法来形成该氧化物薄膜，一种使用金属对象并在溅射过程中引入氧和一种诸如氩气的惰性气体作为传导气体的方法，即一种使用所谓反应溅射等的方法。
此外，除了溅射方法，还能通过一种CVD方法或诸如汽相沉积的方法来形成氧化物薄膜。而且，当使氧化物薄膜沉积时，将该氧化物薄膜设定为金属状态，然后可以通过诸如加热氧化或药物处理的方法形成氧化物薄膜。
在根据上述实施例所说的存储器件10中，至今为止已经描述了其中离子源层3与包含Cu、Ag、Zn的存储器薄膜4接触的结构，但本发明并不限于上述结构，并且可以将上述结构修改为这样一种结构，其中存储器薄膜4包含离子源的Cu、Ag、Zn，或其中下电极2包含离子源的Cu、Ag、Zn，或者是其中下电极2或上电极6包含离子源的Cu、Ag、Zn。同时，可以将离子源层3用做下电极2而无需修改。
而且，在根据上述实施例的存储器件10中，至今为止已经描述了其中离子源层与包含Te、S、Se的存储器薄膜4接触的结构，但本发明并不限于上述结构，并且可以将上述结构修改为这样一种结构，其中存储器薄膜4包含Te、S、Se，或其中下电极2包含Te、S、Se，或者是其中下电极2和上电极6包含Te、S、Se。
而且，在根据上述实施例的存储器件10中，已经把由稀土元素的氧化物构成的薄膜描述为存储器薄膜4，但本发明并不限于上述结构，而可以使用具有以下结构的存储器薄膜，其中如稍后将会描述的例3所示，包含稀土元素和氧化物的成分比具有在薄膜厚度方向上的一个成分坡度。
在存储器薄膜4具有上述结构的情况下，由于如稍后将会描述的那样，可以界面状态形成一个极微小的薄膜，所以与处于可以不连续地改变其中成分比的界面状态的薄膜相比可以抑制界面现象。因此，即使在大规模生产中发生散射，处理过程中这种散射的影响也是小的，故存在促进大规模生产的优点。
另外，在根据上述实施例的存储器件10中，当存储器薄膜4是由稀土元素氧化物薄膜形成时，该存储器薄膜4可以包含稀土元素但不可以包含氧。另外，在这种情况下，由于存储器薄膜4包含稀土元素，所以存储器薄膜4的结晶温度升高了。因此，即使在高温环境下使用存储器薄膜4或者在长时间内在存储器薄膜4中存储数据，也能稳定地保持高电阻状态并稳定地存储记录在存储器薄膜4上的信息。
可以通过以矩阵的形式配置大量根据上述实施例的存储器件10来构建一个存储装置。
例如，每个存储器件10可以包括一个连接到其下电极2的一端的互连器和一个连接到其上电极6的一端的互连器，并且可以将每个存储器件10放置在这些互连器的交叉点附近。
具体地说，例如，使下电极2为行方向的存储单元所共用，使连接到上电极6的互连器为列方向的存储单元所共用，通过选择下电极2和一互连器来选择将要进行记录的存储单元，经过所述互联器，伴随着所述电势的施加而有电流流动，该电流流过该存储单元的存储器件10并因此可以在存储器件10上记录信息并从该存储器件10中擦除所记录的信息。
这样，根据上述实施例的存储器件10能够容易地记录信息和读出所记录的信息，特别是，该存储器件10具有可以在高温环境下稳定存储所记录的数据这种卓越的性能。
另外，即使在使根据上述实施例的存储器件10被微型化时，也可以容易地在存储器件10上记录信息并在该存储器件10上存储所记录的信息。
因此，通过使用根据上述实施例所说的存储器件10来构建存储装置，从而可以集成该存储装置(密度增加)并使其微型化。
(发明例子)
接下来，已经在实践中制造出了根据上述实施例所说的存储装置10并对其特征进行了查。
<例1>
首先，通过溅射在作为下电极2的具有高导电性的衬底1上沉积一个薄膜厚度为50nm的TiW薄膜，所述衬底1例如是被掺杂有高浓度P型杂质的硅衬底。接着，通过一磁控溅射装置沉积一厚度为10nm的Cu薄膜作为所述离子源层，然后，通过一种以氧气传导为基础的反应溅射方法来使薄膜厚度为5nm的非结晶氧化钆薄膜(非结晶Gd氧化物薄膜)沉积作为存储器薄膜4。
接下来，使一个光阻材料沉积以覆盖该非结晶氧化钆薄膜，随后通过基于光刻蚀法技术的公开和发展而在该非结晶氧化钆薄膜上形成一个通孔。该通孔深2μm和宽2μ。
然后，在真空中以摄氏270度对生成的产品进行退火处理并形成绝缘层5作为相对对于温度和蚀刻等具有稳定性能的一固化保护层。将此固化的保护层用在绝缘层5中是因为可以很容易地从试验的观点形成该绝缘层5。当在实际操作中制造该产品时，希望由(例如硅氧化物薄膜等)其它材料形成绝缘层5。
接下来，沉积厚度为100nm的TiW薄膜作为上电极6。然后，由一种根据光刻蚀法的等离子蚀刻装置使沉积在该固化的保护层上的上电极6形成一个大小为50μm*50μm的图案。
可以制造具有上述结构的存储器件并用作例1的存储器件。
在例1的存储器件中，与下电极2导电的低电阻硅衬底1的背面接地电势(GND电势)并向上电极6提供所述负电势(-电势)。
这样，在逐渐从0V开始降低施加到上电极6的负电势的同时，测量电流的变化。然而，在被设置为所述限流器在电流到达0.03mA时开始工作之后，它被设置为当电流的增加超过0.03mA时，可以避免施加到上电极6上的负电势、即，施加到所述存储器件上的电压的升高。
另外，在所述电流达到0.03mA后，施加到上电极6的负电势从其中限流器开始工作的状态降低至0V。相反，此时，即在所述正电压被施加给上电极6从而导致所述正电压的施加被增加到所述电流被减少以至没有电流流动的程度之后，所述正电势再次返回到0电势。
图2示出了如此例获得的例1的I到V(电流-电压)的特性的测量结果。
通过图2可以了解到，电阻值在初始状态为高，将存储器件置于断路状态并在负方向上增加电压以便该电流在高于某个阀值电压(Vth)的电压上迅速增加，即，降低电阻值以便把该存储器件变为导通状态。因此，通过图2可以清楚地看到，信息可以被记录在所述存储器件上。
相反，在电压降低后，保持一恒定电阻值。即，通过图2可以清楚地看到，所述存储器件被保持在导通状态，从而能够存储所记录的信息。
在该例1的情况下，在电压v＝0.1V处断路状态的电阻值大约为2MΩ而在导通状态下的电阻值大约为100KΩ。
此外，如图2所示，确认在施加了与上述极性相反的电压V之后，即，衬底1的背面被连接到地电势(GND电势)以提供一高于V＝0.3V的正电势(+电势)给上电极6且所述电压再次返回到0V之后，所述存储器件的电阻值返回到初始断路状态的高电阻状态。即，可以理解，通过施加所述负电势可以擦除记录在所述存储器件上的信息。
<例2>
接着，当把厚度为13nm的GeSbTeCu薄膜用作离子源层3、把厚度为8nm且其中将GeSbTe添加到Gd2O3的薄膜用作存储器薄膜4时，存在此时获得的检测特性。
除了上述薄膜以外，各个薄膜的材料都与例1中所示的相类似，因此不需要再详细描述。而且该测量方法与例1的测量方法的差别也仅仅在于限流器的值被改变为1mA。
离子源层3的GeSeTeCu薄膜的成分是(Ge2Sb2Te5)2Cu而存储器薄膜4的成分是(GddOs)2(Ge2Sb2Te5)。
制造具有上述结构的存储器件并用作例2的存储器件。图3示出了该例2的I到V(电流-电压)特性的测量结果。
从图3中可以看出，当存储器件的电阻值在初始断路状态中大约是10MΩ时，存储器件的电阻值在施加给记录信息一个超出阀值电压的负电压(-0.7V)记录之后到达300Ω。而且，可以看出，在施加正向电压以将存储器件的电阻值变为断路状态之后，该存储器件的电阻值到达1MΩ左右，即记录擦除所记录的信息。
<例3>
将一层薄膜厚度为50nm的TiW薄膜沉积在具有高导电性的衬底1上，例如，通过溅射使其掺杂有高浓度P型杂质作为下电极2的硅衬底。接着，通过磁控溅射设备使一个薄膜厚度范围从3nm到20nm的Cu薄膜沉积。接着，通过基于一种Ar气体传导的溅射使一个薄膜厚度范围从5nm到50nm的(Ge2Sb2Te5)1-xGdx薄膜沉积。
接着，形成光阻材料，然后通过根据光刻蚀法技术的公开和发展形成一个通孔。该通孔深2μm，宽2μ。
然后，通过在真空中于280度退火使该光阻材料在性能上发生变化，从而形成绝缘层5作为固定对于温度，蚀刻等的固化的保护层。
在该退火处理中，由少量残留在燃烧室中的氧或来源于该光阻材料的氧在Ge2Sb2Te5Gd薄膜的表面形成一个氧化物薄膜。
将此固化的保护层用作绝缘层5是因为可以很容易地根据试验的观点形成该绝缘层5。当制造该产品时，可以由诸如硅氧化物薄膜等的其它材料构成该绝缘层5是合乎需要的。
接下来，使一层薄膜厚度为100nm的TiW薄膜沉积作为上电极6。然后，由一种根据光刻蚀法技术的等离子蚀刻设备使沉积在该固化的保护层上的上电极6形成一个大小为50μm*50μm的图形
将具有上述结构的存储器件用作例3的存储器件。
在例3的存储器件中，与下电极2导电的低电阻硅衬底1的背面接到地电势(GND电势)以给上电极6提供负电势(-电势)。
于是，当从0V开始逐渐降低施加到上电极6的负电势时，测量该电流的改变。然而，当如此设定以致限流器在电流到达1mA时开始运行之后，由于这样的设定，使得当电流上升超过1mA时，可以阻止施加到上电极6的负电势(即，施加到存储器件的电压)的升高。
而且，将施加到上电极6的负电势从其中电流达到1mA以允许限流器开始运行的状态降低至0V。相反地，在给上电极6施加正电压以减少电流并将电压升高到几乎无电流流动的程度之后，正电势重新返回0电势。
图4示出了例3的I到V(电流-电压)特性的测量结果，其中选择Cu薄膜的薄膜厚度为6nm并选择Ge2Sb2Te5Gd薄膜的薄膜厚度为25nm。而且，图4示出了当重复进行第一次记录、擦除和再记录时所获得的I到V特性。图5示出了当通过一个TEM(透射式电子显微镜)观察具有这种结构的存储器件的剖面时所获得的一个图像。
Ge2Sb2Te5Gd膜的成分是(Ge2Sb2Te5)89Gd11。
例3的存储器件具有以下结构，即存储器薄膜4和离子源层3被夹在由TiW薄膜构成的上电极和下电极(2，6)之间。
具体地说，直接在上电极6的下面形成其中充分地形成氧化物的稀土氧化物层(图5中箭头A所示的最白的部分)。在该稀土氧化物层A的下面形成具有更多稀土元素(Gd)并与上述层A相比氧浓度要低的稀土氧化物层(图5中箭头B所示灰白色的部分)。然后，在该稀土氧化物层下形成主要由Cu，Te构成并与离子源层3相应的层(图5中箭头C、D、E所示的部分)。
主要由稀土元素氧化物构成的层(层A和B)除记录模式之外具有很高的电阻值和呈现出绝缘特性。离子源层(C、D、E)3具有低电阻值和呈现出导电性。位于这两层中间的层表现出一种类似于半导体的特性。
由于如箭头A所示主要由稀土元素氧化物构成的层具有高氧浓度，所以在存储器薄膜4的表面上形成一层大致由Gd2O3构成的氧化物薄膜，从而朝向该薄膜厚度方向上的较低部分降低氧浓度。
图6示出了除图5所示例3的存储器件的A到E部分中的氧以外的其它元素成分(Gd、Te、Cu、Ge)。
图6的研究显示，除氧以外的其它元素(Gd、Te、Cu、Ge)具有一个朝向薄膜厚度方向较低部分的成分坡度。Sb不是要分析的对象，因此未显示在图6中。
在薄膜厚度方向上发生材料的成分坡度的原因在于所沉积的稀土元素(稀土金属元素)化学特性非常活跃以致于扩散到所述薄膜中并以高的氧浓度向表面移动从而形成氧化物薄膜(氧化物层)，而且Cu、Ag、Zn很容易粘着在硫化物元素(Te、S、Se)上以形成一个合成物等。
例如，由于具有上述成分坡度的薄膜可以形成对界面状态不敏感的薄膜，因此例如与在界面状态中其成分比断续变化的薄膜相比，能够容易地实现大规模生产。
图7示出了在增加Cu含量浓度的例中薄膜厚度方向的成分分布的分析结果。
如图6所示，在Cu含量浓度很高的存储器件的情况下，Cu包含在主要由图7中A所示的稀土氧化物构成的层中以便使其从电绝缘属性进入到半导体区域。因此，虽然初始状态的电阻值和在擦除了信息后所获得的电阻值比图6所示的存储器件要低，但是该存储器件能够类似于图6所示的存储器件那样运行。
在图7所示例3的存储器件中，当沉积GeSbTeGd薄膜时，将Cu的20％的原子添加到GeSbTeGd薄膜。本发明并不限于上述方法而可以根据一种诸如热扩散那样适当的方法通过将Cu扩散到存储器薄膜4中来制造具有类似结构的存储器件。
<例4>
接着，存在这样的存储器件的检测性能，其中，Gd(钆)被用作包含在存储器薄膜4中的稀土元素并分别改变Gd的添加比。
接着，形成一薄膜厚度为20nm的TiW薄膜作为下电极2，并在该下电极2上形成一层薄膜厚度为16nm的GeTe薄膜或GeTeGd薄膜。此外，形成一层薄膜厚度为100nm的TiW薄膜作为上电极6。
下面将描述关于GeTe的特定GD添加比。
<添加比(原子％)>
例编号            Ge2Te8      Gd
例4               100            0
例5               93             7
例6               86             14
例7               82             18
例8               78             22
测量了从例4到8的各个存储器件的I到V(电流-电压)特性。图8示出了例4的测量结果；图9示出了例5的测量结果；图10示出了例6的测量结果；图11示出了例7的测量结果；图12示出了例8的测量结果。
在其中如图8所示没有添加Gd的例4的存储器件的情况下，不能确认此I到V特性呈现了热滞后现象，即该存储器件并未作为一存储器而工作。因此，该存储器件变成了一个具有大约150Ω的电阻特性的电阻。可以认为其原因是，由于该GeTe薄膜不包含稀土元素，所以产生所述GeTe薄膜本身所具有的低电阻状态，或者由于在处理过程中在比该非结晶GeTe的结晶温度(例如200度)高的温度加热该GeTe薄膜，所以使该GeTe薄膜结晶从而置于低电阻状态。
相反，图9到12所示例5到8中的任何一个存储器件都呈现了磁滞现象并作为所述存储器而工作。下面将解释其原因。即，由于在处理过程中将稀土元素添加到GeTe薄膜中，所以稀土元素扩散到表面从而形成一氧化物薄膜，因此可以使初始电阻值为高。当初始电阻值变高时，该存储器件就变得可以作为存储器而工作。
在TiW薄膜/Ge2O3薄膜/TiW薄膜的分层结构中，当测量Ge2O3薄膜的绝缘耐压时，该绝缘耐压的测量结果为10MV/cm左右。另外，在Ti薄膜/Cu薄膜/Ge2O3薄膜/TiW薄膜的分层结构中，绝缘耐压的测量结果为4MV/cm左右。由于让该存储器件像存储器那样工作所需的最小电压大约是0.2V，因此可以得出存储器薄膜4的足够的薄膜厚度应大约比0.5nm要大。
当存储器薄膜4的薄膜厚度很大、例如大于5nm时，第一次记录所需的电压相比于第二次记录之后的记录所需要的电压要高，因此，应该在初始阶段施加一个相对高的电压脉冲。即，应该通过初始化来稳定工作电压。这些数值只不过是标准的数值，并可以依据薄膜沉积方法、薄膜沉积状态或在处理所述存储装置时所需的加工方法来改变这些数值。
<例5>
接下来，检查当用Ag薄膜或Zn薄膜来代替Cu薄膜时所呈现的特性。
这样，形成一薄膜厚度为20nm的TiW薄膜作为下电极2，在该TiW薄膜上形成一薄膜厚度为6nm的Ag薄膜或Zn薄膜，在该Ag薄膜或Zn薄膜上形成一个薄膜厚度为16nm的Ge2Sb2Te5Gd薄膜并形成一个薄膜厚度为100nm的TiW薄膜作为上电极6。该存储器薄膜4的成分为(Ge2Sb2Te5)88Gd12。
然后，将使用Ag薄膜的存储器件用作例9的存储器件，而将使用Zn薄膜的存储器件用作例10的存储器件。测量例9和10的各个存储器件的I到V(电流-电压)特性。图13示出了例9的测量结果。图14示出了例10的测量结果。
对图13和14的研究显示出，当存储器件使用Ag薄膜或Zn薄膜时，例9和10的存储器件能以类似于使用Cu薄膜的存储器件的方式运行(参见图8到12)。
<例6>
接下来，测量其中将其它元素用作存储器薄膜4中所包含的稀土元素来代替Gd元素的存储器件的性能。
由此，形成一层薄膜厚度为20nm的TiW薄膜作为下电极2，在该TiW薄膜上形成一层薄膜厚度为12nm的Cu薄膜，在该Cu薄膜上形成一个由GeSbTe和稀土元素构成的薄膜并再形成一层薄膜厚度为100nm的TiW薄膜作为上电极6。
下面将描述特定的稀土元素(类型和添加比)、薄膜厚度等。
<添加比(原子％)>
例编号     稀土元素       Ge2Sb2Te5  薄膜厚度
例11      Y， 13         87             20nm
例12      Tb，13         87             18nm
例13      Tb，13         80             18nm
测量例11到13的存储器件的I到V(电流到电压)特性。图15示出了例11的测量结果，图16示出了例12的测量结果，图17示出了例13的测量结果。
如从图15到17可以清楚看出的，类似于使用Gd作为稀土元素的存储器件(参见图8到12)，可以确定，例11到13的任何一个存储器件都可以作为存储器来运行。虽然考虑了下面这种模式，即形成存储器薄膜4、将Cu、Ag、Zn等扩散到存储器薄膜4中并移动，或者氧化这些稀土元素并通过施加电压脉冲使其减少以便可以使该存储器件作为存储器来运行，但在这种情况下，稀土元素充当呈现存储器薄膜的绝缘特性的作用并在反复记录或擦除信息时相对于离子导电或氧化还原记录稳定地运行。因此，稀土元素中的最外层电子的贡献是巨大的。
稀土元素中的最外层电子都是类似的。由于这些氧化物无论是什么元素都具有绝缘性能并显示与氧化作用和还原作用有关的类似的化学特性，所以任何元素只要是稀土元素，就能起到类似的功能。
另外，当存储器薄膜4是非结晶薄膜时，由于在高温处理过程中无法使这种非结晶薄膜结晶，所以在稀土元素的熔点上和原子大小上产生了问题。在这些点上，稀土元素之间的差异是很小的。
因此，除了Gd、Y、Tb以外还可以使用诸如1a、Nd、Sm、Eu、Dy、Ho、Er等元素。
<例7>
存储器薄膜4的薄膜厚度的一个重要参数是氧化物薄膜的薄膜厚度，因此，并不形成氧化物薄膜的那部分的薄膜厚度或者其中氧浓度为低的那部分薄膜厚度都不是一个重要的问题。
然而当薄膜厚度太薄时，就变得难以稳定地控制表面上所形成的氧化物薄膜的薄膜厚度或氧浓度等。其结果是在单个装置中发生扩散。
因此，形成一个薄膜厚度为5nm并预先包含有Cu的GeSbTeGdCu薄膜作为存储器薄膜4，并通过在制造过程中形成氧化物薄膜来制造存储器件。将此合成的存储器件用作例14的一个存储器件。该例14的存储器件并不包括离子源层3，和存储器薄膜4包含Cu。该存储器薄膜4的成分为(Ge2Sb2Te5)50Gd25Cu25。
另外，形成一层薄膜厚度为6nm的Cu薄膜，并在该Cu薄膜上形成一层薄膜厚度为50nm的GeSbTeGd薄膜，从而导致所制造的存储器件。将此存储器件用作例15的一个存储器件。该GeSbTeGd薄膜的成分被选择为是(Ge2Sb2Te8)89Gd11。
此外，在例14和15中，根据其它各个薄膜的材料，形成一层薄膜厚度为20nm的TiW薄膜作为下电极2，并形成一层薄膜厚度为100nm的TiW薄膜作为上电极6。
然后，分别测量例14和15的存储器件的I到V(电流到电压)特性。图18示出了例14的测量结果，图19示出了例15的测量结果。
从图18中可以理解，即使是其中存储器薄膜4的薄膜厚度很薄的例14的存储器件也可以作为存储器稳定地运行，还可以理解在该存储器件当中的扩散也很小。在存储器薄膜4的5nm薄膜厚度中，Gd元素的薄膜厚度比稍微大于30％。如果使所有的薄膜厚度都氧化，就变得有可能形成一个薄膜厚度大于1.5nm的氧化物薄膜。由于在实际操作中通过氧化作用来增加薄膜厚度，所以就可能形成一个薄膜厚度大于2nm的氧化物薄膜。
如上所述，当形成在薄膜内部或薄膜表面上的稀土元素的比足以形成一个薄膜厚度大于0.5nm的氧化物薄膜时，该存储器件可以作为存储器来运行。
此外，从图19中可以清楚的看出，即使是例15的存储器件，其存储器薄膜4的薄膜厚度并未产生特别大的差异，但它产生一个与其中存储器薄膜4的薄膜厚度大约是10nm的存储器件类似的结果。可以认为其原因在于，在表面等上面形成的氧化物薄膜的薄膜厚度并不过多取决于存储器薄膜4的厚度。由于将其中不形成氧化物薄膜的部分设置于低电阻状态，所以由薄膜厚度施加于导电特性的影响与那些由氧化物薄膜所施加的影响相比是可以忽略的。
如上所述，根据例14和15的测量结果，应当理解当存储器薄膜4的薄膜厚度位于0.5nm到10nm的范围内时，存储器件可以作为存储器稳定地运行。
当如上所述在存储器薄膜4中预先包含诸如Cu、Ag、Zn那样的元素时，就不会有问题。在这种情况下，可以缩短薄膜沉积处理的时间周期。
<例8>
接下来，测量包含大量Ge(锗)的存储器薄膜4的特性。
形成具有薄膜厚度为20nm的TiW薄膜作为下电极2，在该TiW薄膜上形成一层薄膜厚度为12nm的Cu薄膜。在该Cu薄膜上形成一层薄膜厚度为20nm的GeSbTe薄膜并再形成一层薄膜厚度为100nm的TiW薄膜作为上电极6。
下面将描述Ge的添加比(成分)的特定结构。
<添加比(原子％)>
例编号   GexSbyGdz
例16      57，34，9
例17      65，28，7
测量例16和17的各个存储器件的I到V(电流到电压)特性。图20示出了例16的测量结果，图21示出了例17的测量结果。
Ge能实现在非结晶状态中保持存储器薄膜4的效果。单个Ge物质能够使通过溅射方法形成的存储器薄膜4变成非结晶的，并能够相对于高温处理稳定地保持存储器薄膜4的非结晶状态。
如图20所示，其中存储器薄膜4包含Ge57(原子％)的存储器件能作为存储器稳定地运行。那时，硫化物元素Te的含量是34(原子％)而稀土元素Gd的含量是9(原子％)。
另外，如图21所示，应当理解，即使是其中存储器薄膜4包含了Ge56(原子％)的存储器件也能作为存储器稳定地运行。那时，硫化物元素Te的含量是28(原子％)而稀土元素Gd的含量是7(原子％)。
<例9>
接下来，制造一个与使用Te(碲)作为硫化物元素以供存储器薄膜4使用的存储器件不同的使用Se(硒)的存储器件作为一个例18，并测量该例18的存储器件的特性。图22示出了该例18的存储器件的I到V(电流到电压)的特性。
接着，形成一层薄膜厚度为20nm的TiW薄膜作为下电极2，并在该TiW薄膜上形成一层薄膜厚度为6nm的Cu薄膜。在该Cu薄膜上形成一层薄膜厚度为20nm的GeSbGd薄膜并形成一层薄膜厚度为200nm的TiW薄膜作为上电极6，从而导致制造一个存储器件。
另外，将该GeSbGd薄膜的成分选择为Ge35Se55Gd10。
如图22所示，虽然使用Se作为硫族元素以供存储器薄膜4使用的存储器件与使用Te的存储器件的操作类似，但如果将溅射方法用作薄膜沉积方法的话，由于Se的熔点与Te相比要低，所以与用Te作为硫化物元素的情况相比就难以通过使用一个GeSe合成对象来使溅射率稳定。
<例10>
接下来，测量使用其它金属薄膜替代TiW薄膜来作为上电极6的材料的存储器件的性能。
关于其它各个薄膜的材料，形成薄膜厚度为20nm的TiW薄膜作为下电极2，在该TiW薄膜上形成一层薄膜厚度为6nm的Cu薄膜。并在该Cu薄膜上形成一层薄膜厚度为20nm的Ge30Sb56Gd1薄膜。
以下将描述上电极材料和薄膜厚度的特定配置。
例编号       上电极材料     薄膜厚度
例19        W(钨)         100nm
例20        Pt(铂)        100nm
图23和24分别示出了例19和20的存储器件的I到V(电流到电压)特性。
如图23和24所示，应当理解，即使是使用W薄膜或Pt薄膜作为上电极6的存储器件也能类似于使用TiW薄膜的情况而作为存储器来运行。然而，由于W薄膜相对于存储器薄膜4的粘着力很弱，因此W膜具有其工作电压上升的趋势。上电极6的材料并不限于上述材料并可以使用各种材料，诸如是Al、Au、Ni、Mo、Ta那样的材料以及硅化物和各种金属合金。
此外，还可以类似于上电极6的情况形成下电极2。
<例11>
接下来，检查使用包含Cu和Te的CuTe(Ge，Si)Gd作为离子源层3并且其中Cu和Te的成分比发生了变化的的存储器件性能。
进一步，将该离子源层3的薄膜厚度选择为30nm。
关于其它各个层的材料，形成一层薄膜厚度为20nm的氮化钨薄膜WN膜作为下电极2，形成一层薄膜厚度为4.0nm的氧化钆薄膜作为存储器薄膜4并形成一层薄膜厚度为100nm的TiW膜作为上电极6。
下面将描述离子源层3的特定成分。
例21：(Cu40Te60)67Ge26Gd7
例22：(Cu58Te42)76Ge18Gd6
例23：(Cu68Te32)79Ge16Gd5
例24：(Cu80Te20)81Ge14Gd5
例25：(Cu75Te25)60Si37Gd3
例26：(Cu35Te65)60Si33Gd6
分别测量例21到25的各个存储器件的I到V(电流到电压)特性。图25到31分别示出了测量的结果。
如图25到31所示，可以确定，在例21到26中的任何一个例中都示出了一种热滞后现象，而且在例21到26中的任何一个例都可以作为存储器来运行。
因此，应当理解，例21到26中的任何一个例都能在离子源层3的Cu/Te成分的35/65到80/20的一个很宽范围内作为存储器来运行，即，例21到26中的任何一个例都能通过施加具有相应于记录和擦除的极性的电压来记录和擦除信息记录。
<例12>
制造一个其中由类似于例11的材料构成离子源层3和由Cu薄膜构成下电极2的存储器件，并将该存储器件用作例27的存储器件。
将下电极2的Cu薄膜的薄膜厚度选择为20nm。
另外，将离子源层3的成分选择为(Cu53Te47)74Ge20Gd6并将其中的薄膜厚度选择为20nm。
选择其它各薄膜的材料和薄膜厚度与例11类似。
接着，测量例27的存储器件的I到V(电流到电压)特性。图31示出了测量结果。
从图31中可以清楚的看到，即使下电极2是由Cu薄膜构成的，该存储器件也能类似地作为存储器来运行。
在这种情况下，由于下电极2和离子源层3都包含铜Cu，所以，铜在薄膜厚度方向上具有一个成分坡度。
当在上述实施例的各个存储器件中的衬底1由具有高导电性并重掺杂有杂质的硅衬底构成并将地电势(GND电势)施加到该衬底1的背面时，用以向下电极2的一端施加电压的结构并不限于上述结构而可以选择其它的结构。
例如，可以使用形成于硅衬底1的表面上并与该硅衬底1电气绝缘的电极。
而且，除了硅衬底和绝缘衬底以外，还可以使用半导体衬底作为衬底1，例如由玻璃或树脂材料构成的半导体衬底。
同时，由于用在上述例1到10中的是稀土元素氧化物的存储器薄膜4的熔点高于2000度(在结晶状态中引用的参考值，而且将会用在以下的描述中)，所以稀土元素氧化物是一种具有充分热稳定性的材料，而且其结晶温度也很高。
虽然上述存储器薄膜4具有这种包含有稀土元素氧化物的结构，但是本发明并不限于此，而是可以用其它诸如氧化物和氮化物那样的绝缘材料来构建存储器薄膜4。
如果是氧化物，可以例举为SiO2、过渡金属元素氧化物等，此外还可以是稀土元素氧化物。
如果是氮化物，可以例举为氮化硅SiN以及稀土元素氮化物等。
当这样的存储器薄膜4使用绝缘材料时，离子源层3包含充当离子源的硫化物元素(S、Se、Te)和元素(Ag、Cu、Zn)。
特别是，当离子源层3由一种诸如包含Cu和Te的CuTe薄膜那样的薄膜构成时，由于Te比其它硫化物元素具有更高的导电性，以致与存储器薄膜4的通过降低离子源层3的电阻相比，可以更充分地降低离子源层3的电阻变化，，因此可以提高存储器运行的稳定性。
于是，就可以通过使用稀土氧化物和上述其它绝缘材料来使离子源层3包含稀土元素。
根据这种结构的情况，由于离子源层3包含稀土元素，所以就可能通过提高离子源层3的结晶温度来抑制离子源层3的结晶化。因此，由于可以均匀地形成离子源层3并抑制离子源层3表面的粗糙，所以就可以均匀地形成存储器薄膜4。此外，可以避免存储器件的性能由于保存或使用该存储装置时产生的热滞后现象而恶化。
即使是当用上述的其它绝缘材料构成存储器薄膜4时，类似于其中用稀土元素氧化物来构成存储器薄膜4的情况，可以改变该存储器薄膜的电阻值从而将该存储器件作为存储器来运行。(发明例子)
接着，在离子源层3中包含该稀土元素，由上述绝缘材料构成存储器薄膜4，制造具有如图1所示结构的存储器件10并测量该存储器件10的性能。
<例13>
测量存储器件10的性能，在这种情况下，分别将薄膜厚度为20nm的氮化钨薄膜WN薄膜用作下电极2，将薄膜厚度为30nm的CuTeGeGd薄膜用作离子源层3，将薄膜厚度为2nm的氮化硅SiN薄膜(绝缘材料)用作存储器薄膜4并将薄膜厚度为100nm的金Au用作上电极6。
衬底1和绝缘层5的材料类似于上述例1到12的。类似于例2将限流器的值选择为1mA。
将离子源层3的CuTeGeGd膜的成分选择为(Cu55Te45)80Ge10Gd10。
制造具有上述结构的存储器件并将其用作例28的存储器件。图32示出了例28的存储器件的I到V(电流到电压)特性。
从图32可以看出，即使是使用绝缘材料氮化钨作为存储器薄膜4的例28也能类似地作为存储器来运行。
<例14>
测量这种情况下的存储器件的性能，其中，分别将薄膜厚度为20nm的氮化钨GdN薄膜用作存储器薄膜4，并将薄膜厚度为100nm的钨W用作上电极6。
将其它材料和限流器的值选择为与例13相类似。
将离子源层3的CuTeGeGd薄膜的成分为(Cu55Te45)82Ge10Gd8。
制造具有上述结构的存储器件并将其用作例29的存储器件。图33示出了例29的存储器件的I到V(电流到电压)特性。
从图33可以看出，即使是使用氮的氮化钨作为存储器薄膜4的例29也能类似地作为存储器来运行。
虽然在上述实施例中的存储器件具有这种其中在离子源层3上形成存储器薄膜4的结构时，但本发明并不限于此。即，可以将这两层的层压关系反过来以便将存储器件改为如图34的剖面图中所示的其中在存储器薄膜4上形成离子源层3的存储器件20。图34中所示的存储器件20具有以下这种结构，其中在下电极2上形成存储器薄膜4，通过在存储器薄膜4上的绝缘层5的一个通孔将离子源层3与存储器薄膜4相连，并在离子源层3上形成上电极6。
接下来，在实际操作中制造具有如图34所示结构的存储器件20并测量其性能。
<例15>
如下所示地制造由绝缘材料构成的存储器薄膜4以及具有如图34中所示结构的存储器件20。
首先，将一层薄膜厚度为20nm的WN薄膜沉积在掺杂有高浓度P型杂质的(P++)硅衬底1上作为下电极2，随后使存储器薄膜4沉积。接下来，由一个经过了光刻法处理并在280度时经过退火处理的固化的保护层形成具有一个接触孔的绝缘层5。
接下来，按照顺序使一层薄膜厚度为20nm的(Cu55Te45)Ge7Si11Gd9薄膜沉积作为离子源层3并使一层薄膜厚度为100nm的钨W薄膜沉积作为上电极6。然后，根据光刻蚀法技术，通过使用活性离子蚀刻***中的氩Ar气体来蚀刻产品并通过使离子源层3和上电极6图形化来制造存储器件20。
分别制造例30的一个存储器件和例31的一个存储器件，其中在例30的存储器件中将薄膜厚度为2.5nm的氮化硅SiN薄膜用作存储器薄膜4，而在例31的存储器件中将薄膜厚度为2.8nm的氮化钆GdN薄膜用作存储器薄膜4。
分别测量例30和例31的存储器件的I到V(电流到电压)特性。图35示出了例30的测量结果，图36示出了例31的测量结果。
在图35和36的I到V(电流到电压)特性图表中，对于电势V的极性，类似于上述各个实施例，在把下电极2作为在水平轴中表示的标准时获得上电极6的电势。由于这个原因，使记录操作(从高电阻到低电阻)和擦除操作(从低电阻到高电阻)的极性与上述各个实施例的相反。即，记录在负(-)电势那边执行记录而在正(+)电势那边执行擦除。
从图35和36可以看出，即使是使其中存储器薄膜4和离子源层3的层压顺序与上述例中的相反的例也可以类似地作为存储器来运行。
同时，还可以构建在离子源层3或存储器薄膜4中不包含稀土元素的存储器件。
在这种情况下，就可以相对地降低离子源层3的电阻值而无需在离子源层3中包含有稀土元素。
于是，如果离子源层3由包含特别是CuTe的薄膜构成的话，由于可以形成该离子源层3作为具有低电阻值的离子源层，所以不仅可以用上述绝缘材料来构成存储器薄膜4，还可以用诸如硅或合成半导体那样的半导体材料来构成该存储器薄膜。其原因在于，由于降低了离子源层3的电阻值，所以即使是在由半导体材料来构成该存储器薄膜4时，存储器件10的电阻值变化也会实质地受到存储器薄膜4的电阻值变化的影响。
<例16>
如下所示制造具有如图1所示结构的存储器件10，其中离子源层3由包含CuTe的薄膜构成，存储器薄膜4由绝缘材料构成，而且离子源层3和存储器薄膜4都不包含稀土元素。
接着，测量该状态下的存储器件的性能，其中分别将一层薄膜厚度为50nm的氮化钨WN薄膜用作下电极2，将一层薄膜厚度为25nm的CuTeSiGe薄膜用作离子源层3，将薄膜厚度为5nm的氧化硅SiO2薄膜(绝缘材料)用作存储器薄膜4，并将一层薄膜厚度为100nm的WN薄膜用作上电极6。
衬底1和绝缘层5的材料都与上述例1到12的相类似。类似于例2选择限流器的值为1mA。
制造具有上述结构的存储器件并将其用作例32的存储器件。图37示出了例32的存储器件的I到V(电流到电压)特性。
从图37中可以看出，在离子源层3和存储器薄膜4中不包含稀土元素的例也能类似地作为存储器来运行。
<例17>
如下所示地制造具有如图1所示结构的存储器件10，其中离子源层3由包含CuTe的薄膜构成，存储器薄膜4由半导体材料构成，而且离子源层3和存储器薄膜4都不包含稀土元素。
测量这种存储器件的性能，其中分别将一层薄膜厚度为50nm的氮化钨WN薄膜用作下电极2，将一层薄膜厚度为25nm的CuTeSiGe薄膜用作离子源层3，将一层薄膜厚度为7nm的硅Sin薄膜(绝缘材料)用作存储器薄膜4，并将一层薄膜厚度为100nm的WN薄膜用作上电极6。
衬底1和绝缘层5的材料都与上述例1到12的相类似。类似于例2选择限流器的值为1mA。
选择离子源层3的CuTeSiGe薄膜的成分为Cu42Te25Si27Ge6。
制造具有上述结构的存储器件并将其用作例33的存储器件。图38示出了例33的存储器件的I到V(电流到电压)特性。
从图38中可以看出，使用半导体材料作为存储器薄膜并在离子源层3和存储器薄膜4中都不包含稀土元素的例33也能类似地作为存储器来运行。
接着，图39示出了根据本发明另一个实施例的存储器件的结构示意图(剖面图)。
存储器件30包括一个具有高导电性的衬底1，例如一个重掺杂有高浓度P型杂质的(P++)硅衬底1，在该硅衬底1上形成一个下电极2，在该下电极2上形成一个存储器薄膜4，并通过在存储器薄膜4上的绝缘层5上形成的一个通孔将上电极6与存储器薄膜4相连。
更具体地，在该存储器件10中，去除图1所示存储器件10的离子源层3，并直接在下电极2上形成存储器薄膜4。于是，存储器薄膜4包含一种充当离子源的金属元素来代替图1所示存储器件的离子源层3。
该存储器薄膜4包含从Te、S、Se中所选择的至少一种元素(硫化物元素)和从Cu、Ag、Zn中所选择的至少一种金属元素(上述离子源)。
粘结存储器薄膜4中的金属元素(Cu、Ag、Zn)和硫化物元素(Te、S、Se)以在诸如存储器薄膜的较低部分形成金属硫化物层。该金属硫化物层主要包括非结晶结构并起离子导体的作用。
优选地，该存储器薄膜4应进一步包括从稀土元素La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Y中选出的一种或多种稀土元素和氧。
而且，虽然在存储器薄膜4中的氧通常形成RE2O3中相对于稀土元素(RE)的成分，但由于存储器薄膜4是非结晶薄膜，而且该存储器薄膜4具有比半导体区域的导电性要小得多的电属性，所以该存储器薄膜4的成分并不限于上述成分而可以选择为REOx(0.5＜x≤1.5)。
此外，除了稀土元素以外，该存储器薄膜4还可以预先包括诸如Ge、Si、Te、S、Se、Sb、Ti、W、Cu、Ag、Zn、Fe、Co、P、N、H等的其它元素。
而且，在该存储器薄膜4中，当稀土元素与氧的组成成分比为其中任何一种成分比时，稀土元素和从Cu、Ag、Zn中选出的元素(金属元素)的成分比以及稀土元素和从Te、S、Se中选出的元素(硫化物元素)的成分比都具有在薄膜厚度方向成分坡度，这是与其中存储器薄膜4具有成分发生断续变化的界面的情况相比，因此就可以形成对界面状态不敏感的薄膜并有利于大规模的生产处理。
由上述材料构成的存储器薄膜4具有其阻抗(电阻值)随施加的电压脉冲或电流脉冲而变化的性能。
绝缘层5可以由经过固化处理的光阻材料，通常用在半导体装置中的SiO2、Si3N4或其它材料构成，例如无机材料，氟化有机材料，芬芳类有机材料以及诸如SiON、SiOF、Al2O3、Ta2O5、HfO2、ZrO2那样的无机材料。
在根据该实施例所说的存储器件30中，具体地说，充当存储器薄膜4的底层的下电极2是由非结晶材料构成的。
与非结晶材料供下电极2使用一样，也可以使用诸如非结晶WN(氮化钨)那样的非结晶金属氮化物。
当如上所述由非结晶材料构成充当存储器薄膜4的底层的下电极2时，如稍后将要描述的，就具有能够降低记录电压的扩散以便能够稳定地记录和擦除信息的优点记录。
虽然上电极6通常由类似于下电极2的互连材料(在该例中为非结晶材料)构成，但是也可以使用与下电极2不同的互连材料。
也就是说，可以用供半导体处理所使用的互连材料作为上电极6的材料，例如，TiWTi、W、Cu、Al、Mo、Ta、硅化物等。而且，也可以使用晶体互连材料。
可以如下所示运行根据图39所示本发明的实施例的存储器件30来存储信息。
首先，向邻接上述硫化物层的下电极施加正电势(+电势)并向存储器件30施加正电压以致将上电极6的一端设定为负极。因此，使包含在存储器薄膜4的下电极2一端上的硫化物层中的金属元素(Cu、Ag、Zn)离子化并扩散到存储器薄膜4中，粘着在上电极6一端的电子上，从而它们以扩散到存储器薄膜4的状态下沉积或残留在存储器薄膜4上。
接着，在存储器薄膜4内部形成一条包含大量Cu、Ag、Zn的电流路径或在存储器薄膜4内形成大量基于Cu、Ag、Zn的坏点，从而降低存储器薄膜4的电阻值。由于除存储器薄膜4以外的其它各个层的电阻值相比在存储器薄膜4上记录信息之前所获得电阻值固定为低，因此就有可能通过降低存储器薄膜4的电阻值来降低整个存储器件30的电阻值。
然后，在通过消除正电压来消除施加给存储器件30的电压，将存储器件30保持在降低电阻值的状态。这样，就可以记录信息。当把根据该实施例所说的存储装置应用于一个只能在其上记录一次信息的存储器件时，即所谓的PROM，仅仅通过上述记录流程就能完成记录。
另一方面，当把根据该实施例所说的存储装置应用于一个可擦除信息的存储装置时，即所谓的RAM或EERPOM等，就需要一个擦除处理。在擦除处理中，例如向下电极2施加负电势(-电势)并向存储器件30施加负电压，以便将上电极6的一端设定为正极。结果，再一次使存储器薄膜内部形成的电流路径或包含杂质界面的Cu、Ag、Zn离子化，在存储器薄膜4内部移动并返回到下电极2一端上的金属硫化物层。
接着，基于Cu、Ag、Zn的电流路径或坏点从存储器薄膜4中消失以便提高存储器薄膜4的电阻值。由于除存储器薄膜4之外的其它各个层的电阻值固定很小，因此就有可能通过提高存储器薄膜4的电阻值来提高整个存储器件30的电阻值。
随后，如果消除负电势来切断施加到存储器件30的电压，就会保持高电阻值的状态。因此，可以擦除所记录的信息。
可以通过重复上述流程来在存储器件30上记录(写入)信息并从存储器件30中擦除记录所记录的信息。
接着，当使电阻值高的状态相当于信息“0”而电阻低的状态相当于信息“1”时，在通过施加正电压来记录信息的处理过程中可以将信息“0”变成信息“1”，并且在通过施加负电压来擦除信息的处理过程中可以将信息“1”变成信息“0”。
虽然通常存储器薄膜4在记录前的初始状态中表现高电阻值，但是存储器薄膜4也可以在初始记录状态中表现低电阻值。
在记录后所获得的电阻值取决于诸如在记录中提供的电压脉冲宽度或电流脉冲宽度或电流量那样的记录情况而不是存储器件30的存储单元大小以及存储器薄膜4的材料化合物，并且当初始电阻值高于100KΩ时，该电阻值落到从50Ω到50KΩ的范围内。
因为在初始状态的电阻值和在记录后获得的电阻值之间的比可以充分地大于两倍以解调所记录的数据，那么在记录前所获得的电阻值为100Ω而在记录后所获得的电阻值是50Ω，或者在记录前所获得的电阻值是100KΩ而在记录后所获得的电阻值是50KΩ。因此，可以设置存储器薄膜4的初始电阻值来满足上述情况。可以通过调整氧浓度，薄膜的厚度，面积和进一步通过添加杂质材料来调节存储器薄膜4的电阻值。
例如，可以如下所示制造图39中所示的存储器件30。
首先，将下电极2(例如，TiW薄膜)沉积在具有高导电性的衬底1上，例如重掺杂有高浓度P型杂质的硅衬底。
接着，例如通过溅射方法将一个Cu薄膜与GeTeGd薄膜的层压薄膜沉积在下电极2上作为存储器薄膜4。
接着，形成绝缘层5以便覆盖该存储器薄膜4。
此外，通过光刻蚀法去除绝缘层5的一部分以形成一个与存储器薄膜4接触的部分。接着，根据需要对该合成产品进行热处理。可以通过热处理来使诸如Te和Cu那样的元素在存储器薄膜内部扩散并通过将氧气传导入存储器薄膜4来氧化诸如Gd那样的稀土元素。
接下来，例如将WN薄膜沉积作为上电极6，然后对该WN薄膜进行图形化处理。
以这样的方式，就可以制造如图39中所示的存储器件30。
根据上述实施例所说的存储器件30的结构，由于包含Cu、Ag、Zn的存储器薄膜4夹在下电极2和上电极2之间，因此，当把上电极6的一端设定为向下电极2的一端施加正电压(+电压)时，在存储器薄膜4内部形成包含大量Cu、Ag、Zn的电流路径或在存储器薄膜4内形成大量基于Cu、Ag、Zn的坏点，因此降低存储器薄膜4的电阻值并降低整个存储器件30的电阻值。于是，当停止施加正电压以致无电压施加给存储器件30时，保持电阻值为高的状态并变得可以记录信息。可以将这种结构应用于诸如PROM那样其中只能记录一次信息的存储装置。
接着，由于通过使用存储器件30的电阻值变化来在存储器件30上记录信息，特别是存储器薄膜4的电阻值变化，所以即使当存储器件30微型化时，也能容易地在存储装置上记录信息或在该存储装置中存储所记录的信息。
同时，在把上述结构应用于其它诸如RAM和EEPROM那样既能记录信息也能擦除信息的存储装置中时，例如将上电极6的一端设定为向下电极2施加负电压(-电势)的正状态。结果，由Cu、Ag、Zn在存储器薄膜4内形成的电流路径或坏点消失，以便提高存储器薄膜4的电阻值，从而导致整个存储器件30的电阻值的提高。然后，当通过停止施加负电压来停止向存储器件30施加电压时，保持电阻值为高的状态，从而可以擦除所记录的信息。
而且，根据本实施例所说的存储器件30，下电极2，存储器薄膜4和上电极6都可以由能够通过溅射处理的材料构成。例如，可以通过使用一个对象来进行溅射，该对象包含适合于各个层的材料的成分。
而且，还可以通过交换对象来在同一溅射设备内连续地沉积层。
同时，根据本实施例所说的存储器件30，具体地说，由于充当存储器薄膜4的底层的下电极2由非结晶材料构成，所以可以使下电极2上所形成的存储器薄膜4形成均匀的非结晶结构(无晶体部分)，从而可以使在存储器薄膜4和该存储器薄膜4上的上电极6之间的界面形成平面。
如上所述，当在存储器薄膜4和该存储器薄膜4上的上电极6之间的界面变成平面时，该存储器薄膜4内电场的分布就变得均匀，以便可以降低在将高电阻状态切换到低电阻状态时所需开关电压上的偏差，从而使开关电压变成一个相对于重复记录/擦除都相同的值。
因此，可以实现在存储器件中降低开关电压的偏差并能够稳定地运行该存储器件。
而且，当存储器薄膜4包括从稀土元素La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Y中选出一种或多种稀土元素和氧时，由于形成稀土氧化物而且存储器薄膜4具有热稳定性，所以施加少量电流就可以稳定地记录信息记录。
同时，由于稀土元素的特性，可以提高Te、S、Se(硫化物元素)的结晶温度，从而可以避免硫化物元素在高温环境下结晶。
因此，在高温环境下即使长时间保持该存储装置，也可以稳定地存储所记录的内容。
由于诸如开关电压偏差那样的不稳定因素是在由晶体材料构成的底层上的CuTe等中的(Cu、Ag、Zn)+(Te、S、Se)材料的非正常增长，因此即使该存储器薄膜不包含稀土元素也会产生类似的问题。
更具体地说，即使当存储器薄膜4不包含稀土元素时，也可以抑制开关电压的偏差并通过使底层材料具有非结晶结构来提高存储器件30的稳定性。
而且在具有这种结构的存储器件中，其中上述存储器薄膜4由非绝缘材料构成(例如氧化物薄膜，氮化物薄膜等)，并且独立于存储器薄膜4提供离子源层3，可以通过使底层材料具有非结晶结构而避免离子源层3的晶体化。结果就可以获得降低诸如开关电压那样的设备性能的偏差的效果。
于是，在具有上述各种结构的存储器件中(存储器薄膜4的材料，存在离子源层3，离子源层3的材料等)，可以通过使存储器薄膜4的底层材料具有非结晶结构来提高存储器件的稳定性。
可以以矩阵的形式沉积大量根据上述实施例所说的存储器件30来构建一个存储装置。
例如，每个存储器件30可以包括一个连接到下电极2一端的互连器和一个连接到上电极6一端的互连器，而且可以将每个存储器件30置于这些互连器的交叉点附近。
更具体地说，例如，使下电极2为行方向的存储单元所共用，使连接到上电极6的互连器为列方向的存储单元所共用，选择记录下电极2和电流流经并施加电压的互连器，选择将要进行记录的存储单元并使电流流过该存储单元的存储器件30，因此就可以记录信息并擦除记录所记录的信息。
于是，根据上述实施例的存储器件30能方便地记录信息和读出所所记录的信息，并具有卓越的性能，特别是在高温环境中长时间保存数据的稳定性。
而且，即使在使上述实施例所说的存储器件30微型化时，也可以容易地在存储器件30上记录信息并在该存储器件30上存储所记录的信息。
因此，用根据上述实施例所说的存储器件30来构建存储装置，从而可以集成该存储装置(密度增加)并使其微型化。
即使当把晶体材料用作存储器薄膜4的底层材料时，也可以缩小晶体颗粒的大小并通过控制离子源层3和存储器薄膜4的成分和薄膜沉积情况来抑制非正常的增长。
因此，当把晶体材料用作存储器薄膜4的底层材料时总是不会发生问题。
另一方面，当如上所述将非结晶材料用作存储器薄膜4的底层材料时，存在以下优点，可以容易地提高存储器件的稳定性，而且在成分和薄膜沉积情况上的限制很小。
(发明实施例)
接下来，将分别制造根据上述实施例所说的存储器件30和使用晶体材料作为底层的存储器件，并测量性能。
<例18>
首先，通过使用一层具有体心立方晶格结构的TiW薄膜来制造类似于存储器件20的具有如图39所示结构的存储器件，该TiW薄膜作为充当存储器薄膜4的底层的下电极2。
通过溅射使一层薄膜厚度为20nm的TiW薄膜沉积在硅衬底上作为充当存储器薄膜4的下电极2。
因此，通过磁控溅射***形成一层薄膜厚度为8nm的Cu薄膜，并通过导入Ar气体的溅射方法形成一层薄膜厚度为20nm的GeTeGd薄膜，从而形成一个充当存储器薄膜4的层压薄膜。
接下来，形成光阻材料以便形成该层压薄膜，随后根据一种光刻蚀法技术暴露并发展该光阻材料，从而在该层压薄膜上的光阻材料上形成一个通孔。该通孔深2μm，宽2μ。
然后，通过在真空中于280度进行热处理而使光阻材料的性能发生改变，并形成绝缘层5作为稳定地阻止温度，蚀刻等的固化的保护层。该热处理取得的效果是将存储器薄膜4内的结构置于热平衡状态以形成一种稳定层结构，除了固化光阻材料以外，该热处理还取得的效果是将一种氧元素导入存储器薄膜4中以形成一个稀土氧化物层。由固化的保护层构成绝缘层5的原因在于可以很容易地根据试验的观点用固化的保护层形成绝缘层5。当在实际操作中制造产品时，优选地应当用其它材料(氧化硅薄膜等)来构成绝缘层5。
接着，使薄膜厚度为10nm的TiW薄膜沉积作为上电极6。然后，由一种根据光刻蚀法的等离子蚀刻设备使沉积在该固化的保护层上的上电极6形成一个大小为50μm*50μm的图形。
制造具有上述结构的存储器件并将其用作例34的存储器件。
接下来，用具有非结晶结构的氮化钨WN构成充当存储器薄膜4的底层的下电极2，并制造具有如图39所示结构的存储器件30。
通过溅射使一个薄膜厚度为25nm的WN薄膜沉积在硅衬底上作为充当存储器薄膜的底层的下电极2。同时，还可以通过控制溅射的情况来形成一层非结晶WN薄膜。
因此，用磁控溅射设备来形成一层薄膜厚度为8nm的Cu薄膜，并通过导入Ar气体的溅射方法来形成一层薄膜厚度为20nm的GeTeGd薄膜，从而形成一个充当存储器薄膜4的层压薄膜。
接着，形成光阻材料以便覆盖该层压薄膜，随后通过根据光刻蚀法技术的公开和发展在层压薄膜上的光阻材料上形成一个通孔。该通孔深2μm，宽2μ。
然后，通过在真空中于270度进行热处理而使光阻材料的性能发生改变，并形成绝缘层5作为稳定地阻止温度，蚀刻等的固化的保护层。该热处理取得的效果是将存储器薄膜4内的结构置于热平衡状态以形成一种稳定层结构，除了固化光阻材料以外，该热处理还取得的效果是将一种氧元素导入存储器薄膜4中以形成一个稀土氧化物层。由固化的保护层构成绝缘层5的原因在于可以很容易地根据试验的观点用固化的保护层形成绝缘层5。当在实际操作中制造产品时，优选地应当用其它材料(氧化硅薄膜等)来构成绝缘层5。
接着，使薄膜厚度为15nm的TiW薄膜沉积作为上电极6。然后，通过使用等离子蚀刻设备使沉积在由固化的保护层构成的绝缘层5上的上电极6形成一个大小为50μm*50μm的图形。
通过使用俄歇电子能谱(AES)方法在深度方向上对例35的存储器件30进行成分分析。当在深度方向上对例35的存储器件30进行成分分析时，由于溅射影响的缘故，从存储器件30的上电极6一端照射Ar离子以切断存储器件30的表面，并通过AES方法对最顶层表面进行成分分析。
图40A到40C示出了因此所获得的分析结果。水平轴表示Ar溅射时间(分钟)，其与存储器件30的深度相对应。垂直轴表示每个元素的成分分布(％)。图40A显示的是W和N的分布；图40B显示的是Gd和O的分布；图40C显示的是Cu，Te和Ge的分布。这些特征图表示的是在每组这些元素中同时获得的成分分析结果。
从图40A到40C所示深度方向的成分分析结果中可以发现，存储器件30的存储器薄膜4包括一个在下电极2上的具有Cu-Te-Ge的层(金属硫化物层)作为主要成分，还包括一个在上电极6上的具有Gd-O的层(稀土氧化物层)作为主要成分，而且该存储器薄膜4具有一个成分坡度。
如上所述该存储器薄膜4具有在薄膜厚度方向上的材料成分坡度的原因是，沉积后的Gd(稀土金属元素)具有非常活跃的化学特性，其扩散到存储器薄膜4中并向具有高氧浓度的表面那边移动以形成氧化物层，而且Cu(金属元素)很容易粘着在硫化物元素(Te、S、Se)上以形成化合物。
当存储器薄膜4具有上述成分坡度时，与其中具有成分发生断续变化的界面的情况相比，可以形成一个对界面状态不敏感的薄膜，这有利于大规模制造。同时，由于使用了热平衡状态结构，所以优点就在于存储器薄膜4不容易受到制造过程中扩散的影响。
注意稀土元素Gd如图40B所示的成分分布，可以看出金属硫化物层4A具有相对于薄膜厚度方向的成分坡度。由于存在于金属硫化物层4A中的稀土元素的活性，该硫化物的结晶温度上升以避免在高温环境下结晶。
因此，存储器件30可以在高温环境下稳定地保持所记录的内容，还可以长时间地保存。
接着，测量例34和例35的存储器件30的I到V(电流到电压)特性。
首先，根据各个存储器件30，将下电极2连接到地电势(GND电势)以向上电极6施加负电势。
然后，当从0V开始降低施加到上电极6的负电势时，测量电流的变化。然而，预先这样设定以致限流器在电流到达1mA时开始运行并向上电极6施加负电势，即，在电流比1mA高时阻止施加到存储器件30的电压升高。
而且，当施加到上电极6的负电势从其中电流达到1mA以允许限流器开始运行的状态降低至0V时，测量电流的改变。因此，相反地，在给上电极6施加正电压之后，电流降低且负电势增加到几乎无电流流动的电压，该正电势重新返回到0电势。重复8次这样的操作。
图41示出了例34的I到V特性的测量结果，而图42示出了例35的I到V特性的测量结果。
从图41和42可以清楚地看到，存储器件30都具有初始高电阻值，该存储器件置于断路状态，在负方向上增加电压，还可以看到电流在电压高于某个阀值(开关电压)时迅速增加。即，降低存储器件的电阻值以便将存储器件变为导通状态。结果，可以记录在存储器件上记录信息。
另一方面，也很清楚的是，即使在电压降低后，也保持固定电阻值，即，保持存储器件的导通状态以保存所记录的信息。
于是，在两个例34和35中，断路状态的电阻值在电压V＝0.1V时大约为2MΩ而导通状态的电阻值大约为100kΩ。
而且，如图41和42所示，确定在施加了与上述极性相反的电压V后，即，将正电势(+电势)施加给上电极6，将衬底1的背面连接到地电势(GND电势)并提供比V＝0.3V更高的正电势，正电势重新返回0V以便将电阻值返回高电阻的断路状态。即可以理解的是，能够通过施加负电势擦除记录在存储器件上的信息记录。
然而，从图41所示例34的I到V特性中可以发现，偏差发生在重复8次记录/擦除信息时所需的开关电压中。
因此，通过透射式电子显微镜(TEM)来分析例34的存储器件30的剖面结构。此处使用的TEM包括一个电场辐射类型电子枪并具有这样一种结构，其中可以将电子束集中在所观察例上大约1nm到5nm的直径上。
图43A示出了例34的存储器件30的剖面的TEM图形，而图43B示出了用于解释该TEM图形的结构的示意性图。存储器薄膜4包括层4A作为重要成分，该层使用下电极的Cu-Te充当底层，还包括层4B作为重要成分，该层使用在上电极6上的Gd-O。
于是，图43C示出了一个将直径为5nm的电子束集中于图43A中的点X(下电极2)之后的电子衍射图案(毫微面积衍射图案)。图43D示出了一个将直径为5nm的电子束集中于图43A中的点Y(存储器薄膜4的层4A，主要由Cu-Te构成)之后的电子衍射图案(毫微面积衍射图案)。
从图43A和43B中可以看出，当在充当底层的下电极2与存储器薄膜4之间的界面是平面时，在存储器薄膜4和上电极6之间的界面上的粗糙程度是很明显的。可以从电子衍射图案中判断充当底层的下电极2和存储器薄膜4。
图43C中所示的对充当底层的下电极2的电子衍射图案的研究揭示了可以获得类点衍射峰值以及该底层的下电极2具有晶体结构。
而且，从图43D所示存储器薄膜4的较低层(金属硫化物层)4A的电子衍射图案中清楚看出可以获得类点衍射峰值以及该层具有晶体结构。
因此，如果像例34的存储器件30那样，充当底层的下电极2具有其中原子规则排列的晶体结构，那么在制造该存储器件时，可以认为会发生以下现象。
首先，当把底层表面的原子级用作一个核心时，使存储器薄膜4内部分金属硫化物层4A结晶。
结果，在硫化物层4A中将一个具有非结晶结构的区域和一个具有结晶结构的区域混合。由于从结晶的角度来看，硫化物层4A内结构的分布是不均匀的，因此增加了存储器薄膜4的粗糙度并导致了在存储器薄膜4和上电极6之间的界面上电场分布的不均匀。
结果，在金属元素开始扩散到稀土氧化物膜时的开关电压变得不稳定。另外，由于多种分布发生在充当离子导体的金属硫化物的特性中(例如金属元素的移动性)，所以在给存储器薄膜4施加电压时，扩散就发生在其中金属元素扩散到稀土氧化物薄膜中的进度中。
结果，在反复存储和擦除信息时所需要的电压中发生偏差。
虽然例34使用具有体心立方晶格结构的TiW薄膜作为充当底层的下电极2，但本发明并不限于此，还可以使用具有其它晶体结构并带来类似效果的材料作为下电极2。
另一方面，在图42所示例35的I到V特性中，注意将高电阻状态切换到低电阻状态所需的开关电压，可以理解的是，与图41所示例34的I到V特性相比，可以提高在反复存储和擦除信息时所需的开关电压中的偏差。
因此，通过TEM来分析例35的存储器件30的剖面结构。这里所使用的TEM包括一个电场发射类型电子枪并具有这样一种结构，其中将电子束集中于所观察例上大约1nm到5nm的直径上。
图44A示出了例35的存储器件30的剖面的一个TEM图形，而图44B示出了一个用来解释该TEM图形的结构的示意性图。存储器薄膜4包括一个层4A作为一个重要成分，该层使用下电极的Cu-Te充当底层，还包括一个层4B作为一个重要成分，该层使用在上电极6上的Gd-O。
于是，图44C示出了一个将直径为5nm的电子束集中于图44A中的点W(下电极2)之后的电子衍射图案(毫微面积衍射图案)。图44D示出了一个将直径为5nm的电子束集中于图44A中的点Z(存储器薄膜4的层4A，主要由Cu-Te构成)之后的电子衍射图案(毫微面积衍射图案)。
从图44A和44B中可以看出，可以提高在存储器薄膜4和上电极6之间的界面上的粗糙程度。根据它们的电子衍射图案分别可以判断充当底层的下电极2和存储器薄膜4。
从图44C所示充当底层的下电极2的电子衍射图案中可以看出，衍射图案的位置是不清楚的，获得一个具有很宽分布的哈罗式图形(以后称之为“哈罗式图形”)，而且充当底层的下电极2具有非结晶结构。
而且，从图44D所示存储器薄膜4的底层(金属硫化物层)4A的电子衍射图案中可以清楚看出获得了一个哈罗式图形，而且该层4A具有非晶体结构。
因此，如果像例35的存储器件30那样，充当底层的下电极2具有非晶体结构，那么在制造存储器件时，可以认为会发生以下现象。
首先，由于底层材料没有核心来促使晶体的生成，因此可以部分地抑制金属薄膜4内金属硫化物层4A的晶体化，而且该金属硫化物层4A具有为一种固有稳定结构的非晶体结构。
因此，在上部的硫化合物层4A和稀土氧化物层4B都具有平均和平面结构。
结果，由于在存储器薄膜4和上电极6之间的界面变平，所以在存储器薄膜4内的电场分布就变得平均以便在金属元素开始扩散到稀土氧化物膜时的开关电压可以具有一个稳定值。另外，由于作为离子导体的金属硫化物的特性(例如金属元素的导电性)变得均匀分布，所以其中金属元素扩散到稀土氧化物薄膜的进程也变得均匀。
结果，当反复存储和擦除信息时所需的开关电压变得均匀。
虽然例35使用具有非结晶结构的WN薄膜作为充当底层的下电极2的材料，但本发明并不限于此，还可以使用其它具有非结晶结构并带来类似效果的材料作为下电极2。
更具体地说，使用于反复存储和擦除信息的开关电压的效果变得均匀并不取决于材料，而仅仅取决于底层材料的晶体结构。
而且，如上述例34所示，由于在具有晶体结构的底层上产生的金属硫化物层的晶体结构不均匀，所以增加了在金属硫化物层上的粗糙度，而且没有使作为离子导体的金属硫化物的特性(例如金属元素的移动性)变得均匀以便增加在开关电压上的偏差。
因此，如果采用了具有能显著提高金属硫化物层的晶体结构的多样性的非结晶结构的底层材料，那么在所有其中在存储器薄膜内包含了金属硫化物层的存储器件中，例如，即使在该存储器薄膜不包含稀土氧化物层时，也可以降低诸如开关电压那样的设备性能的偏差。
诸如计算机那样的信息设备使用能在很短的时间内传输的所谓ROM作为用户存储器件。同时，将只能记录一次信息的所谓PROM(可编程ROM)用作存储器件，用来记录不需要重新写入的信息。
已知有各种类型的PROM，反熔丝ROM就是一种典型的装置。在该反熔丝ROM中，将由非结晶Si构成的薄膜(参见Zhang，G等1995年12月10日至13日在Electron Devices Meeting，1995，International上的“On-statereliability of amorphous Silicon antifuses”的第10页至第13页)或由诸如AlN或SiN那样的氮化物构成的薄膜(参见W.T.Li等2000年在IEEEElectron Device Letters上的“A comparative study of the on-offswitching behavior of metal-insulator-metal antifuses”的第21卷第295页)或由诸如SiO2那样的氧化物构成的薄膜夹在电极之间。在其中电阻值处于高电阻状态的初始绝缘状态中施加电压，夹在电极之间的薄膜中发生绝缘击穿来把电阻值变为低电阻状态以记录信息。
这样的存储器件具有一个其上形成的存储单元并连接到一个称为接入晶体管的MOS类型晶体管来电隔离该存储器件。接着，由定位的多个存储单元构成的一个存储单元构建一个存储装置。
上述反熔丝ROM需要多个电压中的一个电压作为绝缘击穿电压。同时，其中发生一个称为切断的现象，如果在mA程度下的电流没有流经上述反熔丝ROM，则由于时效变化的缘故将记录后表示的低电阻状态返回到记录前所表示的高电阻状态。由于这个原因，为了进行稳定的记录，反熔丝ROM需要处在mA程度中的电流。
更具体地说，由于由非结晶硅构成的薄膜或由诸如AlN或SiN那样的氮化物构成的薄膜或由诸如SiO2那样的氧化物构成的薄膜都具有从10和几个毫微米到几个10毫微米的巨大薄膜厚度范围，因此很容易发生开关现象，从而无法稳定地保持电阻值。
虽然考虑到应当减小这些薄膜的厚度，但是例如，如果SiO2薄膜厚度减小了，那么不可避免地会增加薄膜厚度以及峰值电流的扩散。结果，就无法获得具有稳定特性的薄膜。
而且，在MOS晶体管中，晶体管的尺寸由于半导体微型化技术已经大大地微型化以便使通过晶体管的电流变得更小。结果，只有大约1mA的电流能通过门宽为0.1μm的MOS晶体管以致不能充分稳定地记录信息。
而且，由于反熔丝ROM是基于绝缘击穿原理来记录信息的，而且该绝缘击穿是局部发生的现象，所以即使当存储器件缩小尺寸时，也不能期待使记录电流降低太多。
另一方面，除了MOS类型晶体管以外，使用由非结晶硅构成的pn二极管的结构也是常见的选择装置。由于这样的结构不使用MOS类型晶体管，因此存储单元阵列能方便地层压在同一衬底上，从而可以增加存储器的容量。
但由于该结构使用pn二极管，为了使这种结构起到二极管的功能，存储器件的尺寸需要一个大于薄膜厚度(大约100nm)的薄膜厚度来形成一个耗尽层。因此，当记录装置的尺寸减小到小于50nm时，就很难处理这样尺寸的记录装置。
同时，当从存储器件读出信息时，由于pn二极管应当打开且需要至少大于pn二极管的一个阀值电压(大约0.7V)的电压，所以就难以抑制从存储器件读出信息所需的功耗。
一个肖特基二极管，一个使用硫化物半导体的二极管等都可作为该选择装置的二极管。
但当使用肖特基二极管作为该选择装置的二极管时，薄膜厚度的问题以及电流温度的显著变化和电压特性问题都会类似于将pn二极管用做选择装置的二极管的情况而出现。而且，当使用硫化物半导体作为供选择装置所用的二极管时，非结晶硫化物的结晶温度处于200度到300度的范围之内，并因此很难获得相对于普通半导体处理充足的热阻特性。
根据上述内容，在诸如PROM那样其中只能记录一次信息的存储装置中，以下将描述具有能充分稳定地记录信息的结构的存储器件的实施例。
接下来，图45是根据本发明进一步实施例所说的存储器件的结构示意图(剖面试图)。
在该实施例中，将根据本发明所说的存储器件应用于其中仅能记录一次信息的存储器件。
存储器件40包括一个具有高导电性的衬底1，例如一个重掺杂有高浓度P型杂质的(p++)硅衬底1，在该衬底上形成一个下电极2，在该下电极2上形成一个存储器薄膜4，在该存储器薄膜4上形成一个绝缘层5，形成上电极6以便通过在存储器薄膜4上的绝缘层5上形成的一个通孔与存储器薄膜4相连。
更具体地说，该存储器件40具有与图1所示存储器件10不同的结构，其中去除离子源层3并直接在下电极2上形成存储器薄膜4。
可以把供半导体处理使用的互连材料用于下电极2，例如TiW、Ti、W、WN、Cu、Al、Mo、Ta和硅等。当下电极2由TiW构成时，可以在10nm到100nm的范围中选择下电极2的薄膜厚度。
该存储器薄膜4由通过从稀土元素La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Y中选出的一种或多种稀土元素氧化物构成的薄膜(稀土氧化物薄膜)构成。
由于该存储器薄膜4由普通绝缘材料构成，所以降低其薄膜厚度以落在0.5nm到5nm的范围中以便使施加电流的绝缘击穿可以发生。当把以上薄膜厚度的上限值设定为5nm时，可以假定如果考虑到绝缘击穿电压(记录电压)的大小(例如从4V到6V)而选择以上薄膜厚度的上限为约小于10nm的话，就不会产生问题。
在该存储器薄膜4中氧成分通常为相对于稀土元素(RE)的RE2O3的一个成分。由于存储器薄膜4可以由是非结晶薄膜并具有比半导体区域的导电性低的电属性，所以该存储器薄膜4中的氧成分并不限于上述成分而可以改为REOx(0.5＜x≤1.5)。
此外，除了稀土元素以外，该存储器薄膜4还可以预先包括诸如Ge、Si、Te、S、Se、Sb、Ti、W、Cu、Ag、Zn、Fe、Co、P、N和H等的其它元素。
由上述材料构成的存储器件4具有其阻抗(电阻值)随着施加的电压脉冲或电流脉冲而改变的特性。
绝缘层5可以由经过固化处理加工的光阻材料、即通常用在半导体装置中的SiO2、Si3N4或其它材料构成，例如，无机材料、氟化有机材料、芬芳类有机材料，诸如SiON、SiOF、Al2O3、Ta2O5、ZrO2等无机材料等。
上电极6可以由类似于下电极2的普通半导体互连材料构成。
可以如下所示运行图45所示根据该实施例的存储器件40来记录信息。
首先，将电压施加给在稀土氧化物薄膜4的上、下部分提供的下电极2和上电极6的两个电极。这样，当施加的电压比绝缘阀值电压高时，在稀土氧化物薄膜4内发生绝缘击穿，而且电流流经该稀土氧化物薄膜4以降低稀土氧化物薄膜4的电阻值。由于除了稀土氧化物薄膜4以外的各个层与在稀土氧化物薄膜4上记录信息之前获得电阻值相比为固有的低压，因此可以通过降低稀土氧化物薄膜4的电阻值来降低整个存储器件40的电阻值。
然后，如果消除施加到上电极6和下电极2的电压来消除施加到存储器件40的电压，那么就可以将稀土氧化物薄膜4保持在低电阻状态。因此，就可以在存储器件40上记录信息。同时，施加少量电流将可以在存储器件40上记录信息。
于是，当使电阻值高的状态相当于信息“0”而电阻值低的状态相当于信息“1”时，在施加正电压记录信息的处理过程中，信息“0”可以变为信息“1”。
当稀土氧化物薄膜4夹在低和上电极2和6之间时施加很小的电流就可以稳定地记录信息的原因如下。即，稀土氧化物薄膜4的绝缘阀值电压非常高并可以由非常薄的从0.5nm到5nm的薄膜厚度范围来保持一个充分高阻的状态。而且，当稀土氧化物薄膜4的薄膜厚度非常薄，而且电极材料通过绝缘击穿而扩散到稀土氧化物薄膜4中时，甚至通过非常小量的扩散也能充分地降低电阻值。
此外，由于稀土氧化物薄膜4的熔点高于2000度并具有热稳定性，一旦施加高温，在通过氧原子的扩散而导致的绝缘击穿后所获得的绝缘特性不容易恢复(即很难恢复绝缘击穿)，因此可以获得其中信息“0”能变为信息“1”的结构，例如，在施加电压记录信息的处理过程中只能记录一次信息。
可以如下所示制造具有如图45所示结构的存储器件40。
首先，将下电极2(例如，TiW薄膜)沉积在具有高导电性的衬底1上，例如重掺杂有P类型杂质的硅衬底。
接着，形成稀土氧化物薄膜4，例如Gd2O3。
然后，在形成绝缘层5以覆盖稀土氧化物薄膜4之后，根据光刻蚀法去除部分绝缘层5来形成一个与稀土氧化物薄膜4接触的部分。
然后，例如由磁控溅射设备使一层TiW薄膜沉积作为上电极6。
此后，通过一种诸如等离子蚀刻那样的适当方法来图形化该TiW薄膜。除了等离子蚀刻以外，还可以通过诸如离子蚀刻和RIE(活性离子蚀刻)那样的适当方法来图形化该TiW薄膜。
如此就可以制造如图45所示的存储器件40。
根据上述实施例所说存储器件40的结构，由于稀土氧化物薄膜2夹在下电极2和上电极6之间，所以该存储装置40具有热稳定性并且能记录信息。这样，与相关技术不同，它可以抑制其中将记录后获得的电阻值返回到记录前的电阻值的切断现象。结果，就可以稳定地保存记录后所获得的电阻值。
此外，例如与相关技术所说的具有这样一种结构的存储器件相比，其中把一层由非结晶Si，诸如AlN和SiN那样的氮化物或氧化物SiO2构成薄膜夹在下电极和上电极之间，它就变得更稳定地记录信息了。
接着，由于通过使用存储器件40的电阻值变化来记录信息，特别是稀土氧化物薄膜4的电阻值变化，所以即使当存储器件40微型化时，也能容易地记录信息和存储所记录的信息。
而且，根据该实施例所说的存储器件40，可以由能够通过贱射处理的任何一种材料构造下电极2，稀土氧化物薄膜4和上电极6。例如，可以通过使用由适合于各个层的材料的成分所形成的对象来进行溅射。同时，可以通过改变同一溅射设备内的对象使各个部分连续地沉积。
可以通过以矩阵的形式配置大量该实施例的存储器件40来构建一个存储装置。
例如，每个存储器件40可以包括一个连接到其中下电极2的一端的互连器和一个连接到其中上电极6的一端的互连器，并且可以将每个存储器件40放置在这些互连器的交叉点附近。
此外虽然未示出，但是使下电极2为行方向的存储单元所共用，使连接到上电极6的互连器为列方向的存储单元所共用。可以通过选择下电极2和互连器来选择将要进行记录的存储单元，其中电流流过该互连器并施加电势，可以施加电流到该存储单元的存储器件40来记录信息记录。
由于根据上述实施例所说的存储器件40具有热稳定性，因此可以由一个非常小的电流来记录信息并能够稳定地记录信息，通过使用这种存储器件40来构建存储装置，从而就有可能获得一种具有降低功率消耗的结构的存储装置。
接下来，将依然描述根据本发明的进一步的实施例。
当如图45所示，根据上述实施例所说的存储器件40具有如下结构时，其中仅仅将包含稀土氧化物的存储器薄膜4(稀土氧化物薄膜)夹在下电极2和上电极6之间，如图48所示，在根据该实施例所说的存储器件101中，除了稀土氧化物薄膜4以外，至少还将一层包含硫元素(Te、Se、S)的薄膜7夹在下电极2和上电极6之间。图46示出了其中将包含硫元素的薄膜7夹在下电极2和存储器薄膜4之间的情况。
该结构其余部分与图45所示存储器件40类似。因此，用相同的参考数字标示相应的部分而无需再详细说明。
可以如下所示运行根据该实施例所说的存储器件101来记录信息。
在根据该实施例所说的存储器件101中，将电压施加到存储器件1 01以便可以将与包含硫元素的薄膜7接触的电极2的一端设定为正极而将与稀土氧化物薄膜4接触的电极6的一端设定为负极。
当如上所述向存储器件101施加电压时，如果施加的电压比绝缘阀值电压高，就会在由稀土氧化物薄膜4和包含硫元素的薄膜7构成的层压薄膜8内发生绝缘击穿，而且电流流过该层压薄膜8以降低层压薄膜8的电阻值。由于除了层压薄膜8以外的各个层与层压薄膜8在记录前所获得的电阻值相比都是为固有低电阻的，可以通过降低层压薄膜8的电阻值来降低整个存储器件101的电阻值。
随后，当通过消除施加到上电极6和下电极2的电压来消除施加到存储器件101的电压时，将存储器件101保持在电阻值降低的状态。这样，就可以记录信息。同时，在根据该实施例所说的存储器件101中，如稍候将要描述的实施例所示例，在记录后获得的电阻值显示的不是电阻特性而是取决于电压的非线性特性，而且可以得到一个所谓的二极管特性。
于是，当使高电阻值的状态相应于信息“0”而使低电阻值状态相应于信息“1”时，在施加电压来记录信息的处理过程中，信息“0”能变为信息“1”。
如上所述，可以通过一个非常小的电流来记录信息，而且类似于上述实施例的存储器件40，只能记录一次信息。
当制造如图46所示根据该实施例的存储器件101时，相对于制造存储器件40的处理过程，在形成稀土氧化物薄膜4之前，在下电极2上形成包含硫元素的薄膜7。在接下来的处理流程中，类似于存储器件40的情况，按照顺序使稀土氧化物薄膜4，绝缘层5，上电极6沉积在薄膜7上。
而且在该实施例中，可以通过以矩阵的形式配置大量存储器件101来构建一个存储装置。图47示出了这种存储装置的等效电路图。
在该存储装置11中，每个存储器件101包括分别与互连器(字线W和位线B)相连的下电极和上电极，而且将存储器件101置于这些互连器的交叉点附近。
例如，使连接到下电极2的字线W为行方向上的存储单元12所共用，而使连接到上电极6的位线B为列方向上的存储单元12所共用。接着，可以通过选择下电极2和互连器(位线B或字线W)来选择位于该互连器上并将要记录信息的存储单元12，其中电流流过该互连器并施加电势，而且该电流流经存储单元12的存储器件101以在存储器件101上记录信息。
如上所述在根据该实施例所说的存储器件101中，在记录信息时，由于可以通过施加电压来获得二极管特性以便可以将与包含硫元素的薄膜7接触的下电极2的一端设定为正极而将与稀土氧化物薄膜4接触的上电极6的一端设定为负极，因此各个存储单元12在电力上是独立的而无需提供MOS类型晶体管给每个存储单元12。
因此，当通过使用根据该实施例所说的存储器件101构建存储装置11时，如图47所示，可以用将存储器件101与二极管13串联的方式构建存储单元12。
根据该实施例的存储器件101的结构，由于将由包含稀土元素氧化物的存储器薄膜4和包含硫的薄膜7构成的层压薄膜8夹在下电极2和上电极6之间，因此与上述例相类似，该实施例的存储器件101具有热稳定性并能用非常小的电流记录信息。
结果，与具有其中将由非结晶Si，诸如AlN和SiN那样的氮化物或诸如SiO2那样的氧化物形成的层压薄膜8夹在电极之间的结构的存储器件相比，它可以稳定地记录信息。
而且，当在具有上述结构的存储器件101上记录信息时，如果施加电压以便可以将与包含硫元素的薄膜7接触的下电极2的一端设定为正极而将与稀土氧化物薄膜接触的上电极6的一端设定为负极，如上所述，就可以获得这种存储器件，其中在记录后所获得的电阻值示出了二极管特性。
因此，当用存储器件101来构建存储单元12并通过使用多个存储单元12来构建如图47所示的存储装置时，由于各个存储单元12由于上述二极管特性而在电力上独立，所以可以降低由于电流流过未被选为读的存储单元12而导致的噪声，即所谓的交互干扰。
以这种方式，由于可以通过MOS类型晶体管的数量来简化每个存储单元12的结构，所以相比于其中使用MOS类型晶体管的情况，可以使这种存储装置微型化。同时，由于除了增加记录密度以外，还可以构建交叉点类型的存储单元阵列，因此可以在衬底1上层压多个存储单元12并在高度方向上增加存储容量。
当把多个电势与该实施例其它电势不同的电压施加到存储器件101时，即，施加电压以便可以将与包含硫元素的薄膜7接触的下电极2的一端设定为负极而将与稀土氧化物薄膜4接触的上电极6的一端设定为正极，虽然可以用一个非常小的电流在存储器件101上记录信息，但是在记录后所获得的电阻值显示的不是二极管特性而是电阻特性。
虽然在根据该实施例的存储器件101中，包含硫元素的薄膜7位于稀土氧化物薄膜4和下电极2之间，但本发明并不限于此而还可以将该包含硫元素的薄膜7放在稀土氧化物薄膜4和上电极6之间。
如上所述，根据本发明所述，可以在稀土氧化物薄膜4和上电极与下电极中的任何一个之间构建包含硫元素的薄膜。
还可以通过结合根据前面实施例的存储器件30(其结构中充当存储器薄膜的底层的下电极2由非结晶材料构成)和存储器件40以及上述各个实施例的存储器件101的结构来构建一个存储器件，其中只能记录一次信息。
(发明实施例)
接下来，将在实际操作中制造根据上述各个实施例的存储元件40，101并测量它们的特性。
<例19>
首先，将一层薄膜厚度为20nm的TiW薄膜沉积在具有高导电性的衬底1上，例如一个通过溅射使其重掺杂有高浓度P型杂质作为下电极2的硅衬底。接着，形成一层薄膜厚度为3.5nm的非结晶氧化钆薄膜(非结晶Gd氧化物薄膜)作为存储器薄膜4。
接下来，使一个光阻材料沉积以覆盖该非结晶氧化钆薄膜，随后，根据光刻蚀法技术的公开和发展在该非结晶氧化钆薄膜4上的光阻材料上形成一个通孔。该通孔深2μm，宽2μ。
然后，在真空中于280度对合成的产品进行退火处理并形成绝缘层5作为固定对于温度，蚀刻等的固化的保护层。将此固化的保护层用在绝缘层5中是因为可以很容易地根据试验的观点形成该绝缘层5。当在实际操作中制造该产品时，可以由诸如硅氧化物薄膜等的其它材料构成绝缘层5是合乎需要的。
接下来，使薄膜厚度为100nm的TiW薄膜沉积作为上电极6。然后，由一种根据光刻蚀法的等离子蚀刻设备使沉积在该固化的保护层上的上电极6形成一个大小为50μm*50μm的图形。
以这种方式，可以制造如图46所示的存储器件40并将其用作例36的存储器件。
在例36的存储器件中，与下电极2导电的低电阻硅衬底1的背面接地电势(GND电势)并给上电极6提供负电势(-电势)。于是，当从0V开始逐渐降低施加到上电极6的负电势时，测量电流的变化。
在此情况下，如此设定以致限流器在电流到达1mA时开始运行并将负电势提供给上电极6，即，在电流高于1mA时可以抑制施加到存储器件的电压的升高。接着，当施加到上电极6的负电压从其中限流器开始运行时的状态变为0V时测量电流的变化。相反地，这一次在给上电极6施加正电压并提高该施加的正电压时，测量电流的变化。同时在正电那一边势，类似地设定以便该限流器可以在电流到达1mA时开始运行。
图48示出了例36在这种情况下所测量的I到V(电流到电压)特性结果。
同时，如此设定以便限流器在电流到达1mA时开始运行并在施加到上电极6的电压发生类似变化时测量电流的变化。
图48B示出了例36在这种情况下所测量的I到V(电流到电压)特性结果。
从图48A和48B中可以看出，电流在电压高于阀值电压时快速流动以抑制信息的记录。在记录前所获得的电阻值(在初始状态中)都高于1MΩ。同时，在记录后所获得的电阻值在图50A所示情况中约为100Ω而在图48B所示情况中小于1kΩ。特别是在图48B所示的情况中，用诸如5μm那样非常小的电流记录信息并稳定地保持该电阻状态。
在例36的存储器件的情况中，用于稳定地记录信息的最小电流是2μA。
<例20>
接着，图46测量了存储器件101的性能，其中将包含硫元素的薄膜7夹在稀土氧化物薄膜4和下电极2或上电极6之间。
将一层薄膜厚度为15nm的GeTeGd薄膜(成分比为Ge4Te5Gd)沉积在下电极2上作为包含硫元素的薄膜7，将一层薄膜厚度为5nm的稀土氧化物薄膜的非结晶氧化钆薄膜沉积在薄膜7上。
虽然该GeTeGd薄膜是非结晶薄膜并表现出在导电上介于导体和半导体之间的电阻特性，但在该例中，由于通过形成稀土氧化物薄膜4的处理并通过在形成稀土氧化物薄膜4后所执行的处理过程来在GeTeGd薄膜7的表面形成薄的氧化物薄膜，所以其中形成该氧化物薄膜的表面表现出半导体的电阻特性。
其它各个层的材料，薄膜厚度，尺寸等都与图19所示情况类似。所以用相同的数字来标注相应的部分并不再进行详细说明。
制造具有上述结构的存储器件并将其用作例37的存储器件。测量例37的I到V(电流-电压)特性。这次测量与例19的不同之处在于限流器在电流达到0.4mA时开始运行，而用于施加电压来记录信息的方法与例19类似。图51示出了例37的I到V(电流-电压)特性的测量结果。
存储器件的初始电阻值高于1MΩ。从图49可以看出，当施加电压到下电极2以便可以将上电极6设定为负电势时，电流在记录信息所需的阀值|Vthw|时迅速流动以便降低电阻值。
于是，当电压返回0V时，在记录后所获得的电阻值与具有如图45所示GeTeGd薄膜7并不相夹的结构的存储器件40相比展现出的不是电阻特性而是取决于电压的非线性特性。更具体地说，可以看出该存储器件具有所谓的二极管特性。
相对于比阀值电压|Vth|小的电压，电流迅速降低，即在图49中大约为0.8V。
当如上所述从存储器件中读出信息时，可以通过施加在Vthw和Vthr之间的电压而从存储器件中读出信息。将这种电压施加到存储器件，在记录信息时流过大电流而在不记录信息时流过小电流，从而从该存储器件中读出信息。
<例21>
接下来如图50所示，测量例20的性能，其中在稀土氧化物薄膜4和下电极2之间形成一层Cu薄膜作为离子源层3，即，用Cu薄膜3代替包含硫元素的薄膜7。
形成薄膜厚度为6nm的该Cu薄膜3。由于除了Cu薄膜以外，存储器薄膜4，下电极2和上电极6的材料，薄膜厚度等都与例19的类似，所以用相同的数字来标注相应的部分并不再进行详细说明。
接着，制造具有上述结构的存储器件并将其用作例38的存储器件。测量例38的I到V(电流-电压)性能。这次测量与例19的不同之处在于限流器在电流达到1mA时开始运行，而用于施加电压来记录信息的方法与例19类似。图51示出了例38的I到V(电流-电压)性能的测量结果。
从图51中可以清楚看出，当Cu薄膜3与稀土氧化物薄膜4接触时，该记录阀值电压降低以便使该记录信息所需的最小电流达到10μA。但，记录后所获得的电阻值的稳定性与例19中具有其中不形成Cu薄膜的结构的存储器件40类似。
而且，在形成Cu薄膜3时无法获得二极管特性。
可以通过使用上述各个实施例的存储器件并以列的形式或矩阵的形式排列多个存储器件来构建一个存储装置(或多个存储装置)。
同时，可以根据需要将装置选择MOS晶体管或二极管连接到每一个存储器件来构建一个存储单元。
而且，可以根据需要将该存储器件通过互连器连接到感测放大器，地址记录器，记录/擦除/读出电路等。
可以将根据本发明的存储器件应用于多种存储装置。例如，可以将根据本发明的存储器件应用于诸如其中只能记录一次信息的所谓PROM(可编程ROM)，其中可以电擦除信息的EEPROM(电可擦除只读存储器)，其中可以高速记录，擦除并再产生信息的所谓RAM(随机存取存储器)那样的任何存储器形式。
根据本发明所说的存储器件包括一个第一电极，一个第二电极和一个夹在第一和第二电极之间的存储器薄膜，其中该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何元素，而且该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te、S、Se中选出的任何元素。
更具体地列举了其中从两种包含有从Cu、Ag、Zn中任选一种元素的存储器薄膜和从包含有从Te、S、Se中任选一种元素的存储器薄膜的元素组的结构，两种元素组都被包含在存储器薄膜中的结构以及至少一种元素组被分别包括在存储器薄膜中以及与该层接触的层中结构。
根据本发明上述存储器件结构，由于存储器薄膜夹在第一和第二电极之间，因此存储器薄膜至少包含有稀土元素，该存储器薄膜或与该存储器薄膜接触的层包含从Cu、Ag、Zn中选出的任何元素，而且该存储器薄膜或与该存储器薄膜接触的层还包含从Te、S、Se中选出的任何元素，因此可以通过使用该存储器薄膜的电阻状态记录来记录信息。
更具体地说，当电压施加到一个电极端施加有正电势的存储器件时，使Cu、Ag、Zn离子化并扩散到存储器薄膜中，在另一个电极端部分粘着在电子上从而沉积下来，或残留在存储器薄膜中形成绝缘薄膜的杂质层以降低存储器薄膜的电阻值从而使记录信息成为可能。
同时，在这种状态下，当负电压施加到一个电极端施加有负电势的存储器件时，使已经沉积在其它电极端上的Cu、Ag、Zn再次离子化并返回初始状态以便使存储器薄膜的电阻值返回初始的高状态并提高该存储器件的电阻值，从而使擦除记录的信息成为可能。
接着，由于该存储器薄膜包含有稀土元素，因此可以提高存储器薄膜的结晶温度或熔点，从而就可以使该存储器薄膜的微细结构相对于温度的升高而保持稳定。因此，由于能够提高存储器薄膜的耐热属性，所以就可以提高存储器件的高温处理的生产率。同时，可以提高与在诸如记录那样的存储器件操作中所产生的局部温度上升相比的稳定性，从而增加重复写入的次数。而且，即便当数据长时间在高温环境下被存储，该高电阻状态也能很稳定的保持。
可以修改上述根据本发明的存储器件以便使其能只记录一次信息。
由于上述结构，当电压施加到第一和第二电极时，如果该电压比绝缘耐压大，那么在存储器薄膜中将发生击穿以改变该存储器薄膜的电阻状态，从而记录信息。更具体地说，由于该存储器薄膜包含稀土元素，所以该存储器件具有热稳定性并能以非常小的电流记录信息，同时在记录后所表现的电阻状态能很稳定地保持而不会产生切断现象。结果，就可以充分稳定地记录信息。
根据本发明的存储装置包括一个存储器件，它包括一个第一电极，一个第二电极，一个夹在第一和第二电极之间的存储器薄膜，该存储器薄膜至少包括稀土元素，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何一种元素，而且该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te、S、Se中选出的任何一种元素，存储器件还包括一个连接到第一电极一端的互连器和一个连接到第二电极一端的互连器，其中设置了大量存储器件。
根据本发明上述存储装置结构，由于该存储装置包括本发明上述存储器件，一个连接到第一电极一端的互连器和一个连接到第二电极一端的互连器，其中设置了大量存储器件，所以就可以从互连器向存储器件施加电流来记录或擦除信息。
根据本发明的存储器件包括一个第一电极，一个第二电极，一个夹在该第一和第二电极之间的存储器薄膜和一个形成于存储器薄膜和第一电极或第二电极之间的导体或半导体薄膜，该导体或半导体薄膜由从Cu、Ag、Zn中选出的任何一种元素或从Te、S、Se中选出的任何一种元素构成，，其中该导体或半导体薄膜包含一种稀土元素。
根据本发明上述存储器件结构，由于该存储器薄膜夹在第一和第二电极之间，该存储器薄膜由绝缘材料形成，该导体或半导体薄膜由从Cu、Ag、Zn中选出的任何一种元素或从Te、S、Se中选出的任何一种元素构成并形成于存储器薄膜和第一或第二电极之间，而且该导体或半导体薄膜包含一种稀土元素，所以可以通过使用其中存储器薄膜的电阻值发生改变的现象来记录信息。
同时，由于该存储器薄膜由绝缘材料构成，因此可以在高电阻状态下相对地增加电阻值。
于是，由于该导体或半导体薄膜包含稀土元素，因此该导体或半导体薄膜的结晶温度升高了从而抑制了在高温度环境下的晶体化。结果，由于可以均匀地该导体或半导体薄膜并抑制该导体或半导体薄膜表面的粗糙程度，可以就可以均匀地形成存储器薄膜。同时，可以抑制由于在保存该存储器件或使用该存储器件时产生的热滞后所导致的存储器件特性的恶化。
在本发明上述存储器件中，导体或半导体薄膜可以包含从Cu、Ag、Zn中选出的任何一种元素，而且还可以包含Te。
根据上述结构，由于Te比S和Se具有更高的导电性，因此可以降低该导体或半导体薄膜的电阻值。结果，电阻值的改变主要在具有高电阻的存储器薄膜中由记录和擦除信息而产生。因此，即便该使导体或半导体薄膜的一部分结晶以便改变电阻值，电阻值的这种改变也不会显著地影响存储器的运行。
根据本发明所说的一个存储装置包括一个存储器件，该存储器件包括第一电极、第二电极、和夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料构成，该由从Cu、Ag、Zn中选出的任何一种元素或从Te、S、Se中选出的任何一种元素构成的导体或半导体薄膜形成于存储器薄膜和第一或第二电极之间并包含一种稀土元素，该存储器件还包括连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件。
根据本发明上述存储装置的结构，由于该存储装置包括了本发明上述的存储器件、连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件，所以就可以通过从互连器向存储器件施加电流来记录或擦除信息。
在根据本发明的存储器件中，存储器薄膜夹在第一和第二电极之间，该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一或第二电极之间形成一层包含CuTe的薄膜。
根据本发明上述存储器件结构，由于该存储器薄膜夹在第一和第二电极之间，存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一或第二电极之间形成一层包含CuTe的薄膜。所以可以通过使用其中存储器薄膜的电阻值发生改变的现象来记录信息。
同时，由于该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一或第二电极之间形成一层包含CuTe的薄膜。因此由于Cu和Te当该存储器薄膜由绝缘材料或半导体材料制成时具有高导电性，所以降低包含CuTe的薄膜的电阻值以便相对地提高该存储器薄膜的电阻值。结果，电阻值的改变主要在具有高电阻的存储器薄膜中由记录和擦除信息而产生。
即便包含Cu和Te的薄膜的一部分由于温度的上升而晶体化了，以至该薄膜的电阻值发生了改变，但是这种电阻值的改变也不会显著地影响存储器件的电阻值的改变，从而也不会显著影响该存储器的运行。
因此，当制造该存储装置时，可以在高温度的环境下使用或保存，来抑制热滞后所导致的存储器件特性的恶化。
根据本发明的一个存储装置包括存储器件，该存储器件包括第一电极、第二电极和夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一或第二电极之间形成一层包含CuTe的薄膜，该存储器件还包括连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件。
根据本发明上述存储装置的结构，由于该存储装置包括了本发明上述存储器件、连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件，因此可以通过从互连器向存储器件施加电流来记录或擦除信息。
一种根据本发明所说的存储器件包括第一电极、第二电极和夹在该第一和第二电极之间的存储器薄膜，其中该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何一种元素，该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te、S、Se中选出的任何一种元素，而且该存储器薄膜的底层材料具有非结晶结构。
根据本发明上述存储器件，由于该存储器薄膜夹在第一和第二电极之间，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何一种元素(金属元素)，该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te、S、Se中任选的一种元素(硫族化物元素)，因此就可以通过改变该存储器薄膜的电阻状态来记录信息。
同时，由于该存储器薄膜的底层材料具有非结晶结构，因此在该底层材料上形成的存储器薄膜能均匀地以非结晶结构形成，因此在该存储器薄膜和该存储器薄膜上的电极之间的界面能形成平面的。在这种方式中，由于在该存储器薄膜和该存储器薄膜上的电极之间的界面能形成平面，因此在该存储器薄膜中分布的电场就变得很均匀，而且可以抑制在存储器件从高电阻状态变到低电阻状态时所需的开关电压上的偏差还可以将其设定为一个相对于各个记录和擦除都相等的值。
在根据本发明上述的存储器件中，该存储器薄膜还进一步包括多种至少从Y、La、Nd、Sm、Gd、Yb和Dy中选出的稀土元素。
根据上述结构，由于稀土元素具有热稳定性，所以可以用非常小的电流稳定地记录信息。
一种根据本发明的存储装置，包括存储器件，该存储器件包括第一电极、第二电极和夹在第一和第二电极之间的存储器薄膜，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何一种元素，该存储器薄膜或与该存储器薄膜接触的一个层还包含从Te、S、Se中选出的任何一种元素，该存储器件还包括连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件。
根据以本发明上述存储装置的结构，由于该存储装置包括了本发明上述的存储器件、连接到第一电极一端的互连器和连接到第二电极一端的互连器，其中设置了大量存储器件，所以，可以通过从互连器向存储器件施加电流来记录信息或擦除信息。
同时，由于能降低该存储器件的开关电压的偏差，所以，就可以稳定地操作该存储装置。
根据本发明的存储装置，能降低在该存储器件记录信息所需的电流，因此可以在信息记录前后保持该存储器件明显的电阻变化。
因此，能降低在存储器件上记录信息时消耗的功率并能从该存储器件中方便地读出信息。
同时，可以减少在存储器件上记录信息所需的时间。
此外，由于通过使用该存储器件的电阻值变化来在该存储器件上记录信息，具体来说是存储器薄膜的电阻值变化，因此即便当该存储器件微型化时，也存在能方便记录信息并方便地存储所记录信息的优点。
因此，根据本发明，可以容易地在该存储装置上记录信息并从该存储装置中读出信息，还能降低存储装置的功率消耗，高速地运行该存储装置并构建具有高可靠性的存储装置。
同时，该存储装置能以高集成度(高密度集成)集成并微型化。
此外，还能由用于制造普通MOS(金属氧化物半导体)逻辑电路的材料和制造流程的方法来制造本发明的存储器件。
因此，根据本发明，可以低廉地制造具有热稳定性的存储器件和存储装置并因此可以提供一种低廉的存储装置。同时，还可以提高在制造存储装置中的产率。
具体地说，如果该存储器件的存储器薄膜具有包含至少一种稀土元素这样的结构，那么当在高温环境下使用该存储器件或在该存储器件中长时间存储数据时，由于该存储器件能稳定地保持高电阻状态，所以，就可以在存储器薄膜上稳定地存储所记录的信息并使该存储器件具有更高的稳定性。
此外，由于能用非常小的电流稳定地在存储器件上记录信息，因此就可以降低在存储器件上记录信息时所消耗的功率。
同时，具体地说，即便当该薄膜的电阻值比夹在该存储器件和电极之间的存储器薄膜的电阻值低得多时，也可以抑制由于温度升高电阻值发生变化而产生的影响。因此，与上述相类似，当在高温环境下使用该存储器件或长时间在该存储器件上存储数据时，该存储器件可以稳定地保持高电阻状态。因此，由于可以稳定地在存储器薄膜上保持所记录的信息，因而可以使该存储器件具有更高的可靠性。
而且，具体地说，当该存储器薄膜的底层材料具有非结晶结构时，由于可以将开关电压设定为相对于存储/擦除都是相同的值并且可以降低开关电压的偏差，所以可以执行稳定的存储器操作。
已经参考附图描述了本发明的优选实施例，可以理解，本发明并不限于这些具体的实施例并且在不背离由所附权利要求定义的本发明的精神和范围下本领域的技术人员可以进行各种改变和修改。

Claims (25)

1.一种存储器件，包括：
第一电极；
第二电极；
夹在第一和第二电极之间的存储器薄膜，其中，该存储器薄膜包含至少一稀土元素，所述存储器薄膜或与所述存储器薄膜接触的一个层包含从Cu、Ag、Zn中选择的任何一种元素，该存储器薄膜或所述与该存储器薄膜接触的层还包含从Te、S、Se中选择的任何一种元素。
2.如权利要求1的存储器件，其中，当所述存储器薄膜的阻抗随着施加给所述存储器薄膜的电压脉冲或电流脉冲发生变化时，所述存储器件记录信息。
3.如权利要求1的存储器件，其中，所述存储器薄膜包含所述稀土元素，其所包含的成分比在所述薄膜厚度方向上具有一成分坡度。
4.如权利要求1的存储器件，其中，所述存储器件仅能记录信息一次。
5.一种存储装置，包括：
存储器件，其包括第一电极、第二电极和夹在所述第一和第二电极之间的存储器薄膜，该存储器薄膜至少包含稀土元素，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选择的任何一种元素，该存储器薄膜或与该存储器薄膜接触的层还包含从Te、S、Se中选择的任何一种元素；
连接到所述第一电极的一端的互连器；和
连接到所述第二电极的一端的互连器，其中，设置了大量的所述存储器件。
6.如权利要求5的存储装置，其中，所述存储器件具有仅能记录信息一次的结构。
7.一种存储器件包括：
第一电极；
第二电极；
夹在所述第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料形成，该由从Cu、Ag、Zn中选出的任何一种元素或从Te、S、Se中任选一种元素构成的导体或半导体薄膜形成在该存储器薄膜和第一或第二电极之间并包含一种稀土元素。
8.如权利要求7的存储器件，其中，所述导体或半导体薄膜包含从Cu、Ag、Zn中选择的任一种元素，而且还包含Te。
9.如权利要求7的存储器件，其中，所述绝缘材料是稀土氧化物。
10.如权利要求7的存储器件，其中，所述绝缘材料是氮化物。
11.如权利要求7的存储器件，其中，所述存储器件具有仅能记录信息一次的结构。
12.一种存储装置包括：
存储器件，包括一包括有第一电极、第二电极和夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料形成，该由从Cu、Ag、Zn中选出的任何一种元素或从Te、S、Se中任选一种元素构成的导体或半导体薄膜形成在该存储器薄膜和第一或第二电极之间并包含稀土元素；
连接到所述第一电极的一端的互连器；和
连接到所述第二电极的一端的互连器，其中，设置了大量的所述存储器件。
13.如权利要求12的存储器件，其中，所述存储器件具有仅能记录信息一次的结构。
14.一种存储器件包括：
第一电极：
第二电极：
夹在所述第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料或半导体材料构成，并在所述存储器薄膜和所述第一或所述第二电极之间形成一层包含CuTe的薄膜。。
15.一种存储装置，包括：
存储器件，包括有第一电极、第二电极和夹在该第一和第二电极之间的存储器薄膜，该存储器薄膜由绝缘材料或半导体材料构成，并在存储器薄膜和第一或第二电极之间形成一层包含CuTe的薄膜；
连接到第一电极一端的互连器；和
连接到第二电极一端的互连器，其中，设置了大量的存储器件。
16.一种存储器件，包括：
第一电极；
第二电极；
夹在所述第一和第二电极之间的存储器薄膜，其中，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选择的任何一种元素，存储器薄膜或与该存储器薄膜接触的一个层包含从Te、S、Se中任选的一种元素且该存储器薄膜的底层材料具有非结晶结构。
17.如权利要求16的存储器件，其中，所述该存储器薄膜包含多于一种的从至少从Y、La、Nd、Sm、Gd、Yb和Dy中选择的稀土元素。
18.权利要求17的存储器件，其中，所述存储器薄膜的所述稀土元素的一部分形成一氧化物薄膜。
19.如权利要求17的存储器件，其中，至少所述稀土元素和氧之间的成分比，在所述稀土元素和从Cu、Ag、Zn中选出的一种元素的成分比以及所述稀土元素与从Te、S、Se中选出的一种元素的成分比中的任何一个在所述存储器薄膜中具有在薄膜厚度方向上的成分坡度。
20.如权利要求16的存储器件，其中，当所述存储器薄膜的阻抗随着所施加给所述存储器薄膜的电压脉冲或电流脉冲发生变化时，所述存储器件记录信息。
21.权利要求20的存储器件，其中，所述阻抗每次随施加到所述存储器薄膜的电压脉冲或电流脉冲改变时反向改变其极性以记录信息或擦除信息。
22.如权利要求16的存储器件，其中，所述存储器件具有仅仅能记录信息一次的结构。
23.一种存储装置包括：
存储器件，包括第一电极、第二电极和夹在第一和第二电极之间的存储器薄膜，该存储器薄膜至少包括稀土元素，该存储器薄膜或与该存储器薄膜接触的一个层包含从Cu、Ag、Zn中选出的任何一个，该存储器薄膜或与该存储器薄膜接触的层还包含从Te、S、Se中任选一种元素；
连接到第一电极一端的互连器；和
连接到第二电极一端的互连器，其中，存储器件的数量可以指定。
24.如权利要求23的存储装置，其中，所述存储器件的存储器薄膜包含多于一种的从包含至少从Y、La、Nd、Sm、Gd、Yb和Dy中选择的稀土元素。
25.如权利要求23的存储装置，其中，所述存储器件具有仅仅能记录信息一次的结构。
CN200410094244.7A 2003-11-28 2004-11-29 存储器件和存储装置 Expired - Fee Related CN1697195B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003400319 2003-11-28
JP400319/03 2003-11-28
JP2003415412 2003-12-12
JP415412/03 2003-12-12
JP2004182775A JP4792714B2 (ja) 2003-11-28 2004-06-21 記憶素子及び記憶装置
JP182775/04 2004-06-21

Publications (2)

Publication Number Publication Date
CN1697195A true CN1697195A (zh) 2005-11-16
CN1697195B CN1697195B (zh) 2010-08-18

Family

ID=34468326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410094244.7A Expired - Fee Related CN1697195B (zh) 2003-11-28 2004-11-29 存储器件和存储装置

Country Status (7)

Country Link
US (3) US7719082B2 (zh)
EP (2) EP2161750B1 (zh)
JP (1) JP4792714B2 (zh)
KR (1) KR101078541B1 (zh)
CN (1) CN1697195B (zh)
DE (1) DE602004026983D1 (zh)
TW (1) TWI278099B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185101A (zh) * 2010-01-19 2011-09-14 索尼公司 存储元件和存储装置
CN102318057A (zh) * 2009-01-12 2012-01-11 美光科技公司 具有电介质存储器元件的存储器单元
CN102403457A (zh) * 2010-09-10 2012-04-04 索尼公司 存储元件和存储装置
CN102468438A (zh) * 2010-11-11 2012-05-23 美光科技公司 具有硫属化物梯度的含硫属化物半导体
CN101868855B (zh) * 2007-11-29 2012-11-21 索尼公司 存储器单元
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
CN104916657A (zh) * 2014-03-10 2015-09-16 株式会社东芝 非易失性存储器器件及其制造方法
CN105474420A (zh) * 2013-03-15 2016-04-06 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
CN105514114A (zh) * 2010-10-13 2016-04-20 索尼公司 非易失性存储元件、非易失性存储元件组及其制造方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP4529654B2 (ja) 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
US8653495B2 (en) * 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
JP4475174B2 (ja) * 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
DE602005006123T2 (de) * 2005-08-08 2009-05-07 Qimonda Ag Verfahren zur Herstellung eines integrierten Bauelements mit einer Festkörperelektrolyt-Struktur
WO2007046128A1 (ja) * 2005-10-17 2007-04-26 Renesas Technology Corp. 半導体装置およびその製造方法
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
JP4742887B2 (ja) * 2006-01-27 2011-08-10 ソニー株式会社 記憶素子、記憶装置
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
JP4742971B2 (ja) * 2006-04-26 2011-08-10 ソニー株式会社 記憶素子及び記憶装置
JP5277524B2 (ja) * 2006-08-07 2013-08-28 日本電気株式会社 スイッチング素子
JP4760606B2 (ja) * 2006-08-08 2011-08-31 ソニー株式会社 記憶素子及び記憶装置
JP4872526B2 (ja) * 2006-08-16 2012-02-08 ソニー株式会社 記憶装置
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP2008135659A (ja) * 2006-11-29 2008-06-12 Sony Corp 記憶素子、記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP5103932B2 (ja) * 2007-02-16 2012-12-19 ソニー株式会社 記憶素子及び記憶装置
JP5387403B2 (ja) * 2007-03-28 2014-01-15 日本電気株式会社 電子デバイス及びその製造方法
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP5012312B2 (ja) 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
US7960775B2 (en) * 2007-11-07 2011-06-14 Imec Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
WO2010026664A1 (ja) * 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
US8586958B2 (en) * 2009-01-09 2013-11-19 Nec Corporation Switching element and manufacturing method thereof
JP4770930B2 (ja) 2009-01-21 2011-09-14 ソニー株式会社 クロスポイント型半導体メモリ装置及びその製造方法
JP4757360B2 (ja) * 2009-02-02 2011-08-24 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
JP2011054873A (ja) 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8878153B2 (en) * 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US9159418B1 (en) * 2010-11-24 2015-10-13 Lockheed Martin Corporation High density stacked CNT memory cube arrays with memory selectors
JP5728919B2 (ja) 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
US8830725B2 (en) 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US9048415B2 (en) 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9573809B2 (en) 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
US8853713B2 (en) 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US8598560B1 (en) 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
JP2014038675A (ja) 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
CN105378959A (zh) * 2013-03-03 2016-03-02 Adesto技术公司 可编程的阻抗储存元件和相应的方法
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
TWI623086B (zh) * 2014-03-17 2018-05-01 愛德斯托科技有限公司 具半金屬或半導體導電路徑非揮發記憶體元件
EP3127146A4 (en) 2014-04-02 2017-11-08 Natali, Franck Doped rare earth nitride materials and devices comprising same
WO2015152736A2 (en) 2014-04-02 2015-10-08 Granville Simon Edward Magnetic materials and devices comprising rare earth nitrides
JP6444066B2 (ja) * 2014-06-02 2018-12-26 キヤノン株式会社 光電変換装置および撮像システム
EP3046155B1 (en) * 2015-01-15 2019-11-20 IMEC vzw Conductive bridging memory device with cation supply electrode comprising cu-si-te
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI645400B (zh) * 2016-09-13 2018-12-21 東芝記憶體股份有限公司 Semiconductor memory device
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
KR20180057763A (ko) * 2016-11-21 2018-05-31 포항공과대학교 산학협력단 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
JP6808668B2 (ja) 2018-03-13 2021-01-06 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
TWI771597B (zh) 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
US10991761B2 (en) 2019-05-13 2021-04-27 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US10879313B2 (en) 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1413431U (zh)
US3611063A (en) * 1969-05-16 1971-10-05 Energy Conversion Devices Inc Amorphous electrode or electrode surface
US3656029A (en) * 1970-12-31 1972-04-11 Ibm BISTABLE RESISTOR OF EUROPIUM OXIDE, EUROPIUM SULFIDE, OR EUROPIUM SELENIUM DOPED WITH THREE d TRANSITION OR VA ELEMENT
DE2215878A1 (de) 1972-03-30 1973-12-06 Siemens Ag Magnetisch steuerbares festkoerperschaltelement
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
JPH0917184A (ja) 1995-06-29 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
KR100371102B1 (ko) 1997-12-04 2003-02-06 엑손 테크놀로지스 코포레이션 프로그램형 표면하 군집 금속화 구조체 및 그 제조 방법
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
KR20010110433A (ko) * 1999-02-11 2001-12-13 알란 엠. 포스칸져 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
JP4118500B2 (ja) * 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) * 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6894338B2 (en) * 2002-01-11 2005-05-17 International Business Machines Corporation Rare earth metal oxide memory element based on charge storage and method for manufacturing same
EP1343154B1 (en) * 2002-03-05 2006-10-25 Mitsubishi Kagaku Media Co., Ltd. Phase-change recording material used for an information recording medium and an information recording medium employing it
JP4427261B2 (ja) * 2002-03-05 2010-03-03 三菱化学メディア株式会社 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
TWI224403B (en) * 2002-03-15 2004-11-21 Axon Technologies Corp Programmable structure, an array including the structure, and methods of forming the same
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
JP3802831B2 (ja) 2002-03-28 2006-07-26 三星電子株式会社 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
JP4438275B2 (ja) 2002-09-19 2010-03-24 シャープ株式会社 抵抗変化機能体の動作方法
WO2004059483A1 (en) 2002-12-23 2004-07-15 United States Postal Services Advanced crypto round dater
TWI245288B (en) * 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101868855B (zh) * 2007-11-29 2012-11-21 索尼公司 存储器单元
CN102318057A (zh) * 2009-01-12 2012-01-11 美光科技公司 具有电介质存储器元件的存储器单元
US9721655B2 (en) 2009-01-12 2017-08-01 Micron Technology, Inc. Memory cell having dielectric memory element
CN102318057B (zh) * 2009-01-12 2014-09-10 美光科技公司 具有电介质存储器元件的存储器单元
CN102185101B (zh) * 2010-01-19 2014-11-26 索尼公司 存储元件和存储装置
CN102185101A (zh) * 2010-01-19 2011-09-14 索尼公司 存储元件和存储装置
US8710482B2 (en) 2010-01-19 2014-04-29 Sony Corporation Memory component and memory device
US8847194B2 (en) 2010-01-19 2014-09-30 Sony Corporation Memory component including an ion source layer and a resistance change layer, and a memory device using the same
CN102403457B (zh) * 2010-09-10 2015-11-25 索尼公司 存储元件和存储装置
CN102403457A (zh) * 2010-09-10 2012-04-04 索尼公司 存储元件和存储装置
CN105514114A (zh) * 2010-10-13 2016-04-20 索尼公司 非易失性存储元件、非易失性存储元件组及其制造方法
CN105514114B (zh) * 2010-10-13 2018-08-28 索尼公司 非易失性存储元件、非易失性存储元件组及其制造方法
CN102468438A (zh) * 2010-11-11 2012-05-23 美光科技公司 具有硫属化物梯度的含硫属化物半导体
CN102468438B (zh) * 2010-11-11 2015-11-25 美光科技公司 具有硫属化物梯度的含硫属化物半导体
CN105474420A (zh) * 2013-03-15 2016-04-06 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
CN105474420B (zh) * 2013-03-15 2018-12-14 Adesto技术公司 具有半金属或半导体电极的非易失性存储器
CN104916657A (zh) * 2014-03-10 2015-09-16 株式会社东芝 非易失性存储器器件及其制造方法
CN104916657B (zh) * 2014-03-10 2018-04-03 东芝存储器株式会社 非易失性存储器器件及其制造方法
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法

Also Published As

Publication number Publication date
US20050226036A1 (en) 2005-10-13
KR101078541B1 (ko) 2011-11-01
EP2161750A3 (en) 2010-08-18
US8981325B2 (en) 2015-03-17
US20100135060A1 (en) 2010-06-03
EP2161750A2 (en) 2010-03-10
CN1697195B (zh) 2010-08-18
US7719082B2 (en) 2010-05-18
JP2005197634A (ja) 2005-07-21
JP4792714B2 (ja) 2011-10-12
DE602004026983D1 (de) 2010-06-17
KR20050052394A (ko) 2005-06-02
EP1536474B1 (en) 2010-05-05
US20110073825A1 (en) 2011-03-31
TW200541055A (en) 2005-12-16
US8884397B2 (en) 2014-11-11
EP1536474A3 (en) 2007-06-27
TWI278099B (en) 2007-04-01
EP1536474A2 (en) 2005-06-01
EP2161750B1 (en) 2014-09-10

Similar Documents

Publication Publication Date Title
CN1697195A (zh) 存储器件和存储装置
CN1264222C (zh) 存储器及其制造方法、使用方法和半导体器件及制造方法
CN1257555C (zh) 半导体器件及其驱动方法
CN1231917C (zh) 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
CN1210718C (zh) 具备高集成化的存储器阵列的薄膜磁性体存储器
CN1197141C (zh) 半导体显示器件及其制作方法
CN1310253C (zh) 磁随机存取存储器及其制造方法
CN1197084C (zh) 磁随机存取存储器
CN100345294C (zh) 熔丝电路
CN1294596C (zh) 磁随机存取存储器及其读出方法、制造方法
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN1860609A (zh) 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN1956207A (zh) 自旋注入磁随机存取存储器
CN1977337A (zh) 非易失性可编程存储器
CN1589500A (zh) 半导体存储器件及其制造和操作方法及便携式电子装置
CN1281258A (zh) 半导体集成电路装置及其制造方法和动作方法
CN1497602A (zh) 磁随机存取存储器
CN1839052A (zh) 记录介质
CN1448943A (zh) 磁存储装置
CN1469386A (zh) 磁随机存取存储器
CN101051439A (zh) 半导体器件、显示装置、以及电子设备
CN101057333A (zh) 发光器件
CN1545707A (zh) 非易失性半导体存储器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20211129

CF01 Termination of patent right due to non-payment of annual fee