KR100983175B1 - 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 - Google Patents

산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 Download PDF

Info

Publication number
KR100983175B1
KR100983175B1 KR1020080064487A KR20080064487A KR100983175B1 KR 100983175 B1 KR100983175 B1 KR 100983175B1 KR 1020080064487 A KR1020080064487 A KR 1020080064487A KR 20080064487 A KR20080064487 A KR 20080064487A KR 100983175 B1 KR100983175 B1 KR 100983175B1
Authority
KR
South Korea
Prior art keywords
solid electrolyte
electrode
oxide film
film
electrolyte membrane
Prior art date
Application number
KR1020080064487A
Other languages
English (en)
Other versions
KR20100004363A (ko
Inventor
황현상
윤재식
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080064487A priority Critical patent/KR100983175B1/ko
Priority to US12/494,212 priority patent/US8116116B2/en
Priority to JP2009158437A priority patent/JP2010016381A/ja
Priority to EP09164520A priority patent/EP2141753A3/en
Publication of KR20100004363A publication Critical patent/KR20100004363A/ko
Application granted granted Critical
Publication of KR100983175B1 publication Critical patent/KR100983175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Conductive Materials (AREA)

Abstract

산화물막과 고체 전해질막을 구비하는 저항 변화 메모리 소자, 및 이의 동작방법을 제공한다. 상기 소자는 제1 전극, 상기 제1 전극 상에 형성된 산화물막, 상기 산화물막 상에 배치된 고체 전해질막, 및 상기 고체 전해질막 상에 배치된 제2 전극을 구비한다. 상기 방법은 상기 소자의 전극들 중 어느 하나에 기준전압을 인가하고, 나머지 하나에 포밍 전압을 인가하여 상기 산화물막을 전기적 파괴시켜 상기 산화물막 내에 전도성 팁을 형성하는 단계를 구비한다. 상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 양의 전압을 인가하여 상기 고체 전해질막 내에 전도성 필라멘트를 형성한다. 상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 음의 전압을 인가하여 상기 고체 전해질막 내에 형성된 전도성 필라멘트를 제거한다.
저항 변화 메모리 소자, 산화물막, 전기적 파괴, 고체 전해질막

Description

산화물막과 고체 전해질막을 구비하는 저항 변화 메모리 소자, 및 이의 동작방법{Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 자세하게는 저항 변화 메모리 소자에 관한 것이다.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 비휘발성 메모리 소자들이 연구되고 있다. 이러한 새로운 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM), 자기 메모리 소자(magnetic RAM) 및 저항 변화 메모리 소자(resistance RAM)가 있다.
상기 저항 변화 메모리 소자는 고체 전해질막을 금속 전극들 사이에 개재한 구조를 가질 수 있다. 이러한 소자는 상기 고체 전해질막 내에서 전기화학적 반응에 의해 전도성 채널이 생성 또는 소멸될 수 있는데, 상기 전도성 채널의 유무에 따라 두 가지 저항 상태 즉, 저저항 상태와 고저항 상태를 나타낼 수 있다. 그러나, 상기 전도성 채널의 형성 위치와 형성되는 양을 조절하는 것은 매우 어렵다. 따라서, 소자를 반복적으로 스위칭할 때, 저저항 및 고저항 상태들 각각의 저항 산포가 매우 커 불균일한 저항 스위칭 특성이 나타날 수 있고, 나아가 두 저항 상태들 각각의 큰 저항 산포로 인해 두 저항 상태를 구분하기 어려워질 수 있다.
본 발명이 해결하고자 하는 과제는 저항 산포를 줄일 수 있는 저항 변화 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 소자는 제1 전극, 상기 제1 전극 상에 형성된 산화물막, 상기 산화물막 상에 배치된 고체 전해질막(solid electrolyte layer), 및 상기 고체 전해질막 상에 배치된 제2 전극을 구비한다.
상기 산화물막 내에 전기적 파괴(electrical breakdown)에 의해 형성된 전도성 팁(conductive tip)이 포함될 수 있다.
상기 산화물막은 전이금속 산화물막일 수 있다. 상기 전이금속 산화물막은 란타노이드 산화물막(lanthanoids oxide layer)일 수 있다. 상기 란타노이드 산화물막은 가돌리늄(gadolinium) 산화물막일 수 있다.
상기 고체 전해질막은 MoO3-x, W2O3-x, Ta2O5-x, Al2O3-x, HfO2-x, ZrO2-x, Co2O3-x, ZnO1-y, Cu2S, Ag2S 또는 GeSe막일 수 있다(x는 0 ~ 1.5, y는 0 ~ 0.5). 상기 고체 전해질막은 금속이 도핑된 막일 수 있다. 상기 고체 전해질막 내에 도핑된 금속은 Cu 또는 Ag일 수 있다. 상기 금속이 도핑된 고체 전해질막은 MoO3-x:Cu, W2O3-x:Cu, Ta2O5-x:Cu, Al2O3-x:Cu, HfO2-x:Cu, ZrO2-x:Cu, Co2O3-x:Cu, ZnO1-x:Cu, MoO3-x:Ag, W2O3-x:Ag, Ta2O5-x:Ag, Al2O3-x:Ag, HfO2-x:Ag, ZrO2-x:Ag, Co2O3-x:Ag, ZnO1-y:Ag, Cu2S:Cu, Ag2S:Ag 또는 GeSe:Ag일 수 있다(x는 0 ~ 1.5, y는 0 ~ 0.5).
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자의 동작방법을 제공한다. 상기 방법은 제1 전극, 상기 제1 전극 상에 형성된 산화물막, 상기 산화물막 상에 배치된 고체 전해질막, 및 상기 고체 전해질막 상에 배치된 제2 전극을 포함하는 저항 변화 메모리 소자를 제공하는 단계를 구비한다. 상기 전극들 중 어느 하나에 기준전압을 인가하고, 나머지 하나에 포밍 전압을 인가하여 상기 산화물막을 전기적 파괴시켜 상기 산화물막 내에 전도성 팁을 형성한다. 상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 양의 전압을 인가하여 상기 고체 전해질막 내에 전도성 필라멘트를 형성한다. 상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 음의 전압을 인가하여 상기 고체 전해질막 내에 형성된 전도성 필라멘트를 제거한다.
본 발명에 따르면, 산화물막 및 고체 전해질막을 저항 변화막으로서 포함하는 저항 변화 메모리 소자는 포밍 공정에 의해 상기 산화물막 내에 전도성 팁을 형성하고, 리셋 단계에서 상기 전도성 팁에 전계를 집중시켜 상기 고체 전해질막 내에 형성되는 전도성 필라멘트의 위치 및 개수를 제어할 수 있다. 이에 따라, 셋 단계-리셋 단계 즉, 저저항 상태-고저항 상태 사이의 반복적인 스위칭 동작에서 같은 전도성 필라멘트가 형성 또는 소멸될 수 있으므로, 균일한 저항 스위칭 특성을 확보할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 1을 참조하면, 기판(10) 상에 제1 전극(11)이 위치한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator)기판일 수 있다. 상기 제1 전 극(11)을 형성하기 전에, 상기 기판(10) 상에 절연막(미도시)을 형성한 후, 상기 절연막 상에 확산저지막(미도시)을 형성할 수 있다. 상기 절연막은 실리콘 산화막일 수 있고, 상기 확산저지막은 티타늄막일 수 있다.
상기 제1 전극(11)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다.
상기 제1 전극(11) 상에 산화물막(13)을 형성한다. 상기 산화물막(13)은 SiO2, Al2O3, 또는 전이금속 산화물막일 수 있다. 상기 전이금속 산화물막은 HfO2, ZrO2, Y2O3, 또는 란타노이드 산화물막(lanthanoids oxide layer)일 수 있다. 상기 란타노이드는 La(Lanthanum), Ce(Cerium), Pr(Praseodymium), Nd(Neodymium), Sm(Samarium), Gd(Gadolinium), 또는 Dy(Dysprosium)일 수 있다. 상기 란타노이드 산화물막은 가돌리늄(gadolinium) 산화물막일 수 있다. 상기 가돌리늄 산화물은 Gd2O3일 수 있다. 상기 산화물막(13)은 2 ~ 20㎚의 두께를 가질 수 있다.
상기 산화물막(13) 상에 고체 전해질막(15)을 형성한다. 상기 고체 전해질막(15)의 저항값은 상기 산화물막(13)의 저항값의 0.1배 이하일 수 있다. 상기 고체 전해질막(15)은 이온 전도성을 갖는 고체 상태의 막을 의미한다. 이러한 고체 전해질막(15)은 비정질막(amorphous layer)일 수 있다. 구체적으로, 상기 고체 전해질막(15)은 MoO3-x, W2O3-x, Ta2O5-x, Al2O3-x, HfO2-x, ZrO2-x, Co2O3-x, ZnO1-y, Cu2S, Ag2S 또는 GeSe막일 수 있다. 이러한 고체 전해질막(15)의 산소 원자비는 화학양론비를 만족하는 값보다 작을 수 있다. 즉, 상기 고체 전해질막(15)은 산소 공 공(oxygen vacancy)이 있는 비화학양론적인 막일 수 있다. 이를 위해, 상기 x는 0 내지 1.5일 수 있고, 상기 y는 0 내지 0.5일 수 있다. 상기 고체 전해질막(15)은 30 ~ 70㎚의 두께를 가질 수 있다.
상기 고체 전해질막(15)은 그 자체 내에 금속 이온이 함유되어 있거나, 추가적으로 금속 이온이 도핑된 막일 수 있다. 상기 고체 전해질막(15) 내에 도핑된 금속은 Cu 또는 Ag일 수 있다. 상기 금속이 도핑된 고체 전해질막(15)은 일 예로서, MoO3-x:Cu, W2O3-x:Cu, Ta2O5-x:Cu, Al2O3-x:Cu, HfO2-x:Cu, ZrO2-x:Cu, Co2O3-x:Cu, ZnO1-x:Cu, MoO3-x:Ag, W2O3-x:Ag, Ta2O5-x:Ag, Al2O3-x:Ag, HfO2-x:Ag, ZrO2-x:Ag, Co2O3-x:Ag, ZnO1-y:Ag, Cu2S:Cu, Ag2S:Ag 또는 GeSe:Ag일 수 있다(x는 0 ~ 1.5, y는 0 ~ 0.5). 바람직하게는 상기 금속이 도핑된 고체 전해질막(15)은 Cu가 도핑된 MoO3-x막 즉, MoO3-x:Cu막일 수 있다(x는 0 ~ 1.5).
상기 산화물막(13)과 상기 고체 전해질막(15)는 서로에 관계없이 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
상기 고체 전해질막(15) 상에 제2 전극(17)을 형성한다. 상기 제2 전극(17)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자에 대한 포밍 단계를 설명하기 위한 단면도이다.
도 2를 참조하면, 제1 전극(11)과 제2 전극(17) 중 어느 하나를 기준 전압(Vr)을 인가하고, 나머지 하나에 포밍 전압(Vf)을 인가한다. 그 결과, 상기 전극들 사이에 삽입된 산화물막(13)과 고체 전해질막(15) 중 저항이 큰 상기 산화물막(13)에 대부분의 전계가 인가된다. 그 결과, 상기 산화물막(13) 내에 전기적 파괴(electrical breakdown)가 발생하여, 국부적으로 전도도가 높은 영역 즉, 전도성 경로인 전도성 팁(13a)을 형성할 수 있다. 상기 전도성 팁(13a)은 그 유효면적이 10㎚2 이하일 수 있다.
상기 전도성 팁(13a)은 상기 산화물막(13)이 전기적으로 파괴되면서 생성된 대전 영역(charged region) 예를 들어, 결함(defect), 상 분리 영역(phase separation region), 또는 전위(dislocation)일 수 있다. 상기 결함, 상기 상분리 영역 또는 상기 전위는 댕글링 본드들(dangling bond)을 구비하여, 상기 댕글링 본드들을 통해 전도성 경로(conduction path)가 형성될 수 있다.
도 3a 또는 도 3b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 단면도들이다. 구체적으로, 도 3a는 소자를 저저항 상태로 셋하는 단계를 설명하기 위한 단면도이고, 도 3b는 소자를 고저항 상태로 리셋하는 단계를 설명하기 위한 단면도이다.
도 3a을 참조하면, 제1 전극(11)과 제2 전극(17) 사이에 셋 전계를 인가한 다. 구체적으로, 제1 전극(11)에 인가되는 전압을 기준으로 제2 전극(17)에 양의 전압을 인가한다. 일 예로서, 상기 제1 전극(11)에 기준전압(Vr)을 인가하고 상기 제2 전극(17)에 양의 셋 전압(Vs)을 인가한다. 이 때, 상기 전극들 사이의 전계는 전도성 팁(13a)에 집중된다. 또한, 고체 전해질막(15) 내의 금속이온은 전도성 팁에서 공급된 전자에 의해서 하기 반응식 1에 따라 환원되면서 상기 전도성 팁(13a)에 연결된 금속 필라멘트를 형성한다.
Figure 112008048217486-pat00001
이 때, 상기 전도성 팁(13a)에 집중된 전계로 인해 상기 전도성 필라멘트(15a)의 위치 및 개수(양)가 제어될 수 있다. 이와 더불어서, 상기 전도성 팁(13a)에 집중된 전계로 인해 낮은 전계에서도 전도성 필라멘트가 쉽게 형성될 수 있다.
상기 전도성 필라멘트(15a)와 상기 전도성 팁(13a)은 상기 전극들(11, 17) 사이의 전도성 경로를 제공하고, 그 결과 소자는 셋 상태 즉, 저저항 상태(Low Resistance State; LRS)를 가질 수 있다.
도 3b을 참조하면, 제1 전극(11)과 제2 전극(17) 사이에 리셋 전계를 인가한다. 제1 전극(11)에 인가되는 전압을 기준으로 제2 전극(17)에 음의 전압을 인가한다. 일 예로서, 상기 제1 전극(11)에 기준전압(Vr)을 인가하고 상기 제2 전극(17)에 음의 리셋 전압(Vrs)을 인가한다. 이 때, 상기 전도성 필라멘트(15a)를 구성하는 금속입자들은 하기 반응식 2에 따라 산화된다.
Figure 112008048217486-pat00002
이에 따라, 상기 전도성 필라멘트(15a)는 제거되고 상기 전극들(11, 17) 사이의 전도성 경로가 제거됨에 따라 소자는 리셋 상태 즉, 고저항 상태(High Resistance State; HRS)를 가질 수 있다.
이와 같이, 포밍 공정에 의해 상기 산화물막(13) 내에 전도성 팁(13a)을 형성하고, 셋 단계에서 상기 전도성 팁(13a)에 전계를 집중시켜 상기 전도성 필라멘트(15a)의 위치 및 개수를 제어할 수 있다. 이에 따라, 셋 단계-리셋 단계 즉, 저저항 상태-고저항 상태 사이의 반복적인 스위칭 동작에서 같은 전도성 필라멘트(15a)가 형성 또는 소멸될 수 있으므로, 균일한 저항 스위칭 특성을 확보할 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<실험예들; examples>
<제조예>
실리콘 기판 상에 실리콘 산화막과 티타늄막을 형성한 후, 제1 전극으로서 Pt막을 형성하였다. 상기 Pt막 상에 산화물막으로서 Gd2O3막을 증착법을 사용하여 10㎚의 두께로 형성하였다. 상기 Gd2O3막 상에 금속이온이 도핑된 고체 전해질막으로서 Cu가 10 at.% 도핑된 MoOx막(X:1.5-2.5) 즉, Cu:MoOx막을 증착법을 사용하여 50㎚의 두께로 형성하였다. 상기 Cu:MoOx막 상에 제2 전극으로서 Pt막을 형성하여 저항 변화 메모리 소자를 제조하였다.
<비교예>
실리콘 기판 상에 실리콘 산화막과 티타늄막을 형성한 후, 제1 전극으로서 Pt막을 형성하였다. 상기 Pt막 상에 단결정 산화물막인 Nb가 도핑된 STO(Nb:STO)막을 형성하였다. 상기 Nb:STO막 상에 제2 전극으로서 Pt막을 형성하여 저항 변화 메모리 소자를 제조하였다.
도 4는 제조예에 따른 저항 변화 메모리 소자를 반복적으로 스위칭할 때 셋 전압 및 리셋 전압의 누적분포를 나타낸 그래프이다. 상기 셋 전압은 소자를 저저항 상태로 변화시키기 위해 필요한 인가 전압이고, 리셋전압은 소자를 고저항 상태로 변화시키는데 필요한 인가전압이다.
도 4를 참조하면, 제조예에 따른 저항 변화 메모리 소자를 반복적으로 스위칭할 때, 셋 전압들은 1.062V의 평균값과 0.11의 표준편차를 나타내는 것으로 나타났고, 리셋 전압들은 -0.526V의 평균값과 0.11의 표준편차를 나타내는 것으로 나타났다. 이와 같이, 반복적인 스위칭에도 불구하고 셋 전압과 리셋 전압은 균일한 분포를 갖는 것으로 나타났으며, 셋 전압과 리셋 전압의 차이는 1.59V에 이르는 것으로 나타났다.
도 5는 제조예에 따른 저항 변화 메모리 소자 50개에서 나타나는 저항의 분포를 나타낸 그래프이다. 구체적으로, 제조예에 따른 저항 변화 메모리 소자 50개를 저저항 상태로 변환시킨 후 0.1V에서 저항을 읽고, 그 후 고저항 상태로 변화시킨 후 0.1V에서 저항을 읽었다.
도 5를 참조하면, 저저항 상태 저항의 로그값은 3.34의 평균값과 0.31의 표준편차를 나타내는 것으로 나타났고, 고저항 상태 저항의 로그값은 6.65의 평균값과 0.40의 표준편차를 나타내는 것으로 나타났다. 이와 같이, 다수 개의 소자들에 있어서 저저항 상태의 저항분포와 고저항 상태의 저항분포는 균일한 분포를 갖는 것으로 나타났다.
도 6는 제조예에 따른 저항 변화 메모리 소자에 인가하는 전압 펄스의 갯수에 따른 전류변화를 나타낸 그래프이다. 구체적으로, 제조예의 제2 전극에 -2V(리셋 전압) 및 2V(셋 전압)의 전압을 교대로 인가하면서, 0.2V에서 저항을 읽었다.
도 6을 참조하면, 펄스의 폭이 1㎲로 매우 짧은 경우에도 1000배 정도의 전류 변화비 즉, 저항 변화비를 나타냄을 알 수 있다. 따라서, 소자의 동작 주기가 1㎲로 매우 빠른 경우에도 충분한 스위칭 특성을 나타낼 수 있음을 알 수 있다. 이는 스위칭 속도가 향상되었음을 나타낸다. 이와 더불어서, 전압 펄스의 개수가 10000개에 이르기까지 증가하더라도 저항 변화비가 감소하지 않을 수 있다. 이는 소자 신뢰도가 향상되었음을 나타낼 수 있다.
도 7은 제조예에 따른 저항 변화 메모리 소자에 대한 고온 데이터 유지 특성을 나타내는 그래프이다. 구체적으로, 제조예에 따른 저항 변화 메모리 소자를 저저항 상태(또는 고저항 상태)로 만든 직후, 85℃(또는 125℃)에서 10초, 100초, 1000초와 10000초로 방치한 후의 전류를 측정하여 도시하였다.
도 7을 참조하면, 저저항 상태/85℃ 조건, 저저항 상태/125℃ 조건, 고저항 상태/85℃ 조건, 및 고저항 상태/125℃ 조건 모두에서 10000초에 이르기 까지 데이터를 유지할 수 있는 것으로 나타났다. 이는 제조예에 따른 저항 변화 메모리 소자의 고온 데이터 유지 특성이 우수함을 나타낸다.
도 8은 제조예 및 비교예에 따른 저항 변화 메모리 소자들의 수율을 나타낸 그래프이다.
도 8을 참조하면, 제조예에 따른 저항 변화 메모리 소자는 비정질막인 고체 전해질막과 다결정질막인 산화물막을 구비함에도 불구하고 저항 변화층으로서 단결정막인 Nb가 도핑된 STO막(Nb:STO)을 구비하는 저항 변화 메모리 소자(비교예1)의 수율과 거의 유사한 값을 나타내었다. 이는 제조예에 따른 저항 변화 메모리 소자 내에 전도성 필라멘트가 균일하게 형성됨에 기인할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자에 대한 포밍 단계를 설명하기 위한 단면도이다.
도 3a 또는 도 3b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 동작 방법을 설명하기 위한 단면도들이다.
도 4는 제조예에 따른 저항 변화 메모리 소자을 반복적으로 스위칭할 때 셋 전압 및 리셋 전압의 누적분포를 나타낸 그래프이다.
도 5는 제조예에 따른 저항 변화 메모리 소자 50개에서 나타나는 저항의 분포를 나타낸 그래프이다.
도 6는 제조예에 따른 저항 변화 메모리 소자에 인가하는 전압 펄스의 갯수에 따른 전류변화를 나타낸 그래프이다.
도 7은 제조예에 따른 저항 변화 메모리 소자에 대한 고온 데이터 유지 특성을 나타내는 그래프이다.
도 8은 제조예 및 비교예에 따른 저항 변화 메모리 소자들의 수율을 나타낸 그래프이다.

Claims (11)

  1. 삭제
  2. 제1 전극;
    상기 제1 전극 상에 형성되고 전기적 파괴(electrical breakdown)에 의해 형성된 전도성 팁(conductive tip)을 구비하는 산화물막;
    상기 산화물막 상에 배치된 고체 전해질막(solid electrolyte layer): 및
    상기 고체 전해질막 상에 배치된 제2 전극을 포함하는 저항 변화 메모리 소자.
  3. 제2항에 있어서,
    상기 산화물막은 전이금속 산화물막인 저항 변화 메모리 소자.
  4. 제3항에 있어서,
    상기 전이금속 산화물막은 란타노이드 산화물막(lanthanoids oxide layer)인 저항 변화 메모리 소자.
  5. 제4항에 있어서,
    상기 란타노이드 산화물막은 가돌리늄(gadolinium) 산화물막인 저항 변화 메모리 소자.
  6. 제2항에 있어서,
    상기 고체 전해질막은 MoO3-x, W2O3-x, Ta2O5-x, Al2O3-x, HfO2-x, ZrO2-x, Co2O3-x, ZnO1-y, Cu2S, Ag2S 또는 GeSe(x는 0 내지 1.5, y는 0 내지 0.5)를 함유하는 저항 변화 메모리 소자.
  7. 제2항에 있어서,
    상기 고체 전해질막은 금속이 도핑된 막인 저항 변화 메모리 소자.
  8. 제7항에 있어서,
    상기 고체 전해질막 내에 도핑된 금속은 Cu 또는 Ag인 저항 변화 메모리 소자.
  9. 제7항에 있어서,
    상기 금속이 도핑된 고체 전해질막은 MoO3-x:Cu, W2O3-x:Cu, Ta2O5-x:Cu, Al2O3-x:Cu, HfO2-x:Cu, ZrO2-x:Cu, Co2O3-x:Cu, ZnO1-x:Cu, MoO3-x:Ag, W2O3-x:Ag, Ta2O5-x:Ag, Al2O3-x:Ag, HfO2-x:Ag, ZrO2-x:Ag, Co2O3-x:Ag, ZnO1-y:Ag, Cu2S:Cu, Ag2S:Ag 또는 GeSe:Ag(x는 0 내지 1.5, y는 0 내지 0.5)인 저항 변화 메모리 소자.
  10. 제1 전극, 상기 제1 전극 상에 형성되고 전기적 파괴에 의해 형성된 전도성 팁을 구비하는 산화물막, 상기 산화물막 상에 배치된 고체 전해질막, 및 상기 고체 전해질막 상에 배치된 제2 전극을 포함하는 저항 변화 메모리 소자를 제공하는 단계;
    상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 양의 전압을 인가하여 상기 고체 전해질막 내에 전도성 필라멘트를 형성하는 단계; 및
    상기 제1 전극에 인가되는 전압을 기준으로 상기 제2 전극에 음의 전압을 인가하여 상기 고체 전해질막 내에 형성된 전도성 필라멘트를 제거하는 단계를 포함하는 저항 변화 메모리 소자의 동작 방법.
  11. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 산화물막을 형성하는 단계;
    상기 산화물막 상에 고체 전해질막을 형성하는 단계;
    상기 고체 전해질막 상에 제2 전극을 형성하는 단계; 및
    상기 전극들 중 어느 하나에 기준전압을 인가하고, 나머지 하나에 포밍 전압을 인가하여 상기 산화물막을 전기적 파괴시켜 상기 산화물막 내에 전도성 팁을 형성하는 단계를 포함하는 저항 변화 메모리 소자 제조방법.
KR1020080064487A 2008-07-03 2008-07-03 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 KR100983175B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080064487A KR100983175B1 (ko) 2008-07-03 2008-07-03 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US12/494,212 US8116116B2 (en) 2008-07-03 2009-06-29 Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same
JP2009158437A JP2010016381A (ja) 2008-07-03 2009-07-03 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法
EP09164520A EP2141753A3 (en) 2008-07-03 2009-07-03 Resistance RAM having oxide layer and solid electrolyte layer, and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080064487A KR100983175B1 (ko) 2008-07-03 2008-07-03 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20100004363A KR20100004363A (ko) 2010-01-13
KR100983175B1 true KR100983175B1 (ko) 2010-09-20

Family

ID=41211860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080064487A KR100983175B1 (ko) 2008-07-03 2008-07-03 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법

Country Status (4)

Country Link
US (1) US8116116B2 (ko)
EP (1) EP2141753A3 (ko)
JP (1) JP2010016381A (ko)
KR (1) KR100983175B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356958B1 (ko) 2012-04-10 2014-01-29 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US11107988B2 (en) 2017-12-20 2021-08-31 Research And Business Foundation Sungkyunkwan University Resistive random access memory device comprising metal halide and method for preparing the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096202B1 (ko) 2008-12-29 2011-12-22 주식회사 하이닉스반도체 고체 전해질 층을 구비하는 스위칭 장치
KR20120006502A (ko) * 2009-04-10 2012-01-18 인터몰레큘러 인코퍼레이티드 개선된 변화 특징들을 갖는 저항-변화 메모리
KR101699769B1 (ko) * 2010-02-08 2017-01-25 삼성전자주식회사 저항 메모리 소자 및 그 형성방법
US8415652B2 (en) 2010-06-21 2013-04-09 Hewlett-Packard Development Company, L.P. Memristors with a switching layer comprising a composite of multiple phases
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP5796079B2 (ja) * 2010-09-27 2015-10-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 長期耐久性メモリスタ用のデバイス構造
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
CN102479925A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 具有高变比能力的电阻转变存储器结构及其制备方法
WO2012073471A1 (ja) * 2010-12-01 2012-06-07 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
CN102136487B (zh) * 2010-12-31 2013-09-18 中国科学院上海硅酸盐研究所 一种基于氧化锌材料的电阻式ram存储单元及制备方法
WO2012177265A1 (en) * 2011-06-24 2012-12-27 Hewlett-Packard Development Company, L.P. High-reliability high-speed memristor
WO2013009316A1 (en) * 2011-07-14 2013-01-17 Hewlett-Packard Development Company, L.P. Memristors having mixed oxide phases
JP5548170B2 (ja) 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
JP5537524B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 抵抗変化メモリ
KR101508423B1 (ko) * 2012-04-30 2015-04-07 주식회사 엘지화학 리튬 금속이 도핑된 산화물계 고체 전해질, 이의 제조방법, 및 이를 포함하는 리튬 이차전지
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
JP5783961B2 (ja) * 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
JP5810056B2 (ja) * 2012-09-10 2015-11-11 株式会社東芝 記憶装置
JP2014056888A (ja) 2012-09-11 2014-03-27 Toshiba Corp 記憶装置
KR20140035558A (ko) 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
FR2998704A1 (fr) * 2012-11-27 2014-05-30 Commissariat Energie Atomique Dispositif electronique de type memoire
FR2998708B1 (fr) * 2012-11-27 2016-01-01 Commissariat Energie Atomique Dispositif electronique de type memoire
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
KR101439530B1 (ko) * 2013-02-26 2014-09-17 고려대학교 산학협력단 투명 전극을 구비하는 수광소자 및 그 제조 방법
US9000407B2 (en) 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications
JP6191986B2 (ja) * 2013-06-27 2017-09-06 国立研究開発法人物質・材料研究機構 全固体電気二重層を利用した可変電気伝導素子およびそれを用いた電子装置
KR101436748B1 (ko) * 2013-06-29 2014-09-02 고려대학교 산학협력단 고체 전해질 전극 구조물, 이의 형성 방법 및 이를 포함하는 저항 가변형 스위칭 소자
JP6269319B2 (ja) 2013-07-01 2018-01-31 富士ゼロックス株式会社 半導体片の製造方法
FR3019376B1 (fr) * 2014-03-26 2016-04-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
EP3213348B1 (en) 2014-09-30 2019-07-03 Hewlett-Packard Development Company, L.P. Memristors with oxide switching layers
WO2016086179A1 (en) * 2014-11-26 2016-06-02 Microchip Technology Incorporated Resistive memory cell having a spacer region for reduced conductive path area / enhanced electric field
CN105789433A (zh) * 2014-12-25 2016-07-20 北京有色金属研究总院 一种阻变存储器及其制作方法
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
US10516104B2 (en) 2015-09-25 2019-12-24 Intel Corporation High retention resistive random access memory
CN106711326A (zh) * 2015-11-18 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 阻变存储器及其制备方法
US10497871B2 (en) 2015-12-26 2019-12-03 Intel Corporation High retention resistive random access memory
WO2018057021A1 (en) * 2016-09-25 2018-03-29 Intel Corporation Metal filament memory cells
US20190181337A1 (en) * 2016-09-25 2019-06-13 Intel Corporation Barriers for metal filament memory devices
CN108269916A (zh) * 2018-01-07 2018-07-10 周立伟 一种阻变存储器件及其制造方法
KR20210083934A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 가변 저항 메모리 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028563A (ja) 1998-07-14 2000-01-28 Canon Inc 湿度センサーおよび湿度の測定方法
KR20020085539A (ko) * 2001-05-09 2002-11-16 에스케이케미칼주식회사 고체 전해 커패시터 및 그 제조방법
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR20070092502A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 저항성 메모리소자

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1501124B1 (en) * 2002-04-30 2011-06-08 Japan Science and Technology Agency Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
DE102004011431B4 (de) * 2004-03-09 2007-09-27 Infineon Technologies Ag Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
US20070267621A1 (en) * 2006-05-19 2007-11-22 Infineon Technologies Ag Resistive memory device
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
US7724562B2 (en) * 2006-11-02 2010-05-25 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with heater
JP5104763B2 (ja) * 2006-11-22 2012-12-19 日本電気株式会社 不揮発性記憶装置
US7728405B2 (en) * 2007-03-08 2010-06-01 Qimonda Ag Carbon memory
US20080247214A1 (en) * 2007-04-03 2008-10-09 Klaus Ufert Integrated memory
US20080273370A1 (en) * 2007-05-02 2008-11-06 Jan Keller Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP5175525B2 (ja) * 2007-11-14 2013-04-03 株式会社東芝 不揮発性半導体記憶装置
US20090140232A1 (en) * 2007-11-30 2009-06-04 Klaus-Dieter Ufert Resistive Memory Element
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
US7852660B2 (en) * 2008-10-08 2010-12-14 Seagate Technology Llc Enhancing read and write sense margins in a resistive sense element
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100123117A1 (en) * 2008-11-19 2010-05-20 Seagate Technology Llc Non volatile memory cells including a filament growth layer and methods of forming the same
KR101083643B1 (ko) * 2008-12-29 2011-11-16 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
TWI394231B (zh) * 2009-02-03 2013-04-21 Nanya Technology Corp 非揮發性記憶體胞元及其製造方法
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US7965538B2 (en) * 2009-07-13 2011-06-21 Seagate Technology Llc Active protection device for resistive random access memory (RRAM) formation
US8227783B2 (en) * 2009-07-13 2012-07-24 Seagate Technology Llc Non-volatile resistive sense memory with praseodymium calcium manganese oxide
US20110084248A1 (en) * 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028563A (ja) 1998-07-14 2000-01-28 Canon Inc 湿度センサーおよび湿度の測定方法
KR20020085539A (ko) * 2001-05-09 2002-11-16 에스케이케미칼주식회사 고체 전해 커패시터 및 그 제조방법
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR20070092502A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 저항성 메모리소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356958B1 (ko) 2012-04-10 2014-01-29 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US11107988B2 (en) 2017-12-20 2021-08-31 Research And Business Foundation Sungkyunkwan University Resistive random access memory device comprising metal halide and method for preparing the same

Also Published As

Publication number Publication date
EP2141753A2 (en) 2010-01-06
EP2141753A3 (en) 2012-09-12
KR20100004363A (ko) 2010-01-13
US8116116B2 (en) 2012-02-14
JP2010016381A (ja) 2010-01-21
US20100002491A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
KR100983175B1 (ko) 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
CN103168372B (zh) 具有电阻开关层的存储单元的组合
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
US8987699B2 (en) Conductive bridge resistive memory device and method of manufacturing the same
EP3602561B1 (en) A switching resistor and method of making such a device
US9825092B2 (en) Switching device, and resistive random access memory including the same as a selection device
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
JP4949396B2 (ja) 急激な金属−絶縁体転移を利用したメモリ素子及びその動作方法
US8487289B2 (en) Electrically actuated device
CN105474420A (zh) 具有半金属或半导体电极的非易失性存储器
KR100969807B1 (ko) 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
Lee et al. Highly reliable resistive switching without an initial forming operation by defect engineering
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
Wu et al. $\hbox {ZrTiO} _ {x} $-Based Resistive Memory With MIS Structure Formed on Ge Layer
KR102286867B1 (ko) 저항 스위칭 소자 및 이를 포함하는 메모리 장치
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
KR100644869B1 (ko) 결정성 산화막의 저항변화를 이용한 비휘발성 기억소자
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법
Jin et al. An investigation of CeO2 based ReRAM with p+ and n+-Si bottom electrodes
KR20220064728A (ko) 다중층 선택 소자 및 그 제조 방법
Walczyk et al. Resistive switching in TiN/HfO 2/Ti/TiN MIM devices for future nonvolatile memory applications
KR20100133763A (ko) 비휘발성 저항 변화 메모리 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee