JP4742971B2 - 記憶素子及び記憶装置 - Google Patents
記憶素子及び記憶装置 Download PDFInfo
- Publication number
- JP4742971B2 JP4742971B2 JP2006122311A JP2006122311A JP4742971B2 JP 4742971 B2 JP4742971 B2 JP 4742971B2 JP 2006122311 A JP2006122311 A JP 2006122311A JP 2006122311 A JP2006122311 A JP 2006122311A JP 4742971 B2 JP4742971 B2 JP 4742971B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- layer
- resistance value
- memory element
- ion source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
また、DRAMは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報(データ)を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
この記憶素子は、2つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である(例えば特許文献1、非特許文献1参照)。
これにより、情報の記録に要する電流を小さくしたり、抵抗値の変化量を大きくしたり、抵抗値の変化を速くすることが可能になる。
また、酸化物は融点が高いので、記憶素子の高温や長期保存に対する安定性を高めることが可能になる。
記憶素子に熱によるダメージが与えられることにより、情報の記録に伴う抵抗変化が繰り返されるに従いダメージが蓄積されて、記憶素子が不可逆な変質を起こすおそれがある。このように記憶素子が変質してしまうと、以降の繰り返し動作が不可能になってしまう。
本発明の記憶装置は、上記本発明の記憶素子と、第1の電極側に接続された配線と、第2の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
また、この状態から、Cu,Ag,Znを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたCu,Ag,Znが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
本願の発明者等は、記憶層の抵抗値がある程度低く抑えられていると、情報の記録の繰り返し動作を安定化させることを、見出した。
従って、上述した作用、即ち、記憶層内にリーク電流を発生させ、また記憶層の抵抗値を下げることにより、情報の記録の繰り返し動作を安定化させることが可能になる。
また、記憶素子の繰り返し動作回数を増やすことが可能になるため、記憶素子及び記憶装置の寿命を長くすること可能になる。
また、記憶装置の高集積化(高密度化)や小型化を図ることができる。
この記憶素子10は、シリコン基板1上に、下部電極3、記憶層4、イオン源となる金属元素(Cu,Ag,Zn)が含有されたイオン源層5、上部電極6が、この順に積層されて、構成されている。
下部電極3は、基板1上に形成された絶縁層2の開口内を埋めて、形成されている。
記憶層4は、比較的高い抵抗値を有し、抵抗値の大小によって情報を保持するものである。
記憶層4とイオン源層5と上部電極6とは、同じ平面パターンに形成されている。
下部電極3は、記憶層4よりも狭い平面パターンであり、記憶層4の一部と接続されている。
さらに、イオン源層5の陽イオンとなる元素としてCuを用いて、CuTeを含む構成とすると、イオン源層5の抵抗を低くしてイオン源層5の抵抗変化を記憶層4の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。
記憶層4に含有させる貴金属元素としては、金(Au)、銀(Ag)、イリジウム(Ir)、ルテニウム(Ru)、レニウム(Re)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、オスミウム(Os)から選ばれる少なくとも一種以上の元素を使用する。
貴金属元素は酸化されにくいため、記憶層4の酸化物層を形成したときに、内部に貴金属元素が金属のままの形で、包含される。
これにより、包含された貴金属元素を通じて、記憶層4内にリーク電流が流れる。
また、貴金属元素を含有しない酸化物により記憶層4を構成した場合と比較して、記憶層4の抵抗値を低くすることができる。
詳しいメカニズムは不明である。しかし、リーク電流が流れたり、抵抗値が低くなったりすると、発熱量(I2Rに比例する)が増えるので、熱ダメージも増えるように思われる。そうすると、発熱量が増える以上に、リーク電流や低抵抗化により自由電子が記憶層の外部へ移動しやすくなるため、発生した熱も自由電子と共に記憶層4の外に逃げやすくなって、熱によるダメージが低減されることが考えられる。
この金属元素としては、Ta,Hf,Si,Ni,Co,Ceの各元素や、希土類元素(例えばGd)等を使用することができる。
例えば、希土類元素を用いて記憶層4の酸化物を構成した場合には、膜厚を薄くしても充分な抵抗変化が得られるため、膜厚を薄くして電界強度を強くすることにより、薄い膜厚でも充分な絶縁耐圧を有し、また、記憶層4の融点を高めることができる。
すると、記憶層4内部にCu,Ag,Znを多量に含む電流パスが形成される、もしくは、記憶層4内部にCu,Ag,Znによる欠陥が多数形成されることによって、記憶層4の抵抗値が低くなる。記憶層4以外の各層は、記憶層4の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶層4の抵抗値を低くすることにより、記憶素子10全体の抵抗値も低くすることができる。
すると、記憶層4内からCu,Ag,Znによる電流パス、もしくは、欠陥が消滅して、記憶層4の抵抗値が高くなる。記憶層4以外の各層は元々抵抗値が低いので、記憶層4の抵抗値を高くすることにより、記憶素子10全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子10にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去すること(消去過程)が可能になる。
この状態から、金属カルコゲナイド層から成るイオン源層5に接する上部電極6側に負電位を印加すると、下部電極3側に析出していた金属元素(Cu,Ag,Zn)が再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶層4の抵抗が元の高い状態に戻り、記憶素子10の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
記録後の抵抗値は、記憶素子10のセルサイズ及び記憶層4の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存する。
記憶層4の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
これにより、記憶層4内にリーク電流を発生させることができ、また記憶層4の抵抗値を低減することができる。
従って、前述したように、書き込み及び消去の繰り返し特性を向上して、情報を記録する動作を安定して繰り返すことが可能になる。
また、記憶素子10の繰り返し動作回数を増やすことが可能になるため、記憶素子10及び記憶装置の寿命を長くすることが可能になる。そして、(高抵抗状態と低抵抗状態の状態分離が可能な限りは、)記憶層4の抵抗値を低くするほど、繰り返し動作回数を増やすことができる、と考えられる。
また、記憶装置の高集積化(高密度化)や小型化を図ることができる。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
記憶層4の酸化物層の組成は、複数の材料を同時に成膜することが可能である装置を使用して、金属酸化物又は金属と貴金属元素とを同時に堆積して形成する方法や、それぞれの材料が層を成さない程度の成膜時間を設定して繰り返し積層形成する方法を用いることにより、調整することが可能である。この繰り返し積層形成する方法では、各材料の成膜レートを調整することにより、記憶層4の酸化物層の組成を変化させることができる。
まず、抵抗率の低いシリコン基板1上に、絶縁層(例えば、Al2O3,Ta2O5等)2を一様にスパッタリングにより堆積する。
その後に、フォトリソグラフィにより下部電極形成用パターン(パターン部はレジストなし)をフォトレジストにより形成する。
次に、その後に、RIE(Reactive Ion Etching)により、絶縁層2を部分的に除去する。
次に、下部電極3を形成する材料(例えば、W等)をスパッタリングにより一様に堆積させる。
その後、CMP(化学的機械的研磨)法、或いはエッチバック法等により表面を処理することにより、表面を平坦化して、下部電極材料が下部電極形成用パターン内にのみ残留するようにする。これにより、下部電極3が所定のパターンで形成される。
次に、スパッタリングにより、記憶層4、イオン源層5、上部電極6の各層を連続的に形成する。
その後、フォトリソグラフィ及びエッチング処理により、これらの膜4,5,6をパターニングして、図1の構造の記憶素子10を作製することができる。
各記憶素子10に対して、その下部電極3側に接続された配線と、その上部電極6側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子10が配置されるようにすればよい。
また、上述した実施の形態の記憶素子10は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子10を用いて記憶装置を構成することにより、記憶装置の集積化(高密度化)や小型化を図ることができる。
次に、記憶素子を実際に作製して、特性を調べた。
前述した製造方法により、シリコンウエハ上に、酸化珪素から成る絶縁層2を堆積した。さらに、この絶縁層2に、0.3μmφの円形のパターンの開口を形成した。
その後、絶縁層2の開口内を埋めて、下部電極3としてW膜を厚さ20nmで形成した。
次に、絶縁層2及び下部電極3の上に記憶層4として各種酸化物層、次いでイオン源層5としてCu50Te35Ge15膜を20nmの膜厚で形成し、さらに上部電極6としてW膜を200nmの膜厚で形成した。
その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、絶縁層2上に堆積した、記憶層4・イオン源層5・上部電極6の各層をパターニングした。
このようにして、図1に示した構造の記憶素子10を作製して、記憶素子10の試料とした。
内訳は、ガドリニウム(Gd)を酸化物の主体として、それぞれ金(Au)、イリジウム(Ir)、レニウム(Re)、タングステン(W)を添加すると共に、各元素について添加量を変えた3種類ずつの試料を作製した。
なお、各試料は、酸化する前の金属膜(Gd+添加元素の膜)の膜厚を2.5nmとして、その後、この金属膜をプラズマ酸化法により酸化することによって、酸化物層を形成して、これを記憶層4としている。
測定結果として、各元素の添加量と、記憶素子の抵抗値との関係を、図2に示す。
図2の横軸の元素の添加量は、Gd:添加元素=(100−x):x(原子%)のxを示しており、酸化物から酸素を除いた組成を100%として、Gdと添加元素との比率を示している。
なお、酸化前の金属膜の膜厚が2.5nmで同じであるため、酸化しない貴金属元素の添加量が多くなるほど、酸化して形成される、出来上がりの記憶層4が薄くなっていく。
即ち、Au,Ir,Reの各元素(貴金属元素)は、酸化されにくく、比較的少量でも記憶層4の抵抗値が低下していく。このため、記憶層4の抵抗値を低くすることにより、前述したように、書き込み及び消去の繰り返し特性を向上して、情報を記録する動作を安定して繰り返すことが可能になる。そして、情報を記録する動作を安定して繰り返すことが、貴金属元素の少量の添加によって、比較的容易に可能になる。
Gd:Au=50:50(原子%)の組成でAuを添加して、記憶層4の酸化物層を形成した構成において、酸化前の金属層の厚さを変えて、それぞれ実験1と同様の製造方法により記憶素子10の試料を作製した。
そして、作製した各試料の記憶素子10の抵抗値を測定した。
測定結果として、酸化前の層の厚さと記憶素子10の抵抗値との関係を、図3に示す。
そして、厚さ2.5nmの金属層を酸化したとき、形成された酸化物層の厚さは6nmであった。
従って、酸化物層即ち記憶層4の厚さを6nm以下とすることが望ましい。
実験1と同様の製造方法により、ガドリニウム(Gd)に金(Au)のみを添加して記憶層4の酸化物層を形成した記憶素子10と、Gdに金(Au)及び銅(Cu)を添加して記憶層4の酸化物層を形成した記憶素子10との、各試料を作製した。
金(Au)のみを添加した試料の記憶層4の組成は、Gd:Au=50:50(原子%)とした。
また、金(Au)及び銅(Cu)を添加した試料の記憶層4の組成は、Gd:Au:Cu=40:30:30(原子%)とした。
これら2つの試料は、記憶層4の抵抗値がほぼ等しくなるため、記憶素子10の抵抗値もほぼ等しくなる。
具体的には、書き込み動作と消去動作とを交互に繰り返して行い、その後の抵抗値を測定した。
図4では、2つの試料のI−V特性をそれぞれ実線と破線とで示している。
まず、上部電極6に正電圧を印加して書き込み動作を行う。これにより、記憶素子10の抵抗値が、高抵抗から低抵抗に変わる。
次に、上部電極6に負電圧を印加して消去動作を行う。これにより、記憶素子10の抵抗値が、低抵抗から高抵抗に変わる。
これら書き込み動作及び消去動作を繰り返すことにより、図4に示す動作ループの変化が繰り返される。
そして、1回の書き込み・消去を行ったときの消去後抵抗値、1000回書き込み消去を繰り返して行った後の消去後抵抗値、並びに、データ保持加速試験として1000回繰り返して書き込み・消去を行った後に200℃・1時間の熱処理を施した後の抵抗値を、それぞれ測定した。各測定値から、1回の書き込み・消去を行ったときの消去後抵抗値を基準(=1)として、倍率を求め、変化の度合いを調べた。
結果を表1に示す。
この程度の抵抗値の変化は、記憶素子として許容範囲内ではあるが、さらに抵抗値の変化を小さくすることが望ましい。消去後の抵抗値と書き込み後の抵抗値とは充分に分離することができるが、繰り返し後も熱処理後も抵抗値がある程度変化している。
なお、Gd酸化物のみで記憶層を形成した場合には、このAuを添加した試料と比較して、1000回繰り返し後の消去後抵抗値がずっと大きく変化すると考えられる。
つまり、繰り返し動作安定性についても、データ保持特性についても、Auを添加し、さらにCuを添加した場合の方が優れていることがわかる。
Claims (5)
- 第1の電極と第2の電極との間に、記憶層が配置され、
前記記憶層に接して、Cu,Ag,Znから選ばれるいずれかの元素が含まれたイオン源層が設けられ、
前記記憶層が、金、イリジウム、レニウムから選ばれる少なくとも一種以上の元素とガドリニウムとを含有する酸化物から成る
記憶素子。 - 前記記憶層の前記酸化物が、さらに銅元素を含有する請求項1に記載の記憶素子。
- 前記記憶層の厚さが6nm以下である請求項1又は請求項2に記載の記憶素子。
- 前記イオン源層がCuTeを含んで成る請求項1〜請求項3のいずれか1項に記載の記憶素子。
- 請求項1〜請求項4のいずれか1項に記載の記憶素子と、
前記第1の電極側に接続された配線と、
前記第2の電極側に接続された配線とを有し、
前記記憶素子が多数配置されて成る
記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122311A JP4742971B2 (ja) | 2006-04-26 | 2006-04-26 | 記憶素子及び記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006122311A JP4742971B2 (ja) | 2006-04-26 | 2006-04-26 | 記憶素子及び記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294745A JP2007294745A (ja) | 2007-11-08 |
JP4742971B2 true JP4742971B2 (ja) | 2011-08-10 |
Family
ID=38765049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006122311A Expired - Fee Related JP4742971B2 (ja) | 2006-04-26 | 2006-04-26 | 記憶素子及び記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742971B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8551809B2 (en) * | 2008-05-01 | 2013-10-08 | Intermolecular, Inc. | Reduction of forming voltage in semiconductor devices |
US8129704B2 (en) * | 2008-05-01 | 2012-03-06 | Intermolecular, Inc. | Non-volatile resistive-switching memories |
FR2934711B1 (fr) * | 2008-07-29 | 2011-03-11 | Commissariat Energie Atomique | Dispositif memoire et memoire cbram a fiablilite amelioree. |
US8350245B2 (en) | 2008-12-10 | 2013-01-08 | Panasonic Corporation | Variable resistance element and nonvolatile semiconductor memory device using the same |
JP2010251529A (ja) * | 2009-04-16 | 2010-11-04 | Sony Corp | 半導体記憶装置およびその製造方法 |
JP2012019042A (ja) * | 2010-07-07 | 2012-01-26 | Sony Corp | 記憶素子および記憶装置 |
CN101969100A (zh) * | 2010-09-01 | 2011-02-09 | 中国科学院物理研究所 | 一种非易失性阻变存储器及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005216387A (ja) * | 2004-01-29 | 2005-08-11 | Sony Corp | 記憶装置 |
-
2006
- 2006-04-26 JP JP2006122311A patent/JP4742971B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005216387A (ja) * | 2004-01-29 | 2005-08-11 | Sony Corp | 記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007294745A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4848633B2 (ja) | 記憶素子及び記憶装置 | |
JP4396621B2 (ja) | 記憶素子及び記憶装置 | |
JP4815804B2 (ja) | 記憶素子及び記憶装置 | |
KR101541573B1 (ko) | 기억 소자 및 기억 장치 | |
JP4792714B2 (ja) | 記憶素子及び記憶装置 | |
JP4529654B2 (ja) | 記憶素子及び記憶装置 | |
JP4715320B2 (ja) | 記憶素子及び記憶装置 | |
KR101058856B1 (ko) | 기억소자 및 이를 이용한 기억장치 | |
JP4613478B2 (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
JP5423941B2 (ja) | 記憶素子およびその製造方法、並びに記憶装置 | |
JP4742971B2 (ja) | 記憶素子及び記憶装置 | |
JP4465969B2 (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
JP2007157941A (ja) | 記憶素子及び記憶装置 | |
JP4816314B2 (ja) | 記憶素子及び記憶装置 | |
JP4552752B2 (ja) | 記憶素子の製造方法、記憶装置の製造方法 | |
JP5434967B2 (ja) | 記憶素子及び記憶装置 | |
JP2007165474A (ja) | 記憶素子及び記憶装置 | |
JP4742887B2 (ja) | 記憶素子、記憶装置 | |
JP5360145B2 (ja) | 記憶素子及び記憶装置 | |
JP5423940B2 (ja) | 記憶素子の製造方法および記憶装置の製造方法 | |
JP2008153375A (ja) | 記憶素子及び記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |