CN1042375C - 半导体基体材料的制作方法 - Google Patents

半导体基体材料的制作方法 Download PDF

Info

Publication number
CN1042375C
CN1042375C CN92108981A CN92108981A CN1042375C CN 1042375 C CN1042375 C CN 1042375C CN 92108981 A CN92108981 A CN 92108981A CN 92108981 A CN92108981 A CN 92108981A CN 1042375 C CN1042375 C CN 1042375C
Authority
CN
China
Prior art keywords
silicon
temperature
layer
imporosity
porousness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN92108981A
Other languages
English (en)
Other versions
CN1073550A (zh
Inventor
市川武史
米原隆夫
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP03213149A external-priority patent/JP3112100B2/ja
Priority claimed from JP03213150A external-priority patent/JP3112101B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1073550A publication Critical patent/CN1073550A/zh
Application granted granted Critical
Publication of CN1042375C publication Critical patent/CN1042375C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

一种半导体基体材料的制作方法，包括步骤：使硅基体形成多孔性，在其上以第一种温度形成非多孔性硅单晶层，将该非多孔性硅单晶层表面贴合在表面上有绝缘物的另一基体上，用化学腐蚀方法腐蚀该贴合的基体上多孔性硅而除去多孔性硅，以高于第一温度的第二温度在通过外延生长在上述非多孔性硅单晶层上形成单晶硅层。

Description

半导体基体材料的制作方法
本发明涉及半导体基体材料的制作方法，尤其是适合于介质隔离或在绝缘体上的单晶半导体层上制作的电子器件和集成电路的半导体基体材料的制作方法。
在绝缘体上形成单晶硅半导体层，作为绝缘体硅(SOI)技术已众所周知，利用该SOI技术的器件，具有许多通常的制作硅电路的整个硅基体所达不到的优点，因此进行了大量研究工作。即，利用SOI技术有下列优点：
1．容易进行介质隔离，可做到高集成化。
2．耐辐射线性能妤。
3．可减少杂散电容，实现高速化。
4．可以省略焊接工序。
5．可防止闭锁超载现象。
6．可利用薄膜化制成完全耗尽型场效应晶体管。等等。
为了实现上述器件特性的许多优点，对SOI结构的形成方法进行了数十年的研究。其内容已归纳在例如下列文献当中。
由G.W.Cullen编辑的Crystal Growth期刊专刊：“Single-crystal silicon on non-single-crystal insulators”，第63卷，第3册，第429～590页(1983)。
另外，早已知道，用CVD(化学气相法)在单晶蓝宝石基体上形成硅，使杂质外延，形成SOS(蓝宝石硅)，作为最成熟的SOI技术，获得了成功，但由于硅层与基底蓝宝石基体界面的晶格不配匹，而有大量的结晶缺陷及铝从蓝宝石基体渗入到硅层，此外，最重要的是基体的成本高，大面积化生长很慢，因此难于广泛应用。
近年来，尝试不使用蓝宝石基体来实现SOI结构。这一尝试大致可以分为以下两种方式：
1．使硅单晶基体表面氧化后，开一孔，使基体局部露出，以该部分作为种晶，使晶体沿横向外延生长，在SiO2上形成硅单晶((这时，会在SiO2上形成硅层堆积)。
2．将硅单晶基体作为活性层使用，在其下部形成SiO2层(这种方法不会形成硅层的堆积)。
实现上述1的方法，现在已知有利用CVD直接使单晶硅沿横向外延生长的方法，堆积非晶硅，通过热处理，进行固相横向外延生长的方法，将电子射线、激光等能量射线聚焦后照射非晶硅或多晶硅层层，融熔后重新结晶，在SiO2上生成单晶的方法，用棒状加热器扫描带状融熔区(Zone Melting Recrystallization)等方法。
这些方法各有优点和缺点，但在可控性生产效率、均匀性，以及质量等方面都存在着很多问题，所以，至今还未能达到工业适用化程度。
例如，CVD法为了获得平坦的薄膜，必须牺牲氧化，而固相生长法的结晶性不好。
另外，采用射线束退火方法时，存在聚焦射线束扫描的处理时间、射线束的重叠状况、焦点调整等控制性问题。
其中Zone Melting Recrystallization法是最成熟的一种方法，并用这种方法试制过较大规模的集成电路，但仍然存在许多亚粒间等结晶缺陷，还不能制作少数载流子器体。
上述2的方法－－不采用将基体作为外延生长的种子的方法，有下列三种方法：
1．在表面各向异性地腐蚀有V型槽的硅单晶基体上形成氧化膜，再在该氧化膜上堆积与硅基体同样厚度的多晶硅层，然后，从硅基体表面研磨，在厚的多晶硅层上形成由V型槽包围的介质隔离的硅单晶区域。
然而，虽然此方法结晶性好，但在堆积数百微米厚的多晶硅工序中，以及在从反面研磨单晶硅基体只留下隔离的硅活性层的工序中，存在着控制性差和生产效率不高的问题。
2．一种被称作SIMOX(SIMOX:Seperationby Ion Implanted Oxygen)的向硅单晶基体中注入氧离子而形成SiO2层的方法，由于硅处理工艺和配匹性好，所以是现在最成熟的方法。
然而，在形成SiO2层时，必须注入101/6个/cm2以上的氧离子，注入时间长，不能说生产效率高，另外，硅片成本高。再者，残留着许多结晶缺陷，从工业角度看，还没有达到能制作少数载流子器件所应有的质量。
3．利用多孔性硅氧化的介质隔离形成SOI结构的方法。该方法利用质子离子注入法将N型硅层注入P型硅单晶基体表面(依曼依等人编辑的Cryst.Growth第63卷，547页(1983))或采用外延生长法和制作图案形成晶核，在HF溶液中进行阳极氧化，从表面包围硅晶核，并且只使P型硅基体形成多孔性，然后，再用加速氧化法，将N型硅晶核进行介质隔离。
采用这种方法时，要在制说器件之前确定要隔离的硅区域，存在着器件设计的自由度受限制的问题。
另外，在以玻璃为代表的透光性基体上，通常，由于其结晶结构的无序性，所堆积的薄膜硅层是反映基体无序性的非晶质或最多只是多晶层，不能制作高性能的器件。这是由于基体的结晶结构是非晶质所致，即使只堆积硅层，也不能得到优质单晶层。
但绝缘性基体之一的透光性基体，构成感光元件的接触传感器或投影式液晶图像显示装置是很重要的，为了使传感器或显示装置的像素更加高密度、高分辨率、高精细，需要高性能的驱动元件。结果就必须用具有优良的结晶性的单晶层制作设置在透光性基体上的元件。
由于非晶硅或多晶硅的结晶结构缺陷太多，所以，很难制作出性能能充分满足现在或今后所要求的驱动元件。
因此，用上述任何一种方法都难以在绝缘性基体之一的透光性玻璃基体上形成具有硅片结晶性的SOI层。
下面说明用化学腐蚀法将本发明的方法中需要的多孔性硅层除去的问题。
通常将
P=(2.33-A)/2.33    (1)称为空隙率，进行阳极氧化时，可使该值变化，变化情况可以表示为：
P=(m1-m2)/(m1-m3)  (2)或
P=(m1-m2)/ρAt    (3)式中m1：阳极氧化前的总重量
m2：阳极氧化后的总重量
m3：除去多孔性硅后的总重量
ρ：单晶硅密度
A：使之成为多孔性后的面积
t：多孔性硅的厚度但是，多数情况下，不能准确地算出使之变成多孔性的区域的面积。这时虽然(2)式有效，但为了测定m3，必须腐蚀多孔性硅。
另外，在上述多孔性硅上进行外延生长时，由于多孔性硅的结构性质，可以缓和杂质外延生长时产生的形变，抑制缺陷的产生。但是，这时，多孔性硅的空隙率显然也是非常重要的参量。因此，测定上述空隙率，这时也是不可缺少的。
腐蚀多孔性硅的方法，已知有：
1．用NaOH水溶液腐蚀多孔性硅(G.BonchilR.Herino、K.Barla及J.C.Pfister编辑的Electrochem.Soc.第130卷，第7册，第1611页(1983))。
2．用可以腐蚀单晶硅的腐蚀液腐蚀多孔性硅。
上述2的方法，通常是用氟硝酸类的腐蚀液，这时，硅的腐蚀过程如下所示：
    (4)
    (5)硅被硝酸氧化，变成SiO2，然后SiO2又被氟酸腐蚀，从而完成对硅的腐蚀。
作为腐蚀结晶硅的方法，除了上述氟硝酸类腐蚀液之外，还有乙撑二胺类，KOH类、联氨类等。
因此，为了进行多孔性硅的选择性腐蚀，除了上述硅腐蚀液以外，必须选择能腐蚀多孔性硅的腐蚀液。以往进行的多孔性硅的选择性腐蚀，只是用NaOH水溶液作为腐蚀液进行腐蚀的。
另外，如上所述，采用氟硝酸类的腐蚀液虽然能腐蚀多孔性硅，但同时单晶硅也被腐蚀掉了。
以往用NaOH水溶液进行的多孔性硅的选择性腐蚀的方法，不能避免Na离子吸附在腐蚀表面。
该Na离子成为杂质污染的主要因素，对形成可动的表面能级等有不良影响，是半导体工艺过程中不应导入的物质。
本发明的目的是提供一种采用贴合法(bondingmethod)解决上述问题、且能满足要求的半导体基体材料的制作方法。
本发明的第二个目的是提供一种在以透明玻璃基体(透光性基体体)为主的绝缘性基体上得到结晶性和单晶硅片一样优良的硅结晶层，并且生产效率、均匀性、控制性、成本等方法都很好的半导体基体材料的制作方法。
本发明的第三个目的是提供一种既能实现以往SOI器件的优点，又可应用的半导体基体材料的制作方法。
本发明的第四个目的是提供一种在制作SOI结构的大规模集成电路时，足可代替成本高的SOS或SIMOX的半导体基体的制作方法。
图1A～F是本发明的工序之一例的模式图。
图2A～F是本发明的工序之一例的模式图。
图3是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图4是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图5是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图6是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图7是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图8是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图9是本发明可使用的腐蚀液的腐蚀特性的曲线图。
图10是本发明可使用的腐蚀液的腐蚀特性的曲线图。
本发明的半导体基体材料制作方法的特点如下。
即，本发明的半导体基体材料的制作方法的特征是，该方法包括使磋基体形成多孔性的工序；用第一种温度在该多孔性硅基体上形成非多孔性硅单晶层的工序；将该非多孔性硅单晶层表面与表面具有绝缘体的另一个基体贴合在一起的工序；用化学腐蚀法将该贴合后的基体上的上述多孔性硅除去的多孔性硅腐蚀工序；以及在比上述第一种温度高的第二种温度下，用外延生长法在上述非多孔性硅单晶层上形成单晶硅层的工序。
按照本发明，可以提供在绝缘性基体上获得结晶性和单晶硅片一样优良的硅晶层，生产效率、均匀性。可控性及经济性等方面都优越的方法。
另外，按照本发明，可以提供一种既能实现以往SOI器件的优点，又能应用的半导体基体材料的制作方法。
按照本发明，可以提供一种在制作SOI结构的大规模集成电路时也能足以代替成本高的SOS或SIMOX的半导体基体材料的制作方法。
按照本发明，在多孔性硅的腐蚀工序中，可以使用对半导体工艺过程无不良影响的湿式化学腐蚀液，而且由于可使多孔性硅与非多孔性硅的腐蚀选择比在5位数以上，所以，可以提供一种可控性和生产效率好的半导体基体材料的制作方法。
按照本发明，通过改变进行选择性腐蚀之前形成的多孔性基体上的非多孔性硅的生长温度(第一种温度)和选择性腐蚀后的非多孔性硅上单晶硅的生长温度(第二种温度)。可在绝缘体上形成具有良好的单晶结构的硅层。
下面，参照图1说明本发明的半导体基体材料的制作方法。
首先，如图1A所示，准备好硅单晶基体11，将其全部形成多孔性。用HF溶液通过阳极氧化法，使硅基体形成多孔性。与单晶硅的密度2.33g/cm3相比，通过改变HF溶液浓度在50～20％范围内变化，可使该多孔性硅层的密度在1.1～0.6g/cm3范围内变化。
根据下述理由，本发明使用的多孔性层容易在P型硅基体上形成。
多孔性硅是由Uhlir等人在1956年研究半导体的电解研磨过程中发现的(A.Uhlir著Bell Syst Tech.J.，第35卷，第333页(1956))。
另外，乌纳干米等人对阳切氧化时硅的溶解反应进行了研究，发现HF溶液中硅的阳极反应需要空穴，他发表了如下反应的报告(T.乌纳干米编辑的Electrochem.Soc.第127卷，第476页(1980))。
或者
式中e+及e-分别表示空穴和电子。n及λ分别表示溶解一个硅原子时所需要的空穴数，当满足n＞2或λ＞4的条件时，可形成多孔性硅。
由上所述，一般情况下，存在空穴的P型硅能形成多孔性，而N型硅不能形成多孔性。这种形成多孔性的选择性由长野等和依曼依所证实(长野、中岛、安野、大中、梶原，电子通信学会技术研究报告，第79卷，SSD79-9549(1979))，(K.依曼依，Solid-State Electronics，第24卷，第159页(1981))。
另外，因在多孔性层内部形成大量空隙，所以其密度减少到一半以下。与体积相比，表面积飞速增大，其化学腐蚀速度比通常的单晶层的腐蚀速度显著加快。
其次，如图1B所示，利用各种低温生长法，在多孔性基体表面上进行外延生长，在第一种温度下形成薄膜非多孔性硅单晶层12。
根据后面所述的不同的腐蚀方法，作为第一种温度，必须能获得足够大的多孔性层与非多孔性硅单晶层的选择比，且使多孔性硅不变质的温度，只要不会在多孔性硅上形成的非多孔性硅单晶层中产生结晶缺陷，温度越低越好。
如图1C所示，准备好作为绝缘性基体之一例的透光性基体13，将该透光性基体13贴在多孔性硅基体11上的非多孔性硅单晶层12表面。
然后，以氟酸(或缓冲氟酸－－以下简称BHF)、或在氟酸(或BHF)中加入过氧化氢水、或在氟酸(或BHF)中加入乙醇、或在氟酸(或BHF)中加入过氧化氢水及乙醇混合液，作为选择性腐蚀液，在有乙醇时不用搅拌，在无乙醇时，边搅拌边将多孔性硅基体11全部浸在上述腐蚀液中，只对多孔性硅层11进行无电解湿式化学腐蚀，在透光性基体13上形成残留的薄膜化的非多孔性硅单晶层12(图1D)。
接着，如图1E所示，在第二种温度下，利用外延生长法在非多孔性硅单晶层12上，形成高品质的单晶硅层14。这时基体温度不必是低温，最好是用比第一种温度高的900℃以上的CVD法形成。
图1F表示用本发明获得的半导体基体。即在透光性基体13上平坦且均匀地在硅晶片整个区域内，大面积地形成薄薄的一层，其结晶性与硅晶片相同的单晶硅层12+14。如此获得的半导体基体，从绝缘隔离的电子元件的制作方面来看，完全能使用。
下面说明按本发明进行的只对多孔性硅进行无电解湿式化学腐蚀的选择性腐蚀法。
按照本发明，作为一个例子，可以使用氟酸(或缓中氟酸－－以下简称BHF)、或在氟酸(或BHF)中加入过氧化氢水、或在氟酸(或BHF)中加入乙醇，或在氟酸(或BHF)中加入过氧化氢水及乙醇的混合液作为腐蚀液。这时，有乙醇时不要搅拌，无乙醇时，边搅拌边浸渍，进行选择性腐蚀。
图3给出了将多孔性硅和单晶硅浸在49％的氟酸、乙醇及30％的过氧化氢水的混合液中不搅拌时，被腐蚀的多孔性硅和单晶硅的厚度与腐蚀时间的依赖关系。
下面给出通过阳极氧化将单晶硅制成多孔性硅所需条件之一例。
另外，用阳极氧化形成的多孔性硅的初始材料，不限于单晶硅，也可以是其它结晶结构的硅。
电压：           2.6(V)
电流密度：       30(mA·cm-2)
阳极氧化溶液：   HF∶H2O∶C2H5OH=1∶1∶1
时间：           2.4(小时)
多孔性硅厚度：   300(μm)
空隙度：         56(％)
将在上述条件下制成的多孔性硅，在室温下浸渍在49％的氟酸、乙醇和30％的过氧化氢水的混合液(10∶6∶50)(圆圈符号)中不搅拌，然后测定该多孔性硅厚度的减少量。
多孔性硅迅速被腐蚀，经过40分钟左右腐蚀掉107μm，经过80分钟腐蚀掉244μm，具有高度的平面性，均匀地被腐蚀。腐蚀速度与溶液浓度及温度有关。
这时，如果添加过氧化氢水，则硅加速氧化，与不添加时相比，反应速度可加快，另外可以通过改变过氧化氢水的比例来控制其反应速度。
另外，将500μm厚的非多孔性硅在室温下浸渍在49％的氟酸、乙醇和30％的过氧化氢水的混合液(10∶6∶50)(黑点符号)中不搅拌，然后测定该非多孔性硅厚度的减少量。
经过120分钟后非多孔性硅只腐蚀了不足100埃。
这时如果添加乙醇，则腐蚀反应生成的气体气泡，不需搅拌便能从腐蚀表面瞬时除去，且能均匀而高效地腐蚀多孔性能。
对腐蚀后的多孔性硅及非多孔性硅进行水洗，利用二次离子对其表面进行微量分析，未检测出任何杂质。
溶液浓度及温度的条件，可根据多孔性硅的腐蚀速度及多孔性硅与非多孔性硅的腐蚀选择比等在制作工序中实际上没有什么影响的范围内进行设定。
图4至图10分别表示采用其它腐蚀液形成的多孔性硅与单晶硅的厚度对腐蚀时间的依赖关系。
图4是以缓冲氟酸、过氧化氢水和乙醇混合液作为腐蚀液使用时，多孔性与非多孔性硅的腐蚀特性。
图5是以氟酸和过氧化氢水的混合液作为腐蚀液使用时，多孔性与非多孔性硅的腐蚀特性。
图6是以氟酸和乙醇的混合液作为腐蚀液使用时，多孔性与非多孔性硅的腐蚀特性。
图7是用氟酸作为腐蚀液时，多孔性与非多孔性硅的腐蚀特性。
图8是以缓冲氟酸和乙醇的混合液作为腐蚀液时，多孔性与非多孔性硅的腐蚀特性。
图9是以缓冲氟酸和过氧化氢水的混合液作为腐蚀液时，多孔性与非多孔性硅的腐蚀特性。
图10是以缓冲氟酸作为腐蚀液时，多孔性与非多孔性硅的腐蚀特性。
下面参照图2说明本发明的半导体基体材料的制作方法的另一例。图2所示之例与图1所示之例不同，它是以在硅基体23的表面上形成绝缘层24后作为绝缘性基体的。
首先，如图2A所示，准备好硅单晶基体21，将其全部形成多孔性。
其次如图2B所示，利用各种低温生长法，在形成多孔性基体表面上进行外延生长，在第一种温度下形成薄膜非多孔性硅单晶层22。
作为该第一种温度，必须是能获得足够大的多孔性硅层与非多孔性硅单晶层的选择比，并根据后面所述的选择性腐蚀使多孔性硅不变质的温度，只要在多孔性硅上形成的非多孔性硅单晶层中不产生结晶缺陷，温度越低越好。
其次，如图2C所示，再准备一个硅基体23，在其表面上形成绝缘物24后，将表面上具有该绝缘物24的硅基体23贴在多孔性硅基体21上的非多孔性硅单晶层22表面。
然后，以氟酸(或缓冲氟酸－－以下简称BHF)、或在氟酸(或BHF)中加入过氧化氢水，或在氟酸(或BHF)中加入乙醇、或在氟酸(或BHF)中加入过氧化氢水和乙醇的混合液，作为选择性腐蚀液，将多孔性硅基体21全部浸在腐蚀液中，有乙醇时不用搅拌，无乙醇时，边搅拌边浸渍，只对多孔性硅层21进行无电解湿式化学腐蚀，在绝缘物24上形成残留的薄膜化的非多孔性硅单晶层22(图2D)。
其次，如图2E所示，在第二种温度下，在非多孔性硅单晶层22上通过外延生长法形成高品质的单晶硅层25。这时，基体温度不必是低温，最好是用比第一种温度高的900℃以上的CVN法形成。
图2F表示按照本例获得的半导体基体。即在绝缘物基体23+24上，平坦且均匀地在硅晶片整个区域内，大面积地形成薄薄的一层结晶性与硅晶片相同的单晶硅层22+25。如此获得的半导体基体，从绝缘隔离的电子元件的制作方面来看，完全可以使用。
在本发明中，用第一种温度在形成多孔性的硅基体上形成的上述非多孔性单晶层和用上述第二种温度形成的单晶硅层的总厚度最好小于100微米。
另外，在上述第一种温度下形成的非多孔性硅单晶层，最好采用外延生长法来形成。
在上述第一种温度下形成非多孔性硅单晶层的方法，可从偏压溅射法、分子线外延生长法。等离子体CVD法、光CVD法及液相生长法等方法中选择。
在本发明中，上述第二种温度最好大于900℃。
另外，也可在上述多孔性硅面以外的表面涂敷防蚀膜后再进行上述腐蚀工序。
下面说明本发明的温度控制。
如果用透射电子显微镜观察，则可看到已在多孔性硅层中形成了孔径平均约为600埃的孔，与单晶硅相比，虽然其密度缩减到一半以下，但仍保持着单晶性，仍然可使单晶硅层向多孔性层的上部进行外延生长。
但这时如果进行高温处理，有时多孔性硅会变质，加速腐蚀的特性会改变，特别是在1000℃以上时，会引起内部孔的重新排列，损坏加速腐蚀特性。因此，硅层向多孔生硅层上的非多孔性硅外延生长，必须在低温下进行处理。
作为这种低温生长法，采用分子线外延生长法、等离子体CVD法、光CVD法、偏压溅射法、液相生长法等低温生长是比较合适的，特别是偏压溅射法在300℃的低温下能够实现无结晶缺陷的外延生长，所以，是最好的方法(由J.Ohmi.T.Ichikawa.H.Iwabuchi和T.Shibata编辑的Appl.Phys.第66卷，第4756-4766页，1989)。
但考虑形成器件时，最好使用高质量的硅单晶层，而现在质量最好的单晶硅层，是在900℃以上的基体温度下用CVD法形成的。
即，器件领域希望使用由CVD法在较高温度下生长的单晶硅层而不是用低温生长的单晶硅层。
因此，为了在多孔性硅上生长单晶硅层，最好是在低温下生长，而器件领域希望的单晶硅层，最好是高温生长，所以，最好是在第一种温度和第二种温度这二个温度范围内进行单晶生长。
另外，按照本发明，通过使用对半导体工艺过程不会产生不良影响的温式化学浸蚀液，可以不腐蚀结晶硅，而选择性地对多孔性硅进行化学腐蚀。
特别是本发明的多孔性硅的选择性腐蚀方法，是以对结晶硅无腐蚀作用的氟酸(或缓冲氟酸－－以下简称BHF)、或在氟酸(或BHF)中加入过氧化氢水、或在氟酸(或BHF)中加入乙醇、或在氟酸(或BHF)中加入过氧化氢水和乙醇的混合液，作为选择性腐蚀液的，因此更能达到本发明的目的。
本发明的多孔性硅的选择性湿式化学腐蚀液中的过氧化氢，起氧化剂的作用，通过改变过氧化氢的比例，可控制反应速度。
本发明的多孔性硅的选择性湿式化学腐蚀液中的乙醇，起表面活性剂的作用，能使腐蚀反应所生成的气泡瞬时从腐蚀表面上除去，可均匀、高效地进行多孔性硅的选择性腐蚀。
按照本发明，使用通常的半导体工艺过程中所使用的溶液，能对与结晶硅混在同一基体上的多孔性硅进行选择性化学腐蚀。
另外，在应腐蚀的多孔性硅面以外的表面上涂敷防蚀膜，能提高腐蚀的选择性。
作为这种防蚀膜，例如可以利用等离子体CVD法，堆积约0.1μm的Si3N4，被覆在贴合的二块基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
另外，作为防蚀膜，涂敷阿比松蜡或爱莱克特龙蜡，也具有同样的效果，能够只将形成多孔性的硅基体完全除去。
下面通过具体的实施例来说明本发明。
实施例1：
首先，使具有200微米厚的P型(100)单晶硅基体在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，厚为200微米的P型(100)硅基体在24分钟内可全部形成多孔性。
然后，用偏压溅射法在该P型(100)多孔性硅基体上，在低温下生长0.05微米的多孔性单晶硅外延生长层。堆集条件如下：
(基体表面清洗条件)
RF频率：          100MHz
高频功率：        5W
温度：            380℃
氩气压强：        15×10-3Torr
清洗时间：        5分钟
靶电极直流偏压：  -5V
基体直流偏压：    +5V
(堆积条件)
RF频率：          100MHz
高频功率：        100W
温度(第一种温度)：380℃
氩气压强：        15×10-3Torr
生长时间：        4分钟
生长膜厚：        0.05μm
靶电极直流偏压：  -150V
基体直流偏压：    +10V
然后，将经过光学研磨的融熔石英(fuzed silica)玻璃基体和硅基体重合在该外延生长层表面上，在氧气环境中以600℃加热0.5小时，可使两个基体牢固地接合在一起。
然后用等离子体CVD法，堆积0.1μm的Si3N4作为防蚀膜，被覆在贴合后的两块基体上，通过反应性离子腐蚀只将多孔性基体上的氮化膜除去。
然后，再将该贴合的基体浸在49％的氟酸、乙醇和30％的过氧化氢水的混合液(10∶6∶50)中，不搅拌，进行选择性腐蚀。65分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性地腐蚀而完全除去。
该腐蚀液对非多孔性硅单晶的腐蚀速度极低，65分钟后还不足50埃，与多孔性层的腐蚀速度的选择比达10的5次方以上，非多孔性层的腐蚀(数十埃)而造成的膜厚减少在实用上可忽视。
即，具有200微米厚的多孔性硅基体被除去，将用作防蚀膜的Si3N4层除去后，可在融熔玻璃基体上形成具有0.05μm厚的单晶硅层。
然后，利用通常的CVD法，在非多孔性硅单晶上，堆积1μm高质量的外延生长硅单晶膜，堆积条件如下：
源气体：SiH2 Cl2……1000 sccm
载体气体：H3……230  l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
另外，被覆阿比松蜡或爱莱克特龙蜡代替作为防蚀膜的Si3N4层，也具有同样的效果，能只将多孔性硅基体完全除去。
用透射电子显微镜观察断面的结果，可以确认硅层中未导入新的结晶缺陷，形成了能保持良好的结晶性的约1μm厚的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例2：
首先，将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，在24分钟内，200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用MBE(分子线外延生长：Molecular BeamEpitaxy)法在多孔性硅基体上，在低温下生长0.1微米的外延生长层。堆积条件如下：
温度(第一种温度)：700℃
压强：1×10-9Torr
生长速度：0.1nm/sec
然后将经过光学研磨的融熔石英玻璃基体重合在该外延生长层的表面，在氧气环境中以700℃加热0.5小时，使两个基体牢固地接合。
然后用等离子体CVD法堆积0.1μm的Si3N4作为防蚀膜，被覆在贴合的两块基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
然后将该贴合的基体浸在49％的BHF(36％的氟化氨和4.5％的氟酸混合水溶液)氟酸、乙醇和30％的过氧化氢水的混合液(10∶6∶50)中，不加搅拌，进行选择性腐蚀。205分钟后，只有单晶硅层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀完全除去。
即，具有200微米厚的多孔性硅基体被除去，并将作为防蚀膜的Si3N4层除去后，可在SiO2上形成厚0.1μm的单晶硅层。
然后用通常的CVD法，在非多孔性硅单晶上堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体：SiH2 Cl2……1000 sccm
载体气体：H2……230  l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面的结果，可以确认硅层中未导入新的结晶缺陷，形成了约1μm厚的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例3：
首先，将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，在24分钟内200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用等离子体CVD法，在该P型(100)多孔性硅基体上，在低温下生长0.1μm的外延生长层。推积条件如下：
气体：SiH4
高频功率：100W
温度(第一种温度)：800℃
压强：1×10-2Torr
生长速度：2.5nm/sec
然后，将经过光学研磨的融熔石英玻璃基体重合在该外延生长层的表面，在氮气环境中用800℃加热0.5小时，可使两块基体牢固地接合起来。
然后，用等离子体CVD法堆积0.1μm的Si3N4作为防蚀膜，被覆在贴合的两块基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
然后将该贴合的基体浸在49％的氟酸和30％的过氧化氢水的混合液(1∶5)中，边搅拌边进行选择性腐蚀。62分钟后，只有单晶硅层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性地腐蚀而完全除去。
即，具有200微米厚的多孔性硅基体被除去，并将作为防蚀膜的Si3N4层除去后，在融熔石英玻璃基体上可形成具有0.1μm厚的单晶硅层。
然后，利用通常的CVD法，在非多孔性硅单晶上堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体： SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
利用透射电子显微镜观察断面的结果，可以确认在硅层中未导入新的结晶缺陷，形成了约1μm厚的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例4：
首先，将具有200微米厚的P型(100)单晶硅基体浸在50％约HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。这多孔性的形成速度为8.4μm/min，在24分钟内，200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用液相生长法，在该P型(100)多孔性硅基体上，在低温下生长0.5微米的外延生长层。堆积条件如下：
溶媒：Sn(锡)
生长温度(第一种温度)：900℃
生长环境：H2(氢气)
生长时间：5分钟
然后，将经过光学研磨的融熔石英玻璃基体和硅基体重合在该外延生长层表面，在氮气环境中用900℃加热0.5小时，可使两个基体牢固地接合起来。
然后，用等离子CVD法堆积0.1μm的Si3N4作为防蚀膜，被覆在贴合的两块基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
然后，将该贴合的基体浸在49％的氟酸和乙醇的混合液(10∶1)中，不加搅拌，进行选择性腐蚀。82分钟后，只有单晶硅层未被腐蚀而保留下来，以单晶硅为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，具有200微米厚的多孔性硅基体被除去，并将作为防蚀膜的Si3N4层除去后，在融熔石英玻璃基体上可形成具有0.5μm厚的单晶硅层。
然后，用通常的CVD法，在非多孔性硅单晶上堆积1μm厚的高质量的外延生长硅单晶膜，堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230  l/min
基体温度(第二种温度)：1080℃
压强：80Tor
生长时问：2min
用透射电子显微镜观察断面的结果，可以确认硅层中未导入新的结晶缺陷，形成了约1.5μm厚的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例5：
将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。
多孔性的形成速度为8.4μm/min，在24分钟内，200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用减压CVD法，在该P型(100)多孔性硅基体上，在低温下生长0.5微米的外延生长层。堆积条件如下：
源气体：SiH4    800 sccm
载体气体：H2    150 l/min
温度(第一种温度)：850℃
压强：1×10-2Torr
生长速度：3.3nm/sec
然后，将经过光学研磨的融熔石英玻璃基体重合在该外延生长层表面，在氧气环境中用800℃加热0.5小时，使两个基体牢固地接合起来。
然后，用等离子体CVD法，堆积0.1μm的Si3N4作为防蚀膜，复盖在贴合的两个基体上，通过反应性离子离蚀，只将多孔性基体上的氮化膜除去。
然后，将该贴合的基体浸在49％的氟酸中，边搅拌边进行选择性腐蚀。78分钟后，只有单晶硅层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性的硅基体被除去，并将作为防蚀膜的Si3N4层除去后，在融熔石英玻璃基体上可形成0.5μm厚的单晶硅层。
然后，利用通常的CVD法，在非多孔性硅单晶上，堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面的结果，可以确认在硅层中未导入新的结晶缺陷，形成了约1.5μm厚的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例6：
将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，在24分钟内，200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用偏压溅射法在该P型(100)多孔性硅基体上，在低温下生长0.05微米的非多孔性单晶硅外延生长层。堆积条件如下：
(基体表面清洗条件)
RF频率：100MHz
高频功率：5W
温度：380℃
氩气压强：15×10-3Torr
清洗时间：5分钟
靶电极直流偏压：-5V
基体直流偏压：+5V
(堆积条件)
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15×10-3Torr
生长时间：4分钟
生长膜厚：0.05μm
靶电极直流偏压：-150V
基体直流偏压：-10V
然后，将经过光学研磨的融熔石英玻璃基体和硅基体重合在该外延生长层表面，在氧气环境中用600℃加热0.5小时，使两个基体牢固地接合。
然后用等离子体CVD法，堆积0.1μm的Si3N4作为防蚀膜，复盖在贴合的两个基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
然后将该贴合的基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸的混合液)与乙醇的混合液(10∶1)中，不加搅拌，进行选择性腐蚀。275分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
该腐蚀液对非多孔性硅单晶的腐蚀速度极低，经过275分钟后才腐蚀不足50埃，与多孔性层的腐蚀速度的选择比达10的5次方以上，非多孔性层上的腐蚀量(数十埃)是一个在实用上可忽视的减少量。
即，200微米厚的多孔性硅基体被除去，并将作为防蚀膜的Si3N4层除去后，在融熔石英玻璃基体上可形成0.05μm厚的单晶硅层。
然后用通常的CVD法，在非多孔性硅单晶上堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，形成了厚约1μm的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体特性有什么不同。
实施例7：
将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，在24分钟内，厚200微米的P型(100)硅基体可全部形成多孔性。
用偏压溅射法在该P型(100)多孔性硅基体上，在低温下生长0.05微米的非多孔性单晶硅外延生长层。堆积条件如下：
(基体表面清洗条件)
RF频率： 100MHz
高频功率：5W
温度：380℃
氩气压强：15×10-3Torr
清洗时间：5分钟
靶电极偏压：-5V
基体直流偏压：+5V
(堆积条件)
RF频率：100MHz
高频功率： 100W
温度(第1种温度)：380℃
氩气压强：15×10-3Torr
生长时间：4分钟
生长膜厚：0.05μm
靶电极直流偏压：-150V
基体直流偏压：+10V
然后将经过光学研磨的融熔石英玻璃基体和硅基体重合在该外延生长层表面，在氧气环境中用600℃加热0.5小时，使两个基体牢固地接合起来。
然后，用等离子CVD法堆积0.1μm的Si3N4作为防蚀膜，复盖在贴合的两个基体上，通过反应性离子腐蚀，只将多孔性基体上的氮化膜除去。
然后，将该贴合的基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸的混合水溶液)与30％的过氧化氢水的混合液(1∶5)中，边搅拌边进行选择性腐蚀。190分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，厚200微米的多孔性硅基体被除去并将作为防腐膜的Si3N4层除去后，在融熔石英玻璃基体上可形成厚0.05μm的单晶硅层。
然后，用通常的CVD法，在非多孔性硅单晶上堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强： 80Torr
生长时间： 2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，形成了约1μm厚的保持着良好结晶性的SOI结构。
另一方面，除了霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例8：
将具有200微米厚的P型(100)单晶硅基体浸在50％的HF溶液中进行阳极氧化。这时，电流密度为100mA/cm2。多孔性的形成速度为8.4μm/min，在24分钟内，200微米厚的P型(100)硅基体可全部形成多孔性。
然后，用偏压溅射法在该P型(100)多孔性硅基体上，在低温下生长0.05微米的非多孔性单晶硅外延生长层。堆积条件如下：
(基体表面清洗条件)
RF频率：100MHz
高频功率：5W
温度：380℃
氩气压强：15×10-3Torr
清洗时间：5分钟
靶电极直流偏压：-5V
基体直流偏压：+5V
(堆积条件)
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15×10-3Torr
生长时间：4分钟
生长膜厚： 0.05μm
靶电极直流偏压：-150V
基体直流偏压：+10V
然后，将经过光学研磨的融熔石英玻璃基体和硅基体重合在该外延生长层表面，在氧气环境中用600℃加热0.5小时，使两个基体牢固地接合起来。
然后，用等离子CVD法堆积0.1μm的Si3N4作为防蚀膜，覆盖在贴合的两个基团上，采用反应性离子腐蚀法，只将多孔性基体上的氮化膜除去。
然后，将该贴合的基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸混合水溶液)中，边搅拌边进行选择性腐蚀。 258分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，并将作为防腐膜的Si3N4层除去后，在融熔石英玻璃基体上可形成0.05μm厚的单晶硅层。
然后，用通常的CVD法，在非多孔性硅单晶上，堆积1μm的高质量的外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，形成了约1μm厚的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例9：
将具有2000微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
时间：1.6(小时)
多孔性硅的厚度：200(μm)
空隙率：56(％)
然后用偏压测射法(以下简称BS法)，在该P型(100)多孔性硅基体上，低温生长0.05微米的硅晶体外延生长层。堆积条件如下：
表面清洗条件
温度： 380℃
环境：Ar(氩气)
压强：15m Torr
基体电位：5V
靶电极电位：-5V
高频功率：5W
BF频率：100MHz
堆积条件
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15m Torr
生长时间：4min
膜厚：0.05μm
靶电极直流电位：-150V
基体直流电位：+10V
然后将已经在其一侧表面上形成了500埃的氧化层的硅基体重合在该晶体外延生长层的表面上，在氧气环境中用600℃加热0.5小时，使两个硅基体牢固地接合起来。
然后将该贴合的基体浸在49％的氟酸和乙醇和30％的过氧化氢水的混合液(10∶6∶50)中，不加搅拌地进行选择性浸蚀。65分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以非多孔性硅单晶层未被腐蚀终止材料，多孔性硅基体被选择性地腐蚀而完全除去。
即，具有200微米厚的形成了多孔的硅基体被除去，在SiO2上能形成具有0.05μm厚的非多孔性硅单晶层。
然后用通常的CVD法，在非多孔性单晶硅上堆积1μm的高质量的晶体外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在用BS法形成硅层及用CVD法形成的硅层中未导入新的结晶缺陷，形成了约1μm厚的保持着良好结晶性的SOI结构。
另一方面，除了霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例10：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件与实施例9相同。
然后，用MBE(分子线外延生长：Molecular BeamEpitaxy)法，在该P型(100)多孔性硅基体上低温生长0.1μm的非多孔性硅单晶外延生长层。堆积条件如下：
温度(第一种温度)：700℃
压强：1×10-9Torr
生长速度： 0.1nm/sec
然后，将已经在其一侧表面形成了5000埃氧化层的硅基体重合在该外延生长层表面，在氧气环境中用700℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸的混合液)、乙醇和30％的过氧化氢水的混合液(10∶6∶50)中，不加搅拌进行选择性腐蚀。205分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以非多孔性硅单晶作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，在SiO2上形成0.1μm厚的非多孔性硅单晶层。
然后用通常的CVD法，在非多孔性单晶硅上堆积5μm的高质量的外延生长膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：10min
用透射电子显微镜观察断面，可以确认在用MBE法形成的硅层和用CVD法形成的硅层中未导入新的结晶缺陷，保持着良好的结晶性。
另一方面，除了霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例11：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
多孔性硅厚度：200(μm)
空隙率：56(％)
然后，用等离子体CVD法，在该P型(100)多孔性硅基体上，低温生长0.1微米的硅晶体外延生长层。堆积条件如下：
气体：SiH4
高频功率：100W
温度(第一种温度)：800℃
压强：1×10-2Torr
生长速度：2.5nm/sec
然后，将已经在其一侧面上形成了5000埃氧化层的硅基体重合在该非多孔性硅单晶外延生长层表面，在氮气环境中用800℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合的基体浸在49％的氟酸和30％过氧化氢水的混合液(1∶5)中，边搅拌边进行选择性腐蚀。62分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以非多孔性硅单晶作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，在SiO2上形成0.1μm厚的非多孔性硅单晶层。
然后，用通常的CVD法，在非多孔性单晶硅上堆积5μm的高质量的外延生长膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强： 80Torr
生长时间：10min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，保持着良好的结晶性。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例12：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2F5OH=1∶1∶1
多孔性硅厚度：200(μm)
空隙率：56(％)
然后，用液相生长法在该P型(100)多孔性硅基体上，低温生长0.5微米的非多孔性硅单晶外延生长层。生长条件如下：
溶媒：Sn(锡)
生长温度：900℃
生长环境：H2
生长时间：5分钟
然后，将已经在其一侧表面形成了5000埃氧化层的硅基体重合在该外延生长层表面，在氮气环境中用900℃加热0.5小时，使两个硅基体牢固地接合起来。
然后将该贴合的基体浸在49％的氟酸和乙醇的混合液(10∶1)中，不加搅拌，进行选择性腐蚀。82分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，以单晶硅作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，在SiO2上形成厚0.5μm的单晶硅层。
然后，用通常的CVD法，在非多孔性单晶硅上，堆积5μm的高质量的外延生长膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强： 80Torr
生长时间：10min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，保持着良好的结晶性。
另一方面，除了霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例13：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
多孔性硅厚度：200(μm)
空隙率：56(％)
然后，用减压CVD法在该P型(100)多孔性硅基体上，生长0.1微米的外延生长层。堆积条件如下：
源气体：SiH4
载体气体：H2
温度(第一种温度)：850℃
压强：1×10-2Torr
生长速度：3.3nm/sec
然后，将已经在其一侧表面形成了5000埃氧化层的磋基体重合在该外延生长层表面，在氧气环境中用800℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合的基体浸在49％的氟酸中边搅拌边进行选择性腐蚀。78分钟后，只有非多孔性硅单晶层未被腐蚀而留下来，以非多孔性硅单晶作为腐蚀终止材料，多孔性硅基体被选择腐蚀而完全除去。
即，2000微米厚的多孔性硅基体被除去，在SiO2上形成厚0.1μm的单晶硅层。
然后，用通常的CVD法在多孔性单晶硅上堆积1μm的高质量外延生长膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，保持着良好的结晶性。
另一方面，除了霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例14：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
时间：1.6(小时)
多孔性磋厚度：20(μm)
空隙率：56(％)
然后，用偏压溅射法(以下简称BS法)，在该P型(100)多孔性硅基体上，低温生长0.05微米的外延生长层。堆积条件如下：
表面清洗条件
温度：380℃
环境：Ar
压强：15m Torr
基体电位：5V
靶电极电位：-5V
高频功率：5W
RF频率：100MHz
堆积条件
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15m Torr
生长时间：4min
膜厚：0.05μm
靶电极直流电位：-150V
基体直流电位：+10V
然后，将已经在其一侧表面形成了5000埃氧化层的硅基体重合在该外延生长层表面，在氧气氛中用600℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合的基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸的混合水溶液)和乙醇的混合液(10∶1)中，不加搅拌进行选择性腐蚀。275分钟后，只有非多孔性硅单晶层未被腐蚀而留下来，把非多孔性硅单晶作为腐蚀终止材料，多孔性基体被选择性地腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，在SiO2上形成0.05μm厚的非多孔性硅单晶层。
然后，用通常的CVD法在非多孔性单晶硅上堆积1μm的高质量外延生长硅单晶膜。
堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，形成了厚约1μm的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例15：
将厚为200微米的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
时间：1.6(小时)
多孔性硅厚度：200(μm)
空隙率：56(％)
然后，用偏压溅射法(以下简称BS法)，在该P型(100)多孔性硅基体上低温生长0.05微米的外延生长层。堆积条件如下：
表面清洗条件
温度：380℃
环境：Ar
压强：15m Torr
基体电位：5V
靶电极电位：-5V
高频功率：5W
RF频率：100MHz
堆积条件
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15m Torr
生长时间：4min
膜厚：0.05μm
靶电极直流电位：-150V
基体直流电位：+10V
然后，将已经在其一侧表面形成了5000埃氧化层的硅基体重合在该外延生长层表面在氧气环境中用600℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合的基体浸在缓冲氟酸(36％)氟化氨和4.5％的氟酸的混合水溶液)与30％的过氧化氢水的混合液(1∶5)中，边搅拌边进行选择性腐蚀。190分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，把非多孔性硅单晶作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性的硅基体被除去，在SiO2上形成厚为0.05μm的非多孔性硅单晶层。
然后，用通常的CVD法，在非多孔性单晶硅上堆积1μm的高质量外延生长硅单晶膜。堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在硅层中未导入新的结晶缺陷，形成了厚约1μm的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。
实施例16：
将具有200微米厚的P型(100)单晶硅基体浸在HF溶液中进行阳极氧化。
阳极氧化条件如下：
施加电压：2.6(V)
电流密度：30(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH=1∶1∶1
时间：1.6(小时)
多孔性硅厚度：200(μm)
空隙率：56(％)
然后，用偏压溅射法(以下简称BS法)在该P型(100)多孔性硅基体上低温生长0.05微米的外延生长层。堆积条件如下：
表面清洗条件
温度：380℃
环境：Ar
压强：5m Torr
基体电位：5V
靶电极电位：-5V
高频功率：5W
RF频率：100MHz
堆积条件
RF频率：100MHz
高频功率：100W
温度(第一种温度)：380℃
氩气压强：15m Torr
生长时间：4min
膜厚：0.05μm
靶电极直流电位：-150V
基体直流电位：+10V
然后，将已经在其一侧表面形成了5000埃氧化层的硅基体重合在该外延生长层表面在氧气环境中用600℃加热0.5小时，使两个硅基体牢固地接合起来。
然后，将该贴合的基体浸在缓冲氟酸(36％的氟化氨和4.5％的氟酸的混合水溶液)中，边搅拌边进行选择性腐蚀。258分钟后，只有非多孔性硅单晶层未被腐蚀而保留下来，把非多孔性硅单晶作为腐蚀终止材料，多孔性硅基体被选择性腐蚀而完全除去。
即，200微米厚的多孔性硅基体被除去，在SiO2上形成厚约0.05μm的非多孔性硅单晶层。
然后，用通常的CVD法在非多孔性单晶硅上堆积1μm的高质量外延生长硅单晶膜。
堆积条件如下：
源气体：SiH2Cl2……1000 sccm
载体气体：H2……230 l/min
基体温度(第二种温度)：1080℃
压强：80Torr
生长时间：2min
用透射电子显微镜观察断面，可以确认在用BS法形成的硅层和用CVD法形成的硅层中未导入新的结晶缺陷，形成了厚约1μm的保持着良好结晶性的SOI结构。
另一方面，除霍尔测定外，未发现其它电气特性与通常的整个硅体的特性有什么不同。

Claims (11)

1．半导体基体材料的制作方法，特征是：该方法包括使硅基体形成多孔性的工序；在该形成了多孔性硅基体上用第一种温度形成非多孔性硅单晶层的工序；将该非多孔性硅单晶层的表面贴合在表面上有绝缘物的另一个基体上的工序；用化学腐蚀方法将该贴合后的基体上的上述多孔性硅除去的多孔性硅的腐蚀工序；以及用比上述第一种温度高的第二种温度，在上述非多孔性磋单晶层上，通过外延生长形成单晶硅层的工序。
2．根据权利要求1所述的方法，其上述表面有绝缘物的另一基体是透光性玻璃基体。
3．根据权利要求1所述的方法，其上述表面有绝缘物的另一基体是由硅基体构成的。
4．根据权利要求1所述的半导体基体材料的制作方法，特征为用上述第二种温度外延生长单晶硅层的方法是CVD法。
5．根据权利要求1所述的半导体基体材料的制作方法，在上述多孔性硅基体上用第一种温度形成的上述非多孔性硅单晶层和用第二种温度形成的单晶硅层的总厚度小于100微米。
6．根据权利要求1所述的半导体基体材料的制作方法，其上述用第一种温度形成的非多孔性硅单晶层是利用外延生长法形成的。
7．根据权利要求1所述的半导体基体材料的制作方法，其上述用第一种温度形成的非多孔性硅单晶层，可从偏压溅射法、分子线外延生长法、等离子体CVD法、光CVD法、液相生长法及CVD法中选择一种方法形成。
8．根据权和要求1所述的半导体基体材料的制作方法，特征为：上述第二种温度大于900℃。
9．根据权利要求1所述的半导体基体材料的制作方法，其上述形成多孔性的工序是阳极氧化。
10．根据权利要求9所述的半导体基体材料的制作方法，其上述阳极氧化在BF溶液中进行。
11．根据权利要求1所述的半导体基体材料的制作方法，特征是：将上述多孔性硅面以外的表面涂敷上防蚀膜后，再进行上述腐蚀工序。
CN92108981A 1991-07-31 1992-07-31 半导体基体材料的制作方法 Expired - Fee Related CN1042375C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP213149/91 1991-07-31
JP03213149A JP3112100B2 (ja) 1991-07-31 1991-07-31 半導体基材の作製方法
JP213150/91 1991-07-31
JP03213150A JP3112101B2 (ja) 1991-07-31 1991-07-31 半導体基材の作製方法

Publications (2)

Publication Number Publication Date
CN1073550A CN1073550A (zh) 1993-06-23
CN1042375C true CN1042375C (zh) 1999-03-03

Family

ID=26519631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN92108981A Expired - Fee Related CN1042375C (zh) 1991-07-31 1992-07-31 半导体基体材料的制作方法

Country Status (8)

Country Link
US (1) US5374581A (zh)
EP (1) EP0528229B1 (zh)
KR (1) KR950009617B1 (zh)
CN (1) CN1042375C (zh)
AT (1) ATE166747T1 (zh)
CA (1) CA2075020C (zh)
DE (1) DE69225650T2 (zh)
TW (1) TW211621B (zh)

Families Citing this family (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
US5647932A (en) * 1993-05-18 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method of processing a piezoelectric device
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JPH0831791A (ja) * 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
US5478757A (en) * 1994-08-12 1995-12-26 National Science Council Method for manufacturing photodetector using a porous layer
US5665423A (en) * 1995-02-10 1997-09-09 National Science Council Method for manufacturing a photodetector for sensing light having a wavelength within a wide range
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
JP3250722B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法および製造装置
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
EP0996967B1 (de) 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2000091289A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6635552B1 (en) * 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429070B1 (en) 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
EP1217663A1 (en) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum A method of producing a semiconductor layer on a substrate
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
WO2003038884A2 (en) * 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
US7608927B2 (en) 2002-08-29 2009-10-27 Micron Technology, Inc. Localized biasing for silicon on insulator structures
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
KR100560815B1 (ko) * 2004-03-16 2006-03-13 삼성전자주식회사 이형 반도체 기판 및 그 형성 방법
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
KR100707166B1 (ko) * 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8476147B2 (en) * 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US20120256333A1 (en) * 2010-12-21 2012-10-11 Toyota Motor Corporation Process for manufacturing a stand-alone multilayer thin film
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
CN102980692B (zh) * 2012-11-19 2015-08-19 西安微纳传感器研究所有限公司 一种高温耐冲击压力传感器及其制备方法
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
US4897362A (en) * 1987-09-02 1990-01-30 Harris Corporation Double epitaxial method of fabricating semiconductor devices on bonded wafers
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
JP2825322B2 (ja) * 1989-09-13 1998-11-18 株式会社東芝 誘電体分離構造を有する半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
EP1347505A3 (en) * 1991-02-15 2004-10-20 Canon Kabushiki Kaisha Method of preparing semiconductor member using an etching solution
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J.J.OF APPLIED PHYSICS PART VOL23 NO18 1984.1.1 *
J.J.OF APPLIED PHYSICS PART VOL23 NO18 1984.1.1;中国"半导体器件工艺原理"国防工业出版社，华中工学院 1980.6.6 黄汉尧等编 *
中国"半导体器件工艺原理"国防工业出版社，华中工学院 1980.6.6 黄汉尧等编 *

Also Published As

Publication number Publication date
ATE166747T1 (de) 1998-06-15
CA2075020A1 (en) 1993-02-01
CN1073550A (zh) 1993-06-23
CA2075020C (en) 1998-07-28
EP0528229A3 (zh) 1995-03-01
EP0528229B1 (en) 1998-05-27
US5374581A (en) 1994-12-20
DE69225650D1 (de) 1998-07-02
DE69225650T2 (de) 1998-11-26
EP0528229A2 (en) 1993-02-24
TW211621B (zh) 1993-08-21
KR950009617B1 (en) 1995-08-25

Similar Documents

Publication Publication Date Title
CN1042375C (zh) 半导体基体材料的制作方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1056940C (zh) 半导体部件及其制造方法
CN1099905A (zh) 半导体基片的制作方法
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1269599A (zh) 制造半导体部件的方法
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法
CN1284224C (zh) 半导体器件及其制造工艺
CN1052817C (zh) 具有窄带隙－源区结构的绝缘栅器件及其制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1052345C (zh) 温差发电装置的制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1757106A (zh) 在剥离薄层之后重复利用包含多层结构的晶片
CN1311518C (zh) 电子装置用衬底，电子装置用衬底的制造方法，及电子装置
CN101053075A (zh) 金刚石半导体元件及其制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1505839A (zh) 半导体器件
CN1272684A (zh) 衬底及其制造方法
CN1260907A (zh) Soi衬底及其制造方法和半导体器件及其制造方法
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1060558A (zh) 金属薄膜形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee