CN1650398A - 插塞结构之电容器组障 - Google Patents

插塞结构之电容器组障 Download PDF

Info

Publication number
CN1650398A
CN1650398A CNA038094509A CN03809450A CN1650398A CN 1650398 A CN1650398 A CN 1650398A CN A038094509 A CNA038094509 A CN A038094509A CN 03809450 A CN03809450 A CN 03809450A CN 1650398 A CN1650398 A CN 1650398A
Authority
CN
China
Prior art keywords
integrated circuit
barrier layer
barrier
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038094509A
Other languages
English (en)
Other versions
CN100362626C (zh
Inventor
G·A·贝特
N·纳格尔
孟邦基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1650398A publication Critical patent/CN1650398A/zh
Application granted granted Critical
Publication of CN100362626C publication Critical patent/CN100362626C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种被改良的阻障层系被揭示,用于减少插塞结构之电容器中之插塞的氧化。该阻障层系被形成于氧化钛之非传导性黏着层上。该阻障层系包括第一及第二阻障层,其中该第二阻障层覆盖该第一阻障层之上表面及侧壁。在一实施例中,该第一阻障层包含铱而该第二阻障层包含x氧化铱(IrOx)。电容器系被形成于该阻障层上。

Description

插塞结构之电容器组障
发明领域
本发明系有关一种被用于如集成电路(ICs)之组障,其可减少如氧之原子及分子的扩散。更特别是,该组障可减少插塞结构之电容器中之插塞的氧化。
发明背景
内存集成电路包含复数个被位线及字线相互连接的内存胞元。内存胞元包括用于储存一位信息之被耦合至电容器的晶体管。为了解高密度内存集成电路,内存胞元运用一种如第1图所示之插塞上之电容器(COP)结构。该结构包括一电容器140,其具有被放置第一及第二电极141及142间之介电层146。该电容被耦合至传导插塞170。
通常,氧环境中之高温退火系为改善介电层特性所需,特别是用于高k介电及铁电物质。此外,氧环境中之另一退火系为修复因接触洞165之蚀刻造成之损害所需。退火期间,氧系经由电容扩散并氧化插塞。某些例子中,因增加之插塞电阻性或电子开路连接可导致效能降级及失败。
为了避免氧气经由电容扩散,被形成自铱之阻障层187系被提供于下电极及插塞之间。铱(Ir)因对氧具有良好阻障特性而被使用。因为铱具有分层自位准间介电(ILD)层(如二氧化硅或氮化硅)的倾向,所以氮化铱层182系被提供于层之间藉以增加黏着性。然而,如图标,阻障及黏着层之侧壁系被暴露。氧可穿透该被暴露侧壁,并沿黏着、阻障及位准间介电水平扩散,氧化该黏着层,某些例子中为插塞。
以上得知,预期提供一被改良的阻障层,用于减少插塞结构之电容器中之插塞的氧化。
发明概要
本发明大致有关插塞结构之电容器的形成。一实施例中,减少插塞之氧化之被改良组障。该组障系被放置黏着层及电容器之间藉以减少插塞的氧化。
一实施例中,非传导黏着层系被提供于插塞被放置处之外的位准间介电层。一实施例中,黏着层系包含氮化铱。第一及第二传导阻障层系被提供于黏着层及电容器之间。第一阻障层系被放置于第二阻障层及黏着层之间。第二阻障层覆盖着第一阻障层之上表面及侧壁。一实施例中,第一阻障层包含铱而第二阻障层包含x氧化铱(IrOx)。第二阻障层抑制如氧之穿透第一阻障层之侧壁及黏着及第一阻障层之接口的扩散,藉此减少或避免插塞的氧化。
图标简单说明
第1图显示插塞结构之电容器的一横断面图。
第2图显示一铁电内存胞元。
第3及4图显示本发明之不同实施例;及
第5至8图显示依据本发明实施例用于生产插塞上之电容器的处理。
本发明详细说明
本发明系有关用于减少如氧之原子及分子之扩散的改良组障。该组障特别有用于内存胞元之插塞结构的电容器。一实施例中,该组障系被运用于铁电电容器。该组障亦可被用于如高k介电电容器的其它类型电容器。
第2图显示具有一晶体管230及一电容器240的一铁电内存胞元201。晶体管之第二终端232系被耦合至电容器之第一电极241。晶体管之闸极233及第一终端231分别被耦合至字线250及位线260。被耦合至电容器之第二电极242者系为极板线270。电容器使用铁电物质之滞后极化特性来储存信息。被储存于内存胞元中之逻辑值系视电容器之极化而定。为了改变极性,大于转换电压(矫顽电压)之电压必须被经由位线及极板线被施加横跨电容器之电极上。电容器之极化系视被施加之电压的极性而定。铁电电容器之一优点系其于电源被移除之后仍能维持其极化状态,形成非依电性内存胞元。
参考第3图,依据本发明一实施例之铁电插塞上之电容器结构301系被显示。插塞上之电容器结构系被形成于半导体基板305,且被位准间介电层318绝缘。例如,位准间介电层可包含二氧化硅(SiO2)。如氮化硅或掺杂硅酸玻璃之其它类型介电物质亦可用。插塞上之电容器结构包含一具有如铅锆酸根钛酸盐(PZT)之铁电层346的电容器340。锶铋钽(SBT)或其它类型之铁电物质亦可用。铁电层系被放置于第一及第二电极341及342之间。例如,该电极包括如铂之贵金属。例如SrRuO3、La0.5、Sr0.5O3、LaNiO3或YBa2Cu3O7之其它类型传导物质亦可用。上及下电极可被形成自相同或不同的物质。
替代实施例中,插塞上之电容器结构包含一第一及第二电极之间的介电层。例如,该介电层包含一高k介电层,而该电极包含如钌(Ru)之传导物质。其它类型之介电物质或传导物质亦可被用于介电层及电极。
例如,插塞370系被提供电子耦合该电容器至晶体管的扩散区域。该插塞系被形成自如聚硅(Poly-Si)或钨(W)的传导物质。其它类型之传导物质亦可被使用。针对聚硅插塞,包含硅化物之预先层通常被提供于电极及插塞之间的分层自位准间介电层。晶体管之闸极系被耦合至字线,而其它扩散区域系被耦合至位线。上电极系被耦合至极板线。阻障层382系被提供于电容器之下电极下方,藉以抑制氧之扩散,保护插塞370避免氧化。一实施例中,该阻障层包含一对氧呈现良好之阻障特性的非氧化传导物质。一实施例中,该阻障层包含铱。如钯、铑或铪之其它对氧呈现良好之阻障特性的非氧化传导物质亦可被使用。
为了提升阻障层及分层自位准间介电层之间的黏着性,黏着层383系被提供。黏着层之物质应为稳定、呈现良好之阻障特性并具有与阻障层坚固链接的特性。一实施例中,该黏着层系包含非传导性氧化物。较佳是,该黏着层系包含二氧化钛。如二氧化铈、二氧化锆或二氧化铪之其它物质亦可被使用。因为二氧化钛为非传导性,所以其可维持于插塞被放置处之外之分层自位准间介电层上。此具有消除作为氧之扩散路径之分层自位准间介电层及黏着层间之接口。
第二阻障层392系被提供于第一阻障层上,而形成一组障。依据本发明,第二阻障层覆盖第一阻障层之表面及侧壁。第二阻障层应具有良好之阻障特性及与黏着层链接的特性。一实施例中,第二阻障层包含氧化铱(IrOx)。完全覆盖第一阻障层之第二阻障层,系可避免氧或其它氧化气体穿透第一阻障层之侧壁及沿着第一阻障及黏着层之接口作扩散。
一实施例中,非传导性囊封层376覆盖着电容器。该囊封层可于恢复退火期间抑制电容器层的氧化。一实施例中,该囊封层包含氧化铝(Al2O3)或氮化硅(SiN)。如二氧化铈、二氧化锆或二氧化铪之其它非传导性物质亦可被使用。
如第4图所示之替代实施例中,附加阻障层484系被提供于第一阻障层及黏着层之间。一实施例中,附加阻障层系包含可改善第一阻障层及黏着层间之黏着性的传导物质。此外,阻障层484可抑制插塞物质(如硅)向上扩散进入电容器。如图标,第一阻障层覆盖着附加阻障层之表面及侧壁。提供仅覆盖附加阻障层之表面的第一阻障层亦为可用。一实施例中,第一附加阻障层系包含钛。如氮化钛、氮化钽、氮硅化钽或氮铝化钛之其它物质亦为可用。
虽然插塞上之电容器结构被显示具有一单电容器,但其它类型之插塞上之电容器结构亦可被使用。例如,插塞上之电容器结构可包含两个电容器,如被用于链式内存架构者。例如,链式内存架构系被说明于Takashima等人之1998年5月,美国电机及电子工程师学会之固态电路期刊第33册第787至792页”高密度链式铁电随机存取内存(ChainFRAM)”中,其在此因各种目的被并入参考。
第5至8图显示依据一实施例用于生产电容器的处理。参考第5图,一基板305系被提供。该基板系包含如硅之一半导体基板。如绝缘体上之硅之其它类型的基板亦可被使用。该基板系以被形成其上之分层自位准间介电层318来制成。例如,该分层自位准间介电层系包含二氧化硅。如氮化硅之其它类型之介电物质亦为可用。例如,分层自位准间介电层以下者,系为具有一闸极及第一及第二扩散区域的一晶体管。
非传导性黏着层383系被沉积于分层自位准间介电层上。非传导性黏着层系可增强随后被形成对分层自位准间介电层之阻障之间的黏着性。黏着层系被挑选提供其及随后被形成阻障物质之间之坚固链接,藉以避免或降低氧穿透层间接口的扩散。一实施例中,该非传导性黏着层系包含二氧化钛。可替代是,该非传导性黏着层系可包含二氧化铈、二氧化锆、二氧化铪或其它类型非传导性黏着层。例如,黏着层可藉由化学汽相沉积(CVD)、物理汽相沉积(PVD)、甩胶(spin-coating)或其它已知技术来形成。
黏着层被形成后,接触开口系被形成来暴露胞元晶体管之扩散区域之一。该接触开口系使用如传统罩幕及蚀刻技术来形成。如钨或聚硅的传导物质接着被沉积,填充该接触开口并覆盖分层自位准间介电层表面。其它类型之传导物质亦为可用。基板表面系被化学机械抛光(CMP)平面化。黏着层可当作化学机械抛光之蚀刻阻挡物,藉以移除过多之传导物质形成具有黏着层之共面之插塞370。针对应用使用聚硅插塞,硅化物预先层系于沉积黏着层之前被形成于分层自位准间介电层上。
阻障层582接着被沉积于黏着层上。该阻障层包含呈现良好阻障特性的传导物质。如上述,该传导物质应形成与黏着层坚固链接藉以避免或降低氧沿着层间接口的侧面扩散。一实施例中,该阻障层包含铱。如钯、铑或铪之其它具有良好之阻障特性及形成与黏着层坚固链接的传导物质亦可被使用。如溅散之传统沉积技术可被使用。
参考第6图,阻障层系被制成图案以形成接触插塞上表面之阻障347。若硅化物层被提供,则阻障及硅化物层系一起被制成图案。传统罩幕及蚀刻处理系被用来将阻障层制成图案。
第二阻障层系被沉积于基板上,覆盖着阻障及黏着层。一实施例中,该第二阻障层系包含传导氧化物。较佳是,第二阻障层包含氧化铱(IrOx)。可替代是,第二阻障层包含具有良好之阻障特性及与黏着层坚固链接特性之其它类型传导氧化物。
该处理继续形成阻障氧化物上之电容器的层。一实施例中,该处理继续形成铁电电容器。形成其它类型之电容器亦为可用。该处理包含随后形成第一传导电极641、铁电646及第二电极642层。例如,该电极包含如铂之贵金属,其它类型传导物质亦可被使用。一实施例中,该铁电物质系包含铅锆酸根钛酸盐(PZT)。如锶铋钽(SBT)之其它类型之铁电物质亦可用。各种已知技术系可被用来形成电容器之不同层。例如,该技术系被说明为化学汽相沉积、物理汽相沉积及甩胶,其在此因各种目的被并入参考。
针对使用铅锆酸根钛酸盐之应用,氧化锶钌(SRO)层可被形成于铁电层及电极之间来增强铁电层的属性。
参考第7图,第二阻障层及电容器之各层系被制成图案来形成电容器340。该层系利用如传统罩幕及蚀刻技术被制成图案。如图标,第二阻障层392覆盖着第一阻障层382,包括其侧壁。
电容器被形成后,囊封层系被沉积于基板上。囊封层376覆盖着电容器结构。一实施例中,囊封层包括氧化铝。如氮化硅或二氧化钛之良好绝缘体及具有良好阻障特性之其它类型物质亦为可用。
参考第8图,分层自位准间介电层818系被沉积于覆盖着电容器结构之基板上。例如,该分层自位准间介电层系包括二氧化硅。如氮化硅、掺杂硅酸玻璃或上旋玻璃之其它类型介电物质亦可用。分层自位准间介电层表面系利用如化学机械抛光来平面化。如逆流之其它技术亦可视被使用物质而被使用。接点865接着被形成于介电层中,耦合电容器至如板极线867。该接点可使用传统镶饰技术被形成。双重镶饰技术或镶饰及RIE技术之结合亦可被用来形成接点及导线。
替代实施例中,附加阻障层系于第一阻障层582(见第5图)之前被形成。附加阻障层系可增强第一阻障层间之黏着性,且可避免插塞物质向上扩散至电容器。一实施例中,该附加阻障层系包含钛。如氮化钛、氮化钽、氮硅化钽或氮铝化钛之其它物质亦为可用。两阻障层可被一起或分别制成图案,使第一阻障层可完全覆盖附加阻障层,包括其侧壁。该处理从第6图继续向前说明。
当本发明已参考各种实施例被特别显示及说明时,熟练技术人士应了解,只要不背离本发明之精神及范畴均可作各种修改及改变。因此,本发明之范围并不是参考上述说明,而是参考附带权利要求及其同等全部范围来决定。

Claims (24)

1.一种具有插塞结构之电容器的集成电路,包括:
一半导体基板,具有被形成于其表面上之一介电层;
一黏着层,位于该介电层表面上;
一插塞,被形成于该介电层上,该插塞表面系与该黏着层表面成共面;
一电容器,被形成于该黏着层上与该插塞接触;及
第一及第二传导阻障层,位于该电容器及该黏着层之间,该第一传导阻障层与该黏着层及该插塞接触,该第二传导阻障层覆盖该第一阻障层之一上表面及侧壁且与该黏着层及该电容器接触。
2.如权利要求第1项之集成电路,其中该电容器包括一铁电电容器。
3.如权利要求第1项之集成电路,其中该电容器包括一高k介电电容器。
4.如权利要求第1至3项之任一项之集成电路,其中该黏着层包括一非传导性物质。
5.如权利要求第4项之集成电路,其中该第一传导阻障层系包含铱。
6.如权利要求第5项之集成电路,其中该第二传导阻障层系包含传导性氧化物。
7.如权利要求第6项之集成电路,其中该传导性氧化物系包含氧化铱。
8.如权利要求第4项之集成电路,其中该第二传导阻障层系包含传导性氧化物。
9.如权利要求第4项之集成电路,其中该传导性氧化物系包含氧化铱。
10.如权利要求第4项之集成电路,其中该第一传导阻障层系包含被挑选自钯、铑及铪之一物质。
11.如权利要求第10项之集成电路,其中该第二传导阻障层系包含传导性氧化物。
12.如权利要求第11项之集成电路,其中该传导性氧化物系包含氧化铱。
13.如权利要求第4项之集成电路,进一步包含一第三传导阻障层,该第三传导阻障层被配置于该第一阻障层之下。
14.如权利要求第13项之集成电路,其中该第三阻障层系包含钛。
15.如权利要求第13项之集成电路,其中该第三阻障层系包含被挑选自包含氮化钛、氮化钽、氮硅化钽及氮铝化钛之群组之一物质。
16.如权利要求第13项之集成电路,其中该第一阻障层覆盖该第三阻障层之一上表面及侧壁。
17.如权利要求第16项之集成电路,其中该第三阻障层系包含钛。
18.如权利要求第16项之集成电路,其中该第三阻障层系包含选自包含氮化钛、氮化钽、氮硅化钽及氮铝化钛之群组之一物质。
19.如权利要求第6项之集成电路,进一步包含一第三传导阻障层,该第三传导阻障层被配置于该第一阻障层之下。
20.如权利要求第19项之集成电路,其中该第三阻障层系包含钛。
21.如权利要求第19项之集成电路,其中该第三阻障层系包含被挑选自包含氮化钛、氮化钽、氮硅化钽及氮铝化钛之群组之一物质。
22.如权利要求第19项之集成电路,其中该第一阻障层覆盖该第三阻障层之一上表面及侧壁。
23.如权利要求第22项之集成电路,其中该第三阻障层系包含钛。
24.如权利要求第22项之集成电路,其中该第三阻障层系包含被挑选自包含氮化钛、氮化钽、氮硅化钽及氮铝化钛之群组之一物质。
CNB038094509A 2002-04-26 2003-04-17 插塞结构之电容器阻障 Expired - Fee Related CN100362626C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/134,071 US6583507B1 (en) 2002-04-26 2002-04-26 Barrier for capacitor over plug structures
US10/134,071 2002-04-26

Publications (2)

Publication Number Publication Date
CN1650398A true CN1650398A (zh) 2005-08-03
CN100362626C CN100362626C (zh) 2008-01-16

Family

ID=22461645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038094509A Expired - Fee Related CN100362626C (zh) 2002-04-26 2003-04-17 插塞结构之电容器阻障

Country Status (7)

Country Link
US (1) US6583507B1 (zh)
EP (1) EP1502290A2 (zh)
JP (1) JP2005524230A (zh)
KR (1) KR100714467B1 (zh)
CN (1) CN100362626C (zh)
TW (1) TWI228798B (zh)
WO (1) WO2003092051A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875242A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US12033965B2 (en) 2023-05-04 2024-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AR028948A1 (es) * 2000-06-20 2003-05-28 Astrazeneca Ab Compuestos novedosos
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7002196B2 (en) * 2003-11-13 2006-02-21 Infineon Technologies Ag Ferroelectric capacitor devices and FeRAM devices
JP5281746B2 (ja) * 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4375561B2 (ja) * 2004-12-28 2009-12-02 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
WO2008004297A1 (fr) * 2006-07-06 2008-01-10 Fujitsu Microelectronics Limited Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer
JP5381614B2 (ja) * 2009-10-26 2014-01-08 セイコーエプソン株式会社 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP5819585B2 (ja) * 2009-12-15 2015-11-24 セイコーエプソン株式会社 液滴噴射ヘッド及び液滴噴射装置
FR3003693B1 (fr) * 2013-03-21 2017-01-20 Commissariat Energie Atomique Procede d'encapsulation et dispositif associe.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
CA2178091A1 (en) * 1994-10-04 1996-04-11 Robertus Adrianus Maria Wolters Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier
DE19640244A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
WO2000039842A1 (de) * 1998-12-23 2000-07-06 Infineon Technologies Ag Kondensatorelektrodenanordnung
KR20010007527A (ko) * 1999-06-25 2001-01-26 조셉 제이. 스위니 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875242A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN110875242B (zh) * 2018-08-30 2022-04-29 台湾积体电路制造股份有限公司 半导体装置及其形成方法
US11682639B2 (en) 2018-08-30 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US12033965B2 (en) 2023-05-04 2024-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US6583507B1 (en) 2003-06-24
JP2005524230A (ja) 2005-08-11
WO2003092051A3 (en) 2004-02-05
CN100362626C (zh) 2008-01-16
TWI228798B (en) 2005-03-01
KR20040102159A (ko) 2004-12-03
KR100714467B1 (ko) 2007-05-04
TW200305978A (en) 2003-11-01
EP1502290A2 (en) 2005-02-02
WO2003092051A2 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
US6825082B2 (en) Ferroelectric memory device and method of forming the same
KR100442892B1 (ko) 스택 셀을 위한 보호 베리어를 갖는 반도체 장치
JP3281839B2 (ja) 誘電体メモリおよびその製造方法
US8614104B2 (en) Method for manufacturing semiconductor device
CN100362626C (zh) 插塞结构之电容器阻障
US6858442B2 (en) Ferroelectric memory integrated circuit with improved reliability
US6724026B2 (en) Memory architecture with memory cell groups
US7646073B2 (en) Ferroelectric capacitor and ferroelectric memory
US7868420B2 (en) Semiconductor device which includes a capacitor and an interconnection film coupled to each other and a manufacturing method thereof
CN1199261C (zh) 具有存储单元、逻辑区域和填充结构的半导体存储元件
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
EP1094507A2 (en) Barrier layers for ferroelectric memory devices
JP3039425B2 (ja) 容量素子及びその製造方法
TWI833682B (zh) 鐵電記憶體裝置
KR100277939B1 (ko) 강유전체를갖는커패시터의하부전극
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법
JPH118362A (ja) 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法
JP2004153293A (ja) 容量素子、半導体記憶装置及びその製造方法
CN1682373A (zh) 插头上电容器结构
KR100432787B1 (ko) 강유전체 소자의 제조 방법
KR100334529B1 (ko) 반도체소자의캐패시터형성방법
KR20000048131A (ko) 반도체 장치
KR20010063730A (ko) 반도체 소자의 캐패시터 제조 방법
JP2004153292A (ja) 容量素子、半導体記憶装置及びその製造方法
KR20010016808A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116