CN1682373A - 插头上电容器结构 - Google Patents
插头上电容器结构 Download PDFInfo
- Publication number
- CN1682373A CN1682373A CNA038222361A CN03822236A CN1682373A CN 1682373 A CN1682373 A CN 1682373A CN A038222361 A CNA038222361 A CN A038222361A CN 03822236 A CN03822236 A CN 03822236A CN 1682373 A CN1682373 A CN 1682373A
- Authority
- CN
- China
- Prior art keywords
- plug
- capacitor
- layer
- structure according
- capacitor over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000002411 adverse Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 238000005498 polishing Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 210000004027 cell Anatomy 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229920000297 Rayon Polymers 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- OEBXVKWKYKWDDA-UHFFFAOYSA-N [Ta].[Bi].[Sr] Chemical compound [Ta].[Bi].[Sr] OEBXVKWKYKWDDA-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000006228 supernatant Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种插头上电容器(COP)结构。所述插头上电容器避免常规插头上电容器产生的台阶，这种台阶对于电容器性能产生不利的影响。按照一种实施例，通过提供具有上、下两部分的插头避免出现所述的台阶。与电容器的下电极耦合的上面部分具有与下电极实质上相同的表面面积。在插头与下电极之间提供阻挡层，以避免插头材料的氧化。
Description
技术领域
一般地说，本发明涉及插头的构成，例如在插头上电容器结构(capacitorover plug structures)中所用的插头。
背景技术
存储器芯片包括多个由位线和字线相互连接的存储单元。存储单元包括耦合到电容器上的晶体管，该晶体管用于存储一个比特的信息。晶体管的栅极端耦合到位线，晶体管的第二端耦合到电容器的一个极板。电容器的另一个极板譬如耦合到参考电压，如Vm/2或地电位。对于铁电存储单元，电容器的另一个极板耦合到板极线。
为了实现高密度存储器芯片，存储单元使用插头上电容器结构(COP)，如图1所示。这个结构包括电容器160，它的绝缘层165定位在第一和第二电极161和162之间。这个电容器耦合到导电插头170。插头例如耦合到晶体管的扩散区。根据应用场合，可以使用阻挡层188来防止氧气向插头的扩散。这样的阻挡层对于铁电的应用或者高κ介电应用是特别有用的。当使用多晶硅来形成这种插头时，在插头和电容器之间设置金属硅化物层181。
图2-4表示一种常规的形成COP结构的方法。如图所示，在基板205上形成一个居间的介电层230。该基板可能包括各种电路元件，如晶体管。在比如与晶体管的扩散区相接触的ILD层内形成多晶硅插头270。这个插头是由常规的方法形成的，所述方法还包括如下步骤：a)在ILD内形成接触通孔；b)在基板上淀积多晶硅，以填充接触通孔；c)通过化学机械抛光(CMP)平整所述基板，以便从ILD的表面清除多余的多晶硅。
化学机械抛光(CMP)的化学成分，使得在多晶硅插头270的颗粒状边界之上或之内形成化学氧化层272。化学机械抛光的步骤需要足够长的时间才能保证完全清除在多晶硅之上或之内的氧化物，产生优良的接触性质。如图3所示，从多晶硅材料上清除氧化物的过度抛光过程，将会使得在插头和ILD的表面之间形成台阶276。这是由于如下的事实产生的：ILD材料(如硅氧化物)的蚀刻速率比多晶硅的蚀刻速率快的缘故。
形成插头以后，金属硅化物层是在插头上选择性地形成的380。插头进一步增加在插头上边的台阶的高度。在这之后，在基板上淀积电容器的各层，如图4所示。这样的层比如包括：阻挡层488、第一电极461、电介质465，以及第二电极462。对于电容器的各层来产生台阶的表面形状。
然而，已经发现，从这种形成插头的过程所产生的表面形状，对于电容器的性能有不利的冲击。例如，这个台阶可能降低阻挡层的阻挡性质，或者改变其它层的导电或不导电的性质。
从以上讨论，可能期望提供一种改进的插头，这种插头对于随后形成的各个层的性质不会有不利的影响。
发明内容
一般地说，本发明涉及集成电路。具体地说，本发明涉及形成插头上电容器结构。按照一种实施例，所述插头上电容器结构包括：一个电容器，它的第一和第二电极之间有一电介层。由导电插头材料制成的插头耦合到电容器的第一电极。按照一种实施例，所述插头包括上和下两个部分。上部包括的表面面积实质上等于第一电极的面积。
按照一种实施例，所述电容器包括铁电电容器，它的两个极板之间有一层铁电层。所述铁电层比如包括PZR。可在第一电容器电极和插头材料之间定位阻挡层。阻挡层可防止插头材料氧化。通过提供具有上和下两个部分的插头，其中上部实际上等于第一电极的表面面积，可以在常规的关于多个插头结构的电容器中有益地避免在插头和ILD层之间形成台阶。借此，可以减小或消除台阶对于电容器性质的负面冲击。
附图说明
图1表示常规COP的结构；
图2-4表示常规形成COP结构的方法；
图5-8表示本发明一种实施例形成COP结构的方法；
图9表示本发明的一种可替换的实施例。
具体实施方式
图5-8表示按照本发明的一种实施例形成COP结构的方法。以下参照图5，提供半导体基板505，其中，在ILD层530中设置触点开口578。所述ILD层比如包括氧化硅。也可以使用其它类型的介电材料，如氮化硅、掺杂的或未掺杂的硅化玻璃，或者旋涂玻璃。可以使用各种技术，如化学蒸汽淀积(CVD)形成所述ILD层。
按照一种实施例，使用常规的掩膜蚀刻技术形成所述触点开口。例如，在ILD层上淀积一层光刻胶层，并且对其进行制图，以形成对应于要形成触点开口的位置的一个窗口。然后进行各向异性的蚀刻，如反应式离子蚀刻(RIE)，再后，则清除IDL层中由光刻胶窗口曝露的部分。导电区，比如是晶体管的扩散区。例如，晶体管和电容器形成一个存储单元。可以通过位线和字线相互连接多个存储单元，以形成集成电路的一个存储器阵列。在一种实施例中，将存储单元分成组，形成串行体系结构。例如在Takashima等人的“高密度链式铁电随机存取存储器(链式FRAM)”(IEEEE的固体电路期刊，第33卷，第787页792页，1998年5月)中描述了所述串行体系结构，本文参考引用了该文章的内容，用于所有的目的。其它类型的体系结构，例如开路的字线或者折叠的位线，也是可供使用的。
继而，在基板上淀积导电层572，填充触点开口。在一种实施例中，所述导电层包括多晶硅。也可以使用其它导电材料。例如通过化学蒸汽淀积(CVD)可以淀积多晶层。还可以使用其它的淀积技术，如化学溶液淀积(CSD)、电镀、水热作用合成，或者物理蒸汽淀积(PVD)。
参照附图6，通过抛光基板表面，部分地除去多晶硅层。在一种实施例中，所述抛光包括化学机械抛光。抛光步骤在多晶硅层上产生平面表面。按照本发明的一种实施例，化学机械抛光使多晶硅平整化，但不会从ILD的表面除去多晶硅。化学机械抛光使得在多晶硅层的表面上形成化学氧化物。为了减小接触电阻，要除掉化学氧化物层。在一种实施例中，采用湿法蚀刻，从多晶硅层表面上清除化学氧化物。湿法蚀刻，比如可以使用一种稀释的HF化学溶液。在化学机械抛光步骤以后，应该使ILD的表面上仍然存在的多晶硅层有足够大的厚度，以便至少能够清除化学氧化物层，而又不会露出下面的ILD层。多晶硅层的厚度，比如可以是约几纳米到几百纳米。提供具有其它厚度值的多晶硅层也是有益的。
参照附图7，在平面的多晶硅层上淀积金属层781。这个金属层被用作基础层，从这里可形成一层金属硅化物层。在一种实施例中，所述金属层包括钛或钴。也可以使用其它金属层形成基础层，以便形成金属硅化物。各种淀积技术如CVD、CSD、电镀、水热作用合成，或者物理蒸汽淀积(PVD)都可用于形成金属层。
淀积金属层之后，进行热硅化过程，以形成金属硅化物层。所述硅化过程比如包括两个步骤的退火过程。在第一步骤时，基板在氮环境中退火。在一种实施例中，这种退火包括大约30秒钟的620-680°下的快速热退火(RTA)。在第二步骤，使基板比如经受大约30秒钟的700-780°下的快速热退火(RTA)。按照一种优选实施例，进行湿法化学蚀刻，用以在第一快速热退火步骤之后，从金属层清除未经反应的金属。这就可以保证：在第二快速热退火步骤以后只经受一个硅化阶段。硅化物层使得从插头进入上方的电容器层的硅(Si)的扩散减小或减至最小。
在形成硅化物层以后，在基板上淀积电容器的各层。在一种实施例中，所述电容器各层包括用于形成铁电电容器的各个层。作为另一种可供选择的方式，利用电容器各层形成动态随机存取存储电容器。还可以形成其它类型的电容器。
为了形成所述铁电电容器，在基板上依次淀积导电阻挡层788、第一电极761、铁电层765和第二电极762。在一种实施例中，电极材料包括贵重金属，比如铂。铁电材料包括铅锆钛化物(PZT)，阻挡层包括抗氧化的导电阻挡层材料，比如铱。也可以使用其它导电的、铁电的或阻挡层材料。例如，也可以使用锶铋钽(SBT)形成铁电层。如果必要，还可以在阻挡层的下面提供一个粘结层，以促进所述基板和阻挡层之间的粘结。该粘结层比如包括钛。也可以使用其它类型的粘结促进材料，比如氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化钽硅(TaSiN)和氮化钽铝(TaAlN)。使用常规的淀积技术，如PVD、CVD、和旋涂，可以淀积所述各层。
参照附图8，对ILD上的各层进行制图，形成电容器860。可以使用常规的掩膜蚀刻技术为各个层制图。例如，在顶部电容器层上淀积一层光刻胶层，并对其进行制图，留下光刻胶块，以保护与电容器区域对应区域中的电容器层。使用各向异性的蚀刻方法，如RIE，清除未被光刻胶块保护的电容器层部分，于是形成电容器。在一种实施例中，所述RIE过程会过蚀刻这些层，清除了一部分ILD层。这就可保证完全清除掉在电容器上边的多晶硅。
按照一种实施例，在电容器上方淀积一层外包层891。这个外包层用于在退火期间保护氧气在侧壁和界面的扩散，所述外包层比如包括氮化硅或氧化铝。也可以使用其它类型的材料，如TiO2、CeO2或ZrO2。
有如可以看到的那样，本发明通过不对插头材料向下抛光到ILD，避免产生常规方法的台阶。通过提供平面的表面，在这个平面上形成各个电容器层，防止电容器的性能下降。进而，多晶硅与ILD形成了强力的粘结，因而有效地减小了氧气通过插头/ILD界面向插头的横向扩散。
按照另一种实施例，有如图9所示那样，使氧气阻挡层989与插头侧壁排齐。在一种实施例中，氧气阻挡层包括氮化硅或氧化铝。也可以使用其它类型的氧气阻挡层材料。如果氧气阻挡层是不导电的，则可以从插头开口的底部清除掉氧气阻挡层。可以在填充插头开口之前淀积阻挡层。通过排齐插头侧壁与阻挡层，可以减小或避免沿插头/ILD界面的氧气扩散。这个过程一直继续到比如完整地形成存储单元时为止。
虽然已经参照各个实施例具体地表示和描述了本发明，但本领域的普通技术人员应该认识到，在不偏离本发明的构思和范围的情况下还可以对于本发明进行各种改型和变化。因此本发明的范围不是参照以上的描述确定的，而应该是参照所附的权利要求书及其等效物的整个范围确定的。
Claims (15)
1.一种插头上电容器结构，包括：
电容器，它具有夹在第一和第二电极之间的介电层；和
插头，它具有耦合到第一电极的导电的插头材料，所述插头包括上、下两部分，其中，所述上面部分的表面面积实质上等于第一电极的表面面积。
2.根据权利要求1所述的插头上电容器结构，其中，它是存储单元的一部分。
3.根据权利要求2所述的插头上电容器结构，其中，还包括多个存储单元，形成一个存储阵列。
4.根据权利要求3所述的插头上电容器结构，其中，所述介电层包含铁电层。
5.根据权利要求2所述的插头上电容器结构，其中，存储阵列被布置成串行结构。
6.根据权利要求5所述的插头上电容器结构，其中，所述介电层包含铁电层。
7.根据权利要求1所述的插头上电容器结构，其中，所述介电层包含铁电层。
8.根据权利要求1所述的插头上电容器结构，其中，所述插头材料包含多晶硅。
9.根据权利要求8所述的插头上电容器结构，其中，还包括在第一电极下表面与插头上面部分之间的阻挡层。
10.根据权利要求9所述的插头上电容器结构，其中，还包括在电极处的阻挡层与插头的上面部分之间的阻挡层。
11.根据权利要求8所述的插头上电容器结构，其中，还包括在阻挡层与插头材料之间的硅化物层。
12.根据权利要求8所述的插头上电容器结构，其中，还包括在电容器上面的外包层。
13.根据权利要求12所述的插头上电容器结构，其中，所述外包层关于氧气的扩散保护电容器。
14.根据权利要求12所述的插头上电容器结构，其中，所述外包层包含氧化铝。
15.一种插头上电容器结构，包括：
一对电容器，具有第一和第二电容器，其中，第一和第二电容器包含在第一和第二电极之间的介电层，第一和第二电容器的第一电极是公用的第一电极；和
插头，它包括与第一电极耦合的导电插头材料，所述插头包括上、下两部分，所述上面部分的表面面积实质上等于第一电极的表面面积。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/065,122 US6614642B1 (en) | 2002-09-19 | 2002-09-19 | Capacitor over plug structure |
| US10/065,122 | 2002-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1682373A true CN1682373A (zh) | 2005-10-12 |
| CN100358127C CN100358127C (zh) | 2007-12-26 |
Family
ID=27765202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038222361A Expired - Fee Related CN100358127C (zh) | 2002-09-19 | 2003-08-12 | 形成插头上电容器结构的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6614642B1 (zh) |
| EP (1) | EP1543560B1 (zh) |
| JP (1) | JP2005539387A (zh) |
| KR (1) | KR100727494B1 (zh) |
| CN (1) | CN100358127C (zh) |
| DE (1) | DE60321192D1 (zh) |
| TW (1) | TWI234876B (zh) |
| WO (1) | WO2004027871A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7511939B2 (en) * | 2006-08-24 | 2009-03-31 | Analog Devices, Inc. | Layered capacitor architecture and fabrication method |
| KR100755373B1 (ko) * | 2006-09-15 | 2007-09-04 | 삼성전자주식회사 | 도전성 산화막을 갖는 콘택 구조체, 이를 채택하는강유전체 메모리 소자 및 그 제조방법들 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382817A (en) * | 1992-02-20 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a ferroelectric capacitor with a planarized lower electrode |
| JPH05299601A (ja) * | 1992-02-20 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2809185B2 (ja) * | 1996-03-29 | 1998-10-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| KR100243285B1 (ko) * | 1997-02-27 | 2000-02-01 | 윤종용 | 고유전 커패시터 및 그 제조방법 |
| US6104049A (en) * | 1997-03-03 | 2000-08-15 | Symetrix Corporation | Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same |
| US6140672A (en) * | 1999-03-05 | 2000-10-31 | Symetrix Corporation | Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| JP4357076B2 (ja) * | 2000-03-27 | 2009-11-04 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
-
2002
- 2002-09-19 US US10/065,122 patent/US6614642B1/en not_active Expired - Lifetime
-
2003
- 2003-08-12 JP JP2004536937A patent/JP2005539387A/ja active Pending
- 2003-08-12 EP EP03797235A patent/EP1543560B1/en not_active Expired - Lifetime
- 2003-08-12 WO PCT/EP2003/008947 patent/WO2004027871A1/en active IP Right Grant
- 2003-08-12 DE DE60321192T patent/DE60321192D1/de not_active Expired - Lifetime
- 2003-08-12 KR KR1020057004782A patent/KR100727494B1/ko not_active IP Right Cessation
- 2003-08-12 CN CNB038222361A patent/CN100358127C/zh not_active Expired - Fee Related
- 2003-08-13 TW TW092122303A patent/TWI234876B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200423388A (en) | 2004-11-01 |
| TWI234876B (en) | 2005-06-21 |
| KR100727494B1 (ko) | 2007-06-13 |
| DE60321192D1 (de) | 2008-07-03 |
| JP2005539387A (ja) | 2005-12-22 |
| EP1543560B1 (en) | 2008-05-21 |
| KR20050057492A (ko) | 2005-06-16 |
| EP1543560A1 (en) | 2005-06-22 |
| CN100358127C (zh) | 2007-12-26 |
| WO2004027871A1 (en) | 2004-04-01 |
| US6614642B1 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| AU668925B2 (en) | Improved method for isolating SiO2 layers from PZT, PLZT, and platinum layers | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
| CN1223001C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制备方法 | |
| US6117689A (en) | Stable high-dielectric-constant material electrode and method | |
| JPH08330544A (ja) | 高誘電率キャパシタの下部電極の形成方法 | |
| US6583507B1 (en) | Barrier for capacitor over plug structures | |
| US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN100358127C (zh) | 形成插头上电容器结构的方法 | |
| CN1682313A (zh) | 具有存储器单元组的存储器体系结构 | |
| KR100213263B1 (ko) | 강유전체 커패시터 제조방법 | |
| WO2023035128A1 (en) | Ferroelectric memory device and method for forming the same | |
| US6503764B1 (en) | Method of making in high density DRAM circuit having a stacked capacitor | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR20040001864A (ko) | 텅스텐막 플레이트를 갖는 반도체소자의 제조 방법 | |
| KR100614578B1 (ko) | 반도체 소자의 고유전체 캐패시터 | |
| KR20020094176A (ko) | 전기도금법을 이용한 메모리 소자의 형성방법 | |
| KR20040104149A (ko) | 반도체 장치의 커패시터 구조체 및 그 제조 방법 | |
| KR20030032449A (ko) | 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071226 Termination date: 20100812 |