CN1638108A - 一种制造半导体器件的方法 - Google Patents

一种制造半导体器件的方法 Download PDF

Info

Publication number
CN1638108A
CN1638108A CNA2004101048930A CN200410104893A CN1638108A CN 1638108 A CN1638108 A CN 1638108A CN A2004101048930 A CNA2004101048930 A CN A2004101048930A CN 200410104893 A CN200410104893 A CN 200410104893A CN 1638108 A CN1638108 A CN 1638108A
Authority
CN
China
Prior art keywords
semiconductor device
type surface
semiconductor
chip
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004101048930A
Other languages
English (en)
Inventor
高桥典之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1638108A publication Critical patent/CN1638108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明避免了半导体芯片的碎裂。半导体器件包含半导体芯片，该芯片具有主表面，在所述主表面上形成的多个焊盘，在所述主表面上形成而改变所述多个焊盘的布置的重布线，以及在所述主表面上形成的保护膜和绝缘膜，分别连接于所述重布线且不同于所述多个焊盘排布的多个钎料球。在所述半导体芯片的主表面的***上形成的与所述主表面倾斜地连续的斜切表面防止了碎裂。

Description

一种制造半导体器件的方法
相关申请的交叉引用
本申请要求2003年12月26日提交的日本专利申请No.2003-433603的优先权，在此通过引用而在本申请中包含其内容。
技术领域
本发明涉及一种半导体器件及其制造方法，尤其涉及一种可以有效地用于防止半导体芯片碎裂的技术。
背景技术
在常规芯片尺寸的半导体器件中，半导体芯片具有主要包括半导体衬底，多层布线层以及表面保护膜的结构，所述多层布线层通过在该半导体衬底的内表面和外表面外部的电路形成表面上，层叠多个绝缘层和布线层而形成，所述表面保护膜用于覆盖该多层布线层(例如参见专利文献1)。
专利文献1：日本未审查专利公报No.2000-294607(图3)。
发明内容
在最近研制的包括芯片规模封装(CSP)的小型半导体器件中，有通过将晶片工艺(前工艺)和封装工艺(后工艺)整合的制造技术组装的CSP型半导体器件(这种半导体器件称为晶片级CSP或晶片工艺封装)。
晶片级CSP在其筛选过程中进行老化测试。为了测试，CSP装配在为此提供的插座上。首先，在半导体芯片的内表面通过臂吸力保持的状态下，半导体芯片以其主表面与插座的下凹部分相对地布置。在此状态下所述臂下降，致使封装前进入插座的下凹部分中，且在封装接触插座下凹部分中的端子之前中断封装的吸力保持，使封装轻微下落而放置在其预定位置。
在该工艺中，当半导体芯片主表面的端部接触下凹部分的内壁时，主表面的端部碎裂。如果任一碎裂的硅碎片留在插座的下凹部分内，则当在测试时半导体芯片的背面受臂加压时会出现半导体芯片表面上的保护膜被损坏，最终导致保护膜剥离。
而且，如果任何硅碎片留在插座的下凹部分内，则将会发生封装的突出电极和插座的端子之间出现接触故障的另一问题，导致测试效率以及测试可靠性下降。
将会发生的另一问题是碎裂导致半导体芯片内部的布线暴露，这将导致布线腐蚀或断开，从而使半导体芯片出现致命性的缺陷。
本发明的一个目的是提供一种可以防止碎裂的半导体器件及其制造方法。
本发明的另一目的是提供一种可以有助于提高包括老化测试在内的筛选过程中的处理效率的半导体器件及其制造方法。
从结合附图的本说明书的下述内容，本发明的上述和其他目的及新颖特征将更为明显。
下面将简要描述本申请中公开的本发明的典型方面。
根据本发明，提供了一种半导体器件，该器件具有主表面，与所述主表面相对的背面，和侧面；在所述主表面上形成的集成电路；覆盖所述主表面的绝缘膜；从绝缘膜露出且在所述主表面上以第一间隔排列的多个电极；在所述绝缘膜上形成的多个布线，其一端分别电连接于所述多个电极，另一端分别以大于第一间隔的第二间隔排列；在所述多个布线的所述另一端上排列的多个突出电极，它们分别电连接于所述多个布线的所述另一端，其中在所述半导体芯片的主表面的***上形成从所述主表面到所述侧面连续的斜面。
根据本发明，提供了一种半导体器件的制造方法，包含步骤：制备半导体器件，该半导体器件设有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，具有在所述主表面的***上形成且倾斜地与所述主表面连续的倾斜表面的半导体芯片，以及分别连接于所述重布线且不同于所述多个电极排布的多个突出电极；在所述半导体芯片的主表面朝向所述下凹部分的底面的状态下，将所述半导体器件放置在插座的下凹部分内；在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
根据本发明，提供了一种半导体器件制造方法，该方法包含步骤：制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，以及分别连接于所述重布线的多个芯片区域，其中在每一区域形成不同于所述多个电极排布的多个突出电极；通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件。
根据本发明，还提供了一种半导体器件的制造方法，该方法包含步骤：制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，以及分别连接于所述重布线的多个芯片区域，其中在每一区域形成不同于所述多个电极排布的多个突出电极；通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件；在构成所述半导体器件的半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件排布在插座的下凹部分内；在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
根据本发明，还提供了一种半导体器件制造方法，该方法包含步骤：制造半导体器件，该器件具有主表面，位于所述主表面上的多个电极，在所述主表面的***上形成的且具有倾斜地与所述主表面连续的斜面的半导体器件，以及连接于所述电极的多个突出电极；在所述半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件排布在所述下凹部分内；在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
根据本发明，还提供了一种半导体器件的制造方法，该方法包含步骤：制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，多个芯片区域，在每一区域内形成分别连接于所述多个电极的多个突出电极；通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件；在构成所述半导体器件的半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件排布在插座的下凹部分内；在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
下面将简要地描述由本发明公开的本发明的某些最典型方面实现的优点。
在晶片级CSP或裸芯片中，通过斜切在所述半导体器件的主表面***上形成倾斜地与所述主表面连续的斜面，用于减小在电检查过程中其***插座中时所述斜面接触插座的下凹部分时出现的接触阻力。此外，在半导体芯片的主表面的***上没有任何边缘部分，由此可以防止碎裂，否则当半导体芯片***插座时可能出现碎裂。因为这样可以防止任何硅碎片留在插座的下凹部分内，所以可以改善包括老化测试在内的电检查的可靠性。
附图说明
图1包括示出了作为本发明的实施例1的半导体器件结构的一个示例的局部平面图，及其一个拐角部分的局部放大透视图；
图2是图1所示半导体器件结构的一个示例的局部放大透视图；
图3是图1所示半导体器件端部附近结构的局部放大剖面图；
图4是图1所示半导体器件组装的后工艺工序的一个示例的工艺流程图；
图5是在图4中的组装切割步骤中切割的半导体晶片结构的一个示例的局部放大平面图；
图6是图5所示半导体晶片结构的局部放大剖面图；
图7是在图4中的切割步骤中斜边切割之前半导体晶片结构的一个示例的局部放大剖面图；
图8是在图4中的切割步骤的斜边切割第一阶段中切割状态的一个示例的局部放大剖面图；
图9是图8所示第一阶段之后第二阶段切割中切割状态的一个示例的局部放大剖面图；
图10是在图9所示第二阶段切割完成之后结构的一个示例的局部放大剖面图；
图11是示出了在图4所示组装老化步骤中将半导体器件装配在插座上的方法的一个示例的剖面图；
图12是示出了通过图11所示的装配方法装配插座之后结构的一个示例的剖面图；
图13是示出了当在图4所示的组装老化步骤中进行老化测试时，在半导体器件的伸出电极和插座端子之间接触状态的一个示例的剖面图；
图14是示出了当在图4所示的组装测试步骤中将半导体器件装配在插座上时，在装配插座之前的状态的一个示例的剖面图；
图15是示出了在图4所示的组装测试步骤中将半导体器件装配在插座上的状态的一个示例的剖面图；
图16是在图4所示的组装测试步骤中将半导体器件装配在插座上完成之后结构的一个示例的剖面图；
图17是在图4所示的测试步骤进行功能测试的半导体器件的伸出电极和插座端子之间接触状态的一个示例的剖面图；
图18是图1所示的半导体器件安装在安装板上的封装结构的一个示例的局部剖面图；
图19是半导体器件结构的局部放大剖面图，该器件是图1所示的半导体器件的比较例。
图20是半导体器件结构的一个示例的剖面图，该器件是本发明的
实施例2。
具体实施方式
在下面本发明的优选实施例的描述中，相同或类似部件的描述原则上将不再重复，除非需要重复。
在下面实施例的描述中，尽管任何一个实施例可以认为是被分成的多个部分或实施例，其中为描述的方便需要这种分割，分出的部分或实施例并非互不相关，除非以其他方式明确声明，而都是任何部件或全部其他部件的改进，细节或辅助解释。
在下面实施例的描述中，在提到任何元件的数字(数值，数量，范围等)时，其数字等不限于声明的数字等，而是大于或小于该声明数字的任何其他数字都可能接收，除非限制条件明确地声明或从基本原则来说显而易见。
下面将参照附图详细描述本发明的优选实施例。在示出实施例的所有附图中，具有相同功能的部件将分别用相同的附图标记来表示，且不再重复描述。
(实施例1)
图1包括示出了作为本发明的实施例1的半导体器件结构的一个示例的局部平面图，及其一个拐角部分的局部放大透视图；图2是图1所示半导体器件结构的一个示例的局部放大透视图；图3是图1所示半导体器件端部附近结构的局部放大剖面图；图4是图1所示半导体器件组装的后工艺工序的一个示例的工艺流程图；图5是在图4中的组装切割步骤中切割的半导体晶片结构的一个示例的局部放大平面图；图6是图5所示半导体晶片结构的局部放大剖面图；图7是在图4中的切割步骤中斜边切割之前半导体晶片结构的一个示例的局部放大剖面图；图8是在图4中的切割步骤的斜边切割第一阶段中切割状态的一个示例的局部放大剖面图；图9是图8所示第一阶段之后第二阶段切割中切割状态的一个示例的局部放大剖面图；图10是在图9所示第二阶段切割完成之后结构的一个示例的局部放大剖面图；图11是示出了在图4所示组装老化步骤中将半导体器件装配在插座上的方法的一个示例的剖面图；图12是示出了通过图11所示的装配方法装配插座之后结构的一个示例的剖面图；图13是示出了当在图4所示的组装老化步骤中进行老化测试时，在半导体器件的伸出电极和插座端子之间接触状态的一个示例的剖面图；图14是示出了当在图4所示的组装测试步骤中将半导体器件装配在插座上时，在装配插座之前的状态的一个示例的剖面图；图15是示出了在图4所示的组装测试步骤中将半导体器件装配在插座上的状态的一个示例的剖面图；图16是在图4所示的组装测试步骤中将半导体器件装配在插座上完成之后结构的一个示例的剖面图；图17是在图4所示的测试步骤进行功能测试的半导体器件的伸出电极和插座端子之间接触状态的一个示例的剖面图；图18是图1所示的半导体器件安装在安装板上的封装结构的一个示例的局部剖面图；图19是半导体器件结构的局部放大剖面图，该器件是图1所示的半导体器件的比较例；图20是半导体器件结构的一个示例的剖面图，该器件是本发明的实施例2。
该实施例1的半导体器件是通过整合晶片工艺(前工艺)和封装工艺(后工艺)的制造技术组装的晶片级CSP(也称作“晶片工艺封装”)5。
参照图1至图3描述晶片级CSP 5的结构，它包含具有主表面2b的半导体芯片，在该主表面2b上形成的集成电路，作为布置在主表面2b上的多个电极的焊盘2a，在主表面2b上形成的用于改变多个焊盘2a和在主表面2b上形成的绝缘膜的布置的重布线2e，以及作为多个分别连接于重布线2e且不同于多个焊盘2a布置的突出电极的钎料球3，其中在半导体芯片2的主表面2b***上形成斜切表面2m，该表面是倾斜地与主表面2b连续的倾斜表面。在相邻焊盘2a之间的间隔A(第一间隔)例如为60μm，在钎料球3之间的间隔B(第二间隔)通过重布线2e加宽至例如200μm。
这样，半导体芯片2具有斜切表面2m，该表面是在主表面2b的***斜切出的表面，如图1的放大图所示。当通过使用成角度的刀片9斜切边缘周围，将晶片切割成单个半导体芯片2时，形成斜切表面2m，如图7所示。
这种斜切表面2m用于在晶片级CSP组装之后将晶片级CSP 5***电检查插座时或类似场合，防止半导体芯片2的主表面2b的边缘被其自身与插座的接触碎裂。在这种场合，在与主表面2b成45°角的方向上更可能发生碎裂。这是因为硅的结晶方向相对于主表面2b成45°角，因此，优选这样形成斜切表面2m，以避免使主表面2b和斜切表面2m形成的角度为45°。而且，从充分减小在半导体芯片2和插座之间当前者***后者中时出现的接触阻力来说，优选形成斜切表面2m，以使主表面2b和斜切表面2m形成的角度大于45°。
在晶片级CSP中，不象通过用于密封树脂等封装芯片形成的半导体器件，半导体芯片2的侧面2d和背面2c是暴露的，因此两侧面2d和背面2c易于被硅碎片损坏。因此，通过使晶片级CSP 5免于碎裂，对于侧面2d和背面2c来说也可以获得类似的效果。
而且，在晶片级CSP 5中，钎料球(突出电极)3在外观上类似于球栅阵列(BGA)，所述钎料球是多个在半导体芯片2的主表面2b上排列的多个外部端子，如图1所示。
而且，在晶片级CSP 5中，重布线2e还连接于焊盘2a，它们是在半导体芯片2的主表面2b上形成的电极，如图2所示，且钎料球3经Au层2s连接于该重布线2e。该重布线2e用于中继目的，以便用可以安装钎料球3的布置代替由铝等制成的焊盘2a的布置。这样，在晶片级CSP5中，当焊盘2a的排列间距较窄，而因此作为外部端子的钎料球3不能直接安装在焊盘2a上时，利用重布线2e加宽间距，以便能够安装钎料球3，且钎料球3连接于重布线2e。
这样可以阵列形式排布多个钎料球3。
顺便提及的是，重布线2e具有三层结构，例如包含Ni层2p，Cu层2q和Cr层2r。Ni层2p，Cu层2q和Cr层2r依次从表面一侧向内排布，且Cr层2r连接于焊盘2a。Ni层2p经Au层2s连接于钎料球3，以便更好地连接钎料球3。
而且，在硅衬底2k上，分别经绝缘层2f形成金属布线层，该绝缘层是如图3所示的夹层绝缘膜。例如，在硅衬底2k上，分别经绝缘层2f形成第一层金属布线M1，第二层金属布线M2和第三层金属布线M3。第一层金属布线M1和第二层金属布线M2互相连接，第二层金属布线M2和第三层金属布线M3也是这样，都经过插塞2j。此外，图3所示的第三层金属布线M3对应于图2中的焊盘2a的布线层。
而且，如图2所示，在主表面2b上形成的焊盘2a除了在它连接于重布线2e的部分之外由保护膜2g覆盖，该薄膜为钝化膜。在保护膜2g上，以层叠的方式形成第一绝缘膜2h，然后在该第一绝缘膜2h上层叠重布线2e。而且，在重布线2e上，在失去与钎料球3的连接部分的状态下层叠第二绝缘膜2i。
顺便提及的是，保护膜2g包括例如SiN，且第一绝缘膜2h和第二绝缘膜2i包括例如聚酰亚胺等。
在半导体芯片2的主表面2b上的保护膜2g上，在离薄膜端部规定距离(例如，约几十μm)的位置切割出抗碎裂槽2n，如图3所示。该槽2n的存在可以防止碎裂前进更远而超过槽2n。
现在，在多个布线层(第一层金属布线M1，第二层金属布线M2和第三层金属布线M3)的顶面和底面上形成的绝缘层(夹层绝缘膜)的厚度方向上部分或全部倾斜地横跨的状态下，形成晶片级CSP 5的半导体芯片2的斜切表面2m。
而且，斜切表面2m在所述多个布线层(例如，第一层金属布线M1，第二层金属布线M2和第三层金属布线M3)的最外侧的布线外侧形成。换言之，斜切表面2m在硅衬底2k上形成的多个金属布线中最外侧位置形成，在此位置布线没有切断。
在该实施例1的晶片级CSP 5中，通过在半导体芯片2的主表面2b的***部分上斜切(倒角)而形成倾斜地与主表面2b连续的斜切表面2m，可以用于减小在后工艺过程中进行老化测试时将晶片级CSP 5***插座中时，由于斜切表面2m接触插座而在半导体芯片2上出现的接触阻力。此外，半导体芯片2的主表面2b的***上没有边缘部分15a(参见图19)，可用于防止碎裂，否则当晶片级CSP 5***插座中时将出现碎裂。
而且，因为在半导体芯片2的主表面2b的***上可以防止碎裂，所以可以防止半导体芯片2的表面上的保护膜2g脱落，从而可以防止内部金属布线暴露。因此，半导体芯片2可以防止由于布线的腐蚀或断开而出现致命的故障。这使其可以增加晶片级CSP 5的质量和可靠性，同时增加晶片级CSP 5的组装产量。
下面将参照图4的工艺流程图描述实施例1的晶片级CSP 5(半导体器件)的制造方法。
首先，在称作步骤S1的切割步骤进行切割。
在该步骤，如图5和图6所示，制造半导体晶片1，该晶片保护主表面1a，多个位于主表面1a上的焊盘2a，如图2所示，在主表面1a的上层上形成且重新布置每一所述多个焊盘2a的重布线2e，以及多个芯片区域1d，在每一芯片区域形成多个钎料球3，它们分别连接于重布线2e且以不同于所述多个焊盘2a的布置方式布置。
顺便提及的是，在半导体晶片1的主表面1a上，形成分隔每个芯片区域1d的切割区域1b，且在切割区域1b内还形成多个测试图案(测试导体)1c。
此后，如图7所示，半导体晶片1用成角度的刀片9沿切割区域1b进行第一次切割，且在每一芯片区域1d的主表面1a的***上形成与主表面1a倾斜地连续的斜切表面2m。顺便提及的是，该第一次切割是切割一半，到达半导体晶片1的厚度中间，如图8所示。
在该切割步骤，半导体晶片1由成角度的刀片9切割一半，所述刀片具有规定角度的锥形表面9a，而在切割之后使半导体芯片2的主表面2b和斜切表面2m形成的角度大于45°。
而且，上述的第一次切割利用如图8所示的成角度的刀片9完成，不使图7所示的在半导体晶片1的主表面1a的切割区域1b中形成的测试图案保留。如果测试图案保留，则将从那里发生碎裂。
在第一次切割之后，利用图9所示的刀片10沿切割区域类似于第一次切割进行第二次切割，其中该刀片的厚度小于成角度的刀片9。该第二次切割是完全切断。这种包含第一次切割和第二次切割的切割方法称作斜切。
通过进行斜切，半导体芯片2被分成单独的部件，每个包括芯片区域1d，且形成多个晶片级CSP 5，如图10所示，每个具有斜切表面2m和多个钎料球3。
此外，在绝缘层2f的厚度方向上倾斜地部分或全部横跨的状态下形成斜切表面2m，该绝缘层是在半导体芯片2内的多个金属布线层的两表面上形成的夹层绝缘膜。它形成在远离作为所述多个金属布线层中最外侧布线的布线外侧的位置，且相对于主表面2b倾斜。
在完成切割步骤之后，在称作图4中的步骤S2的掩模步骤中将期望的掩模附加在晶片级CSP 5上。
在完成掩模步骤之后，工艺将进行到称作步骤S3的老化步骤，在此晶片级CSP 5进行老化测试，该测试为电检查。
在老化步骤，首先，在晶片级CSP 5的半导体芯片2的主表面2b朝向装配在老化端口12的老化插座4的下凹部分4a的底面4b的状态下，晶片级CSP 5排布在下凹部分4a中，如图11所示。这样，通过吸力由装配模块11保持的晶片级CSP 5位于老化插座4上，且装配模块11朝老化插座4下落，致使晶片级CSP 5进入老化插座4的下凹部分4a。在进入之后，紧接在晶片级CSP 5接触下凹部分4a的接触片4c之前，停止通过吸力保持晶片级CSP 5，从而使晶片级CSP 5轻微地跌落，而放置在下凹部分4a中。
在该工艺中，因为该实施例1的晶片级CSP 5具有通过在半导体芯片2的主表面2b的***上斜切而形成倾斜的斜切表面2m，当它***老化插座4中时，即使芯片端部接触老化插座4的下凹部分4a的内壁4d，也可以减小作用在半导体芯片2上的接触阻力。由此防止发生碎裂。
而且，因为在半导体芯片2的主表面2b的***上没有形成边缘部分15a，由此不同于图19所示比较例的晶片级CSP14的半导体芯片15上形成的那样，因此可以进一步确保在***老化插座4时防止碎裂。
此后，在晶片级CSP 5装配在下凹部分4a中，老化插座4的盖子4e封闭的状态下，如图12所示，晶片级CSP 5进行老化测试。在半导体芯片2的背面2c通过位于盖子4e内的加压部分4f压靠老化插座4的下凹部分4a的底面4b的状态下，进行老化测试。
在例如温度为125±5℃，持续时间为32小时，Vdd＝4.6±0.2V和Vpp＝7.0±0.2V的条件下进行老化测试。然而，测试条件不限于这些。
因为该实施例1的晶片级CSP 5可以防止碎裂，所以可以防止硅碎片落入并留在老化插座4的下凹部分4a中。结果，如图3所示，当通过使晶片级CSP 5的钎料球3接触触片4c进行老化测试(其中所述触片是老化插座4的端子)时，可以防止钎料球3和触片4c之间出现接触故障，所以可以增加老化测试的可靠性。
而且，因为如上所述可以防止接触故障，所以可以增加包括老化测试的筛选过程的处理效率。
而且，因为当在测试过程中半导体芯片2从背面2c受压时，在老化插座4的下凹部分4a中没有硅碎片，所以可以防止半导体芯片2的表面的保护膜2g被任何硅碎片损坏。
在完成老化测试之后，工艺将前进到称作图4中的步骤S4的烘焙步骤进行烘焙。在本文中烘焙指的是在例如半导体芯片2内部的栅极绝缘膜进行热处理。通过将晶片级CSP 5从老化插座4取出，并将其放在托盘上可以进行烘焙。然而，必须指出的是，并非每一产品都要经过这一烘焙过程。
在完成烘焙之后，工艺将前进到称作步骤S5的测试步骤，进行功能测试。这样，晶片级CSP 5进行功能测试。
首先，如图14所示，通过吸力由装配模块保持的晶片级CSP 5排布在测试插座(另一插座)6上。然后，如图15所示，装配模块11朝测试插座6下降，而使晶片级CSP 5以受吸状态布置在测试插座6的基座6e的下凹部分6a上。
此后，如图16所示，基座6e通过锁定固定在测试插座6上，在此状态下进行功能测试。在此测试过程中，如图17所示，晶片级CSP 5的钎料球3接触触针6c，该触针是位于测试插座6的底面6b上分别匹配钎料球3的端子。
因为该实施例1的晶片级CSP 5具有通过在半导体芯片2的主表面2b的***上斜切而形成的倾斜的斜切表面2m，当它***测试插座6时，比如在老化测试中，即使芯片端部接触测试插座6的基座6e的下凹部分6a的内壁6d，也可以减小作用在半导体芯片2上的接触阻力。从而可以防止出现碎裂。
而且，因为可以防止出现碎裂，所以可以防止硅碎片落入并留在测试插座6的基座6e的下凹部分6a中或落到触针6c上。结果，如图17所示，当通过使晶片级CSP 5的钎料球3接触测试基座6的触针6c而进行功能测试时，可以防止在钎料球3和触针6c之间出现接触故障，所以可以增加功能测试的可靠性。
而且，因为如上所述可以防止接触故障，所以可以增加包括老化测试的筛选过程的处理效率。
而且，因为当在测试过程中半导体芯片2从背面2c受压时，在基插6e或在触针6c上没有硅碎片，所以可以防止半导体芯片2的表面的保护膜2g被任何硅碎片损坏。在该工艺中，即使没有斜切表面2m的情况下，半导体芯片2***测试插座6时没有碎裂，它也仍有可能碎裂，因为在测试布置中半导体芯片2的背面2c受压。不同于这种情况，因为实施例1具有斜切表面2m，所以也可以防止由于半导体芯片2的背面2c受压造成的碎裂。
上述的从S3至S5的步骤可以共同称作筛选过程。
在完成功能测试之后，工艺将前进到称作图4的步骤S6的外部检查。在晶片级CSP 5从测试插座6中取出且容纳在托盘上的状态下进行外部检查。这样完成晶片级CSP 5的组装。
此外，如图18所示，当晶片级CSP 5封装在安装板7上时，例如通过钎料回流安装，且安装板7的平台7a与钎料球3通过钎焊连接。而且，不满密封是利用密封树脂8完成的。
作为该实施例1的半导体器件的制造方法的变体，可以容易地预先制造设有半导体芯片2的晶片级CSP(半导体器件)5，在所述芯片上通过斜切形成斜切表面2m，且该晶片级CSP 5可以装配在老化插座4上进行老化测试，随后可能是装配在测试插座6上进行功能测试。在两种情况下，可以防止碎裂，可以增加测试的可靠性，包括利用插座进行电检查。此外，因为可以防止在晶片级CSP 5的钎料球3和插座的端子之间出现接触故障，所以可以改善包括老化测试和功能测试的筛选过程的处理效率。
(实施例2)
图20是半导体器件结构的一个示例的剖面图，它是本发明的实施例2。
图20所示的实施例2的半导体器件包含具有在其主表面13a上的半导体元件和钎料球3的裸芯片13，所述钎料球是位于该主表面13a上的多个突出电极。在硅衬底13b上形成绝缘膜13c，在该绝缘膜13c的主表面13a上形成作为多个电极的焊盘13e，且钎料球3经阻挡金属层13f连接于焊盘13e。
顺便提及的是，在裸芯片13上，在绝缘膜13c的层内形成金属布线，且在厚度方向上部分或全部倾斜地横跨绝缘膜13c的该层而形成斜切表面13g。
这样，当通过使用针对实施例1描述的斜切方法而切割半导体晶片1(见图5)而形成裸芯片13时，可以在裸芯片13上形成斜切表面13g。
顺便提及的是，包括SiN的保护膜13d在绝缘膜13c上方的层中形成，即在裸芯片13的主表面上，且每个焊盘13e的周边也覆盖有保护膜13d，除了在它连接于钎料球3的位置。
绝缘膜13c例如由SiO2形成，焊盘13e例如由铝制成，钎料球3例如由Pb-Sn合金制成。
在具有裸芯片13和钎料球3的半导体器件中，斜切表面13g的存在用于防止碎裂，如同实施例1的晶片级CSP 5的情况。
而且，因为可以防止碎裂，所以可以增加测试的可靠性，包括利用插座进行电检查，其中该裸芯片13装配在插座上等。测试条件类似于针对实施例1所述的那些。
此外，因为可以防止在具有裸芯片13的半导体器件的钎料球3和插座的端子之间出现接触故障，所以可以改善包括老化测试和功能测试的筛选过程的处理效率。
虽然已经参照优选实施例在具体的方面描述了本发明人完成的发明，但显然本发明不限于这些实施例，而是可以各种方式改进，而没有脱离其真正本质和范围。
例如，虽然前面实施例1的描述指的是在具有夹层绝缘膜的绝缘层2f中形成三个金属布线层的情况，但金属布线的层数可以是三之外的任何其他数目。
本发明尤其对半导体芯片暴露的产品有效，比如晶片级CSP。在封装的产品，比如球栅阵列(BGA)，其中半导体芯片用树脂密封，不可能发生这种碎裂的问题。
本发明适用于电子器件和半导体制造技术。

Claims (20)

1.一种半导体器件，该器件具有：
主表面，与所述主表面相对的背面，和侧面；
在所述主表面上形成的集成电路；
覆盖所述主表面的绝缘膜；
从所述绝缘膜露出且在所述主表面上以第一间隔排列的多个电极；
在所述绝缘膜上形成的多个布线，其一端分别电连接于所述多个电极，另一端分别以大于第一间隔的第二间隔排列；以及
在所述多个布线的所述另一端上排列的多个突出电极，分别电连接于所述多个布线的所述另一端：
其特征在于在所述半导体芯片的主表面的***上形成从所述主表面到所述侧面连续的斜面。
2.如权利要求1所述的半导体器件，其特征在于由所述斜面和所述主表面形成的角度大于45°。
3.如权利要求1所述的半导体器件，其特征在于所述半导体芯片具有在所述绝缘膜下方形成的多个布线层，以及分别在每对相邻布线层之间形成的夹层绝缘膜，其中倾斜地横跨所述夹层绝缘膜形成所述斜面。
4.如权利要求1所述的半导体器件，其特征在于所述斜面在作为所述多个布线层中的最外侧布线的布线外侧远远地形成。
5.如权利要求1所述的半导体器件，其特征在于所述半导体芯片的所述侧面和所述背面暴露。
6.一种半导体器件的制造方法，包含步骤：
(a)制备半导体器件，该半导体器件设有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，具有在所述主表面的***上形成的且倾斜地与所述主表面连续的倾斜表面的半导体芯片，以及分别连接于所述重布线且不同于所述多个电极排布的多个突出电极；
(b)在所述半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件布置在所述下凹部分内；
(c)在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
7.如权利要求6所述的半导体器件的制造方法，其特征在于在所述步骤(c)进行老化测试，作为所述的电检查。
8.一种半导体器件的制造方法，该方法包含步骤：
(a)制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，以及分别连接于所述重布线的多个芯片区域，其中在每一区域形成不同于所述多个电极排布的多个突出电极；
(b)通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；以及
(c)通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件。
9.一种半导体器件的制造方法，该方法包含步骤：
(a)制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，在所述主表面上形成的、用于重布每个所述多个电极的重布线，以及分别连接于所述重布线的多个芯片区域，其中在每一区域形成不同于所述多个电极排布的多个突出电极；
(b)通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；
(c)通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件；
(d)在构成所述半导体器件的半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件排布在插座的下凹部分内；
(e)在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
10.如权利要求9所述的半导体器件的制造方法，其特征在于在所述步骤(b)进行所述第一次切割，而使在所述半导体晶片的主表面上形成的测试导体不会残留。
11.如权利要求9所述的半导体器件的制造方法，其特征在于在所述步骤(b)进行所述第一次切割，形成所述斜面，而使所述半导体芯片的所述主表面和所述斜面形成的角度大于45°。
12.如权利要求9所述的半导体器件的制造方法，其特征在于在所述步骤(e)进行老化测试，作为所述的电检查。
13.如权利要求12所述的半导体器件的制造方法，其特征在于在半导体芯片的所述背面压靠在所述插座的所述下凹部分的底面的状态下，在所述步骤(e)中进行所述老化测试。
14.如权利要求9所述的半导体器件的制造方法，其特征在于所述半导体器件排布在另一插座的下凹部分内，且在所述步骤(e)之后所述半导体器件装配在所述另一插座的状态下进行功能测试。
15.如权利要求9所述的半导体器件的制造方法，其特征在于所述半导体器件是在步骤(e)之后在安装板上封装的。
16.一种半导体器件的制造方法，该方法包含步骤：
(a)制造半导体器件，该器件具有主表面，位于所述主表面上的多个电极，在所述主表面的***上形成的且具有倾斜地与所述主表面连续的斜面的半导体器件，以及连接于所述电极的多个突出电极；
(b)在所述半导体芯片的主表面朝向插座的下凹部分的底面的状态下将所述半导体器件排布在所述下凹部分内；以及
(c)在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
17.一种半导体器件的制造方法，该方法包含步骤：
(a)制备半导体晶片，该晶片具有主表面，位于所述主表面上的多个电极，以及多个芯片区域，在每一区域内形成分别连接于所述多个电极的多个突出电极；
(b)通过利用成角度的刀片沿分隔芯片区域的切割区域第一次切割半导体晶片，在每一芯片区域的主表面***上形成倾斜地与所述主表面连续的斜面；
(c)通过利用厚度比所述成角度的刀片小的刀片沿所述切割区域进行第二次切割，从而分成单独的部件，每一部件包括芯片区域，形成分别具有斜面和所述多个突出电极的多个半导体器件；
(d)在构成所述半导体器件的半导体芯片的主表面朝向插座的下凹部分的底面的状态下，将所述半导体器件排布在插座的下凹部分内；和
(e)在所述半导体器件装配在所述插座的下凹部分内的状态下对所述半导体器件进行电检查。
18.如权利要求17所述的半导体器件的制造方法，其特征在于在所述步骤(b)进行所述第一次切割，而使在所述半导体晶片的主表面上形成的测试导体不会残留。
19.如权利要求17所述的半导体器件的制造方法，其特征在于在所述步骤(b)进行所述第一次切割，形成所述斜面，而使所述半导体芯片的所述主表面和所述斜面形成的角度大于45°。
20.如权利要求17所述的半导体器件的制造方法，其特征在于在所述步骤(e)进行老化测试，作为所述的电检查。
CNA2004101048930A 2003-12-26 2004-12-24 一种制造半导体器件的方法 Pending CN1638108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003433603A JP4537702B2 (ja) 2003-12-26 2003-12-26 半導体装置およびその製造方法
JP2003433603 2003-12-26

Publications (1)

Publication Number Publication Date
CN1638108A true CN1638108A (zh) 2005-07-13

Family

ID=34697732

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004101048930A Pending CN1638108A (zh) 2003-12-26 2004-12-24 一种制造半导体器件的方法

Country Status (5)

Country Link
US (4) US7625779B2 (zh)
JP (1) JP4537702B2 (zh)
KR (1) KR20050067062A (zh)
CN (1) CN1638108A (zh)
TW (1) TW200525679A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法
CN102104011B (zh) * 2009-12-16 2013-03-20 精材科技股份有限公司 电子元件封装体及其制作方法
CN101789392B (zh) * 2009-01-22 2014-04-02 瑞萨电子株式会社 半导体器件及其制造方法
CN103943582A (zh) * 2013-01-18 2014-07-23 英飞凌科技股份有限公司 具有不同形状因数的端子焊盘的芯片封装体
TWI470708B (zh) * 2009-12-16 2015-01-21 Xintec Inc 電子元件封裝體及其製作方法
CN107180595A (zh) * 2016-03-11 2017-09-19 三星显示有限公司 显示设备
CN110060969A (zh) * 2018-01-18 2019-07-26 三星电子株式会社 半导体器件
CN112534584A (zh) * 2018-08-17 2021-03-19 三菱电机株式会社 半导体装置以及电力变换装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
CN101278394B (zh) * 2005-10-03 2010-05-19 罗姆股份有限公司 半导体装置
JP2007194469A (ja) 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US7557430B2 (en) * 2006-05-25 2009-07-07 Skyworks Solutions, Inc. Semiconductor seal ring
US8084867B2 (en) * 2006-06-29 2011-12-27 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
US20100117231A1 (en) * 2006-08-30 2010-05-13 Dennis Lang Reliable wafer-level chip-scale solder bump structure
TWI387014B (zh) * 2008-06-05 2013-02-21 Chipmos Technologies Inc 具有犧牲基板之晶粒重新配置結構及其封裝方法
JP4491036B2 (ja) * 2009-01-15 2010-06-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2010192867A (ja) 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JPWO2010109740A1 (ja) * 2009-03-27 2012-09-27 株式会社アドバンテスト 試験装置、試験方法および製造方法
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
JP5475363B2 (ja) * 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
EP2302399B1 (en) 2009-08-18 2012-10-10 Multitest elektronische Systeme GmbH System for post-processing of electronic components
JP2011082434A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp ウエハ及び半導体装置の製造方法
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5939129B2 (ja) * 2012-10-29 2016-06-22 株式会社ソシオネクスト 半導体装置及びその製造方法
JP6170769B2 (ja) * 2013-07-11 2017-07-26 株式会社ディスコ ウェーハの加工方法
JP2017041616A (ja) * 2015-08-21 2017-02-23 サンケン電気株式会社 化合物半導体素子
CN105575935A (zh) * 2016-02-25 2016-05-11 中国电子科技集团公司第十三研究所 Cmos驱动器晶圆级封装及其制作方法
US9922895B2 (en) * 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
JP2018019006A (ja) * 2016-07-29 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102546684B1 (ko) 2017-11-29 2023-06-23 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 웨이퍼, 그리고 반도체 패키지
JP6814482B2 (ja) 2017-11-29 2021-01-20 株式会社医療情報技術研究所 知識管理システム
JP7271754B2 (ja) * 2018-04-25 2023-05-11 ラピスセミコンダクタ株式会社 半導体装置
JP7048153B2 (ja) * 2018-04-25 2022-04-05 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7131155B2 (ja) * 2018-07-18 2022-09-06 サンケン電気株式会社 半導体装置
US11355454B2 (en) * 2020-07-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739031B2 (ja) * 1992-12-08 1998-04-08 三菱電機株式会社 半導体装置用ソケット
JP3397542B2 (ja) * 1994-10-03 2003-04-14 株式会社東芝 半導体チップと一体化した半導体パッケ−ジ及びその製造方法
US6229320B1 (en) * 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
JP3681457B2 (ja) * 1996-01-11 2005-08-10 日本テキサス・インスツルメンツ株式会社 ソケット
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JPH10293158A (ja) * 1997-04-18 1998-11-04 Advantest Corp Ｉｃ試験装置
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP2000294607A (ja) 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP2002164136A (ja) * 2000-11-28 2002-06-07 Nec Ibaraki Ltd Ｂｇａ用ｉｃソケット
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
WO2003056613A1 (en) * 2001-12-25 2003-07-10 Hitachi, Ltd. Semiconductor device and method for fabricating the same
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871993B (zh) * 2009-01-22 2016-08-17 瑞萨电子株式会社 半导体器件及其制造方法
CN101789392B (zh) * 2009-01-22 2014-04-02 瑞萨电子株式会社 半导体器件及其制造方法
US8791574B2 (en) 2009-01-22 2014-07-29 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
CN102104011B (zh) * 2009-12-16 2013-03-20 精材科技股份有限公司 电子元件封装体及其制作方法
TWI470708B (zh) * 2009-12-16 2015-01-21 Xintec Inc 電子元件封裝體及其製作方法
CN102315182B (zh) * 2010-07-08 2014-05-14 台湾积体电路制造股份有限公司 半导体芯片及其制造方法
CN102315182A (zh) * 2010-07-08 2012-01-11 台湾积体电路制造股份有限公司 半导体芯片及其制造方法
CN103943582A (zh) * 2013-01-18 2014-07-23 英飞凌科技股份有限公司 具有不同形状因数的端子焊盘的芯片封装体
US9362187B2 (en) 2013-01-18 2016-06-07 Infineon Technologies Ag Chip package having terminal pads of different form factors
CN103943582B (zh) * 2013-01-18 2017-03-01 英飞凌科技股份有限公司 具有不同形状因数的端子焊盘的芯片封装体
CN107180595A (zh) * 2016-03-11 2017-09-19 三星显示有限公司 显示设备
CN112735268A (zh) * 2016-03-11 2021-04-30 三星显示有限公司 显示设备以及制造该显示设备的方法
US11672141B2 (en) 2016-03-11 2023-06-06 Samsung Display Co., Ltd. Display apparatus
CN110060969A (zh) * 2018-01-18 2019-07-26 三星电子株式会社 半导体器件
US10854562B2 (en) 2018-01-18 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device
CN112534584A (zh) * 2018-08-17 2021-03-19 三菱电机株式会社 半导体装置以及电力变换装置
CN112534584B (zh) * 2018-08-17 2024-06-11 三菱电机株式会社 半导体装置以及电力变换装置

Also Published As

Publication number Publication date
US20120007238A1 (en) 2012-01-12
US20050140006A1 (en) 2005-06-30
US7847388B2 (en) 2010-12-07
US8319328B2 (en) 2012-11-27
JP2005191436A (ja) 2005-07-14
TW200525679A (en) 2005-08-01
JP4537702B2 (ja) 2010-09-08
US20110049709A1 (en) 2011-03-03
US20090294965A1 (en) 2009-12-03
US7625779B2 (en) 2009-12-01
US8063478B2 (en) 2011-11-22
KR20050067062A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
CN1638108A (zh) 一种制造半导体器件的方法
US10734367B2 (en) Semiconductor package and method of fabricating the same
CN1118088C (zh) 半导体装置及其制造方法
US7119427B2 (en) Stacked BGA packages
US7919847B2 (en) Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1658372A (zh) 半导体装置及其制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN101064294A (zh) 电路装置及电路装置的制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
EP3243216A1 (en) Qfn package with improved contact pins
CN100350611C (zh) 半导体集成电路器件
US20060220246A1 (en) Bump land structure of circuit substrate for semiconductor package
CN1577840A (zh) 半导体器件的堆叠封装
KR20180013711A (ko) 반도체 장치 및 그 제조 방법
TWI715970B (zh) 低翹曲扇出型封裝結構
US20120175759A1 (en) Wiring device for semiconductor device, composite wiring device for semiconductor device, and resin-sealed semiconductor device
US10134665B2 (en) Semiconductor device
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
US7479706B2 (en) Chip package structure
JP2008277457A (ja) 積層型半導体装置および実装体
CN1630071A (zh) 半导体装置及其制造方法、电路基板以及电子设备
US20180308823A1 (en) Stacked semiconductor structure
US20080012116A1 (en) Semiconductor device and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication