JP5475363B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5475363B2
JP5475363B2 JP2009184757A JP2009184757A JP5475363B2 JP 5475363 B2 JP5475363 B2 JP 5475363B2 JP 2009184757 A JP2009184757 A JP 2009184757A JP 2009184757 A JP2009184757 A JP 2009184757A JP 5475363 B2 JP5475363 B2 JP 5475363B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulator
semiconductor
single crystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009184757A
Other languages
English (en)
Other versions
JP2011040480A (ja
Inventor
大介 猪股
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009184757A priority Critical patent/JP5475363B2/ja
Priority to US12/805,555 priority patent/US8536694B2/en
Publication of JP2011040480A publication Critical patent/JP2011040480A/ja
Application granted granted Critical
Publication of JP5475363B2 publication Critical patent/JP5475363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、ウエハレベル・チップサイズパッケージ（Ｗ−ＣＳＰ：Wafer Level Chip Size Package）およびその製造方法に関する。
近年、携帯電話、携帯情報端末を始めとする携帯機器を代表例として、その高性能化を進める中で、さらなる小型化、薄型化、軽量化を実現させたいという産業界の要望は極めて強い。当然ながらそれらの機器に搭載されるモジュール基板上の個別の半導体装置（半導体パッケージ）を小型化・薄型化・軽量化する必要性があり、それを実現するための有力な手段の一つがＷ―ＣＳＰ技術である。
このＷ−ＣＳＰ技術は、シリコンウエハあるいは化合物半導体ウエハ上に形成したダイオードやトランジスタ等の様々な機能を有する半導体素子上に、モジュール基板と電気的接続をするための接続端子を、電気信号を半導体装置から外部へ引き出すための金線（ワイヤーボンド）を用いることなく、ウエハ状態で直接ウエハ上に形成した後、例えばダイシングソーを用いての個片化をもってパッケージ処理を完了させる技術である。このＷ−ＣＳＰ技術を用いることで、従来のダイスボンド/ワイヤーボンドを用いるパッケージに比べ、実装面積や重量を１０分の１以下にすることが可能になる。このように、パッケージサイズの縮小化（小型化・薄型化・軽量化）に対して、Ｗ−ＣＳＰ技術は、ダイオードやトランジスタ等の半導体素子を形成した能動領域直上にモジュール基板との接続端子を直接形成するため、本質的に無駄な領域が極めて少ないという優れた特徴をもっている。またウエハ状態で端子形成まで行うため、生産性にも非常に優れている。
図１１は、従来のＷ−ＣＳＰを形成する方法を説明するための概略断面図である。ダイオードやトランジスタ等の様々な機能を有する半導体素子が形成された単結晶シリコン基板１０上に層間絶縁膜３０を形成し、その上に、層間絶縁膜３０に設けたビアホール（図示せず）を介して半導体素子に接続された金属パッド３６を形成し、その上にパッシベーション膜３８を形成し、パッシベーション膜３８に金属パッド３６を露出するビアホール（図示せず）を形成する。ここまでが所謂前工程と呼ばれる工程である。
その後、ポリイミド等の絶縁膜４０を形成し、絶縁膜４０に金属パッド３６を露出するビアホール（図示せず）を形成する。その後、金属再配線４４を絶縁膜４０上に形成し、絶縁膜４０に形成したビアホール（図示せず）およびパッシベーション膜３８に形成したビアホール（図示せず）を介して金属再配線４４を金属パッド３６と接続する。その後、金属再配線４４上に金属ポスト４６を形成し、その後、封止樹脂５０を形成し、その後、金属ポスト４６上に半田端子４８を形成する。その後、封止樹脂５０と単結晶シリコン基板１０とをダイシングブレード９０によって、ダイシングする。
しかしながら、図１２に示すように、Ｗ−ＣＳＰでは封止樹脂５０形成後のダイシングされた側面がそのままパッケージの最終側面になるため、いくつかの弱点を抱えている。そのうちの一つに、パッケージ側面からの吸湿の問題がある。図１２に示すように、ダイシングした後のパッケージ側面には、層間絶縁膜３０が露出してしまう。この層間絶縁膜３０は主としてプラズマＣＶＤ法あるいは常圧ＣＶＤ法等によって形成されたシリコン酸化膜であって、パッシベーション膜に用いられるシリコン窒化膜や封止に用いられるモールド樹脂等に比べ、その耐湿性は大幅に劣る。
このパッケージ側壁の層間絶縁膜３０を通した吸湿を防ぐため、モールド樹脂封止する前に、予め層間絶縁膜３０が露出する領域にダイシングカットを単結晶シリコン基板１０の中途（ハーフカット）まで入れ、その後の樹脂封止によってこの層間絶縁膜３０の露出を防ぐ構造と製造方法が下記の特許文献に提案されている。
特開平１０−７９３６２号公報 特開２０００−２６０９１０号公報 特開２００６−１００５３５号公報
これら技術では、モールド樹脂によって、パッケージ側壁に露出する層間絶縁膜３０を覆っているので、密着性等に問題がある。そこで、モールド樹脂と、パッケージ側壁に露出する層間絶縁膜３０を覆う樹脂とを異なったものとすることも考えられる。
この方法では、図１４に示すように、予め封止樹脂５０を形成し、その後、ダイシングブレードにより封止樹脂５０側から単結晶シリコン基板１０の途中までハーフカット溝７０を形成し、その後、図１３に示すように、ハーフカット溝７０を封止樹脂５０とは異なる封止樹脂６０で埋め、その後、ハーフカット溝７０を形成する際に使用したダイシングブレードより細いダイシングブレードを使用して、フルカットを行い個片化する。このようにすれば、ハーフカット溝７０のダイシングのハーフカット端７６に露出する層間絶縁膜３０をモールド用の封止樹脂５０とは異なる封止樹脂６０で覆うことができるので、密着性を向上させ、耐湿性を向上させることができる。
しかしながら、これらの構造すべてに共通した課題として、温度サイクルを経た際のクラックがある。図１３に温度サイクル試験時のクラックの様子を示す。ハーフカット溝７０を形成する際に使用したダイシングブレードより細いダイシングブレードを使用して、フルカットを行うので、ハーフカット溝７０の底部がカットされることになり、ダイシングのフルカット端７４におけるハーフカット溝７０の底部端６４を起点として、シリコン基板１０に大きなクラック６６が生じてしまう。これは温度サイクル時に生じた異種材料（封止樹脂６０およびシリコン基板１０）間の線膨張率の違いに起因した熱応力がハーフカット底部端６４に集中した結果、シリコン基板１０が強度的に耐えることができなかったためと考えられる。
図１４および図１４のＢ部の部分拡大断面図である図１５に、従来提案されている模式的な状態でのハーフカット溝７０の形状を示す。しかし実際には、図１６に模式的断面図として示し、図１７にＳＥＭ断面写真として示しているように、ダイシングブレードの刃先の磨耗によって、完全な矩形ではなく、丸みを帯びたラウンド部６２を有するラウンド形状となる。この場合、応力集中点は、図１６に示すように、ハーフカット溝７０の底部端６４になり、応力が１点（実際には紙面に垂直な線状）に集中するため、図１５に示した理想的な形状に比べその最大応力は数倍になる。図１５のような形状、すなわち、ハーフカット溝７０が垂直な側壁８６および水平な底部８８で構成されていると、応力集中点は側壁８６と底部８８の交線８４となり、また、水平な底部８８によっても緩和されるので、図１６のようなラウンド部６２が形成される場合よりも最大応力は小さくなる。
スクライブライン幅が大きいと、幅の広いダイシングブレードを使用することができるので、ハーフカット溝７０の形状を図１４、１５に近付けることができ、最大応力も小さく保つことが可能ではある。しかしながら、チップ取れ数を増加させるために、スクライブライン幅を小さくすると、より薄いダイシングブレードを使用することになり、その場合には、ハーフカット溝７０の底部の形状が水平ではなくなり、より鋭角的に立ち上がってくるようになり、図１６、図１７に示す形状となり、応力がハーフカット溝７０の底部端６４に集中し、温度サイクル時により大きい応力が加わってしまい、クラックが生じやすくなる。
従って、本発明の主な目的は、熱膨張率の差に起因する応力を小さくしてクラックの発生を防止または抑制できる構造の半導体装置およびその製造方法を提供することにある。
本発明の第１の態様によれば、
半導体素子が形成された一主面と、前記一主面と交差する結晶面を備えた第３の面と、前記第３の面と交差する結晶面を備えた第２の面と、前記第２の面と鈍角の角度で交差する結晶面を備えた第１の面とを有する半導体単結晶基板と、前記第３の面と前記第２の面と前記第１の面の少なくとも一部を覆って設けられた第１の絶縁物とを備えた半導体装置であって、
前記第１の面は、前記第３の面と離間し且つ前記第２の面を介して前記第３の面と接続されており、前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の面である半導体装置が提供される。
このように、前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の第１の面を備えていれば、この第１の面の存在によって、応力集中が緩和され、クラックの発生を防止または抑制できる。
好ましくは、前記第１の面は、前記一主面の面方位との間で−３．５°〜＋３．５°の間の角度をなす面方位の面である。
このように、前記第１の面は、前記一主面の面方位との間で−３．５°〜＋３．５°の間の角度をなす面方位の面であれば、この第１の面の存在によって、応力集中がより有効に緩和され、クラックの発生を防止または抑制できる。また、抗折強度が従来の２倍となる。
より好ましくは、前記第１の面は、前記一主面の面方位と同じ面方位の面である。
前記第１の面が、前記一主面の面方位と同じ面方位の面であれば、この第１の面の存在によって、応力集中がさらにより有効に緩和され、クラックの発生を防止または抑制できる。
また、好ましくは、
前記一主面上に設けられた第２の絶縁物をさらに備え、
前記第３の面が前記一主面と交差する線は、前記第２の絶縁物の端部よりも内側であり、
前記第１の絶縁物の一部が前記第２の絶縁物の前記端部よりも内側にまで延在している。
このようにすれば、前記第２の絶縁物の密着性が向上する。
好ましくは、前記第２の絶縁物が層間絶縁膜である。
また、好ましくは、前記第２の絶縁物が封止樹脂である。
また、好ましくは、前記第２の絶縁物が層間絶縁膜であり、前記層間絶縁膜上に設けら
れた封止樹脂をさらに備える。
また、好ましくは、前記第１の絶縁物が封止樹脂である。
また、好ましくは、前記第１の絶縁物が、前記封止樹脂とは異なる封止樹脂である。このように封止樹脂を異なったものとすれば、例えば、第１の絶縁物として使用する封止樹脂により密着性のよいものを使用でき、耐湿性等を向上させることができる。
また、好ましくは、前記一主面が（１００）面であり、前記第１の面が（１００）面である。
また、好ましくは、前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第２の面が（１１１）面である。
また、好ましくは、前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第３の面が（１１０）面である。
なお、前記一主面が（１１０）面である場合には、好ましくは、前記第１の面は（１１０）面である。
半導体単結晶基板としては、好ましくは、ダイヤモンド構造の単結晶基板またはセン亜鉛鉱型構造の化合物半導体単結晶基板が使用される。
また、好ましくは、前記一主面上に設けられ、前記半導体素子と電気的に接続された金属再配線と、前記金属再配線に接続して設けられた外部接続端子とをさらに備える。
また、好ましくは、前記半導体装置がウエハレベル・チップサイズパッケージである。
本発明の第２の態様によれば、
複数のチップ状半導体装置に分割される半導体単結晶基板を準備する工程と、
前記半導体単結晶基板を前記複数の半導体装置に分割するスクライブラインに沿って前記半導体単結晶基板の一主面から前記半導体単結晶基板の途中まで第１の溝を機械的に形成する工程と、
前記第１の溝に露出する前記半導体単結晶基板をエッチングする工程と、
前記エッチング後に前記第１の溝に第１の絶縁物を埋め込む工程と、
前記第１の溝よりも幅の狭い第２の溝であって、前記第１の溝の底部から前記一主面とは反対側の他の主面に達する前記第２の溝を形成して、前記半導体単結晶基板を前記複数の半導体装置に分割する工程と、を備え、
前記半導体単結晶基板をエッチングすることによって、前記半導体単結晶基板に、前記一主面と交差する第３の面と、前記第３の面と交差する第２の面と、前記第２の面と鈍角の角度で交差し前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の第１の面と、を形成する半導体装置の製造方法が提供される。
このように、前記第１の面は、前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の面であれば、この第１の面の存在によって、応力集中が有効に緩和され、クラックの発生を防止または抑制できる。
さらにエッチングによって、第１の溝を機械的に形成する際に生じた結晶欠陥や微小クラックを除去でき、さらに半導体単結晶基板の強度を向上させることができ、クラックの発生を防止または抑制できる。従って、この第２の態様によれば、半導体基板の強度を向上させて、クラックの発生を防止または抑制するという課題も解決できる。
好ましくは、前記半導体単結晶基板が単結晶シリコン基板であり、前記エッチングが、前記単結晶シリコン基板を異方性にエッチングするウエットエッチングである。
より好ましくは、前記ウエットエッチングのエッチャントが、ＫＯＨ水溶液、ＮａＯＨ水溶液、ＴＭＡＨ水溶液またはヒドラジンである。
本発明の第３の態様によれば、
半導体素子が形成された一主面と、前記一主面と交差する側面とを有する半導体基板と、前記一主面上に設けられた第１の絶縁物と、前記側面の少なくとも一部を覆って設けられた第２の絶縁物とを備えた半導体装置であって、
前記第１の絶縁物で覆われた側面は、前記一主面と交差する面を備え、
前記面が前記一主面と交差する線は、前記第１の絶縁物の端部よりも内側であり
前記第２の絶縁物の一部が前記第１の絶縁物の前記端部よりも内側にまで延在している半導体装置が提供される。
このようにすれば、第１の絶縁物の半導体基板に対する密着性を向上させることができる。従って、この第３の態様によれば、第１の絶縁物の半導体基板に対する密着性を向上させるという課題を解決できる。
好ましくは、前記第２の絶縁物が前記第１の絶縁物の前記端部を覆って設けられている。
好ましくは、前記第１の絶縁物が層間絶縁膜である。
また、好ましくは、前記第１の絶縁物が封止樹脂である。
また、好ましくは、前記第１の絶縁物が層間絶縁膜であり、前記層間絶縁膜上に設けられた封止樹脂をさらに備える。
また、好ましくは、前記第２の絶縁物が封止樹脂である。
また、好ましくは、前記第１の絶縁物が、前記封止樹脂とは異なる封止樹脂である。
また、好ましくは、前記一主面が（１００）面であり、前記面が（１１０）面である。
前記一主面が（１１０）面である場合には、好ましくは、前記第１の面が（１１１）面である。
好ましくは、前記半導体装置がウエハレベル・チップサイズパッケージである。
本発明の第４の態様によれば、
複数のチップ状半導体装置に分割される半導体基板であって、前記半導体基板の一主面上に設けられた第１の絶縁物を有する前記半導体基板を準備する工程と、
前記半導体基板を前記複数の半導体装置に分割するスクライブラインに沿って、前記第１の絶縁物および前記半導体基板に第１の溝を機械的に形成する工程と、
前記第１の溝に露出する前記半導体基板をエッチングする工程と、
前記エッチング後に、前記第１の溝に第２の絶縁物を埋め込む工程と、
前記第１の溝よりも幅の狭い第２の溝であって、前記第１の溝の底部から前記一主面とは反対側の他の主面に達する前記第２の溝を形成して、前記半導体基板を前記複数の半導体装置に分割する工程と、を備え、
前記第１の溝を、前記半導体基板の一主面から前記半導体基板の途中まで形成し、
前記半導体基板をエッチングすることによって、前記一主面と交差する面であって、前記面が前記一主面と交差する線が、前記第１の絶縁物の端部よりも内側である前記面を形成し、
前記第１の溝に第２の絶縁物を埋め込むことによって、前記第２の絶縁物の一部が、前記第１の絶縁物が前記第１の溝に露出する端部よりも内側にまで延在しているようにする、半導体装置の製造方法が提供される。
このようにすれば、第２の絶縁物の半導体基板に対する密着性を向上させることができる。従って、この第４の態様によれば、第１の絶縁物の半導体基板に対する密着性を向上させるという課題を解決できる。
さらにエッチングによって、第１の溝を機械的に形成する際に生じた結晶欠陥や微小クラックを除去でき、さらに半導体基板の強度を向上させることができ、クラックの発生を防止または抑制できる。従って、この第４の態様によれば、半導体基板の強度を向上させて、クラックの発生を防止または抑制するという課題を解決できる。
好ましくは、前記半導体単結晶基板が単結晶シリコン基板であり、前記エッチングが、前記単結晶シリコン基板を異方性にエッチングするウエットエッチングである。
本発明によれば、熱膨張率の差に起因する応力を小さくしてクラックの発生を防止または抑制できる構造の半導体装置およびその製造方法が提供される。
また、本発明の構造の半導体装置は、より薄い刃を持つダイシングブレード等で製造しても熱膨張率の差に起因する応力を小さくできるので、スクライブラインをより細くすることができ、その分チップ取れ数を多くすることができる。
図１は、本発明の好ましい実施の形態の半導体装置を説明するための概略斜視図である。 図２は、図１のＸ−Ｘ線断面図である。 図３は、本発明の好ましい実施の形態の半導体装置の構造および製造方法を説明するための概略縦断面図である。 図４は、図３のＡ部の部分拡大概略断面図である。 図５は、図４に相当する部分のＳＥＭ写真である。 図６は、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図７は、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための工程図である。 図８Ａは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｂは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｃは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｄは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｅは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｆは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｇは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｈは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｉは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図８Ｊは、本発明の好ましい実施の形態の半導体装置の製造方法を説明するための概略縦断面図である。 図９（Ａ）、９（Ｂ）は、それぞれ本発明の好ましい実施の形態に係る構造物と従来の構造物の抗折強度の測定方法を説明するための概略縦断面図および概略平面図である。 図１０は、本発明の好ましい実施の形態に係る構造物と従来の構造物の抗折強度評価おける最大荷重を示す図である。 図１１は、従来の半導体装置の製造方法を説明するための概略縦断面図である。 図１２は、図１１に示す従来の半導体装置の製造方法によって製造した半導体装置を説明するための概略縦断面図である。 図１３は、従来の半導体装置の製造方法によって製造された半導体装置を説明するための概略縦断面図である。 図１４は、従来の半導体装置の構造および製造方法を説明するための概略縦断面図である。 図１５は、図１４のＢ部の部分拡大概略断面図である。 図１６は、図１４のＢ部を説明するための部分拡大概略断面図である。 図１７は、図１６に相当する部分のＳＥＭ写真である。
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
図１、図２を参照すると、本実施例の半導体装置であるＷ−ＣＳＰ１００では、単結晶シリコン基板１０の一方の主面１８にダイオードやトランジスタ等の様々な機能を有する半導体素子２０が形成されている。その単結晶シリコン基板１０の一方の主面１８上に層間絶縁膜３０が形成されている。層間絶縁膜３０には、ビアホール３２が設けられている。層間絶縁膜３０上には、ビアホール３２に設けられた埋込電極３４を介して半導体素子２０に接続された金属パッド３６が形成されている。層間絶縁膜３０上には、金属パッド３６を覆ってパッシベーション膜３８が形成されている。パッシベーション膜３８には金属パッド３６を露出するビアホール３９が設けられている。パッシベーション膜３８上には、ポリイミド等の絶縁膜４０が設けられている。絶縁膜４０にはビアホール３９と連通し、金属パッド３６と接続するためのビアホール４２が設けられている。絶縁膜４０上にはビアホール４２，ビアホール３９を介して金属パッド３６と接続する金属再配線４４が設けられている。金属再配線４４上には金属ポスト４６が設けられている。絶縁膜４０上には金属ポスト４６を埋め込む封止樹脂５０が設けられている。金属ポスト４６上には半田端子４８が封止樹脂５０から露出して設けられている。半田端子４８は、モジュール基板（図示せず）と電気的接続をするための接続端子として使用される。
単結晶シリコン基板１０は、主面１８と、底面１９と、４つの側面２１とを備えている。本実施の形態では、（１００）基板を使用しており、主面１８および底面１９は（１００）面である。側面２１は、底面側から順に、端面１１、加工面１２、加工面１４、加工面１６を備えている。端面１１は、後述するように、ダイシングブレード９４（図８Ｊ参照）で切り取られた面であり、主面１８にほぼ垂直である。加工面１２、１４、１６は、後述するように、ダイシングブレード９２（図８Ｄ参照）によって形成されたハーフカット溝７０を、ＫＯＨ水溶液によって異方性エッチングして形成された面である。加工面１２は（１００）面であり、主面１８と平行な面である。加工面１４は（１１１）面であり、加工面１２となす角θは、約１２５°である。加工面１６は、（１１０）面であり、主面１８に垂直な面である。なお、加工面１２の端部１３は、ダイシングブレード９４（図８Ｊ参照）で切り取られた線であり、側面２１と封止樹脂５０との間の境界の端部である。
本実施の形態では、加工面１２、１４、１６、層間絶縁膜３０の端面３１および封止樹脂５０の端面５１は、封止樹脂６０によって覆われている。
加工面１２は（１００）面であり、主面１８と平行な面であるので、単結晶シリコン基板１０と封止樹脂６０との間の熱膨張係数の差に基づく応力が集中することを緩和できる。さらに、加工面１２と約１２５°の角度をなす加工面１４が加工面１２の内側に形成されているので、さらに応力を緩和することができる。なお、加工面１２の幅は、好ましくは２〜１５μｍである。２μｍ未満の場合、加工精度の観点から制御が困難である。１５μｍを超える場合、ハーフカット幅Ａを拡張し、かつＳｉエッチング量を１５μｍ未満にする必要があり、グリッドライン寸法上の制約が増すと共に、十分な基板強度を得るのが困難になるからである。
層間絶縁膜３０の端面３１および封止樹脂５０の端面５１は、後述するように、ダイシングブレード９２（図８Ｄ参照）で切り取られた面である。その下の単結晶シリコン基板１０の側面もダイシングブレード９２（図８Ｄ参照）で切り取られた状態では、端面３１および端面５１とは、面一であったが、ＫＯＨ水溶液による異方性エッチングにより、結晶面（１１０）が現れると共に、距離ｄだけ内側に移動している。そして、加工面１６を覆う封止樹脂６０も端面３１および端面５１よりもこの距離ｄだけ内側に延在している。
封止樹脂６０としては、封止樹脂５０とは異なる樹脂を使用しており、密着性のよい樹脂を使用している。さらに、封止樹脂６０は距離ｄだけ内側に喰い込んでいるので、＜１１０＞方向の密着性がより大きくなっている。その結果、特に、層間絶縁間３０の端面３１から水分が浸入するのをより有効に抑制または防止でき、耐湿性をより向上させることができる。なお、この距離ｄは、好ましくは１〜１０μｍである。Ｓｉ（１１０）面のＫＯＨに対するエッチング速度は、ほぼＳｉ（１００）面のそれに等しいため、距離ｄの好適な範囲は、深さαの好適な範囲と１対１に対応している。Ｓｉの１μｍのエッチングに対し、基板の抗折強度は約２倍になり十分な強度が期待できる。また、密着力を高める効果も期待できる。一方、１０μｍを超えると基板強度の改善はほぼ飽和しており、Ｓｉ（１１１）面−加工面１２の確保が困難になってくる。Ｓｉを１μｍエッチングすると、加工面１２は０．７μｍ狭くなる。
図３、図４には、ダイシングブレード９２（図８Ｄ参照）によって形成されたハーフカット溝７０を、ＫＯＨ水溶液によって異方性エッチングして形成された状態のハーフカット溝７０の底部及び側部の形状が模式的に示されている。
上述したように、ハーフカット底部の形状、すなわち図４での加工面１２はＳｉ基板の主面１８に対して平行である。この加工面１２は、Ｓｉ（１００）基板を用いている場合はＳｉ（１００）面であり、加工面１６および加工面１４で構成する側部の形状は、それぞれＳｉ（１１０）面及びＳｉ（１１１）面である。この時、加工面１４と加工面１２で形成する加工面角θを図４のように定義すると、加工面角θ＝１８０°−約５５°＝約１２５°である。また、加工面１６がハーフカット形成時の加工面（封止樹脂の端面５１）より能動領域側の内側に入り込んだ（食い込んだ）形状となっている。さらに、個片化加工（フルカット）後にこの加工面１２が残る構造となっている。
試作結果のＳＥＭ写真を図５に示す。従来例として示した図１７のような底部のラウンド形状はなく、上述したように、加工面が基板の結晶面で特徴づけられ、加工面１６が封止樹脂端よりも内側に食い込んだ形状を実現できている。
本実施の形態における平面構造について、図６を参照してより詳細に説明する。図中のハーフカット及びフルカットについては、それぞれダイヤモンドブレードを用いて形成した場合について説明する。ただし、本実施の形態は、ハーフカット及びフルカットの形成方法には本質的に依存しない。
スクライブライン幅（ここでは、パッシベーション膜３８間の距離と定義する）をＬ、１回目のダイシング幅（ハーフカット溝７０の幅）をＡ、シリコン基板に入ったハーフカット深さをＨ、２回目のダイシング幅（フルカット溝７２の幅）をＢ、ハーフカット溝７０とフルカット溝７２のクリアランスの間隔をＷ（ここではグリップ幅と定義する）、ハーフカット後の加工処理によって生じるシリコンエッチング量（ここでは、ハーフカット底部からの深さと定義する）をα、同じく加工処理によって形成されＳｉ（１１１）面で特徴づけられる面を加工面１４、とそれぞれ定義すると、スクライブラインと１回目のダイシングとの間隔は、（L−Ａ ）／２ ＝５〜１０μｍ程度確保することが望ましい。５μｍより間隔が狭い場合、ダイシング溝幅のばらつき、ダイシング時の合わせズレ等の製造上のばらつき要因によって、素子領域（パッシベーション膜３８の端部３７の内側の領域）にダイシングの影響が及ぶ可能性がある。また間隔を１０μｍ以上にした場合、ここで定義したグリップ幅Ｗを有限の値で確保するのが現実上困難になる。また、グリップ幅Ｗは、Ｗ＝（Ａ−Ｂ）／２＝１０μｍ程度以上確保することが望ましい。この時、後処理におけるＳｉエッチング量の最大値αは、Ｈ×ｔａｎ３５°＞（L−Ａ）／２の時、α（最大値）＝（L−Ａ）／２であり、 Ｈ×ｔａｎ３５°＜＝（L−Ａ）／２以下の時は、α（最大値）＝Ｗ／（ｔａｎ３５°）＝約１．４３×Ｗμｍ未満である。前者の場合で、（Ｌ−Ａ）／２μｍ以上のシリコン基板１０のエッチングを行った場合、サイドエッチ領域が素子領域に及んでしまう。また、後者の場合、約１．４３×Ｗμｍ以上のシリコン基板１０のエッチングを行った場合、２回目のダイシング（フルカット）により、加工面１２（Ｓｉ（１００）面）が消失してしまう。
ダイシングブレードによるハーフカット溝７０形成後であってエッチング前の底部の形状が、図６のような（図１５のような）矩形ではなく、図１６のようなラウンド形状の場合には、図６のシリコン基板のエッチングによって生じる加工面１４（Ｓｉ（１１１）面）がそのラウンド形状に外接するようにシフトし、シリコン基板のエッチング量の最大値αはラウンド形状が大きくなる（面取り量が多くなる）程小さくなる（加工可能範囲が狭くなる）ため、ハーフカットに用いるブレード形状は、矩形により近い方が望ましい。
次に、本実施の形態の製造方法について、図７の製造フロー及び図８Ａ〜８Ｊの断面フロー図を参照して説明する。製造方法は、大別すると４つの工程でできており、シリコン基板１０の主面１８にダイオード、トランジスタ等の半導体素子２０を形成し、その後、主面１８上に外部接続用の金属パッド３６を形成し、パッシベーション膜３８を形成する第１の工程（一般的に言われる半導体前工程）と、パッシベーション膜３８上に、モジュール基板と電気的に接続するための半田端子４８（後述する）と金属パッド３６とを電気的に中継するための金属再配線４４と金属ポスト４６を形成する第２の工程と、金属再配線４４と金属ポスト４６を覆う封止樹脂５０を形成する第３の工程と、封止樹脂５０の厚みおよびシリコン基板１０の厚みを所望の厚みに仕上げ、最終的に個片化する第４の工程で構成される。
まず、第１の工程について説明する（ステップＳ１）。図８Ａに示すように、単結晶シリコン基板１０の主面１８にダイオード、トランジスタ等の半導体素子２０を形成し、その後、単結晶シリコン基板１０の主面１９上に層間絶縁膜３０を形成し、層間絶縁膜３０にビアホール３２を設け、ビアホール３２を埋込電極３４で埋め、層間絶縁膜３０上に、ビアホール３２に設けられた埋込電極３４を介して半導体素子２０と接続された外部接続用の金属パッド３６を形成する。その後、金属パッド３６を覆ってパッシベーション膜３８を形成し、パッシベーション膜３８に金属パッド３６を露出するビアホール３９を形成する。ここまでが所謂前工程を呼ばれる工程である。
その後、ポリイミド等の絶縁膜４０を形成し、絶縁膜４０に金属パッド３６を露出するビアホール４２を形成する。その後、金属再配線４４を絶縁膜４０上に形成し、絶縁膜４０に形成したビアホール４２およびパッシベーション膜３８に形成したビアホール３９を介して金属再配線４４を金属パッド３６と接続する。その後、金属再配線４４上に金属ポスト４６を形成する。（ステップＳ２）
その後、図８Ｂに示すように、金属再配線４４、金属ポスト４６を覆うように第１の封止樹脂５０を形成する（ステップＳ３１）。この封止樹脂５０は、金型を用いての圧入、スピンコート法、スプレーコート法、あるいはスクリーン印刷等で形成することができる。
この後、図８Ｃに示すように、第１回目の樹脂研削を行う（ステップＳ３２）。
この第１回目の樹脂研削では、金属ポスト４６の頭出しを行い、最終的な樹脂膜厚より浅く（樹脂厚さを厚く）止めるのが好適である。ただし、この封止樹脂５０が可視光に対して透明な樹脂である場合には、この第１回目の樹脂研削は必ずしも必要ではない。
予め封止樹脂５０を薄膜化し、金属ポスト４６の表面を封止樹脂５０上に露出させることで、次工程のダイシング（ハーフカット）時の合わせ精度が向上すると共に、第２の封止樹脂の埋め込み性を改善することが可能となる。
次に図８Ｄに示すように、ダイシングブレード９２を使用して、半導体基板１０上のスクライブラインに沿って、第２の樹脂を埋め込むためのハーフカット溝７０を形成する（ステップＳ３３）。ただし本実施の形態の効果は、このハーフカット溝７０をいつの段階に形成するか、すなわち、予め封止樹脂５０を形成した後、ハーフカット溝７０を形成するか、あるいは、予めハーフカット溝７０を形成した後、封止樹脂５０を形成するか、には本質的に依存せず、どちらの場合についても有効である。
このハーフカット溝７０の深さは、層間絶縁膜３０より深いことが必須であり、好適な例として、そのハーフカット溝７０の底部が半導体素子２０を形成しているシリコン基板の表面（主面１８）から５０〜２００μｍ程度になるように形成する。深さが５０μｍ以上であれば、製造工程上安定に層間絶縁膜３０より深い溝を形成することが可能であり、２００μｍ以下にすることで、製造時の十分なウエハ強度を保持することが可能となり、後工程でのこのハーフカット溝７０を起因としたウエハ割れを抑制することができる。また、このハーフカット溝７０の幅は後の２回目のダイシング（フルカット）の幅より広くする（Ａ−Ｂ＞０：図６参照）ことが必須である。上述したように、（Ａ−Ｂ）／２は１０μｍ程度以上あることが望ましい。
このハーフカット溝７０形成後に、図８Ｅに示すように、ハーフカット溝７０の底部及び側壁部の形状を図４、図５に示した形状にするための加工処理を行う（ステップＳ３４）。
この加工処理には水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ヒドラジン（Ｎ２Ｈ４）を用いることができる。これらのエッチャントを使用した単結晶シリコン基板のウエットエッチングでは、（１１１）面のエッチング速度が他の面、例えば（１００）面、（１１０）面に比べて極端に小さいので、異方性エッチングを行うことができる。
半導体製造ラインでの使用を鑑みると、これらのエッチャントの中で、ＫＯＨ処理が最も取り扱いやすく、本実施の形態の試作ではＫＯＨ水溶液を用いた。ＫＯＨ水溶液はシリコン基板（１００）面、（１１０）面のみを選択的にエッチングし、他の封止樹脂、金属ポスト（例えばＣｕ）、シリコン窒化膜等を侵食せず（十分な選択比をもっている）に、図５の形状を得ることができる。
一例として、スクライブライン幅が８０μｍ程度の時、ハーフカット溝７０の幅を６０μｍ程度、シリコンエッチング量（Ｓｉ（１００）面エッチングレート換算）を１〜１０μｍ程度、フルカット溝７２（図８Ｊ参照）の幅を４０μｍ程度にすることが好適である。この時、ダイシング（フルカット）後に、図４、図５を参照して説明したハーフカット底部および側壁部の形状を実現できる。
この後、図８Ｆに示すように、エッチング加工を加えたハーフカット溝７０に第２の封止樹脂６０の形成を行う（ステップＳ３５）。この方法には、スクリーン印刷、ディスペンス方式、スピンコート法、スプレーコート法等のシリコン基板に大きな圧力がかからない製造方法が好適である。図８Ｆでは、スクリーン印刷を用いた場合を図示している。
しかる後に、図８Ｇに示すように、２回目の樹脂研削を行い所望の樹脂厚さに仕上げる（ステップＳ４１）。この時に、第２の封止樹脂６０でハーフカット溝７０の埋め込み以外の不要な樹脂は研削除去される。
次に図８Ｈに示すように、シリコン基板１０の研削を行い、シリコン基板１０の厚さを所望の厚さに仕上げる（ステップＳ４２）。
次に、図８Ｉに示すように、半田端子４８を金属ポスト４６上に形成後（ステップＤ４３）、図８Ｊに示すように、ダイシングブレード９４を使用して、ダイシング溝７２を形成して、半導体装置に個片化するダイシング（フルカット）を行う（ステップＳ４４）ことで、半導体装置のパッケージ化が完了する。
上述した本実施の形態では、ハーフカット溝７０の底部の形状を従来の図１６の形状から、図４の形状にすることにより、ハーフカット溝７０の底部に集中していた応力を数分の１に緩和することが可能になる。また、ハーフカット溝７０の底部の形状を図１５の完全な矩形（加工面角９０°）から、図４のように、９０°よりも大きな鈍角（本実施の形態では、約１２５°）にすることにより、さらに最大応力を緩和することが可能になる。加えて、エッチングにより、加工面１６が内側に移動するので、Ｓｉ＜１１０＞軸方向へのグリップ領域が拡張されて、グリップ領域に形成される第２の封止樹脂６０が半導体基板１０に碇状に食い込む形状となるため、このアンカー効果によって第２の封止樹脂６０と半導体基板１０との密着性が改善する。
さらに本実施の形態の構成を実現するためのエッチング加工処理による副次効果として、ハーフカット溝７０形成時にシリコン基板１０に導入された欠陥や微小クラックをエッチング除去することができ、シリコン基板１０が本来もつ機械強度まで飛躍的に強くすることが可能となる。
強度の向上を証明するため、図１０に、ダイシングブレード９２を使用してハーフカット溝７０を形成し、エッチング処理を施していない従来構造と、ダイシングブレード９２を使用してハーフカット溝７０を形成し、その後エッチング処理を施した本実施の形態の構造との機械強度（抗折強度）の比較結果を示す。本実施の形態の構造は、従来構造に比べ、３倍以上の機械強度をもつことが確認された。この結果として、シリコン基板１０の機械強度は大幅に向上し、パッケージ化後の温度サイクルが加わる環境下においても、 シリコン基板１０のクラックを抑制することが可能になる。なお、図９に示すように、この抗折強度の測定は、長さ６．４ｍｍ、幅４．８ｍｍ、厚さ０．７２ｍｍのシリコン基板１０の主面１８上に厚さ０．１３ｍｍの封止樹脂５０を形成したものの中央に、ダイシングブレード９２を使用してハーフカット溝７０を形成したものを従来構造の試料とし、さらにエッチング処理を施したものを本実施の形態の試料とした。なお、ハーフカット溝７０のシリコン基板に対する深さは６０μｍであり、ハーフカット溝７０の幅は、６０μｍであった。
このようにして作成した試料の封止樹脂５０を形成した側を下側として、支点間距離３．００ｍｍの２つの支点８２で支え、線荷重を与える荷重刃８１を１ｍｍ／ｍｉｎの速度で下側に移動させて測定した。
１０ 単結晶シリコン基板
１１ 端面
１２ 加工面
１３ エッジ線
１４ 加工面
１６ 加工面
１８ 主面
１９ 裏面
２０ 半導体素子
２１ 側面
３０ 層間絶縁膜
３１ 端面
３２ ビアホール
３４ 埋込電極
３６ 金属パッド
３７ 端部
３８ パッシベーション膜
３９ ビアホール
４０ 絶縁膜
４２ ビアホール
４４ 金属再配線
４６ 金属ポスト
４８ 半田端子
５０ 封止樹脂
５１ 端面
６０ 封止樹脂
６２ ラウンド部
６４ ハーフカット溝の底部端
６６ クラック
７０ ハーフカット溝
７２ フルカット溝
７４ ダイシングのフルカット端
７６ ダイシングのハーフカット端
８１ 荷重刃
８２ 支点
８４ 交線
８６ 垂直な側壁
８８ 水平な底部
９０、９２、９４ ダイシングブレード
１００ Ｗ−ＣＳＰ

Claims (35)

  1. 半導体素子が形成された一主面と、前記一主面と交差する結晶面を備えた第３の面と、前記第３の面と交差する結晶面を備えた第２の面と、前記第２の面と鈍角の角度で交差する結晶面を備えた第１の面とを有する半導体単結晶基板と、前記第３の面と前記第２の面と前記第１の面の少なくとも一部を覆って設けられた第１の絶縁物とを備えた半導体装置であって、
    前記第１の面は、前記第３の面と離間し且つ前記第２の面を介して前記第３の面と接続されており、前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の面である半導体装置。
  2. 前記第１の面は、前記一主面の面方位との間で−３．５°〜＋３．５°の間の角度をなす面方位の面である請求項１記載の半導体装置。
  3. 前記第１の面は、前記一主面の面方位と同じ面方位の面である請求項１記載の半導体装置。
  4. 前記一主面上に設けられた第２の絶縁物をさらに備え、
    前記第３の面が前記一主面と交差する線は、前記第２の絶縁物の端部よりも内側であり、
    前記第１の絶縁物の一部が前記第２の絶縁物の前記端部よりも内側にまで延在している請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第２の絶縁物が層間絶縁膜である請求項４記載の半導体装置。
  6. 前記第２の絶縁物が封止樹脂である請求項４記載の半導体装置。
  7. 前記第２の絶縁物が層間絶縁膜であり、前記層間絶縁膜上に設けられた封止樹脂をさらに備える請求項４記載の半導体装置。
  8. 前記第１の絶縁物が封止樹脂である請求項１乃至７のいずれかに記載の半導体装置。
  9. 前記第１の絶縁物が、前記封止樹脂とは異なる封止樹脂である請求項６または７記載の半導体装置。
  10. 前記一主面が（１００）面であり、前記第１の面が（１００）面である請求項１乃至９のいずれかに記載の半導体装置。
  11. 前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第２の面が（１１１）面である請求項１乃至９のいずれかに記載の半導体装置。
  12. 前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第３の面が（１１０）面である請求項１乃至９のいずれかに記載の半導体装置。
  13. 前記一主面が（１１０）面であり、前記第１の面が（１１０）面である請求項１乃至９のいずれかに記載の半導体装置。
  14. 半導体単結晶基板は、ダイヤモンド構造の単結晶基板またはセン亜鉛鉱型構造の化合物半導体単結晶基板である１乃至１３のいずれかに記載の半導体装置。
  15. 前記一主面上に設けられ、前記半導体素子と電気的に接続された金属再配線と、前記金属再配線に接続して設けられた外部接続端子とをさらに備える請求項１乃至１４のいずれかに記載の半導体装置。
  16. 前記半導体装置がウエハレベル・チップサイズパッケージである請求項１乃至１４のいずれかに記載の半導体装置。
  17. 複数のチップ状半導体装置に分割される半導体単結晶基板を準備する工程と、
    前記半導体単結晶基板を前記複数の半導体装置に分割するスクライブラインに沿って前記半導体単結晶基板の一主面から前記半導体単結晶基板の途中まで第１の溝を機械的に形成する工程と、
    前記第１の溝に露出する前記半導体単結晶基板をエッチングする工程と、
    前記エッチング後に前記第１の溝に第１の絶縁物を埋め込む工程と、
    前記第１の溝よりも幅の狭い第２の溝であって、前記第１の溝の底部から前記一主面とは反対側の他の主面に達する前記第２の溝を形成して、前記半導体単結晶基板を前記複数の半導体装置に分割する工程と、を備え、
    前記半導体単結晶基板をエッチングすることによって、前記半導体単結晶基板に、前記一主面と交差する第３の面と、前記第３の面と交差する第２の面と、前記第２の面と鈍角の角度で交差し前記一主面の面方位との間で−５°〜＋５°の間の角度をなす面方位の第１の面と、を形成する半導体装置の製造方法。
  18. 前記第１の面は、前記一主面の面方位との間で−３．５°〜＋３．５°の間の角度をなす面方位の面である請求項１７記載の半導体装置の製造方法。
  19. 前記第１の面は、前記一主面の面方位と同じ面方位の面である請求項１７記載の半導体装置の製造方法。
  20. 前記一主面上に第２の絶縁物を形成する工程をさらに備え、前記第１の溝は、前記第２の絶縁物および前記半導体単結晶基板に機械的に形成される請求項１７乃至１９のいずれかに記載の半導体装置の製造方法。
  21. 前記第３の面が前記一主面と交差する線は、前記第２の絶縁物の端部よりも内側であり、
    前記第１の溝に前記第１の絶縁物を埋め込む工程によって、前記第１の絶縁物の一部が前記第２の絶縁物が前記第１の溝に露出する端部よりも内側にまで延在しているように前記第１の溝に第１の絶縁物を埋め込む請求項２０記載の半導体装置の製造方法。
  22. 前記第２の絶縁物が層間絶縁膜である請求項２０または２１記載の半導体装置の製造方法。
  23. 前記第２の絶縁物が封止樹脂である請求項２０または２１記載の半導体装置の製造方法。
  24. 前記第２の絶縁物が層間絶縁膜であり、前記層間絶縁膜上に封止樹脂をさらに形成する工程を備え、前記第１の溝は、前記層間絶縁膜、前記封止樹脂および前記半導体単結晶基板に機械的に形成される請求項２０または２１記載の半導体装置の製造方法。
  25. 前記第１の絶縁物が封止樹脂である請求項１７乃至２２のいずれかに記載の半導体装置の製造方法。
  26. 前記第１の絶縁物が、前記封止樹脂とは異なる封止樹脂である請求項２４または２５記載の半導体装置の製造方法。
  27. 前記一主面が（１００）面であり、前記第１の面が（１００）面である請求項１７乃至２６のいずれかに記載の半導体装置の製造方法。
  28. 前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第２の面が（１１１）面である請求項１７乃至２６のいずれかに記載の半導体装置の製造方法。
  29. 前記一主面が（１００）面であり、前記第１の面が（１００）面であり、前記第３の面が（１１０）面である請求項１７乃至２６のいずれかに記載の半導体装置の製造方法。
  30. 前記一主面が（１１０）面であり、前記第１の面が（１１０）面である請求項１７乃至２６のいずれかに記載の半導体装置の製造方法。
  31. 前記半導体単結晶基板が単結晶シリコン基板であり、前記エッチングが、前記単結晶シリコン基板を異方性にエッチングするウエットエッチングである請求項１７乃至３０のいずれかに記載の半導体装置の製造方法。
  32. 前記ウエットエッチングのエッチャントが、ＫＯＨ水溶液、ＮａＯＨ水溶液、ＴＭＡＨ水溶液またはヒドラジンである請求項３１記載の半導体装置の製造方法。
  33. 半導体単結晶基板は、ダイヤモンド構造の単結晶基板またはセン亜鉛鉱型構造の化合物半導体単結晶基板である請求項１７乃至３０のいずれかに記載の半導体装置の製造方法。
  34. 前記一主面上に設けられ、前記半導体素子と電気的に接続された金属再配線と、前記金属再配線に接続して設けられた外部接続端子とをさらに備える請求項１７乃至３３のいずれかに記載の半導体装置の製造方法。
  35. 前記半導体装置がウエハレベル・チップサイズパッケージである請求項１７乃至３３のいずれかに記載の半導体装置の製造方法。
JP2009184757A 2009-08-07 2009-08-07 半導体装置およびその製造方法 Active JP5475363B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009184757A JP5475363B2 (ja) 2009-08-07 2009-08-07 半導体装置およびその製造方法
US12/805,555 US8536694B2 (en) 2009-08-07 2010-08-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009184757A JP5475363B2 (ja) 2009-08-07 2009-08-07 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014020510A Division JP5819999B2 (ja) 2014-02-05 2014-02-05 半導体装置およびその半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011040480A JP2011040480A (ja) 2011-02-24
JP5475363B2 true JP5475363B2 (ja) 2014-04-16

Family

ID=43534195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009184757A Active JP5475363B2 (ja) 2009-08-07 2009-08-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8536694B2 (ja)
JP (1) JP5475363B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482105B2 (en) * 2010-01-29 2013-07-09 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
DE102011112659B4 (de) 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9082832B2 (en) * 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
WO2017002200A1 (ja) * 2015-06-30 2017-01-05 オリンパス株式会社 半導体装置
US9922895B2 (en) * 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
JP7015218B2 (ja) 2018-06-28 2022-02-02 ルネサスエレクトロニクス株式会社 半導体装置
KR102557402B1 (ko) 2018-10-19 2023-07-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
JPWO2021117345A1 (ja) * 2019-12-12 2021-06-17

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004363380A (ja) * 2003-06-05 2004-12-24 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005216941A (ja) * 2004-01-27 2005-08-11 New Japan Radio Co Ltd チップサイズ半導体装置およびその製造方法
JP4507175B2 (ja) * 2004-09-09 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4607531B2 (ja) * 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
WO2006054606A1 (ja) * 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP2008117895A (ja) * 2006-11-02 2008-05-22 Fujikura Ltd 半導体装置及びその製造方法、並びに電子部品
JP2009016623A (ja) * 2007-07-05 2009-01-22 Olympus Corp 半導体パッケージ

Also Published As

Publication number Publication date
JP2011040480A (ja) 2011-02-24
US8536694B2 (en) 2013-09-17
US20110031615A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5475363B2 (ja) 半導体装置およびその製造方法
TWI458071B (zh) 晶片封裝體及其製造方法
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
US9613865B2 (en) Semiconductor die and die cutting method
US8072044B2 (en) Semiconductor die containing lateral edge shapes and textures
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
US8803297B2 (en) Semiconductor device including a stress relief layer and method of manufacturing
KR20120080641A (ko) 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법
US10964595B2 (en) Method for singulating packaged integrated circuits and resulting structures
US8143102B2 (en) Integrated circuit package system including die having relieved active region
JP2004055852A (ja) 半導体装置及びその製造方法
TWI567894B (zh) 晶片封裝
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
US8890322B2 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
US20080233714A1 (en) Method for fabricating semiconductor device
JP6077622B2 (ja) 半導体装置およびその半導体装置の製造方法
JP5819999B2 (ja) 半導体装置およびその半導体装置の製造方法
JP2009188148A (ja) 半導体装置およびその製造方法
JP2005044901A (ja) 半導体ウェハ分割方法
JP5080551B2 (ja) 半導体装置の製造方法
JP2005268425A (ja) 半導体装置およびその製造方法
JP2005311117A (ja) 半導体装置及びその製造方法
CN115051678A (zh) 一种声表面波滤波器晶圆级封装结构及其制作方法
US7964960B2 (en) Semiconductor device having non parallel cleavage planes in a substrate and supporting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140206

R150 Certificate of patent or registration of utility model

Ref document number: 5475363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150