CN1577832A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1577832A
CN1577832A CNA2004100621554A CN200410062155A CN1577832A CN 1577832 A CN1577832 A CN 1577832A CN A2004100621554 A CNA2004100621554 A CN A2004100621554A CN 200410062155 A CN200410062155 A CN 200410062155A CN 1577832 A CN1577832 A CN 1577832A
Authority
CN
China
Prior art keywords
dielectric film
wiring
fuse
contrary
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100621554A
Other languages
English (en)
Inventor
服部司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577832A publication Critical patent/CN1577832A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，其目的在于：利用绝缘膜即铜布线的扩散防止膜实现逆熔丝结构。半导体器件，包括：形成在半导体衬底1上由第一金属制成的第一布线4、形成在第一布线4上的第二绝缘膜5、形成在该第二绝缘膜5上由第二金属制成的第二布线8。该第二绝缘膜5具有为防止第一金属扩散的阻挡性。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别涉及在FPGA(FieldProgrammable Gate Array)元件即可再构成的逻辑元件中所用的逆熔丝(anti-fuse)结构及其制造方法。
背景技术
下面，参考图9(a)～图9(f)，说明与背景技术有关的半导体器件的制造方法，具体而言，为逆熔丝的制造方法。
图9(a)～图9(f)为显示背景技术所涉及的半导体器件的制造方法中的主要工序的剖面图。
首先，如图9(a)所示，在半导体衬底100上沉积由铝等金属材料制成的布线层101a。需提一下，这里布线层101a可为在铝层的上、下以钛或者氮化钛等为代表的金属材料的叠层结构。接着，在布线层101a上沉积由非晶硅等制成的具有逆熔丝功能的第一绝缘膜102。
接着，如图9(b)所示，通过光刻工序及蚀刻工序将布线层101a和第一绝缘膜102图案化而形成布线101。
接着，如图9(c)所示，在半导体衬底100上形成第二绝缘膜103而将布线层101a被图案化所形成的布线101及已图案化了的第一绝缘膜102覆盖起来。
接着，如图9(d)所示，蚀刻第二绝缘膜103而形成通到第一绝缘膜膜102上面的第一通孔(via hole)104及第二通孔105。需提一下，具有逆熔丝功能的第一绝缘膜102从第一通孔104及第二通孔105的底部露出来。
接着，如图9(e)所示，形成抗蚀膜106以便仅将形成在逆熔丝形成区域9B的第二通孔105覆盖起来。接着，再以抗蚀图案106为屏蔽通过蚀刻除去存在于第一绝缘膜102中第一通孔104底部的部分，以便形成在电路形成区域9A的第一通孔104和布线101连接起来。之后，再除去抗蚀膜106。
接着，如图9(f)所示，利用CVD及CMP技术等用金属材料填充第一通孔104及第二通孔105而形成第一孔塞(via plug)107及第二孔塞108。
如上所述，逆熔丝109形成在逆熔丝形成区域9B中(例如参考专利文献1)。
[专利文献1]  日本国公开专利公报特开平6-97171号公报
然而，在背景技术所涉及的半导体器件的制造方法中，需要一个在逆熔丝形成区域9B以外的区域中，换句话说，电路形成区域9A中，至少形成具有逆熔丝功能的第一绝缘膜102的工序。这样一来，与在逆熔丝形成区域9A中不采用逆熔丝结构的那一情况下的工序相比，亦即在逆熔丝形成区域9A中不形成具有逆熔丝功能的第一绝缘膜102的那一种情况下的工序相比，工序道数增加了，故制造成本增加；因为随着工序数的增加，粒子也增加，所以恐怕产品合格率会下降；与仅将布线101图案化的那种情况相比，将电路形成区域9A中由具有逆熔丝功能的第一绝缘膜102和布线101构成的叠层结构图案化是一件非常困难的事情；而且，如图9(f)所示，恐怕在逆熔丝形成区域9B中具有逆熔丝功能的第一绝缘膜102和电路形成区域9A中的布线101之间会因为第二绝缘膜103埋入不良而出现空隙(void)103a。
发明内容
本发明正是为解决上述问题而开发研究出来的，其目的在于：提供一种工序道数减少，而实现了制造成本下降、产品合格率提高等的半导体器件及其制造方法。
为达到上述目的，本发明所涉及的第一种半导体器件，包括：形成在半导体衬底上由第一金属制成的第一金属图案，形成在第一金属图案上的绝缘膜，以及形成在绝缘膜上由第二金属制成的第二金属图案；绝缘膜具有为防止所述第一金属扩散的阻挡性。
根据第一半导体器件，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够得到生产成本下降、产品合格率提高的半导体器件。
在本发明所涉及的第一半导体器件中，最好是绝缘膜中含有扩散来的第一金属。
这样一来，因为绝缘膜中含有扩散来的第一金属，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。
在本发明所涉及的第一半导体器件中，最好是第二金属图案形成为下沉到所述绝缘膜内的样子。
这样一来，因为第二金属图案形成为下沉到所述绝缘膜内的样子，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。
在本发明所涉及的第一半导体器件中，最好是第一金属图案为布线或者孔塞。
这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。
在本发明所涉及的第一半导体器件中，最好是第二金属图案为布线或者孔塞。
这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在第二金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。
本发明所涉及的第二半导体器件，包括：形成在半导体衬底上由第一金属制成的第一金属图案，形成在第一金属图案上的绝缘膜，以及形成在绝缘膜上由第二金属制成的第二金属图案。绝缘膜具有为防止所述第一金属扩散的阻挡性。第二金属图案，形成为：在电路形成区域穿通绝缘膜与第一金属图案导通，同时在逆熔丝形成区域使绝缘膜介于它和第一金属图案之间。
根据第二半导体器件，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够得到生产成本下降、产品合格率提高的半导体器件。
在本发明所涉及的第二半导体器件中，最好是绝缘膜中含有扩散来的第一金属。
这样一来，因为绝缘膜中含有扩散来的第一金属，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。
在本发明所涉及的第二半导体器件中，最好是第二金属图案形成为下沉到所述绝缘膜内的样子。
这样一来，因为第二金属图案形成为下沉到绝缘膜内的样子，所以绝缘膜起由于施加电压而能容易地发生绝缘击穿的逆熔丝的作用。
在本发明所涉及的第二半导体器件中，最好是第一金属图案为布线或者孔塞。
这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。
在本发明所涉及的第二半导体器件中，最好是第二金属图案为布线或者孔塞。
这样一来，能够实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在第二金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。
本发明所涉及的第一半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于布线的上方同时让第一绝缘膜露出的开口部分的步骤，形成抗蚀图案以覆盖逆熔丝形成区域的开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，把从电路形成区域的开口部分的底部露出的第一绝缘膜除去而让布线露出的步骤，以及除去抗蚀图案以后，在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。
根据第一半导体器件的制造方法，通过将逆熔丝形成区域的开口部分屏蔽起来进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
本发明所涉及的第二半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于布线的上方同时让第一绝缘膜露出的第一开口部分的步骤，在形成为在逆熔丝形成区域的第一开口部分的上部形成第二开口部分的由正型光阻形成的光阻图案之际，以借助曝光不够而形成的正型光阻的残余部分为屏蔽进行蚀刻，而除去电路形成区域中从第一开口部分的底部露出的第一绝缘膜来让布线露出来的步骤，以及除去抗蚀图案之后，在电路形成区域的第一开口部分及逆熔丝形成区域的第一开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。
根据第二半导体器件的制造方法，在遮盖起逆熔丝形成区域中的第一开口部分之际，以利用为了形成第二开口部分的由正型光阻形成的光阻图案时的曝光不够而形成的正型光阻的残余部分作屏蔽进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
本发明所涉及的第三半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，进行蚀刻而将第一绝缘膜中存在于电路形成区域的部分薄膜化的步骤；在进行蚀刻的步骤之后，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域第二绝缘膜上形成位于布线的上方并让布线露出的开口部分，同时在逆熔丝形成区域第二绝缘膜上形成位于布线的上方并让第一绝缘膜露出的开口部分的步骤，以及在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。
根据第三半导体器件的制造方法，因为将第一绝缘膜中存在于电路形成区域的部分薄膜化，而逆熔丝形成区域中第一绝缘膜的膜厚还是原来的厚度不变，所以不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
本发明所涉及的第四半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的布线的步骤，在布线上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在第二绝缘膜上形成第三绝缘膜的步骤，进行蚀刻而将第三绝缘膜中存在于电路形成区域的部分除去的步骤，在进行蚀刻的步骤之后，在第二绝缘膜及第三绝缘膜上形成第四绝缘膜的步骤，在电路形成区域第四绝缘膜、第二绝缘膜及第一绝缘膜上形成位于布线的上方并让布线露出的开口部分，同时在逆熔丝形成区域第四绝缘膜、第三绝缘膜及第二绝缘膜上形成位于布线的上方并让第一绝缘膜露出的开口部分的步骤，以及在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。
根据第四半导体器件的制造方法，因为除去了第三绝缘膜存在于电路形成区域的部分，所以逆熔丝形成区域中第三绝缘膜便起到了蚀刻停止膜的作用。正因为如此，不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
在本发明的第一到第四半导体器件的制造方法中，最好是，形成开口部分的步骤为形成布线沟或者通孔的步骤；在形成开口部分的步骤中形成布线沟的情况下，形成金属图案的步骤为形成布线的步骤，而在形成开口部分的步骤中形成通孔的情况下，形成金属图案的步骤为形成孔塞的步骤。
这样一来，便能实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。
本发明所涉及的第五半导体器件的制造方法，包括：在半导体衬底上形成由第一金属制成的孔塞的步骤，在孔塞上形成第一绝缘膜的步骤，在第一绝缘膜上形成第二绝缘膜的步骤，在电路形成区域及逆熔丝形成区域中第二绝缘膜上分别形成位于孔塞的上方同时让第一绝缘膜露出的开口部分的步骤，形成抗蚀图案以覆盖形成在逆熔丝形成区域的开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把电路形成区域中从开口部分的底部露出的第一绝缘膜除去而让孔塞露出的步骤，以及除去抗蚀图案以后，在电路形成区域的开口部分及逆熔丝形成区域的开口部分分别埋入第二金属而形成金属图案的步骤；第一绝缘膜具有防止第一金属扩散的阻挡性。
根据第五半导体器件的制造方法，通过覆盖逆熔丝形成区域的开口部分并进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够在逆熔丝形成区域形成第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
在本发明所涉及的第五半导体器件的制造方法中，最好是，形成开口部分的步骤为形成布线沟或者通孔的步骤；在形成开口部分的步骤中形成布线沟的情况下，形成金属图案的步骤为形成布线的步骤，而在形成开口部分的步骤中形成通孔的情况下，形成金属图案的步骤为形成孔塞的步骤。
这样一来，便能实现可利用金属镶嵌布线形成工序制造的逆熔丝结构。而且，在金属图案为孔塞的情况下，能够减少形成逆熔丝所需的面积。
在本发明所涉及的第一到第五半导体器件的制造方法中，最好是，第一绝缘膜中含有扩散来的第一金属。
这样一来，因为第一绝缘膜中含有第一金属，所以绝缘膜起由于电压的施加而能容易地出现绝缘击穿的逆熔丝的作用。
在本发明所涉及的第一到第五半导体器件的制造方法中，最好是，形成在第一绝缘膜上的金属图案形成为下沉到绝缘膜内的样子。
这样一来，因为金属图案下沉到绝缘膜内，所以绝缘膜起由于电压的施加而能容易地出现绝缘击穿的逆熔丝的作用。
—发明的效果—
根据本发明所涉及的第一半导体器件，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本降低、产品合格率提高了的半导体器件。
根据本发明所涉及的第二半导体器件，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本降低、产品合格率提高了的半导体器件。
根据本发明所涉及的第一半导体器件的制造方法，通过将逆熔丝形成区域的开口部分屏蔽起来进行蚀刻，而边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
根据本发明所涉及的第二半导体器件的制造方法，在遮盖起逆熔丝形成区域中的第一开口部分之际，以利用为了形成第二开口部分的由正型光阻形成的光阻图案时的曝光不够而形成的正型光阻的残余部分作屏蔽进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
根据本发明所涉及的第三半导体器件的制造方法，因为将第一绝缘膜中存在于电路形成区域的部分薄膜化，而逆熔丝形成区域中第一绝缘膜的膜厚还是原来的厚度不变，所以不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
根据本发明所涉及的第四半导体器件的制造方法，因为除去了第三绝缘膜存在于电路形成区域的部分，逆熔丝形成区域中第三绝缘膜便起到了蚀刻停止膜的作用。正因为如此，不用将逆熔丝形成区域中的开口部分遮盖起来，就边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
根据本发明所涉及的第五半导体器件的制造方法，通过覆盖逆熔丝形成区域的开口部分并进行蚀刻，边在电路形成区域形成与布线导通的金属图案，边能够形成在逆熔丝形成区域第一绝缘膜成为逆熔丝的结构。于是，能实现可利用金属镶嵌布线形成工序那样的通常的布线形成工序例如铜布线形成工序制造的逆熔丝结构。因此，可实现能用比现有的逆熔丝形成工序的道数还少的工序数来制造的逆熔丝结构。结果是，能够提供一种生产成本下降、产品合格率提高了的半导体器件的制造方法。
附图说明
图1为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件的结构。
图2为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件的结构。
图3为一主要部分剖面图，显示本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件的结构。
图4(a)～图4(e)为一说明主要工序的剖面图，显示本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图5(a)～图5(e)为一说明主要工序的剖面图，显示本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图6(a)～图6(e)为一说明主要工序的剖面图，显示本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图7(a)～图7(f)为一说明主要工序的剖面图，显示本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图8(a)～图8(e)为一说明主要工序的剖面图，显示本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图9(a)～图9(f)为一说明主要工序的剖面图，显示现有技术所涉及的具有逆熔丝的半导体器件的制造方法。
符号说明
A-电路形成区域；B-逆熔丝形成区域；1-半导体衬底；2、21-第一绝缘膜；3、22-第一阻挡膜；4-第一布线；5、24-第二阻挡膜；6、25、35-第二绝缘膜；7、11、26-第三阻挡膜；8-第二布线；9a、28a-连接孔；10、29、29b-逆熔丝；12、23、27b-孔塞；26b-第三阻挡膜；27-布线；30a、40a-通孔；31a、39a-沟槽；32、33、34、37、41-抗蚀图案；36-第三绝缘膜；38-第四绝缘膜。
具体实施方式
下面，参考附图，说明本发明的每一个实施例。
(第一个实施例)
下面，参考图1及图2，说明本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件。
图1为一主要部分剖面图，显示本发明的第一个实施例所涉及的具有逆熔丝结构的半导体器件的结构。需提一下，图1中示出了电路形成区域A及逆熔丝形成区域B。
如图1所示，在半导体衬底1上形成第一绝缘膜2。在第一绝缘膜2上形成了含有第一阻挡膜3的由例如铜制成的第一布线(第一金属图案)4。在第一绝缘膜2及第一布线4上形成了第二阻挡膜5。这里，第二阻挡膜5具有防止构成第一布线4的金属扩散的作用，这里是起防止铜扩散的扩散防止膜的作用。第二阻挡膜5上形成了第二绝缘膜6。第二绝缘膜6上形成了含有第三阻挡膜7的例如由铜制成的第二布线(第二金属图案)8。
这里，在电路形成区域A，含有第三阻挡膜7的第二布线8，经由贯穿第二阻挡膜5而形成的连接孔9a和第一布线4连接；在逆熔丝形成区域B，因为没给第二阻挡膜5设连接孔，所以含有第三阻挡膜7的第二布线8使第二阻挡膜5介于它和含有第一阻挡膜3的第一布线4之间。
这样做以后，在逆熔丝形成区域B中，在作为防止构成第一布线4的铜扩散的扩散防止膜用的第二阻挡膜5中形成了逆熔丝10。于是，逆熔丝10捕捉从第一布线4扩散的金属。因此，可利用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。特别是，在第一布线4由铜制成的该实施例中，因为铜容易扩散到第二阻挡膜5中，所以可使用逆熔丝10作施加电压更容易发生绝缘击穿的逆熔丝用。
图2示出了上述图1中所示的半导体器件的结构的一个变形。需提一下，和图1中构成部分相同的部分用和图1相同的符号来表示。下面，以不同之处为中心加以说明。
在图2所示的半导体器件中，在逆熔丝形成区域B，在第二阻挡膜5上形成了含有第三阻挡膜11的由例如铜制成的孔塞(第二金属图案)12。在图1所示的半导体器件中，在逆熔丝形成区域B形成了第二布线8。这一点是不同的。
这样在第二阻挡膜5上形成孔塞12以后，就能缩小形成逆熔丝10所需的面积。
另外，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作图3所示的第二阻挡膜5，防止构成第一布线4的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝10。
另外，理想情况为，在逆熔丝形成区域B，第二阻挡膜5比成膜时的表面往下凹，图1所示的第二布线8及图2所示的孔塞12下沉着形成在那一凹下部分。因为若做成这样的结构，第二阻挡膜5就容易在第二阻挡膜5下凹的部分引起绝缘击穿，所以可使用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第二个实施例)
下面，参考图3，说明本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件。
图3为一主要部分剖面图，显示本发明的第二个实施例所涉及的具有逆熔丝结构的半导体器件的结构。
如图3所示，在形成在半导体衬底(未示)上的第一绝缘膜21上形成了含有第一阻挡膜22的由例如铜制成的孔塞(第一金属图案)23。在第一绝缘膜21及孔塞23上形成了第二阻挡膜24。这里，第二阻挡膜24起防止构成孔塞23的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。第二阻挡膜24上形成了第二绝缘膜25。第二绝缘膜25上形成了含有第三阻挡膜26的例如由铜制成的布线(第二金属图案)27。
这里，在电路形成区域A，含有第三阻挡膜26的布线27，经由除去第二阻挡膜24而形成的连接孔28a和孔塞23连接；而在逆熔丝形成区域B，因为第二阻挡膜24没设连接孔，所以含有第三阻挡膜26的布线27使第二阻挡膜24介于它和含有第一阻挡膜22的孔塞23之间。
这样做以后，在逆熔丝形成区域B中，在作为防止构成孔塞23的铜扩散的膜用的第二阻挡膜24中形成了逆熔丝29。于是，逆熔丝29捕捉从孔塞23扩散的金属。因此，可利用逆熔丝29作容易由于施加电压而发生绝缘击穿的逆熔丝用。特别是，在孔塞23由铜制成的该实施例中，因为铜容易扩散到第二阻挡膜24中，所以可使用逆熔丝29作施加电压更容易发生绝缘击穿的逆熔丝用。
需提一下，在该实施例中，说明的是在逆熔丝29上形成有布线27的情况，不过和所述第一个实施例一样，可为在逆熔丝29上形成孔塞(未示)的结构。
这样在第二阻挡膜24上形成孔塞以后，就能缩小形成逆熔丝所需的面积。
另外，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作图1及图2所示的第二阻挡膜24，防止构成孔塞23的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝29。
另外，理想情况为：在逆熔丝形成区域B，第二阻挡膜24比成膜时的表面往下凹，图3所示的布线27或者代替布线27而形成的孔塞下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜24就容易在第二阻挡膜24下凹的部分引起绝缘击穿，所以可使用逆熔丝29作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第三个实施例)
下面，参考图4(a)～图4(e)，说明本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图4(a)～图4(e)为一表示主要工序的剖面图，显示本发明的第三个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图4中和图1中构成部分共同的部分用和图1相同的符号来表示。
首先，如图4(a)所示，在半导体衬底1上形成第一绝缘膜2之后，再在该第一绝缘膜2上形成含有第一阻挡膜3的由例如铜制成的第一布线4。接着，在第一绝缘膜2及第一布线4上形成第二阻挡膜5。第二阻挡膜5起防止构成第一布线4的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜5还起蚀刻停止膜的作用。
接着，如图4(b)所示，在第二阻挡膜5上形成第二绝缘膜6以后，再在该第二绝缘膜6上形成通孔30a及沟槽31a。第二绝缘膜6可形成在种类不同的多个层中。而且，象例如在底层的布线上形成绝缘膜的情况等那样，在需要减轻阶梯的处理的情况下，可进行CMP技术等平坦化处理。
接着，如图4(c)所示，在电路形成区域A，让与第一布线4即下层布线连接的通孔30a露出来不变，同时在逆熔丝形成区域B，形成抗蚀图案32以便覆盖不让与第一布线4即下层布线连接的通孔30a。
接着，如图4(d)所示，以抗蚀图案32为屏蔽进行蚀刻，在电路形成区域A的第二阻挡膜5中形成通到第一布线4的连接孔9a。这样一来，在电路形成区域A，通孔30a便和第一布线4即下层布线连接。之后，除去抗蚀图案32。
接着，如图4(e)所示，在电路形成区域A，连接孔9a、通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8，在逆熔丝形成区域B，通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后，再利用CMP技术除去无用的部分，这样来形成第二布线8。
就这样，因为在逆熔丝形成区域B中没在第二阻挡膜5中形成连接孔，所以含有第三阻挡膜7的第二布线(金属图案)8使第二阻挡膜5介于它和第一阻挡膜3的第一布线4之间。换句话说，在逆熔丝形成区域B，在位于不与第一布线4连接的第二布线8的下层、作为防止构成第一布线4的铜扩散的膜用的第二阻挡膜5中形成逆熔丝10。
如上所述，根据本发明的实施例，可利用以例如铜布线为代表的金属镶嵌(damascene)即通常的布线形成工序形成逆熔丝10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。
需提一下，在该实施例中，没有对通孔30a、沟槽31a的形成顺序做特别的说明，先形成通孔30a或者先形成沟槽31a皆可。
需提一下，在该实施例中，说明的是形成在逆熔丝10上的第二布线8是通过将金属材料埋入通孔30a及沟槽31a内而形成的这样的结构，不仅如此，即使在不形成沟槽31a，仅形成通孔30a，在逆熔丝10上仅形成孔塞的情况下，也能形成逆熔丝10。在这一情况下，能够缩小形成逆熔丝10所必需的面积。
在该实施例中，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作第二阻挡膜5，防止构成第一布线4的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝10。
另外，理想情况为，在逆熔丝形成区域B，第二阻挡膜5比成膜时的表面往下凹，第二布线8下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜5就容易在第二阻挡膜5下凹的部分引起绝缘击穿，所以可使用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第四个实施例)
下面，参考图5(a)～图5(e)，说明本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图5(a)～图5(e)为一表示主要工序的剖面图，显示本发明的第四个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图5(a)～图5(e)中与图1中所示的构成部分相同的部分用相同的符号来表示。
首先，如图5(a)所示，在半导体衬底1上形成第一绝缘膜2之后，再在该第一绝缘膜2上形成含有第一阻挡膜3的由例如铜制成的第一布线4。接着，在第一绝缘膜2及第一布线4上形成第二阻挡膜5。第二阻挡膜5起防止构成第一布线4的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜5还起蚀刻停止膜的作用。
接着，如图5(b)所示，在第二阻挡膜5上形成第二绝缘膜6以后，再在该第二绝缘膜6上形成通孔30a。需提一下，第二绝缘膜6可形成在种类不同的多个层中。而且，象例如在底层的布线上形成绝缘膜的情况等那样，在需要减轻阶梯的处理的情况下，可进行CMP技术等平坦化处理。
接着，如图5(c)所示，在电路形成区域A，让与第一布线4即下层布线连接的通孔30a露出来不变，同时在逆熔丝形成区域B，用正抗蚀剂形成抗蚀图案33以便覆盖不让与第一布线4即下层布线连接的通孔30a。此时，形成抗蚀图案33时要做到：形成在不与第一布线4连接的通孔30a上的沟槽的图案宽度和通孔30a的宽度一样宽。或者是，布置用以形成沟槽的抗蚀图案而做到由正抗蚀材料将通孔30a的一半以上覆盖起来，这样来使通孔30a内的曝光量不够残余下一部分正抗蚀材料，最后由残余下的那一部分正抗蚀材料形成抗蚀图案33。这里，所形成的沟槽的图案宽度比通孔的图案宽度大0.2μm。
接着，如图5(d)所示，以抗蚀图案33为屏蔽进行蚀刻而形成沟槽31a。此时，因为在电路形成区域A中，在第二阻挡膜5中形成穿通该第二阻挡膜5且通到第一布线4的连接孔9a，所以通孔30a和第一布线4即下层的布线连接。之后，除去抗蚀图案33。
接着，如图5(e)所示，在电路形成区域A，在连接孔9a、通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线(金属图案)8，在逆熔丝形成区域B，在通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后，再利用CMP技术除去无用的部分，这样来形成第二布线8。
就这样，因为在逆熔丝形成区域B中没在第二阻挡膜5中形成连接孔，所以含有第三阻挡膜7的第二布线8使第二阻挡膜5介于它和含有第一阻挡膜3的第一布线4之间。换句话说，在逆熔丝形成区域B，在位于不与第一布线4连接的第二布线8的下层、作为防止构成第一布线4的铜扩散的膜用的第二阻挡膜5中形成逆熔丝10。
如上所述，根据该实施例所涉及的半导体器件的制造方法，能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。
需提一下，在该实施例中，没有对通孔30a、沟槽31a的形成顺序做特别的说明，先形成通孔30a或者先形成沟槽31a皆可。
需提一下，在该实施例中，说明的是形成在逆熔丝10上的第二布线8是通过将金属材料埋入通孔30a及沟槽31a内而形成的这样的结构，不仅如此，即使在不形成沟槽31a，仅形成通孔30a，在逆熔丝10上仅形成孔塞的情况下，也能形成逆熔丝10。在这一情况下，能够缩小形成逆熔丝10所必需的面积。
在该实施例中，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作第二阻挡膜5，防止构成第一布线4的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝10。
另外，理想情况为，在逆熔丝形成区域B该区域的第二阻挡膜5比成膜时的表面往下凹，第二布线8下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜5就容易在第二阻挡膜5下凹的部分引起绝缘击穿，所以可使用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第五个实施例)
下面，参考图6(a)～图6(d)，说明本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图6(a)～图6(d)为一表示主要工序的剖面图，显示本发明的第五个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图6(a)～图6(d)中与图1中所示的构成部分相同的部分用相同的符号来表示。
首先，如图6(a)所示，在半导体衬底1上形成第一绝缘膜2之后，再在该第一绝缘膜2上形成含有第一阻挡膜3的由例如铜制成的第一布线4。接着，在第一绝缘膜2及第一布线4上形成第二阻挡膜5。第二阻挡膜5起防止构成第一布线4的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜5还起蚀刻停止膜的作用。
接着，如图6(b)所示，在逆熔丝形成区域B的第二阻挡膜5上形成抗蚀图案34。再以抗蚀图案34为屏蔽进行蚀刻，让电路形成区域A中的第二阻挡膜5的膜厚薄一些。之后再除去抗蚀图案34。
接着，如图6(c)所示，在第二阻挡膜5上形成第二绝缘膜6以后，再在该第二绝缘膜6上形成通孔30a。需提一下，第二绝缘膜6可形成在种类不同的多个层中。而且，象例如在底层的布线上形成绝缘膜的情况等那样，在需要减轻阶梯的处理的情况下，可进行CMP技术等平坦化处理。
接着，如图6(d)所示，蚀刻第二绝缘膜6而形成沟槽31a。此时，因为在电路形成区域A中第二阻挡膜5的膜厚薄了，所以通过蚀刻将从通孔30a的底部露出的第二阻挡膜5完全除去，这样来在第二阻挡膜5中形成连接孔9a，通孔30a通到第一布线4。另一方面，在逆熔丝形成区域B，因为第二阻挡膜5的膜厚厚了，所以即使通过蚀刻将从通孔30a的底部露出的第二阻挡膜5除去，通孔30a也通不到第一布线4。
接着，如图6(e)所示，在电路形成区域A，在连接孔9a、通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线(金属图案)8，在逆熔丝形成区域B，在通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后，再利用CMP技术除去无用的部分，这样来形成第二布线8。
就这样，因为在逆熔丝形成区域B中没在第二阻挡膜5中形成连接孔，所以含有第三阻挡膜7的第二布线8使第二阻挡膜5介于它和含有第一阻挡膜3的第一布线4之间。换句话说，在逆熔丝形成区域B，在位于不与第一布线4连接的第二布线8的下层、作为防止构成第一布线4的铜扩散的膜用的第二阻挡膜5中形成逆熔丝10。
如上所述，根据本发明的实施例，能够利用通常的布线形成工序即以例如铜布线为代表的金属镶嵌工序形成逆熔丝10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。
需提一下，在该实施例中，没有对通孔30a、沟槽31a的形成顺序做特别的说明，先形成通孔30a或者先形成沟槽31a皆可。
需提一下，在该实施例中，说明的是形成在逆熔丝10上的第二布线8是通过将金属材料埋入通孔30a及沟槽31a内而形成的这样的结构，不仅如此，即使在不形成沟槽31a，仅形成通孔30a，在逆熔丝10上仅形成孔塞的情况下，也能形成逆熔丝10。在这一情况下，能够缩小逆熔丝形成区域B的面积。
在该实施例中，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作第二阻挡膜5，防止构成第一布线4的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝10。
另外，理想情况为，在逆熔丝形成区域B，第二阻挡膜5比成膜时的表面往下凹，第二布线8下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜5就容易在第二阻挡膜5下凹的部分引起绝缘击穿，所以可使用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第六个实施例)
下面，参考图7(a)～图7(f)，说明本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图7(a)～图7(f)为一表示主要工序的剖面图，显示本发明的第六个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图7(a)～图7(f)中与图1中所示的构成部分相同的部分用相同的符号来表示。
首先，如图7(a)所示，在半导体衬底1上形成第一绝缘膜2之后，再在该第一绝缘膜2上形成含有第一阻挡膜3的由例如铜制成的第一布线4。接着，在第一绝缘膜2及第一布线4上形成第二阻挡膜5。第二阻挡膜5起防止构成第一布线4的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，在形成上层的通孔时第二阻挡膜5还起蚀刻停止膜的作用。接着，再在第二阻挡膜5上依次形成第二绝缘膜35和第三绝缘膜36。
接着，如图7(b)所示，在逆熔丝形成区域B的第三绝缘膜36上形成抗蚀图案37。再以抗蚀图案37为屏蔽进行蚀刻而将电路形成区域A中的第三绝缘膜36除去。之后再除去抗蚀图案37。
接着，如图7(c)所示，在电路形成区域A中在第二绝缘膜35上形成第四绝缘膜38，在逆熔丝形成区域B第三绝缘膜36上形成第四绝缘膜38。
接着，如图7(d)所示，在电路形成区域A中，在第二绝缘膜35及第四绝缘膜38中形成穿通该第二绝缘膜35及第四绝缘膜38而延伸着且通到第二阻挡膜5的通孔30a。另一方面，在逆熔丝形成区域B中第四绝缘膜38上形成穿通该第四绝缘膜38而延伸着且通到第三绝缘膜36的通孔30a。这种情况下，第三绝缘膜36起蚀刻停止膜的作用。
接着，如图7(e)所示，蚀刻第四绝缘膜38而形成沟槽31a。此时，在电路形成区域A中，借助蚀刻将从通孔30a的底部露出的第二阻挡膜5除去，而在第二阻挡膜5中形成连接孔9a，通孔30a通到第一布线4。另一方面，在逆熔丝形成区域B，除去第三绝缘膜36及第二绝缘膜35，而让第二阻挡膜5从通孔30a的底部露出。
接着，如图7(f)所示，在电路形成区域A中，在连接孔9a、通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线(金属图案)8；在逆熔丝形成区域B，在通孔30a及沟槽31a形成含有第三阻挡膜7的由例如铜制成的第二布线8。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后，再利用CMP技术除去无用的部分，这样来形成第二布线8。
就这样，因为在逆熔丝形成区域B中没在第二阻挡膜5中形成连接孔，所以含有第三阻挡膜7的第二布线8使第二阻挡膜5介于它和含有第一阻挡膜3的第一布线4之间。换句话说，在逆熔丝形成区域B，在位于不与第一布线4连接的第二布线8的下层、作为防止构成第一布线4的铜扩散的膜用的第二阻挡膜5中形成逆熔丝10。
如上所述，根据本实施例的半导体器件的制造方法，能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝10。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。
需提一下，在该实施例中，没有对通孔30a、沟槽31a的形成顺序做特别的说明，先形成通孔30a或者先形成沟槽31a皆可。
需提一下，在该实施例中，说明的是形成在逆熔丝10上的第二布线8是通过将金属材料埋入通孔30a及沟槽31a内而形成的这样的结构，不仅如此，即使在不形成沟槽31a，仅形成通孔30a，在逆熔丝10上仅形成孔塞的情况下，也能形成逆熔丝10。在这一情况下，能够缩小形成逆熔丝10所需要的面积。
在该实施例中，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作第二阻挡膜5，防止构成第一布线4的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝10。
另外，理想情况为，在逆熔丝形成区域B，第二阻挡膜5比成膜时的表面往下凹，第二布线8下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜5就容易在第二阻挡膜5下凹的部分引起绝缘击穿，所以可使用逆熔丝10作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
(第七个实施例)
下面，参考图8(a)～图8(e)，说明本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。
图8(a)～图8(e)为一表示主要工序的剖面图，显示本发明的第七个实施例所涉及的具有逆熔丝结构的半导体器件的制造方法。需提一下，图8(a)～图8(e)中与图3中所示的构成部分相同的部分用相同的符号来表示。
如图8(a)所示，在例如半导体衬底(未示)上形成第一绝缘膜21以后，再在该第一绝缘膜21上形成含有第一阻挡膜22的由例如铜制成的孔塞23。接着，在第一绝缘膜21及孔塞23上形成第二阻挡膜24。这里，第二阻挡膜24起防止构成孔塞23的金属扩散的扩散防止膜的作用，这里是起铜的扩散防止膜的作用。而且，第二阻挡膜24在形成上层的通孔时起蚀刻停止膜的作用。
接着，如图8(b)所示，在第二阻挡膜24上形成第二绝缘膜25以后，再在电路形成区域A中第二绝缘膜25上形成沟槽29a。另一方面，在逆熔丝形成区域B中，在第二绝缘膜25上形成通孔40a。
接着，如图8(c)所示，形成抗蚀图案41以便将形成在逆熔丝形成区域B中的通孔40a覆盖起来。
接着，如图8(d)所示，以抗蚀图案41为屏蔽进行蚀刻而将从形成在电路形成区域A中的沟槽39a的底部露出来的第二阻挡膜24除去，而形成连接孔28a，让孔塞23露出来。之后，再除去抗蚀图案41。
接着，如图8(e)所示，在电路形成区域A中，在连接孔28a、沟槽39a形成含有第三阻挡膜26的由例如铜制成的布线(金属图案)27，同时在逆熔丝形成区域B通孔40a中形成含有第三阻挡膜26b的由例如铜制成的孔塞(金属图案)27b。可利用溅射技术、CVD技术或者电镀技术等埋入金属材料(这里例如为铜)之后，再利用CMP技术除去无用的部分，这样来形成布线27及27b。
就这样，因为在逆熔丝形成区域B中没在第二阻挡膜24中形成连接孔，所以含有第三阻挡膜26b的孔塞27b使第二阻挡膜24介于它和含有第一阻挡膜22的孔塞23之间。换句话说，在逆熔丝形成区域B，在位于不与孔塞23连接的孔塞27b的下层、作为防止构成孔塞23的铜扩散的膜用的第二阻挡膜24中形成逆熔丝29b。
如上所述，根据该实施例所涉及的半导体器件的制造方法，能够利用以例如铜布线为代表的金属镶嵌工序即通常的布线形成工序形成逆熔丝29b。因此，这时所需要的工序道数便比现有的逆熔丝形成工序的道数少。结果是，能够降低成本、提高产品合格率。
需提一下，在该实施例中，说明的是在逆熔丝29b上形成孔塞27b的情况，不仅如此，与所述第二个实施例中的图3一样，也可在逆熔丝29b上形成布线这样的结构。但是，与图3所示的结构相比，该实施例中形成逆熔丝所需的面积更小。
在该实施例中，因为通过使用氮化硅膜(SiN)或者碳化硅(SiC)膜作第二阻挡膜24，防止构成孔塞23的铜扩散的效果就大了，所以能够实现可将所施加的发生绝缘击穿的电压设定得高一些的逆熔丝29b。
另外，理想情况为：在逆熔丝形成区域B，第二阻挡膜24比成膜时的表面往下凹，孔塞27b下沉到那一凹下部分。因为若做成这样的结构，第二阻挡膜24就容易在孔塞27b下凹的部分引起绝缘击穿，所以可使用逆熔丝29b作容易由于施加电压而发生绝缘击穿的逆熔丝用。
在该实施例中，说明的是布线或者孔塞所用的材料为铜的那种情况，不仅如此，就是在用铜以外的例如金或者银等贵金属作布线或者孔塞的材料的情况下，本发明也是可实施的。
—实用性—
综上所述，本发明适于半导体器件及其制造方法。特别适于在可再构成的逻辑元件即FPGA(Field Programmable Gate Array)元件中所用的逆熔丝结构及其制造方法。

Claims (19)

1.一种半导体器件，其特征在于：
包括：
形成在半导体衬底上由第一金属制成的第一金属图案，
形成在所述第一金属图案上的绝缘膜，以及
形成在所述绝缘膜上由第二金属制成的第二金属图案；
所述绝缘膜具有为防止所述第一金属扩散的阻挡性。
2.根据权利要求1所述的半导体器件，其特征在于：
所述绝缘膜中含有扩散来的所述第一金属。
3.根据权利要求1所述的半导体器件，其特征在于：
所述第二金属图案形成为下沉到所述绝缘膜内的样子。
4.根据权利要求1所述的半导体器件，其特征在于：
所述第一金属图案为布线或者孔塞。
5.根据权利要求1所述的半导体器件，其特征在于：
所述第二金属图案为布线或者孔塞。
6.一种半导体器件，其特征在于：
包括：
形成在半导体衬底上由第一金属制成的第一金属图案，
形成在所述第一金属图案上的绝缘膜，以及
形成在所述绝缘膜上由第二金属制成的第二金属图案；
所述绝缘膜具有为防止所述第一金属扩散的阻挡性；
所述第二金属图案，形成为：在电路形成区域穿通所述绝缘膜与所述第一金属图案导通，同时在逆熔丝形成区域使所述绝缘膜介于它和所述第一金属图案之间。
7.根据权利要求6所述的半导体器件，其特征在于：
所述绝缘膜中含有已扩散的所述第一金属。
8.根据权利要求6所述的半导体器件，其特征在于：
所述逆熔丝形成区域中的所述第二金属图案，形成为下沉到所述绝缘膜内的样子。
9.根据权利要求6所述的半导体器件，其特征在于：
所述第一金属图案为布线或者孔塞。
10.根据权利要求6所述的半导体器件，其特征在于：
所述第二金属图案为布线或者孔塞。
11.一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由第一金属制成的布线的步骤，
在所述布线上形成第一绝缘膜的步骤，
在所述第一绝缘膜上形成第二绝缘膜的步骤，
在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述布线的上方同时让所述第一绝缘膜露出的开口部分的步骤，
形成抗蚀图案以覆盖所述逆熔丝形成区域的所述开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把从所述电路形成区域的所述开口部分的底部露出的所述第一绝缘膜除去而让所述布线露出的步骤，以及
除去所述抗蚀图案以后，在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；
所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。
12.一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由第一金属制成的布线的步骤，
在所述布线上形成第一绝缘膜的步骤，
在所述第一绝缘膜上形成第二绝缘膜的步骤，
在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述布线的上方同时让所述第一绝缘膜露出的第一开口部分的步骤，
在形成为了在所述逆熔丝形成区域的所述第一开口部分的上部形成第二开口部分的由正型光阻形成的光阻图案之际，以借助曝光不够而形成的所述正型光阻的残余部分为屏蔽进行蚀刻，而除去所述电路形成区域中从所述第一开口部分的底部露出的所述第一绝缘膜来让所述布线露出来的步骤，以及
除去所述抗蚀图案之后，在所述电路形成区域的所述第一开口部分及所述逆熔丝形成区域的所述第一开口部分分别埋入第二金属而形成金属图案的步骤；
所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。
13.一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由第一金属制成的布线的步骤，
在所述布线上形成第一绝缘膜的步骤，
进行蚀刻而将所述第一绝缘膜中存在于电路形成区域的部分薄膜化的步骤；
在所述进行蚀刻的步骤之后，在所述第一绝缘膜上形成第二绝缘膜的步骤，
在电路形成区域所述第二绝缘膜上形成位于所述布线的上方并让所述布线露出的开口部分，同时在逆熔丝形成区域所述第二绝缘膜上形成位于所述布线的上方并让所述第一绝缘膜露出的开口部分的步骤，以及
在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；
所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。
14.一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由第一金属制成的布线的步骤，
在所述布线上形成第一绝缘膜的步骤，
在所述第一绝缘膜上形成第二绝缘膜的步骤，
在所述第二绝缘膜上形成第三绝缘膜的步骤，
进行蚀刻而将所述第三绝缘膜中存在于电路形成区域的部分除去的步骤，
在所述进行蚀刻的步骤之后，在所述第二绝缘膜及所述第三绝缘膜上形成第四绝缘膜的步骤，
在电路形成区域所述第四绝缘膜、所述第二绝缘膜及所述第一绝缘膜上形成位于所述布线的上方并让所述布线露出的开口部分，同时在逆熔丝形成区域所述第四绝缘膜、所述第三绝缘膜及所述第二绝缘膜上形成位于所述布线的上方并让所述第一绝缘膜露出的开口部分的步骤，以及
在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；
所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。
15.根据权利要求11～14中之任一权利要求所述的半导体器件的制造方法，其特征在于：
所述形成开口部分的步骤，为形成布线沟或者通孔的步骤；
在所述形成开口部分的步骤中形成所述布线沟的情况下，所述形成金属图案的步骤为形成布线的步骤，而在所述形成开口部分的步骤中形成所述通孔的情况下，所述形成金属图案的步骤为形成孔塞的步骤。
16.一种半导体器件的制造方法，其特征在于：
包括：
在半导体衬底上形成由第一金属制成的孔塞的步骤，
在所述孔塞上形成第一绝缘膜的步骤，
在所述第一绝缘膜上形成第二绝缘膜的步骤，
在电路形成区域及逆熔丝形成区域中所述第二绝缘膜上分别形成位于所述孔塞的上方同时让所述第一绝缘膜露出的开口部分的步骤，
形成抗蚀图案以覆盖形成在所述逆熔丝形成区域的所述开口部分之后，再用该抗蚀图案作屏蔽进行蚀刻，而把所述电路形成区域中从所述开口部分的底部露出的所述第一绝缘膜除去而让所述孔塞露出的步骤，以及
除去所述抗蚀图案以后，在所述电路形成区域的所述开口部分及所述逆熔丝形成区域的所述开口部分分别埋入第二金属而形成金属图案的步骤；
所述第一绝缘膜具有防止所述第一金属扩散的阻挡性。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于：
所述形成开口部分的步骤为形成布线沟或者通孔的步骤；
在所述形成开口部分的步骤中形成所述布线沟的情况下，所述形成金属图案的步骤为形成布线的步骤，而在所述形成开口部分的步骤中形成通孔的情况下，所述形成金属图案的步骤为形成孔塞的步骤。
18.根据权利要求11、12、13、14或者16所述的半导体器件的制造方法，其特征在于：
所述第一绝缘膜含有扩散来的所述第一金属。
19.根据权利要求11、12、13、14或者16所述的半导体器件的制造方法，其特征在于：
形成在所述第一绝缘膜上的所述金属图案形成为下沉到所述绝缘膜内的样子。
CNA2004100621554A 2003-07-07 2004-07-05 半导体器件及其制造方法 Pending CN1577832A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003192675 2003-07-07
JP2003192675 2003-07-07

Publications (1)

Publication Number Publication Date
CN1577832A true CN1577832A (zh) 2005-02-09

Family

ID=33562419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100621554A Pending CN1577832A (zh) 2003-07-07 2004-07-05 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US20050006773A1 (zh)
CN (1) CN1577832A (zh)
TW (1) TW200504935A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
US10400355B2 (en) * 2013-08-15 2019-09-03 Sabic Global Technologies B.V. Shear spun sub-micrometer fibers
US10270075B2 (en) 2015-07-09 2019-04-23 E I Du Pont De Nemours And Company Separator having adhesive layer, manufacturing method of the same, and electrochemical device having the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6021079A (en) * 1998-05-13 2000-02-01 Richard Mann Fast, low cost method of developing code for contact programmable ROMs
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US6251710B1 (en) * 2000-04-27 2001-06-26 International Business Machines Corporation Method of making a dual damascene anti-fuse with via before wire
EP1328973A2 (en) * 2000-10-03 2003-07-23 Broadcom Corporation High-density metal capacitor using dual-damascene copper interconnect
US6809398B2 (en) * 2000-12-14 2004-10-26 Actel Corporation Metal-to-metal antifuse structure and fabrication method
JP2002305242A (ja) * 2001-04-05 2002-10-18 Canon Sales Co Inc 半導体装置の製造方法
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
JP3590034B2 (ja) * 2002-04-26 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体容量素子及びその製造方法
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory

Also Published As

Publication number Publication date
US20050006773A1 (en) 2005-01-13
TW200504935A (en) 2005-02-01
US20070057376A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1096116C (zh) 半导体器件及其制造方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1870857A (zh) 被屏蔽的电子电路单元及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1822366A (zh) 半导体器件
CN1819157A (zh) 半导体器件
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1832132A (zh) 半导体装置及其制造方法
CN1645607A (zh) 半导体器件及其制造方法
CN1670953A (zh) 半导体装置
CN101066005A (zh) 多层布线基板及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1722370A (zh) 半导体装置的制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1901162A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1722414A (zh) 半导体器件及其制造方法
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1184334A (zh) 半导体装置及其制造方法
CN1302534C (zh) 具有多层布线层的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned