CN1722414A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1722414A
CN1722414A CNA2004100973214A CN200410097321A CN1722414A CN 1722414 A CN1722414 A CN 1722414A CN A2004100973214 A CNA2004100973214 A CN A2004100973214A CN 200410097321 A CN200410097321 A CN 200410097321A CN 1722414 A CN1722414 A CN 1722414A
Authority
CN
China
Prior art keywords
framework
semiconductor chip
organic insulator
semiconductor device
holding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100973214A
Other languages
English (en)
Other versions
CN100375273C (zh
Inventor
藤泽哲也
生云雅光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1722414A publication Critical patent/CN1722414A/zh
Application granted granted Critical
Publication of CN100375273C publication Critical patent/CN100375273C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，该半导体器件包括框架，该框架设置于衬底上，以在该衬底上形成半导体芯片容纳部分。半导体芯片设置于该半导体芯片容纳部分中。有机绝缘层设置为覆盖该半导体芯片和该框架。布线层设置于该有机绝缘层上。在该半导体器件中，该框架包括在该框架的纵向方向上排列的间隙。

Description

半导体器件及其制造方法
相关申请的交叉参考
本申请基于并且要求2004年07月14日所提交的日本专利申请号2004-207516的优先权的权益，这里并入其全部内容作为参考。
技术领域
本发明一般地涉及一种半导体器件及其制造方法，更特别地涉及一种其中一个或多个半导体芯片高安装密度地安装于衬底上的半导体器件及其制造方法。
背景技术
近年来，需要电子设备的高级特征和小型化，因此还同时需要安装于电子设备上的半导体器件的高级特征和小型化。为此，为了获得半导体芯片的多功能，实现了多种技术，在这些技术中，许多功能被赋予给单个半导体芯片，并且具有不同功能的一个或多个半导体芯片被安装于承载衬底或封装上。
本发明的申请人在如下日本专利申请中已提出过关于半导体器件及其制造方法的一些技术，这些技术利用已安装的两个或更多半导体芯片来获得多功能。
作为其中之一，日本特开平专利申请号2001-217381公开了一种半导体器件及其制造方法，其中提供了具有不同功能和邻近排列的两个或更多半导体芯片，在这些芯片上形成了共同覆盖半导体芯片和互相连接半导体芯片的回流布线层，并且在该回流布线层上形成了电极柱(铜)。
在日本特开平专利申请号2001-217381中公开了如下内容：该回流布线层所互连的多个半导体芯片被制造成整体的结构，半导体芯片的后表面被固定到共同的承载衬底(金属板等)上，以加强该整体结构，并且具有不同大小的半导体芯片被层叠，该回流布线层被形成为共同地覆盖这些半导体芯片。
此外，还公开了这些半导体芯片和电极柱分别利用树脂被相互地绝缘。
此外，图1A至图8B表示日本特开平专利申请号2004-056093中所公开的一种常规半导体器件及其制造方法，其中具有不同功能的两个或更多半导体芯片被安装于衬底上，并且另一半导体芯片还经由绝缘层而安装于这些半导体芯片上。
此外，图1A、2A、3A、4A、5A、6A、7A和8A均是该常规半导体器件的平面图，图1B、2B、3B、4B、5B、6B、7B和8B均是沿着对应的图1A、2A、3A、4A、5A、6A、7A和8A中所示A-A线而得到的常规半导体器件的横截面图。
如图1A所示，第一树脂层2形成于用作承载衬底的晶片1上。第一树脂层2被图案化为框架形式，并且被排列为形成第一组件容纳部分3。
如图2A所示，第一半导体芯片4被分别地固定于第一组件容纳部分3中。
利用粘合剂5将第一半导体芯片4固定于晶片1。随后，第一有机绝缘层7被形成为覆盖第一树脂层2和第一半导体芯片4。该状态在图3A中示出。第一有机绝缘层7被排列为共同地覆盖第一树脂层2的顶表面和第一半导体芯片4的顶表面。
随后，在第一有机绝缘层7中，层间连接(通路)形成于与第一半导体芯片4的衬垫6相对应的位置处，并且第一回流布线层8形成于第一有机绝缘层7的顶表面上。图4A表示形成有回流布线层8的状态。
随后，如图5A所示，第二树脂层9形成于第一有机绝缘层7和回流布线层8上。几乎在第二树脂层9的中央，设置有第二组件容纳部分11，并且通路10在第二组件容纳部分11附近形成为两行。形成于第一有机绝缘层7上的一部分第一回流布线8被暴露于第二组件容纳部分11的内部，并且第一回流布线8还暴露于通路10的底部。
随后，如图6A所示，第二半导体芯片12被固定于第二组件容纳部分11中。通过粘合剂5将第二半导体芯片12固定于第一有机绝缘层7的顶表面。
随后，第二有机绝缘层14被排列为覆盖第二树脂层9和第二半导体芯片12，并且第二回流布线15形成于第二有机绝缘层14的前表面上，从而它通过形成于通路10内部的通路16而电连接于第一回流布线层8。图7A表示排列有第二有机绝缘层14和第二回流布线15的状态。
随后，由阻焊剂(solder resist)制成的覆盖膜17形成于第二有机绝缘层14上，并且用于排列外部端子18的通路形成于覆盖膜17上。外部端子18和第二回流布线15通过这些通路而电连接在一起。
如图8A所示，这样制成半导体器件，其中多个半导体芯片容纳于一个封装中。
然而，在日本特开平专利申请号2001-217381所公开的技术中，利用转移成型方法将两个或更多半导体芯片封装于树脂中。为此，在固化该树脂用于封装时，在支撑半导体芯片的衬底(硅树脂)中可能会出现扭曲，并且当两个或更多半导体芯片层叠于衬底上时会更频繁地看到这种扭曲的出现。
另一方面，在日本特开平专利申请号2004-056093所公开的技术中，包括第一树脂层2的框架被排列于硅晶片1上，并且形成该半导体芯片容纳部分。
然而，当选择性地在晶片1上形成第一树脂层2时，热收缩会出现在第一树脂层2中。这如图9A所示，并且扭曲会出现在第一树脂层2的拐角A1处，这会减少拐角处的开口尺寸。
为此，需要考虑到这些拐角部分的变形而设置开口尺寸。
此外，第一树脂层2形成为封闭框架的形状，并且当形成第一有机绝缘层7时，第一组件容纳部分3和第一半导体芯片4之间所包含的空气可能不会被适当地排放。如图10所示，存在的可能是空隙19形成于第一有机绝缘层7的下部。
另一方面，通路10形成于第二树脂层9中，并且如果热收缩出现在第二树脂层9中，则存在的可能是，通路10在如图11所示X方向上或在如图12所示Y方向上发生变形。图11和图12中的标号10a表示变形的通路。
而且，当在第二树脂层9中形成通路开口10时，通路开口10的底部边缘B1会是如图13所示的尖锐边缘，并且会出现难以在底部边缘B1处形成种子层(seed layer)(例如铜)。
发明内容
本发明的目的是提供一种改进的半导体器件，在该半导体器件中消除了上述问题。
本发明的另一目的是提供一种半导体器件，在该半导体器件中，一个或多个半导体芯片能够被高密度和高可靠性地安装在衬底上。
本发明的另一目的是提供一种制造半导体器件的方法，在该半导体器件中，一个或多个半导体芯片能够被高密度和高可靠性地安装在衬底上。
本发明的上述目的通过一种半导体器件来实现，其包括：框架，设置于衬底上，以在该衬底上形成半导体芯片容纳部分；半导体芯片，设置于该半导体芯片容纳部分中；有机绝缘层，设置为覆盖该半导体芯片和该框架；以及布线层，设置于该有机绝缘层上，该框架包括在该框架的纵向方向上排列的间隙。
按照上述发明，即使由于加热而发生框架变形，该变形会被框架纵向方向上所排列的间隙吸收。因此，能够防止其中固定有半导体芯片的半导体芯片容纳部分的变形，这使得在半导体芯片容纳部分中可靠地容纳半导体芯片成为可能。
此外，本发明的上述半导体器件可构造为，所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。
按照上述发明，用以吸收应力的间隙被排列在易于发生应力集中的位置中，并且能够可靠地防止半导体芯片容纳部分的变形。
此外，本发明的上述半导体器件可构造为，该框架由感光树脂材料制成。
按照上述发明，能够容易地形成包含间隙的框架。
此外，本发明的上述目的通过一种半导体器件来实现，其包括：第一框架，设置于衬底上，以在该衬底上形成第一半导体芯片容纳部分；第一半导体芯片，设置于该第一半导体芯片容纳部分中；第一有机绝缘层，设置为覆盖该第一半导体芯片和该第一框架；第一布线层，设置于该第一有机绝缘层上；第二框架，设置于该第一有机绝缘层和该第一布线层上，以在该第一有机绝缘层和该第一布线层上形成第二半导体芯片容纳部分；第二半导体芯片，设置于该第二半导体芯片容纳部分中；第二有机绝缘层，设置为覆盖该第二半导体芯片和该第二框架；以及第二布线层，设置于该第二有机绝缘层上，该第一框架和该第二框架均包括排列于其纵向方向上的间隙。
按照上述发明，能够防止其中固定有半导体芯片的半导体芯片容纳部分的变形，使得可靠地在半导体芯片容纳部分中容纳半导体芯片成为可能。
此外，本发明的上述半导体器件可构造为，该第二框架(上部分)的最大外部尺寸小于该第一框架(下部分)的最大外部尺寸。
按照上述发明，第一框架的周围部分处于从第二框架中露出的状态下。第一框架的周围部分是在其表面上易于发生不规则变化(irregularity)的部分。由于半导体芯片安装在第一框架的上部分中(除了易于发生不规则变化的位置之外)，能够防止出现不期望的安装，比如安装于第一框架上部分中的半导体芯片倾斜。
此外，本发明的上述半导体器件可构造为，开口被形成于该有机绝缘层的宽度方向上的中央部分处。
按照上述发明，即使收缩应力出现在有机绝缘层中，通过在有机绝缘层的中央部分处形成开口，仍可防止开口的变形。
此外，本发明的上述半导体器件可构造为，多个开口被侧向排列于该有机绝缘层中，并且盲孔(dummy vias)被设置于所述多个开口的端部。
按照上述发明，多个开口被侧向排列于有机绝缘层中，盲孔被设置于多个开口的端部，即使热收缩应力出现在有机绝缘层中，有机绝缘层的变形也能够被盲孔吸收。
此外，本发明的上述半导体器件可构造为，位于所述半导体芯片容纳部分的拐角处的框架外部拐角被圆化。
按照上述发明，框架被圆化的外部拐角的形成可允许框架对于树脂层的可湿性(接合特性)得以改善，并且能够防止露出框架在其外部拐角处的部分。
此外，本发明的上述目的通过一种制造半导体器件的方法来实现，该方法包括步骤：在衬底上设置框架，以在该衬底上形成半导体芯片容纳部分，该框架包括在该框架的纵向方向上排列的间隙；在该框架所形成的该半导体芯片容纳部分中设置半导体芯片；设置有机绝缘层以覆盖该半导体芯片和该框架；以及在该有机绝缘层上设置布线层。
按照上述发明，在形成有机绝缘层之前，这些间隙被形成于框架中，并且衬底、框架和有机绝缘层之间存在的空气经过这些间隙流出至外部，并且能够防止在半导体器件中出现空隙。
本发明的上述制造半导体器件的方法可构造为，当该框架设置于该衬底上时，所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。
按照上述发明，用以吸收应力的间隙被形成于易于发生应力集中的位置处。能够可靠地防止框架的变形。
按照本发明的优选实施例，能够可靠地防止其中固定有半导体芯片的半导体芯片容纳部分的变形，这使得在半导体芯片容纳部分中可靠地容纳半导体芯片成为可能。
此外，按照本发明的优选实施例，能够可靠地防止半导体芯片容纳部分的变形。
此外，按照本发明的优选实施例，能够容易地形成框架，该框架包括在框架的纵向方向上排列的间隙。
此外，按照本发明的优选实施例，能够防止出现不期望的安装，比如安装于第一框架的上部分中的半导体芯片倾斜。
此外，按照本发明的优选实施例，即使收缩应力出现在有机绝缘层中，仍可防止开口的变形。
此外，按照本发明的优选实施例，即使热收缩应力出现在有机绝缘层中，有机绝缘层的变形仍能够被盲孔吸收。
此外，按照本发明的优选实施例，能够防止露出框架在其拐角部分处的部分。
此外，按照本发明的优选实施例，衬底、框架和有机绝缘层之间存在的空气经过间隙流出至外部，并且能够防止在半导体器件中出现空隙。
此外，按照本发明的优选实施例，用以吸收应力的间隙被排列在易于发生应力集中的位置处，并且能够可靠地防止框架的变形。
附图说明
当结合附图来阅读时，从如下具体的描述中，本发明的其他目的、特征和优点将变得明显。
图1A和图1B是表示在制造常规半导体器件的方法中用以在晶片上形成第一树脂层的处理的图。
图2A和图2B是表示在制造常规半导体器件的方法中用以安装第一半导体芯片的处理的图。
图3A和图3B是表示在制造常规半导体器件的方法中用以形成第一有机绝缘层的处理的图。
图4A和图4B是表示在制造常规半导体器件的方法中用以在第一有机绝缘层上形成第一回流布线的处理的图。
图5A和图5B是表示在制造常规半导体器件的方法中用以形成具有通路的第二树脂层的处理的图。
图6A和图6B是表示在制造常规半导体器件的方法中用以安装第二半导体芯片的处理的图。
图7A和图7B是表示在制造常规半导体器件的方法中用以形成第二有机绝缘层和第二回流布线的处理的图。
图8A和图8B是表示在制造常规半导体器件的方法中用以形成覆盖膜和外部端子的处理的图。
图9是用于说明常规半导体器件中出现的问题的图。
图10是用于说明常规半导体器件中出现的问题的图。
图11是用于说明常规半导体器件中出现的问题的图。
图12是用于说明常规半导体器件中出现的问题的图。
图13是用于说明常规半导体器件中出现的问题的图。
图14A和图14B是表示本发明优选实施例中的半导体器件的图。
图15A和图15B是表示在制造本发明优选实施例的半导体器件的方法中用以在晶片上形成第一树脂层的处理的图。
图16A和图16B是表示在制造本发明优选实施例的半导体器件的方法中用以安装第一半导体芯片的处理的图。
图17A和图17B是表示在制造本发明优选实施例的半导体器件的方法中用以形成第一有机绝缘层的处理的图。
图18A和图18B是表示在制造本发明优选实施例的半导体器件的方法中用以在第一有机绝缘层上形成第一回流布线的处理的图。
图19A和19B是表示在制造本发明优选实施例的半导体器件的方法中用以形成具有通路和虚(dummy)通路的第二树脂层的处理的图。
图20A和图20B是表示在制造本发明优选实施例的半导体器件的方法中用以安装第二半导体芯片的处理的图。
图21A和图21B是表示在制造本发明优选实施例的半导体器件的方法中用以形成第二有机绝缘层和第二回流布线的处理的图。
图22A、图22B、图22C和图22D是用以说明在制造本发明优选实施例的半导体器件的方法中形成第一树脂层的图。
图23A和图23B是用以说明形成第一有机绝缘层以完全覆盖第一树脂层的效果图。
图24A和图24B是用以说明按照本发明的半导体器件的第一改型的图。
图25是用于说明在半导体器件的拐角边缘中出现的问题的图。
图26是用于说明在半导体器件的拐角边缘中出现的问题的图。
图27是用于说明在半导体器件的拐角边缘中出现的问题的图。
图28A和图28B是用于说明按照本发明的半导体器件的第二改型的图。
图29是用于说明按照本发明的半导体器件的第三改型的图。
图30A、图30B和图30C是用于说明按照本发明的半导体器件的第四改型的图。
具体实施方式
现在参照附图，将给出本发明优选实施例的描述。
图14A和14B表示本发明优选实施例中的半导体器件20。图14B是半导体器件20的平面图，图14A是沿着图14B中所示A-A线而得到的半导体器件20的横截面视图。
该实施例中的半导体器件20具有这样的组成，其中一个或多个半导体芯片安装于单个的衬底上。具体地，在本实施例中，两个半导体芯片排列于半导体器件的下层中，并且一个半导体芯片排列于半导体器件的上层中。然而，本发明当然并不限于该组成。
本实施例中的半导体器件20一般包括：衬底21A(晶片21)；第一半导体芯片24a和24b，排列于第一框架22所形成的部分中；第二框架29，通过第一有机绝缘层27而排列于第一半导体芯片24和第一框架22上；第二半导体芯片32，排列于第二框架29所形成的部分中；表面覆盖膜37；以及外部连接端子38。
衬底21A是硅(Si)衬底，并且第一框架22选择性地形成于衬底21A的顶表面上，以在其上形成半导体芯片容纳部分23。第一框架22以树脂层形成，该树脂层由感光树脂材料(光致抗蚀剂)制成，并被选择性地分隔成岛状形式。
如图15A和图15B所示，半导体芯片容纳部分23a和23b由第一框架22形成，并且第一半导体芯片24a和24b分别正面朝上地固定于半导体芯片容纳部分23a和23b中。第一半导体芯片24a和24b通过粘合剂25而接合于衬底21。
在本实施例中，两个半导体芯片排列为第一半导体芯片。然而，本发明并不限于该组成，并且排列的第一半导体芯片的数目可任意地设定。
根据其上承载有该半导体器件的电子设备的种类，第一半导体芯片24可从处理器组件、逻辑电路组件和存储器组件中选择。
并且，由聚酰亚胺树脂制成的第一有机绝缘层27被排列为覆盖第一框架22和第一半导体芯片24a、24b。第一有机绝缘层27被排列为使它保护第一半导体芯片24a、24b并且提供与排列于第一半导体芯片24a、24b上的第二半导体芯片32的绝缘。
第一回流布线28排列于第一有机绝缘层27上，并且第一回流布线28的一端连接于第一半导体芯片24的电极。
第一回流布线28包括：布线28a，连接半导体芯片24a和半导体芯片24b；以及布线28b，连接于外部连接端子，等等。
并且，第二框架29排列于第一有机绝缘层27上，并且第二半导体芯片32固定于第二框架29所形成的第二组件容纳部分31中。
作为该第二半导体芯片32，通常选择与第一半导体芯片24相关联地操作的半导体芯片。
第二框架29由与第一框架22的材料相同的感光树脂材料制成，并且排列为形成第二组件容纳部分31。多个通路30形成和侧向排列于第二组件容纳部分31的附近。
而且，在本实施例中，第二框架29的最大外部尺寸小于第一框架22的最大外部尺寸。当第二框架29通过绝缘层27而排列于第一框架22上时，覆盖第一框架22的第一有机绝缘层27从第二框架29的下部周围露出。
此外，在本实施例中，第二有机绝缘层34排列为覆盖第二框架29和第二半导体芯片32。第二相同的有机绝缘层34由与第一有机绝缘层27的绝缘材料相同的绝缘材料比如聚酰亚胺树脂制成。
第二回流布线35排列于第二有机绝缘层34上，并且第二回流布线35在一端电连接于第二半导体芯片32的电极，并且在另一端电连接于用于外部连接的端子38。
而且，第二回流布线35通过形成于通路30中的层间连接36而电连接于第一回流布线28。因此，第一半导体芯片24、第二半导体芯片32和外部端子38通过第一回流布线28、第二回流布线35和层间连接36(通路)而电连接在一起。
此外，由聚酰亚胺树脂制成的覆盖膜37排列于第二回流布线35和第二有机绝缘层34上。覆盖膜37用作阻焊剂，并且通孔形成于第二回流布线35与电极衬垫相对应的位置处。外部连接端子38排列于通孔中，这些外部连接端子包括电连接和机械连接于第二回流布线38的焊球。
接着将参照图15A至图21B，描述本实施例中的半导体器件20的制造方法。
在这些附图中，每个图15B、16B、17B、18B、19B、20B和21B分别是沿着对应的图15A、16A、17A、18A、19A、20A和21A的平面图中所示A-A线而得到的半导体器件的横截面视图。此外，为了描述而被放大的对应于单个半导体器件20的部分在图15A至图21B中示出。
如图15A和15B所示，第一框架22形成于硅(Si)晶片21上。该实施例中的第一框架22形成用于半导体芯片24a、24b和24c的组件容纳部分23a、23b和23c。第一框架22具有宽度为200微米和高度为50微米的矩形平行六面体形状的构造。第一框架22包括在纵向方向上排列的具有大约50微米宽度的间隙40。第一框架22被间隙40隔断。第一框架22排列成矩形形状，并且在晶片21上形成半导体芯片容纳部分23。
如下形成第一框架22。按照通常的照相平版印刷工艺，感光树脂(光致抗蚀剂)层被涂敷和形成于晶片21上。进行感光树脂(光致抗蚀剂)层的选择性曝光和显影处理，并且通过进行进一步热处理(固化)形成第一框架22。
此外，第一框架22排列为使得间隙40可存在于矩形形状的组件容纳部分23的拐角A2处。间隙40排列于第一框架22的纵向方向上，从而该矩形的相邻侧部被间隙40彼此地分离。
也就是说，第一框架22排列为框架部分被彼此分离成岛状形式，并且间隙40在与晶片21的侧表面(即前表面正面)平行的方向上形成开口。
这时，第一框架22的高度选择为使得第一框架22的顶表面和第一半导体芯片24的顶表面几乎彼此齐平。
随后，如图16A和图16B所示，第一半导体芯片24(24a、24b、24c)容纳于第一框架22所形成的第一组件容纳部分23中。第一半导体芯片24分别通过粘合剂25而固定于晶片21。
这时，半导体芯片24的顶表面相对于衬底21表面的高度被设定为大约50微米，包括粘合剂25的厚度。
因此，第一框架22的顶表面高度和半导体芯片24的顶表面高度基本彼此相等，并且所述顶表面几乎彼此齐平。
在上述组成中，第一框架22排列为被间隙40分开。因此，即使在热处理工艺(固化)期间在第一框架22中出现热收缩，变形也将被间隙40吸收，并且即使在易于产生热收缩的拐角A2中，间隙40的存在也可防止第一框架22的变形。
因此，第一半导体芯片24容易地容纳于第一框架22所形成的组件容纳部分23。
在第一半导体芯片24固定于晶片21之后，形成由聚酰亚胺树脂或环氧树脂制成并且覆盖第一框架22和第一半导体芯片24的第一有机绝缘层27。该状态如图17A和图17B中所示。
通过旋涂(旋转涂敷)工艺等，覆盖第一半导体芯片24和第一框架22的第一有机绝缘层27形成为大约5微米的厚度。
通过进行旋涂工艺，第一有机绝缘层27吸收下层的半导体芯片上、框架上和二者之间的内部空间中存在的不规则变化，从而覆盖表面能够被设为平坦表面。
通过照相平版印刷工艺来进行图案化处理，并且留下所涂敷的有机绝缘层以不仅覆盖第一框架22的表面而且覆盖***侧。结果，形成第一有机绝缘层27。
如图17B所示，第一有机绝缘层27在X方向上的最大尺寸L1大于第一框架22在X方向上的最大尺寸L2。类似地，第一有机绝缘层27在Y方向上的最大尺寸大于第一框架22在Y方向上的最大尺寸(未示出)。
通过这样形成第一有机绝缘层27以完全地覆盖第一框架22，当形成第一有机绝缘层27时，就能够防止由于形成于第一框架22中的间隙40而发生第一有机绝缘层27顶表面上的不规则变化。
随后，通过照相平版印刷技术，在与第一半导体芯片24的电极衬垫26相对应的位置处，层间连接(通路)形成于第一有机绝缘层27中。
然后，第一回流布线28形成于其中形成有层间连接(通路)的第一有机绝缘层27上。利用铜(Cu)电镀方法，形成第一回流布线28。
图18A和图18B表示第一回流布线28形成于第一有机绝缘层27上的状态。
如上所述，第一回流布线28包括：连接半导体芯片24a和半导体芯片24b的布线28a，以及连接于外部连接端子的布线28。
此外，由于与构成电子电路的布线(其在需要时可为多层布线)相对应的布线已经形成于半导体芯片24的前表面上，则在第一有机绝缘层27形成于半导体芯片24上之后形成第一回流布线28，因此被称为回流布线。
随后，框架29排列于第一有机绝缘层27和回流布线层28上。以与第一框架22相同的方式形成该第二框架29。图19A和图19B表示排列第二框架29的状态。
如图19A和图19B所示，第二框架29排列于第一框架22上，使得第二框架29的最大外部尺寸小于第一框架22的最大外部尺寸。这时，第二框架29的排列被设置为使得第二框架29的高度也基本等于半导体芯片32的顶表面高度，该半导体芯片将被固定于由第二框架29所形成的组件容纳部分31中。这样选择，使得第二框架29和半导体芯片32的顶表面基本彼此齐平。
第二组件容纳部分31由第二框架29形成。在第二框架29中还设置有多个层间连接30(通路)和位于多个层间连接30端部的盲孔41。
此外，在第二框架29中，与在第一框架22中相似，间隙40在包括第二框架拐角的多个位置处排列于第二框架29的纵向方向上。
在该组成中，即使在热处理(固化)期间在第二框架29中出现热收缩，第二框架29的变形也将被间隙40吸收，组件容纳部分31保持为预定面积和结构，并且第二半导体芯片32能够可靠地容纳于第二组件容纳部分31中。
此外，在该组成中，排列于第二框架29中的层间连接30(通路)形成于框架29A和29B中，其位置对应于第一有机绝缘层27上所形成的第一回流布线层28的外部连接部分(焊接区(land))。
此外，盲孔41排列为与层间连接30(通路)的端部隔开预定距离。第一回流布线层28不排列于盲孔41的底部，并且盲孔41一点也不与回流布线层的连接相关。通过照相平版印刷工艺，层间连接30(通路)和盲孔41与第二框架29的形成同时地形成。
在上述的每个第二框架29A和29B中，层间连接30(通路)和盲孔41在每个框架29A和29B宽度方向X的中央部分处(或中心线上)在Y方向上侧向(sidewise)排列成一排。
也就是说，如果每个框架29A和29B在X方向上的整个宽度被设定为L3，则层间连接30(通路)和盲孔41在每个框架29A和29B宽度方向的中央部分处(其宽度等于L3/2)在Y方向上侧向排列成一排。
通过在第二框架29的每个块29A和29B的中央部分处排列层间连接30(通路)和盲孔41，即使加热第二框架29并且出现热收缩，在X方向上在层间连接30(通路)和盲孔41的两侧上几乎相等地出现热收缩。
鉴于此，抵消了热收缩，并且在热处理期间能够防止层间连接30(通路)和盲孔41不必要的变形。
此外，层间连接30(通路)和盲孔41如图19A的箭头P所示等间距地排列，并且盲孔41设置于通路30的排列端部和/或通路30的排列稀疏的位置处。
当盲孔41排列于层间连接30(通路)的排列端部时，盲孔41a和第二框架29的外边缘之间在Y方向上的距离可任意地设定。
盲孔41a的排列使得端部位置层间连接30(通路)上的应力等于其他内部位置层间连接30(通路)上的应力，并且能够在加热工艺期间防止端部位置层间连接30(通路)不必要的变形。
此外，层间连接30(通路)稀疏排列处的盲孔41b的排列使得稀疏位置层间连接30(通路)上的应力等于其他层间连接30(通路)上的应力，并且能够在加热工艺期间防止稀疏位置层间连接30(通路)不必要的变形。
因此，在第二框架29中，不仅排列层间连接30(通路)而且排列盲孔41，即使第二框架29中发生热收缩，通过盲孔41的排列仍能够防止层间连接30(通路)的变形。由此，高可靠性地建立第一回流布线28和第二回流布线35之间的连接。
随后，如图20A和图20B所示，第二半导体芯片32固定于第二组件容纳部分31中。第二半导体芯片32通过粘合剂25而固定于第一有机绝缘层27上。
随后，如图21A和图21B所示，形成第二有机绝缘层34以覆盖第二框架29和第二半导体芯片32，并且第二回流布线层35还形成于第二有机绝缘层34上。
这时，第二有机绝缘层34形成为完全地覆盖第二框架29，并且排列于第二框架29中的间隙40还填充有第二有机绝缘层34以形成平坦的表面。
通过照相平版印刷工艺，进行图案化处理，并且留下所涂敷的有机绝缘层以包围包括其***侧在内的第二框架29的整个表面。这样形成第二有机绝缘层34。
这时，进行第二有机绝缘层34的图案化以避免包围第一有机绝缘层27的周围侧表面。而且这时，用作第二有机绝缘层34的树脂经过第二框架29的间隙40流出至外部。由于这个原因，存在于第二组件容纳部分31中的空气也随着树脂的流动而流出至外部，并且能够防止在第二有机绝缘层34和第二框架29之间出现空隙。
此外，当形成第二有机绝缘层34时，第二有机绝缘层34的材料还进入第二框架29中盲孔41的内部，从而盲孔41嵌入于第二有机绝缘层34中。
此外，在形成第二回流布线层35之前，在层间连接30(通路)中进行处理以形成用于层间连接的金属层36。为了形成用于层间连接的金属层36，种子层(比如铜(Cu))和阻挡层(比如钛(Ti))通过喷溅方法预先地形成于层间连接30(通路)的内表面上，然后通过利用该种子层作为电极，执行电解电镀方法。
如上所述，在每个框架29A和29B中形成层间连接30(通路)和盲孔41的位置被设定于第二框架29宽度方向上的中央部分，并且盲孔41排列于层间连接30(通路)的端部。因此，能够防止层间连接30(通路)的变形。
因此，通过喷溅方法，能够容易地形成具有均匀厚度的种子层和阻挡层。具有均匀厚度的阻挡层和种子层的排列允许高可靠性地形成用于层间连接的金属层36。
在形成第二有机绝缘层34和第二回流布线层35之后，由聚酰亚胺树脂制成的覆盖膜37形成于第二有机绝缘层34上。覆盖膜37形成为具有阻焊剂特性。
随后，在覆盖膜37上排列有外部连接端子38的位置处形成多个开口，然后由焊球制成的外部连接端子38经由这些开口而排列于覆盖膜37上。同时参见图14A和图14B。
在上述制造方法中，即使第二框架29被绝缘层覆盖，第二框架29的最大外部尺寸仍小于被绝缘层覆盖的第一框架22的最大外部尺寸，如图21B所示，并且第二框架29排列于第一框架22上。
也就是说，如图21B所示，被第一有机绝缘层27覆盖的第一框架22的最大外部尺寸L1大于被第二有机绝缘层34覆盖的第二框架29的最大外部尺寸L4。
因此，在覆盖第二框架29的第二有机绝缘层34的周围，露出覆盖第一框架22的第一有机绝缘层27的顶表面部分。
上述露出部分在X方向上的宽度L大约是50微米，并且第二框架29外部上的第二有机绝缘层34周围被第一有机绝缘层27的露出部分所围绕。
在该组成中，当形成了覆盖第二框架29的第二有机绝缘层34时，即使第二有机绝缘层34的厚度相对较大，在该图案化期间不会出现这样的情况，即第二有机绝缘层34延伸到第一有机绝缘层27的外部(在该外部，第二有机绝缘层34覆盖第一框架22的侧边)，并且不会造成第一有机绝缘层27外部尺寸的较大变化。
按照本发明优选实施例的半导体器件的制造方法，半导体衬底比如硅衬底可用作衬底21，并且能够应用公知的半导体制造工艺。能够达到提高半导体器件的生产效率。
例如，当半导体衬底被用作衬底21并且框架形成于衬底21上时，能够在半导体制造工艺中应用照相平版印刷工艺。
图22A至图22D是用于说明在这种情况下形成第一树脂层22(或第一框架)的方法的图。
如图22A所示，制备晶片21比如硅(Si)衬底，并且感光树脂(光致抗蚀剂)层42通过旋涂(旋转涂敷)方法被形成于该晶片21上。感光树脂层42可以是正型或负型的。
图22B表示在晶片21上形成感光树脂层42的状态。
随后，如图22C所示，利用标线片43对感光树脂层42进行曝光处理，在该标线片43中形成有与第一框架22的结构和排列相对应的分隔图案。
随后，在进行显影处理并且去除不必要的部分之后，进行热处理，从而固化感光树脂层42。由此，如图22D所示，多个第一框架22在晶片21上形成。
类似地，通过与上述相同的照相平版印刷工艺还形成第二框架29。
因此，通过在半导体制造工艺中应用照相平版印刷工艺，能够实现该框架的形成，并且能够高精确性地形成该框架。
另一方面，当其上形成有半导体器件的衬底21被分割成块，从而形成每个单独的半导体器件20时，在半导体制造工艺中能够应用划片(dicing)处理。
此外，在本发明的半导体器件中，至少第一框架22的顶表面和侧表面被第一有机绝缘层27覆盖，并且间隙40的排列使得不规则变化出现在第一有机绝缘层27的顶表面上。将参照图23A和图23B对此加以说明。
假定这样的状态，即第一有机绝缘层27被填充到由包含间隙40的第一框架22所形成的半导体芯片容纳部分中，则被用来形成第一有机绝缘层27的树脂将经过如图23B所示的间隙40流出至外部。
为此，会在第一有机绝缘层27的顶表面上的间隙40部分中建立如图23B中箭头E所示的凹陷。
由于第二框架29和第二半导体芯片32被铺设于第一有机绝缘层27的顶表面上(如上所述)，所以不期望不规则变化存在于第一有机绝缘层27的顶表面上。
为了避免该问题，按照本发明的实施例，如图23A所示，第一有机绝缘层27形成为完全地覆盖第一框架22，从而使间隙40完全地嵌入。因此，第一有机绝缘层27的顶表面变成平坦的表面。
如上所述，用作第一有机绝缘层27的树脂通过间隙40部分地流出至外部。这时，第一组件容纳部分23内的第一框架22和第一半导体芯片24之间存在的空气也与树脂一起被推出至外部。这可防止空隙出现在第一有机绝缘层27中，并且因此能够防止由于空隙的存在而出现裂缝或分离。
用作第一有机绝缘层27的树脂形成为覆盖第一框架22的外侧表面。绝缘层对框架这样的覆盖效果还可应用于在第二框架29上的第二有机绝缘层34的形成。
接着，将描述按照本发明的半导体器件20的某些改型。
图24A和图24B表示按照本发明的半导体器件的第一改型。如图所示，该半导体器件的特征在于框架外部拐角边缘的结构。
在该改型中，如图24B所示，框架的外部拐角边缘构造为具有曲度(或者添加圆度R)。
通过使得框架的外部拐角边缘变得具有该曲度，能够改善框架对于有机绝缘层的可湿性(接合特性)。因此，能够防止框架的外部拐角边缘从有机绝缘层露出。该组成可应用于第一框架22(图24中所示)和第二框架29(未示出)。
另一方面，存在这样的情况，即如果框架的拐角边缘如图25所示是陡峭的，则该可湿性(接合特性)在形成于框架上的有机绝缘层的拐角边缘中变低。而且，如果形成于框架的拐角边缘上的有机绝缘层如图26所示变薄，则存在这样的可能，即框架的拐角边缘会从有机绝缘层露出(如图27所示)。
接着将参照图28A和图28B，描述按照本发明的半导体器件的第二改型。
图28A是半导体器件的平面图，其中第二框架29形成于第一有机绝缘层27上，图28B表示沿着图28A中所示A-A线而得到的半导体器件的横截面视图。
在该改型中，在每个第二框架29A和29B中被切口45隔开，从而框架分段(segment)29A-1、29A-2和框架分段29B-1、29B-2在远离半导体芯片容纳部分的方向上排列。
层间连接30(通路)和盲孔41在这些隔开的框架29A和29B之间的半导体芯片容纳部分一侧上的框架分段29A-1和29B-1上排列，从而它们位于每个框架分段的宽度L6的中央(中心线)上。
在半导体芯片容纳部分相对较小并且固定于其中的半导体芯片相对较小的情况下，框架的宽度L3(图19A)变得相对较大。这时，每个框架的中央部分(中心线)处的层间连接30(通路)和盲孔41的排列使得半导体芯片的电极和层间连接30(通路)之间的距离有所增加。存在的可能是使半导体芯片的电特性退化。
为了避免该问题，在该改型中，框架在远离半导体芯片容纳部分的方向上被分隔成框架分段，并且层间连接30(通路)排列在最接近于半导体芯片的框架分段之一上。层间连接30(通路)位于框架分段的中央部分处(中心线上)。因此，可防止层间连接(通路)的变形。
利用上面的组成，可防止层间连接30(通路)的变形，并且因此防止半导体芯片电特性的退化。
接着，将参照图29说明按照本发明的半导体器件的第三改型。
在该改型中，第二框架29中层间连接30(通路)的内壁的底部边缘B2构造为裙状(skirt-like)形式。通过在利用如图22C中所示曝光工艺形成层间连接30(通路)时调节曝光，来获得该结构。
在通过喷溅方法形成阻挡层和种子层时，层间连接30(通路)内壁的底部边缘B2形成为裙状形式的这种结构，允许这些层可靠地形成于层间连接30(通路)的内壁上。
因此，能够高可靠性地形成通路36和层间连接30，由此提高半导体器件20的可靠性。
图30A、图30B和图30C表示本发明第四改型中的半导体器件。图30B和图30C是沿着图30A中所示A-A线所得到的半导体器件的横截面视图。
在该改型中，如图30B所示，第一框架22的排列这样进行，使得间隙40不完全地分离框架22，而是薄层51存在于对应于间隙40的衬底21的部分上。
按照上面的结构，尽管间隙40的开口面积减少，但是通过选择薄层51的适当厚度(高度)，不限制正在被涂敷或填充的绝缘材料的流动，由此允许空气的排放和绝缘层在框架之上的覆盖。
薄层51可在形成第一框架22之前形成。在这种情况下，如图30C所示，它能够利用与该框架的材料相同或不同的材料来形成。薄层51的排列还能够在排列第二框架29时被应用。
此外，在上述实施例中，已经描述这样的组成，其中两个半导体芯片层叠于两个层中。然而，按照本发明，被层叠的半导体芯片的数量不限于上面的实施例。
此外，在上述实施例中，硅衬底被用作其上层叠有多个半导体芯片的衬底。可选地，代替该半导体衬底，按照本发明可使用布线衬底(或***物)，其由绝缘材料(比如玻璃环氧)制成，并且其表面或内部形成有导电层。通过利用其中导电层排列于该绝缘衬底表面上的该布线层(***物)，两个或更多半导体芯片可被层叠于该布线衬底上。
此外，由绝缘材料比如玻璃和陶瓷制成的绝缘衬底还可用来代替半导体衬底比如硅(Si)。
另一方面，当利用半导体衬底比如硅(Si)时，半导体衬底可用以提供作为承载衬底之外的某些功能。即预先在半导体衬底中形成半导体芯片和/或利用该半导体芯片的电子电路。在按照本发明在半导体衬底上排列框架之后，半导体芯片可被层叠于其上，并且在半导体衬底中的半导体芯片(和/或利用半导体芯片的电子电路)与层叠的半导体芯片之间的电连接可形成，从而建立增加功能的电子电路。
而且，感光树脂在上述实施例中已被用作框架的材料。可选地，任一其他的非感光树脂也可用作框架的材料。
本发明不限于上述实施例，并且不脱离本发明的范围，可做出变化和改型。

Claims (13)

1.一种半导体器件，包括：
框架，设置于衬底上，以在该衬底上形成半导体芯片容纳部分；
半导体芯片，设置于该半导体芯片容纳部分中；
有机绝缘层，被设置用以覆盖该半导体芯片和该框架；以及
布线层，设置于该有机绝缘层上，
该框架包括在该框架的纵向方向上排列的间隙。
2.如权利要求1所述的半导体器件，其中所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。
3.如权利要求1所述的半导体器件，其中该框架由感光树脂材料制成。
4.如权利要求1所述的半导体器件，其中在该有机绝缘层的宽度方向上的中央部分处形成开口。
5.如权利要求1所述的半导体器件，其中在该有机绝缘层中侧向排列有多个开口，并且在所述多个开口的端部设置有盲孔。
6.如权利要求1所述的半导体器件，其中位于该半导体芯片容纳部分拐角处的所述框架的外部拐角被圆化。
7.一种半导体器件，包括：
第一框架，设置于衬底上，以在该衬底上形成第一半导体芯片容纳部分；
第一半导体芯片，设置于该第一半导体芯片容纳部分中；
第一有机绝缘层，被设置用以覆盖该第一半导体芯片和该第一框架；
第一布线层，设置于该第一有机绝缘层上；
第二框架，设置于该第一有机绝缘层和该第一布线层上，以在该第一有机绝缘层和该第一布线层上形成第二半导体芯片容纳部分；
第二半导体芯片，设置于该第二半导体芯片容纳部分中；
第二有机绝缘层，被设置用以覆盖该第二半导体芯片和该第二框架；以及
第二布线层，设置于该第二有机绝缘层上，
该第一框架和该第二框架均包括分别排列于其纵向方向上的间隙。
8.如权利要求7所述的半导体器件，其中该第二框架的最大外部尺寸小于该第一框架的最大外部尺寸。
9.如权利要求7所述的半导体器件，其中在该第二有机绝缘层的宽度方向上的中央部分处形成开口。
10.如权利要求7所述的半导体器件，其中在该第二有机绝缘层中侧向排列有多个开口，并且在所述多个开口的端部设置有盲孔。
11.如权利要求7所述的半导体器件，其中位于所述第一和第二半导体芯片容纳部分拐角处的所述第一和第二框架的外部拐角分别被圆化。
12.一种制造半导体器件的方法，包括如下步骤：
在衬底上设置框架，以在该衬底上形成半导体芯片容纳部分，该框架包括在该框架的纵向方向上排列的间隙；
在由该框架所形成的该半导体芯片容纳部分中设置半导体芯片；
设置有机绝缘层以覆盖该半导体芯片和该框架；以及
在该有机绝缘层上设置布线层。
13.如权利要求12所述的制造半导体器件的方法，其中当该框架设置于该衬底上时，所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。
CNB2004100973214A 2004-07-14 2004-11-26 半导体器件及其制造方法 Expired - Fee Related CN100375273C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004207516 2004-07-14
JP2004207516A JP4265997B2 (ja) 2004-07-14 2004-07-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1722414A true CN1722414A (zh) 2006-01-18
CN100375273C CN100375273C (zh) 2008-03-12

Family

ID=35598592

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100973214A Expired - Fee Related CN100375273C (zh) 2004-07-14 2004-11-26 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7247950B2 (zh)
JP (1) JP4265997B2 (zh)
KR (1) KR100605349B1 (zh)
CN (1) CN100375273C (zh)
TW (1) TWI244747B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590918A (zh) * 2014-11-03 2016-05-18 矽品精密工业股份有限公司 封装结构及其制法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
US7927920B2 (en) * 2007-02-15 2011-04-19 Headway Technologies, Inc. Method of manufacturing electronic component package, and wafer and substructure used for manufacturing electronic component package
TW200926380A (en) * 2007-12-10 2009-06-16 Powertech Technology Inc Semiconductor package and substrate for the same
JP2010034294A (ja) * 2008-07-29 2010-02-12 Nec Electronics Corp 半導体装置およびその設計方法
JP5584011B2 (ja) * 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US8779599B2 (en) * 2011-11-16 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages including active dies and dummy dies and methods for forming the same
US9592211B2 (en) 2012-09-19 2017-03-14 Grespo Ab Compositions for improvement of brain function
KR102064870B1 (ko) * 2013-08-16 2020-02-11 삼성전자주식회사 반도체 패키지
CN104465613A (zh) * 2013-12-30 2015-03-25 苏州矩阵光电有限公司 一种芯片互联结构及其互联工艺
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US11175414B2 (en) 2015-06-29 2021-11-16 Deere & Company Satellite navigation receiver for relative positioning with bias estimation
US10627528B2 (en) 2015-06-29 2020-04-21 Deere & Company Satellite navigation receiver and method for switching between real-time kinematic mode and precise positioning mode
US10809391B2 (en) 2015-06-29 2020-10-20 Deere & Company Satellite navigation receiver and method for switching between real-time kinematic mode and precise positioning mode
US10605926B2 (en) 2015-06-29 2020-03-31 Deere & Company Satellite navigation receiver and method for switching between real-time kinematic mode and relative positioning mode
TWI641087B (zh) * 2015-12-28 2018-11-11 矽品精密工業股份有限公司 電子封裝件及封裝用之基板
US11239189B2 (en) 2017-04-24 2022-02-01 Rohm Co., Ltd. Electronic component and semiconductor device
US10651131B2 (en) * 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
CN114121845A (zh) * 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装
US11855003B2 (en) * 2021-05-13 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348728B1 (en) 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
EP1367645A3 (en) * 2002-05-31 2006-12-27 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP3938759B2 (ja) 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590918A (zh) * 2014-11-03 2016-05-18 矽品精密工业股份有限公司 封装结构及其制法
CN105590918B (zh) * 2014-11-03 2019-08-16 矽品精密工业股份有限公司 封装结构及其制法

Also Published As

Publication number Publication date
KR100605349B1 (ko) 2006-07-28
KR20060005969A (ko) 2006-01-18
CN100375273C (zh) 2008-03-12
US20060012017A1 (en) 2006-01-19
JP2006032556A (ja) 2006-02-02
JP4265997B2 (ja) 2009-05-20
TWI244747B (en) 2005-12-01
US7247950B2 (en) 2007-07-24
TW200603374A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
CN1722414A (zh) 半导体器件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1185709C (zh) 半导体装置及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1154176C (zh) 电子部件和半导体装置及其制造方法、电路基板及电子设备
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1753169A (zh) 电子器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN101055857A (zh) 半导体器件及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1956173A (zh) 半导体器件以及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1445848A (zh) 半导体器件及其制造方法以及相移掩膜
CN1210621A (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1495893A (zh) 半导体器件及其制造方法
CN1893051A (zh) 半导体器件
CN1779951A (zh) 半导体器件及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080312

Termination date: 20191126