CN1531081A - ***器、***器组件及使用这种***器的装置组件 - Google Patents

***器、***器组件及使用这种***器的装置组件 Download PDF

Info

Publication number
CN1531081A
CN1531081A CNA2004100282983A CN200410028298A CN1531081A CN 1531081 A CN1531081 A CN 1531081A CN A2004100282983 A CNA2004100282983 A CN A2004100282983A CN 200410028298 A CN200410028298 A CN 200410028298A CN 1531081 A CN1531081 A CN 1531081A
Authority
CN
China
Prior art keywords
inserter
contact
substrate
type surface
surface top
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100282983A
Other languages
English (en)
Other versions
CN100454532C (zh
Inventor
С���˹��E���˶�
小威廉·E·伯迪克
W
詹姆斯·W·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1531081A publication Critical patent/CN1531081A/zh
Application granted granted Critical
Publication of CN100454532C publication Critical patent/CN100454532C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种***器(120，200，300，400)、***器组件(110)和使用***器的装置组件(100)。一个***器(120，200，300，400)包括一个用半导体材料制成的基板并具有设置在其第一主表面上方的第一输入/输出触头(122，340，360)和设置在其第二主表面上方的第二输入/输出触头(126，330，415)，其中第二输入/输出触头电连接到第一输入/输出触头上；设置在基板的第一主表面上方的第一输入/输出触头固定到连接***器的装置(140，210，310，410)的输入/输出焊垫(142)上，其中设置在第二主表面上方的第二输入/输出触头有助于将***器连接到部件(220)的触头上，***器也与该部件相连。

Description

***器、***器组件及使用 这种***器的装置组件
技术领域
本发明总体上涉及电子互连***领域，更具体地说，涉及一种有助于连接到例如一个未封装的集成电路装置的***器和***器组件。
背景技术
目前制造的集成电路装置具有小至0.1微米，其输入/输出焊垫的间距特征小至0.2微米或更小。用于这些装置的输入/输出焊垫通常按照最小的互连特征构成，即输入/输出焊垫间距通常由互连间距和/或结构容量确定，而不是由装置或晶片间距容量确定。目前用于柔性电路互连的最小特征是10微米，用于柔性印刷电路板(PCB)的最小特征是50微米。因此，当前的用于将输入/输出装置连接到输入/输出“***”的现有的互连***滞后理论的最大集成电路的密度100％(对于柔性互连)或500％(对于PCB)。虽然也可设想到其它的高密度、微小间距的互连***，例如碳纳米管，但现在存在对将高密度输入/输出装置互连到“***”上的障碍，或密度屏障。这种障碍导致了对现有互连***的功能特性、容量和成本的限制。
为了保持高密度输入/输出(I/O)装置的较小的组件覆盖区和容量，通常采用区域矩阵结构。区域矩阵为给定的覆盖区或区域提供强化的输入/输出端子，即具有较高的输入/输出密度。当整体表面区域用于区域矩阵的输入/输出时，这一点就更加明显。然而，由于柔性电路和PCB结构的电路线路容量，所以要构成能避开(即通向另一装置、部件、子***等的线路)这种高密度I/O装置的装置互连***常常是不可能、不可行，和/或太昂贵的。于是I/O装置的量和结构又再次受到互连***容量和密度的限制。此外，即使不受限制，高密度的互连***也经常会与常用的互连终端口，如高密度输入/输出插座、端子等不兼容。
发明内容
一方面，本发明提供一种结构，它包括一个具有由半导体材料制成的基板的***器，该***器具有设置在第一主表面上方的第一输入/输出触头和设置在第二主表面上方的第二输入/输出触头。第二输入/输出触头与第一输入/输出触头电连接。第一输入/输出触头固定到连接***器的装置的输入/输出焊垫上。设置在***器基板的第二主表面上方的第二输入/输出触头有助于将***器连接到部件的触头上，***器也与该部件相连。
在另一方面，提供一种结构，它包括一个具有基板的集成电路装置，并且该基板具有设置在其表面上方的输入/输出焊垫。该结构还包括一个具有由半导体材料制成的基板的***器，并具有设置在第一主表面上方的第一输入/输出触头和设置在第二主表面上方的第二输入/输出触头。第二输入/输出触头与第一输入/输出触头电连接。设置在基板的第一主表面上方的第一输入/输出触头电连接到集成电路装置的输入/输出焊垫上，而设置在第二主表面上方的第二输入/输出触头有利于连接到某部件的触头上，***件也固定到该部件上。
下面将对上述结构的制造和连接的方法进行描述，并写入权利要求书中。另外还将对本发明的其它实施例和方面进行详细描述并写入权利要求书中。
附图说明
本发明可采取不同的结构和不同的结构布置，以及不同的步骤和不同的步骤安排。这里的附图用于表示某些实施例并且不能解释为对本发明的限制。在说明书结尾处的权利要求中特别指出了本发明涉及的主题，并明确提出要求的权利。
图1是按照本发明一个方面的使用***器组件的装置组件的一个实施例的剖视图；
图2是按照本发明一个方面的装置组件的一个可替换实施例的剖视图，该装置组件包括一个集成电路装置和连接到其上的***器，图中示出该组件连接到一个印刷电路板子***上。
图3A是按照本发明另一个方面的使用***器的装置组件的另一个实施例的剖视图；
图3B是按照本发明另一个方面的图3A的***器实施例的剖视图；
图3C是按照本发明另一个方面的图3A和3B的***器实施例的顶视平面图；
图3D是按照本发明另一个方面的图3A、3B和3C的***器实施例的底视平面图；
图4A是按照本发明一个方面的使用***器的装置组件的再一个实施例的剖视图；
图4B是按照本发明一个方面的图4A的***器实施例的顶视平面图；
图4C是按照本发明一个方面的图4A的***器实施例的底视平面图。
具体实施方式
现在通过实例来表示并描述***器、***器组件和使用***器的装置组件的不同实施例。但是，本领域的专业技术人员可认识到，这里的***器可用于各种各样的实施方案将例如一个集成电路装置连接到另一部件，如另一个集成电路装置、柔性互连线或印刷电路板子***等上。本申请权利要求的范围包括所有这些实施方案。
这里描述的***器和***器组件的一个概念是半导体材料的***基板的制造，例如使基板材料与***器电连接的装置相配。举例来说，如果该装置是具有硅基板的集成电路芯片，那么***器也用硅基板制造。由于目前在集成电路装置上，硅占主导地位，所以这里主要讨论硅***器。但本领域的专业人员应理解到，***器的基板材料可以是任何半导体材料，包括硅、碳化硅、砷化镓等。在制造半导体材料的***器，例如与集成电路装置相同的基板材料时，可有利地采用标准晶片工艺生产***器，包括利用晶片处理工艺在***器上的可达到的微小间距上形成输入/输出触头。
在一个实施例中，可利用***器来给互连***和一装置的封装提供一在装置的上表面具有活性区域及位于装置的底表面上的输入/输出焊垫。这种装置可包括声学(超声)传感器、光学(LCD、光电二极管、空间光调制器)装置，或裸集成电路芯片等。***器基板的一个主表面具有输入/输出触头，触头的外形与装置的输入/输出焊垫相匹配，同时***器基板的另一个主表面支撑输入/输出触头，该触头的外形与商用或用户的互连***，如插座、端子、焊垫等相匹配，或相反，与商用或用户的互连***面接或兼容。利用不同的方法可实现从***器基板的一个主表面互连到另一个主表面，包括通过多通道结构，利用例如激光、高速活性离子蚀刻等用于通道成形及用于通道金属化的标准晶片处理。
图1是按照本发明一个方面的使用***器组件的装置组件的一个实施例的剖视图。装置组件都用附图标记100表示，包括一个具有***器120和包围***器的下部主表面的至少一部分的封装件130的***器组件110。***器基板的上部主表面具有第一输入/输出触头122，图中示出该触头由焊球150焊接到设置在装置140，如未封装的(即裸的)集成电路芯片的表面上的输入/输出焊垫142上。如图所示，第一输入/输出触头122通过金属化的通道124电连接到设置在***器120基板的下部主表面上的第二输入/输出触头126上。通道124与***器基板电绝缘。第二输入/输出触头126电连接到弹簧偏置可***式触头132上，该触头132由封装件130部分地支撑和电绝缘。
制造***器组件110的一种方法是选择与装置140使用的基板材料相匹配的***器基板半导体材料；例如硅。最大限度地减小机械应力、张力并提供高可靠的封装和互连，再提供与装置等效的电互连特性。一旦选择了基板材料，就加工通道(例如通过等对基板进行钻孔、高速活性离子蚀刻等)、与电绝缘的基板进行隔离，然后进行相互电互连，再进行金属化，以形成从***器基板的上部主表面到***器基板的下部主表面的电连接。在图1的实施例中，形成在***器基板内部的通道与***器基板的上部主表面上的第一输入/输出触头和***器的下部主表面上的第二输入/输出触头对齐或与它们靠近。在一个实施例中的第一输入/输出触头的结构与固定有***器的装置140的输入/输出焊垫结构相匹配，而第二输入/输出触头的结构有助于连接到一个部件上，例如，一旦形成了装置组件，***器组件也连接在该部件上。在一个实施例中，通道的直径取决于装置的输入/输出焊垫，及在***器基板上的第一输入/输出触头的数量和位置。对于高密度的输入/输出结构，利用当前的技术，通道直径可小到10微米或更小。
下述的通道加工、标准晶片处理(微影术、湿化学技术等)用于制造金属化的通道。贯通通道结构加工的一个实施例为使用湿化学技术(释放应力)，它是通过氧化产生一个覆盖基板表面和通道(未填充的通道)壁的绝缘层，以提供必要的与基板的电绝缘。然后进行种金属(seed metal)的沉积，以在用金属，如铜、镍、金等涂覆通道之前，在通道内形成金属层。施加光掩膜，并在如果有的话情况下构成电路(如输入/输出)触头和贯通通道的互连。一旦完成上述过程，就可得到例如图1中所示的***器结构，其中金属化的贯通通道从***器基板的上部主表面延伸到下部主表面。
下述的贯通通道加工、标准晶片处理用于制造***器的第一输入/输出触头，其构成和位置与固定有***器的装置的输入/输出焊垫相匹配。在***器基板的相反的主表面上，例如在***器的终端口或***互连侧上形成第二输入/输出触头。第一和第二输入/输出触头可构成一个金属叠层，如铜、镍和/或金的叠层。在输入/输出触头的叠层中的金属层的实际组成可取决于基板材料和所用的连接方法，如焊接、各向异性导电粘合剂或薄膜、环氧树脂等。
下面描述输入/输出触头的结构和***互连特征的形成。在一个实施例中，利用标准晶片工艺可形成或固定一些导电夹件(finger)，如弹簧，或电连接到位于通道的终端口或***互连侧的***器的第二输入/输出触头上。该夹件的设计可由第二输入/输出触头的几何形状、间距及用于与***器接触的互连***(图中未示出)来确定。在一个实施例中，夹件可设计成能接收柔性互连电路的形式，该柔性互连电路在位于输入/输出焊垫(图中未示出)处具有边缘，它非常像一个印刷电路板(PCB)的边缘连接器***。夹件可与柔性互连电路的许多插拔件相兼容，并能提供足够的夹持力，用以在使用时固定与基板弹簧接触的柔性电路。在该实施例中，可对夹件进行封装，例如使用填充环氧树脂，如Plaskon(可从马萨诸塞州的Foxboro的Cookson Group，plc的一个分部，即Cookson Electronics买到)，以形成机械结构或***器组件。
按照上述讨论的方法构成的***器和***器组件解决了与装置的输入/输出焊垫密度和可实现的互连***密度之间存在差异有关的问题，利用例如具有贯通通道的硅基板，将高密度装置的输入/输出结构转换成能利用目前商业上应用的或用户互连的方法、技术、工艺的***配置。此外，封闭的***器的制造包括使用多重的、可商业上应用(或用户)的连接器***、方法等。这些与***器基板的下部表面上的第二输入/输出触头电连接的连接器，当前具有输入/输出间距为1mm，或更小的特性。在高容量的情况下，目前市场上可买到的连接器具有低于0.5mm的输入/输出间距。另外，可生产多重连接器，并将其连接到***器上，以使输入/输出间距小到0.3mm，这等效于利用倒装焊(flip-chip)技术的商业上应用的先进封装容量。除了利用***器来影响高密度输入/输出装置的高性能(即较短电信号通路，热膨胀基板的匹配系数等)互连***外，还可采用如下的***器的裸芯片封装方法。
在剖面图中，集成电路芯片可分解成两个区，即一个活性区和一个大容量基板区。活性区通常只包括集成电路芯片的总厚度的一小部分(例如小于1/3)，其余2/3为芯片基板。具有与集成电路芯片的基板相匹配的基板的***器与分解的集成电路芯片的大容量区相类似。通过只处理(外形上)大容量区，以形成封装件，然后上述的***器可只与集成电路芯片的活性区结合，从而形成一个封装的芯片组件。这种方法的优点在于芯片的活性区不会受到随后的粗糙封装处理及与这里描述的形成***器互连有关的加工应力。此外，由于***器不需要任何活性元件，所以它可作为基板被处理、加工、处置。然而，这种基板可被成形或加工成包括电互连线、有源或无源电路、热管、散热器或其它可应用到包括辅助电气、机械或热特性等。这些特性的种类和组成在于应用、性能和成本细节。
例如，为了形成芯片型的裸芯片组件，可将专用集成电路，如使微处理器减薄并处理以背侧输入/输出焊垫为特性。制成的硅***器基板使用了贯通通道并在与处理器输入/输出焊垫匹配的一侧上具有输入/输出触头。在基板的另一侧形成与***互连线相配套的插座。在另一个实施例中，***器基板的相反侧可处理成具有输入/输出触头的特性互连线，该触头具有区域矩阵结构，以接收芯片型封装(CSP、倒装晶片等)存储子***。互连线可连接到该存储子***上，例如连接到利用可提供最高电性能的最短互连线路的专用集成电路上。此外，由于***器基板材料与集成电路装置的基板材料相同，所以该组件是与专用集成电路匹配的热膨胀的因素(CTE)，因而可提供优良的机械性能和可靠性。
***器和使用该***器的装置组件的其它实例表示在图2-4C中。
在图2中，所示出的***器200与设置在其上部主表面上方的装置210电连接，并与一个子***，如位于下部主表面上的印刷电路板220电连接。在该实施例中，在***器200的上部主表面上的输入/输出触头与装置210的输入/输出焊垫对齐，以形成将装置210连接到***器200上的电互连叠层215。在***器200的下表面上的输入/输出触头与子***220上的对应触头对齐，以形成电互连叠层225。如图所示，在***器200的上表面上的互连密度大于在***器200的下表面上的互连密度。在该实施例中，***器200扇出装置210的输入/输出焊垫，以便与子***220上的互连密度匹配。可采用分层金属化方法或与贯通通道结合以形成所需的特定***器装置的扇出形态。如上所述，***器200用与装置210相同的基板材料，如硅制成。子***220可包括印刷电路板或陶瓷基板等。
图3A-3D表示装置组件的另一个实施例，它包括一个***器300和一个集成电路装置310。如图3B中所示，***器300包括将***器基板上部主表面上的电焊垫360(图3C)连接到位于***器基板的下部主表面上方的输入/输出触头330的金属化通道320。在这个实例中，电焊垫360和输入/输出触头330具有等同或类似的特征尺寸和密度。
电互连线345设置在***器基板的上表面，用以将电焊垫360连接到沿***器300周边设置的输入/输出触头340。电线350用于将***器300的输入/输出触头340电连接到设置在集成电路装置310上表面上的输入/输出焊垫(图中未示出)，如图3A所示。
图4A表示使用***器400和集成电路装置410的装置组件的另一个实施例。在该实例中，在***器400上表面的第一输入/输出触头与位于装置410相对表面上的输入/输出焊垫对齐，以使互连叠层405形成从装置410到***器400之间的电连接。***器400具有将上表面的第一输入/输出触头扇入到下表面的第二输入/输出触头415的阵列上的电互连线。如图所示，将装置410连接到***器400上的互连叠层405的密度小于设置在***器400下表面的第二输入/输出触头415的密度。例如，互连叠层405可具有1mm的间距，而第二输入/输出触头可以是0.5mm间距触头的阵列。在一个实施例中，第二输入/输出触头可电连接到连接件420上，第一个连接件420可包括一个电源层连接件，第二个连接件420可包括接地层连接件。在该实例中，互连叠层的密度从***器的上表面向***器下表面方向增大，以便为散热器430和电路440，如有源和/或无源电路或部件提供空间。这些有源或无源电路或部件可按照特定实施方案的需要电连接到***器上表面上的第一输入/输出触头或***器下表面上的第二输入/输出触头中的任何一个触头。
根据本发明，提供一种结构，它包括：
一***器120，200，300，400，包括一用半导体材料制成的基板并具有设置在其第一主表面上方的第一输入/输出触头122，340，360和设置在其第二主表面上方的第二输入/输出触头126，330，415，其中所述第二输入/输出触头电连接到所述第一输入/输出触头上；及
其中设置在所述基板的所述第一主表面上方的所述第一输入/输出触头122，340，360用于连接到连接所述***器120，200，300，400的装置140，210，310，410的输入/输出焊垫142上，且其中设置在所述第二主表面上方的所述第二输入/输出触头126，330，415有助于将所述***器连接到部件220的触头上，所述***器也与该部件相连。
如上述的结构，其中设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头122，340，360具有与连接所述***器的所述装置140，210，310，410的所述输入/输出焊垫142相类似的特性尺寸。
如上述的结构，其中所述装置140，210，310，410包括一个具有x，y表面区域的裸集成电路芯片，其中所述***器120，200，300，400具有与裸集成电路芯片的x，y表面区域类似的尺寸的表面区域。
如上述的结构，其中所述裸集成电路芯片140，210，310，410包括第一集成电路芯片，所述部件220包括第二集成电路芯片，所述***器120，200，300，400有助于所述第一集成电路芯片和所述第二集成电路芯片之间的电连接。
如上述的结构，其中所述半导体材料包括硅、碳化硅和砷化镓中的至少一种材料。
如上述的结构，其中所述装置具有半导体材料制成的基板，并且所述***器基板的半导体材料与所述装置基板的半导体材料的至少一部分相匹配。
如上述的结构，其中设置在所述第一主表面上方的所述第一输入/输出触头122，134，360具有与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415不同的间距。
如上述的结构，其中设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头122，340，360中的各输入/输出触头电连接到设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415中的至少一个输入/输出触头上，其中设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415具有比设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头122，340，360更大的间距。
如上述的结构，其中设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头122，340，360中的各输入/输出触头电连接到设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415中的至少一个输入/输出触头上，并且其中设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415具有比设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头122，340，360更小的间距。
如上述的结构，其中所述***器还包括至少一个散热器430，用于在连接***器时，有利于散发所述装置410发出的热，还包括设置在所述***器基板上并与设置在所述基板第一主表面上方的所述第一输入/输出触头和设置在所述基板第二主表面上方的所述第二输入/输出触头415中的一个或多个进行电连接的有源或无源电路或部件440。
如上述的结构，其中所述***器120还包括一个***器组件110，该***器组件具有一个包围设置在***器基板的第二主表面上方的第二输入/输出触头126的至少一部分的封装件130。
如上述的结构，其中***器组件进一步还包括设置在基板第二主表面上方并与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126电连接的可***式输入/输出触头132，该可***式输入/输出触头132有利于将所述***器***所述部件，或从所述部件上拔出。
根据本发明，还提供另一种结构100，它包括：
一个具有设置在其表面上方的输入/输出焊垫142的集成电路装置140，210，310，410；
一个具有由半导体材料制成的基板的***器120，200，300，400，并具有设置在第一主表面上方的第一输入/输出触头122，340，360和设置在第二主表面上方的第二输入/输出触126，330，415，其中第二输入/输出触头与第一输入/输出触头电连接；及
其中设置在基板的第一主表面上方的第一输入/输出触头122，340，360电连接到集成电路装置140，210，310，410的输入/输出焊垫142上，而其中设置在第二主表面上方的第二输入/输出触头126，330，415有利于连接到部件220的触头上，***件也固定到该部件220上。
如上述的另一种结构，其中所述集成电路装置140，210，310，410包括第一集成电路芯片，其中所述部件220包括第二集成电路芯片、柔性电路互连线和印刷电路板中的至少一个。
如上述的另一种结构，其中所述半导体材料包括硅、碳化硅和砷化镓中的至少一种。
如上述的另一种结构，其中所述集成电路装置具有一个用半导体材料制成的基板，并且所述***器基板的半导体材料与所述集成电路装置基板的半导体材料的至少一部分相匹配。
如上述的另一种结构，其中设置在所述第一主表面上方的所述第一输入/输出触头122，340，360具有与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415不同的间距。
如上述的另一种结构，其中所述***器120，200，300，400还包括至少一个散热器430，用于在连接***器时，有利于散发所述装置410发出的热，还包括设置在所述***器基板上并与设置在所述基板第一主表面上方的所述第一输入/输出触头和设置在所述基板第二主表面上方的所述第二输入/输出触头415中的一个或多个进行电连接的有源或无源电路或部件440。
如上述的另一种结构，其中所述***器120还包括一个***器组件110，该***器组件具有一个包围设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126的至少一部分的封装件130。
如上述的另一种结构，其中所述***器组件110还包括设置在所述***器基板上方并与所述基板的第二主表面上方的所述第二输入/输出触头126电连接的可***式输入/输出触头132。
如上述的另一种结构，还包括将所述第一输入/输出触头122电连接到所述***器基板的第二输入/输出触头126上的电互连线124，320，其中所述电互连线与所述***器基板的半导体材料电绝缘。
如上述的另一种结构，其中所述集成电路装置包括裸集成电路芯片。
如上述的另一种结构，其中所述***器进一步还包括设置在所述基板第二主表面上方并与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126电连接的可***式输入/输出触头132，该可***式输入/输出触头132有利于将所述***器***所述部件，或从所述部件上拔出。
根据本发明，又提供一种用于连接一装置140，210，310，410的输入/输出焊垫142的方法，包括：
提供一个具有用半导体材料制成的基板的***器120，200，300，400，其中***器包括设置在第一主表面上方的第一输入/输出触头122，340，360和设置在第二主表面上方的第二输入/输出触126，330，415，其中第一输入/输出触头与第二输入/输出触头电连接；
通过将***器120，200，300，400的第一输入/输出触头122，330，360电连接到装置的输入/输出焊垫142上，使***器120，200，300，400电连接到装置140，210，310，410上。
如上述的方法，其中设置在所述***器第一主表面上方的所述第一输入/输出触头122，340，360具有与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头126，330，415不同的间距。
如上述的方法，其中所述半导体材料包括硅、碳化硅和砷化镓中的至少一种。
如上述的方法，其中所述装置具有一个用半导体材料制成的基板，并且所述***器基板的半导体材料与所述装置基板的半导体材料的至少一部分相匹配。
如上述的方法，其中设置在所述***器第二主表面上方的所述第二输入/输出触头126，330，415有助于将所述***器120，200，300，400连接到所述部件220的触头上，所述***器也与所述部件220相连，其中该部件包括另一个装置、一个柔性电路互连线或印刷电路板子***中的至少一个。
如上述的方法，其中所述装置140，210，310，410包括一个裸集成电路芯片。
如上述的方法，其中所述裸集成电路芯片140，210，310，410具有一个x，y表面区域，其中***器120，200，300，400具有一个与裸集成电路芯片140，210，310，410的x，y表面区域类似的x，y表面区域。
在领域的专业人员可从上例中理解到，这里提供了一种用于将装置，如未封装的集成电路芯片直接连接到另一部件，如第二集成电路芯片、印刷电路板或其它子***的部件上的新颖的互连结构和互连组件。通过制造半导体材料的***器基板，更具体地说，利用标准的化学和机械等方式，并通过将***器的基板材料与装置的基板材料匹配，可实现低成本、高性能、高产量的封装件。此外，这里公开的该项技术可用作具有集成电路装置或与装置连接的子***的热管理集成、有源或无源电路元件、部件等的平台。另外还提供用于相当薄和脆的集成电路芯片和装置的机械或热管理***。
虽然这里详细示出和描述了一些优选实施例，但显然，本领域的专业技术人员可在不脱离本发明的精神的情况下做各种变换、组合和替换等，因此，可认为这些改进都属于由权利要求书限定的本发明的范围。

Claims (10)

1.一种结构，它包括：
一***器(120，200，300，400)，包括一用半导体材料制成的基板并具有设置在其第一主表面上方的第一输入/输出触头(122，340，360)和设置在其第二主表面上方的第二输入/输出触头(126，330，415)，其中所述第二输入/输出触头电连接到所述第一输入/输出触头上；及
其中设置在所述基板的所述第一主表面上方的所述第一输入/输出触头(122，340，360)用于连接到连接所述***器(120，200，300，400)的装置(140，210，310，410)的输入/输出焊垫(142)上，且其中设置在所述第二主表面上方的所述第二输入/输出触头(126，330，415)有助于将所述***器连接到部件(220)的触头上，所述***器也与该部件相连。
2.如权利要求1所述的结构，其中设置在所述***器基板的所述第一主表面上方的所述第一输入/输出触头(122，340，360)具有与连接所述***器的所述装置(140，210，310，410)的所述输入/输出焊垫(142)相类似的特性尺寸。
3.如权利要求1所述的结构，其中所述装置(140，210，310，410)包括一个具有x，y表面区域的裸集成电路芯片，其中所述***器(120，200，300，400)具有与裸集成电路芯片的x，y表面区域类似的尺寸的表面区域。
4.如权利要求3所述的结构，其中所述裸集成电路芯片(140，210，310，410)包括第一集成电路芯片，所述部件(220)包括第二集成电路芯片，所述***器(120，200，300，400)有助于所述第一集成电路芯片和所述第二集成电路芯片之间的电连接。
5.如权利要求1所述的结构，其中所述半导体材料包括硅、碳化硅和砷化镓中的至少一种材料。
6.如权利要求1所述的结构，其中所述装置具有半导体材料制成的基板，并且所述***器基板的半导体材料与所述装置基板的半导体材料的至少一部分相匹配。
7.如权利要求1所述的结构，其中设置在所述第一主表面上方的所述第一输入/输出触头(122，134，360)具有与设置在所述***器基板的所述第二主表面上方的所述第二输入/输出触头(126，330，415)不同的间距。
8.如权利要求1所述的结构，其中所述***器(120)还包括一个***器组件(110)，该***器组件具有一个包围设置在***器基板的第二主表面上方的第二输入/输出触头(126)的至少一部分的封装件(130)。
9.一种结构(100)，它包括：
一个具有设置在其表面上方的输入/输出焊垫(142)的集成电路装置(140，210，310，410)；
一个具有由半导体材料制成的基板的***器(120，200，300，400)，并具有设置在第一主表面上方的第一输入/输出触头(122，340，360)和设置在第二主表面上方的第二输入/输出触(126，330，415)，其中第二输入/输出触头与第一输入/输出触头电连接；及
其中设置在基板的第一主表面上方的第一输入/输出触头(122，340，360)电连接到集成电路装置(140，210，310，410)的输入/输出焊垫(142)上，而其中设置在第二主表面上方的第二输入/输出触头(126，330，415)有利于连接到部件(220)的触头上，***件也固定到该部件(220)上。
10.一种用于连接一装置(140，210，310，410)的输入/输出焊垫(142)的方法，包括：
提供一个具有用半导体材料制成的基板的***器(120，200，300，400)，其中***器包括设置在第一主表面上方的第一输入/输出触头(122，340，360)和设置在第二主表面上方的第二输入/输出触(126，330，415)，其中第一输入/输出触头与第二输入/输出触头电连接；
通过将***器(120，200，300，400)的第一输入/输出触头(122，330，360)电连接到装置的输入/输出焊垫(142)上，使***器(120，200，300，400)电连接到装置(140，210，310，410)上。
CNB2004100282983A 2003-03-14 2004-03-09 装置组件 Expired - Lifetime CN100454532C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/388,997 US6819001B2 (en) 2003-03-14 2003-03-14 Interposer, interposer package and device assembly employing the same
US10/388,997 2003-03-14

Publications (2)

Publication Number Publication Date
CN1531081A true CN1531081A (zh) 2004-09-22
CN100454532C CN100454532C (zh) 2009-01-21

Family

ID=32962177

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100282983A Expired - Lifetime CN100454532C (zh) 2003-03-14 2004-03-09 装置组件

Country Status (6)

Country Link
US (1) US6819001B2 (zh)
JP (1) JP5568205B2 (zh)
CN (1) CN100454532C (zh)
DE (1) DE102004012595A1 (zh)
IL (1) IL160581A0 (zh)
NL (1) NL1025639C2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579052A (zh) * 2012-08-01 2014-02-12 马维尔以色列(M.I.S.L.)有限公司 集成电路***器及其制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990176B2 (en) 2003-10-30 2006-01-24 General Electric Company Methods and apparatus for tileable sensor array
US7242073B2 (en) * 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US20060091538A1 (en) * 2004-11-04 2006-05-04 Kabadi Ashok N Low profile and tight pad-pitch land-grid-array (LGA) socket
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
US7795784B2 (en) * 2005-01-11 2010-09-14 Koninklijke Philips Electronics N.V. Redistribution interconnect for microbeamforming(s) and a medical ultrasound system
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
WO2006131875A2 (en) * 2005-06-07 2006-12-14 Koninklijke Philips Electronics, N.V. Multicomponent backing block for ultrasound sensor assemblies
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
TWI326908B (en) * 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
US20080068815A1 (en) * 2006-09-18 2008-03-20 Oliver Richard Astley Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array
US7518226B2 (en) * 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR101623880B1 (ko) * 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US7973272B2 (en) * 2009-03-09 2011-07-05 Bae Systems Information And Electronic Systems Integration, Inc. Interface techniques for coupling a microchannel plate to a readout circuit
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
KR101139147B1 (ko) * 2009-09-11 2012-04-26 파나소닉 주식회사 전자 부품 실장체 및 그 제조 방법 및 인터포저
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US9013041B2 (en) * 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
WO2014121300A2 (en) * 2013-02-04 2014-08-07 American Semiconductor, Inc. Photonic data transfer assembly
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
WO2015047350A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Dual-sided die packages
JP2015082524A (ja) * 2013-10-21 2015-04-27 ソニー株式会社 配線基板、半導体装置
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US11309192B2 (en) * 2018-06-05 2022-04-19 Intel Corporation Integrated circuit package supports
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982268A (en) * 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
JPH0233960A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
JPH04159740A (ja) 1990-10-23 1992-06-02 Matsushita Electric Ind Co Ltd チップのボンディング方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH05198697A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
JPH0810738B2 (ja) * 1993-08-30 1996-01-31 株式会社日立製作所 半導体装置及びその製造方法
JPH08236658A (ja) * 1995-02-27 1996-09-13 Nec Eng Ltd 集積回路パッケージ
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
US6219237B1 (en) * 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CA2266158C (en) * 1999-03-18 2003-05-20 Ibm Canada Limited-Ibm Canada Limitee Connecting devices and method for interconnecting circuit components
JP2000307025A (ja) 1999-04-23 2000-11-02 Matsushita Electric Ind Co Ltd 電子部品とその製造方法および電子部品実装体
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US6459582B1 (en) * 2000-07-19 2002-10-01 Fujitsu Limited Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US7271491B1 (en) * 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
JP2002083846A (ja) 2000-09-07 2002-03-22 Nec Corp 実装用ピン及び実装装置
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
DE10142116A1 (de) * 2001-08-30 2002-11-14 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
CN2534677Y (zh) * 2002-01-21 2003-02-05 威盛电子股份有限公司 可插拔集成电路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579052A (zh) * 2012-08-01 2014-02-12 马维尔以色列(M.I.S.L.)有限公司 集成电路***器及其制造方法
CN103579052B (zh) * 2012-08-01 2017-10-27 马维尔以色列(M.I.S.L.)有限公司 集成电路***器及其制造方法

Also Published As

Publication number Publication date
US20040178484A1 (en) 2004-09-16
US6819001B2 (en) 2004-11-16
DE102004012595A1 (de) 2004-10-28
NL1025639A1 (nl) 2004-09-16
JP2004282072A (ja) 2004-10-07
IL160581A0 (en) 2004-07-25
JP5568205B2 (ja) 2014-08-06
NL1025639C2 (nl) 2005-05-26
CN100454532C (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
CN1531081A (zh) ***器、***器组件及使用这种***器的装置组件
US11309304B2 (en) Stackable electronic package and method of fabricating same
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US7423335B2 (en) Sensor module package structure and method of the same
CN1148804C (zh) 高集成度芯片上芯片封装
US7892889B2 (en) Array-processed stacked semiconductor packages
US7906842B2 (en) Wafer level system in package and fabrication method thereof
TW201921625A (zh) 具有橫向偏移堆疊之半導體晶粒之半導體裝置
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
CN1835229A (zh) 半导体器件和制造半导体器件的方法
WO2015183959A1 (en) Structure and method for integrated circuits packaging with increased density
CN1695246A (zh) 半导体封装及层叠型半导体封装
KR19980032206A (ko) 고성능 멀티 칩 모듈 패키지
CN112447534B (zh) 封装体及其制备方法
US20040124513A1 (en) High-density multichip module package
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
US20060102995A1 (en) Apparatus for stacking electrical components using insulated and interconnecting via
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
CN116895636B (zh) 封装基板及其制法
TWI826339B (zh) 2.5d封裝結構及製備方法
JP2003188342A (ja) 半導体装置
CN101118901A (zh) 堆叠式芯片封装结构、芯片封装结构及其制程
CN1835230A (zh) 叠层型半导体装置
US20220375899A1 (en) Vertical semiconductor device with side grooves

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090121

CX01 Expiry of patent term