JP2000307025A - 電子部品とその製造方法および電子部品実装体 - Google Patents

電子部品とその製造方法および電子部品実装体

Info

Publication number
JP2000307025A
JP2000307025A JP11115884A JP11588499A JP2000307025A JP 2000307025 A JP2000307025 A JP 2000307025A JP 11115884 A JP11115884 A JP 11115884A JP 11588499 A JP11588499 A JP 11588499A JP 2000307025 A JP2000307025 A JP 2000307025A
Authority
JP
Japan
Prior art keywords
electronic component
stress relaxation
metal layer
relaxation structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11115884A
Other languages
English (en)
Inventor
Tsutomu Mitani
力 三谷
Hiroteru Takezawa
弘輝 竹沢
Minehiro Itagaki
峰広 板垣
Hideo Hatanaka
秀夫 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11115884A priority Critical patent/JP2000307025A/ja
Publication of JP2000307025A publication Critical patent/JP2000307025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子部品を配線基板にはんだ付けにより実装
する場合、インターポーザー基板と配線基板との熱膨張
係数の差による応力によってはんだ層等にクラックが発
生し、接続信頼性が低下するという課題を解決し、接続
信頼性に優れた電子部品とその製造方法および電子部品
実装体を提供することを目的とする。 【解決手段】 LSIチップ11をインターポーザー基
板12に搭載する電子部品13の接続部14を、電極1
5と応力緩和構造体16および中継金属層17より構成
し、中継金属層17の断面形状を台形状とするとともに
応力緩和構造体16に接する面の面積をその反対面の面
積より小さく構成することにより、電子部品13を配線
基板に実装する際、はんだ層等におけるクラックの発生
を防止し、電子部品実装体の接続信頼性を向上させるこ
とができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、互いに異なる熱膨
張係数を有する電子部品と配線基板とを接続する場合、
その熱膨張係数の差によって発生する歪み応力を緩和し
て接続不良等を防止することができる構成を有する電子
部品とその製造方法および電子部品実装体に関する。な
お、本発明に関わる電子部品には半導体パッケージ、コ
ンデンサ、抵抗、コイル、各種センサ、およびスイッチ
等の機構部品や回路基板、さらにMCM、HIC等の回
路モジュールが含まれ、本発明に関する技術を応用する
ことが可能である。
【0002】
【従来の技術】以下、本発明に関わる従来の電子部品の
一つとして半導体パッケージの例について説明する。従
来からパッケージタイプの半導体装置としてパッケージ
の四つの側面から入出力リード線を引き出すプラスチッ
クQFP(クワッドフラットパッケージ)が良く用いら
れているが、各分野における電子機器の多機能化、高性
能化に応じて半導体装置等の電子部品の大規模集積化が
進行するにともない、その入出力端子数の増加とともに
QFPのパッケージ形状も増大して行かざるを得なかっ
た。この解決のために半導体チップのデザインルールの
超微細化を進めるとともに、そのリードピッチを狭くす
ることによって、多種類に亘る電子機器の小型化や薄型
化に対応してきた。
【0003】しかし、400ピンを超える規模のLSI
になるとピッチを狭くしても、はんだ付けの量産性等の
問題から充分に対応しきれなくなってきた。さらに半導
体パッケージ等の電子部品を配線基板に実装する際に避
けて通れない問題として両者が有する熱膨張係数の相違
がある。この異なる熱膨張係数を持つ電子部品の多数の
入出力リードと配線基板上の多数の電極端子とを信頼性
良く接続することは極めて困難であった。またプラスチ
ックQFPの大型化に伴う長い入出力リードは信号の伝
送速度を低下させるという課題を抱えていた。
【0004】このようなプラスチックQFPが抱える多
くの課題を解決するために最近、QFPに代わって半導
体パッケージの裏面に球状の接続端子を2次元のアレイ
状に配置したBGA(ボール・グリッド・アレイ)や同
じくパッケージの裏面に多数の平らな電極をアレイ状に
配置して実装するLGA(ランド・グリッド・アレイ)
またはCSP(チップ・サイズ・パッケージ)と呼ばれ
るいずれもQFPのようなリードピンを持たない半導体
装置が注目を集めている。
【0005】これらの半導体装置は、チップキャリアの
外部接続電極がチップキャリアの裏面に格子状に配置さ
れているため、半導体装置を小型化でき、多くの電子部
品類を高密度実装することができるために電子機器の小
型化にも大いに寄与することが可能となった。またリー
ドレスであるために半導体装置と配線基板との接続距離
を短くすることができ、信号処理速度を向上させること
ができる。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
ような構造を有する従来のBGAでもパッケージを配線
基板に搭載し、半田付けを行う際、熱膨張係数差による
パッケージの破壊や接続不良という問題に関しては解決
することはできず、また熱衝撃試験などの信頼性試験に
耐えることができないという課題を有している。例えば
セラミックを主材とするチップキャリアとガラス繊維と
樹脂よりなる配線基板との熱膨張係数の差が非常に大き
いため、接続部分に大きな応力が発生し、接続信頼性が
低下する。
【0007】図6は半導体装置等の電子部品を配線基板
に接続する場合の従来の接続構造を示すものであり、L
SIチップ1をセラミックキャリア2に搭載した電子部
品3の電極4と配線基板5の電極6とがはんだ層7によ
って接続されている。このような接続構造においては電
子部品3のセラミックキャリア2および合成樹脂等より
なる配線基板5の熱膨張係数の差が大きく、したがって
電子部品3の寸法Lが大きいほどその接続部に大きな応
力が発生し、接続部を破壊させる危険性が大となり、し
たがって電子部品または配線基板に使用し得る材料に大
きな制約を受けていた。
【0008】本発明は上記課題を解決するものであり、
電子部品と配線基板とを導電性を有する応力緩和機構体
を介して高い信頼性を備えて接続し、電子部品と配線基
板との熱膨張係数の差異に起因する接続部分の不良、特
にはんだ層のクラック発生を防止することができる電子
部品とその製造方法およびその電子部品を配線基板やパ
ッケージ、回路モジュール等に搭載することにより、接
続信頼性に優れた電子部品実装体を提供することを目的
とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明は、電子部品の構成基材の一つである基板の表
面に設けられた電極の上面に導電性を有する応力緩和構
造体を形成し、前記応力緩和構造体の表面に、応力緩和
構造体の表面に接する面の面積がその反対側の面の面積
より小さい面積を有する中継金属層を設けたものであ
り、したがって本発明によれば、電子部品が配線基板に
実装された場合、外部環境において急激な温度変化が生
じても両者の熱膨張係数の差によって発生した機械的ス
トレスを電子部品の表面または配線基板の表面に設けら
れた応力緩和機構体が吸収すると同時に中継金属層の小
さい面積を有する部分が応力緩和構造体と接続し、中継
金属層の大きい面積を有する部分をはんだ層に接続する
ことにより、はんだ層への応力集中を回避してクラック
発生を防止し、電子部品と配線基板との接続部における
不良の発生を防止することができる。
【0010】請求項1に記載の発明は、基板表面に設け
られた電極と、前記電極の上面に形成された導電性を有
する応力緩和構造体と、前記応力緩和構造体の表面に設
けられた中継金属層とを具備し、前記応力緩和構造体の
表面に接する中継金属層の面の面積をその反対側の面の
面積より小さい形状としたものであり、熱衝撃試験の際
に熱膨張係数の差異によって生じるストレスを応力緩和
機構体によって吸収させ、また配線基板上のはんだ層に
接する中継金属層の面積をその反対側の面の面積より大
きくすることにより、電子部品や電子部品と配線基板と
の接続部、特にはんだ層に破壊が生じることがなくな
り、半導体装置や電子機器の信頼性を向上させることが
できる。
【0011】請求項2に記載の発明は、請求項1に記載
の電子部品に関し、応力緩和構造体の表面と接する中継
金属層の表面積を、応力緩和構造体の表面積と同等また
はそれ以上の面積を有するように形成したものであり、
請求項1に関する実施の形態において記載した効果をさ
らに向上させることができる。
【0012】請求項3に記載の発明は、請求項1に記載
の電子部品に関し、導電性を有する応力緩和構造体を、
電極の露出する全表面を被覆するように設けたものであ
り、熱衝撃時の基板と電極との接合信頼性を向上するこ
とができる。
【0013】請求項4に記載の発明は、請求項1に記載
の電子部品に関し、中継金属層として銅箔を用いたもの
であり、はんだ層および応力緩和構造体との接合強度に
優れるため、半導体装置や電子機器の信頼性を向上させ
ることができる。
【0014】請求項5に記載の発明は、請求項1、2ま
たは3に記載の電子部品に関し、応力緩和構造体を導電
性接着剤より形成したものであり、比較的簡単な工法に
より、また安価に製造することができる。
【0015】請求項6に記載の発明は、絶縁体よりなる
基板上に設けられている複数の電極をそれぞれ覆うよう
に導電性樹脂組成物よりなる応力緩和構造体の前駆体を
選択的に形成する工程と、前記応力緩和構造体の前駆体
の上面に金属箔を配置した後、加熱して前記応力緩和構
造体の前駆体を硬化する工程と、前記金属箔の上面に感
光性レジストを貼着した後、露光マスクを介してレジス
トに所定のパターンを露光する工程と、レジストの未露
光部分を現像除去する工程と、露光済みレジストをマス
クとして前記金属箔をサイドエッチングすることにより
応力緩和構造体の上面に断面が逆台形状の中継金属層を
設ける工程とを有する電子部品の製造方法であり、比較
的容易な工法により応力緩和構造体上に断面が逆台形状
の中継金属層を有する電子部品を形成することができ
る。
【0016】請求項7に記載の発明は、絶縁体よりなる
基板上に設けられている複数の電極をそれぞれ覆うよう
に導電性樹脂組成物よりなる応力緩和構造体の前駆体を
選択的に形成することにより部品基板を得る第1の工程
と、離型性基板の上面に、絶縁体よりなる基板上に配置
された複数の電極と同様のパターン配置を有する断面が
台形状である中継金属層を形成して転写版を得る第2の
工程と、第1の工程で得られた部品基板と第2の工程で
得られた転写版とを位置合わせして貼着した後、加熱し
て前記導電性樹脂組成物よりなる応力緩和構造体の前駆
体を硬化させた後、前記離型性基板を剥離することによ
り前記台形状の中継金属層を前記応力緩和構造体の上面
に転写する第3の工程とを有する電子部品の製造方法で
あり、部品基板と転写版とを予め別工程で作成するため
に、無駄がなく製品の歩留まりを向上することができ
る。
【0017】請求項8に記載の発明は、請求項7に記載
の電子部品の製造方法に関し、離型性基板の少なくとも
その表面を金属に対して離型性と還元性とを有する物質
で構成したものであり、転写版からの中継金属層の剥離
性を向上するとともに中継金属層の表面の酸化膜形成を
抑制することができる。
【0018】請求項9に記載の発明は、請求項1から5
のいずれかに記載の電子部品を配線基板上に実装したも
のであり、過酷な環境条件において使用される電子機器
に応用可能な電子部品実装体を提供することができる。
【0019】請求項10に記載の発明は、請求項9に記
載の電子部品実装体に関し、電子部品を形状の異なる複
数の電子部品で構成したものであり、如何なる形状を有
する電子部品を実装する場合においても優れた接続信頼
性を備えた電子部品実装体を得ることが可能となる。
【0020】請求項11に記載の発明は、請求項9に記
載の電子部品実装体に関し、応力緩和構造体と中継金属
層を電子部品と配線基板の少なくとも一方の上に設けた
ものであり、電子部品実装体を構成する電子部品と配線
基板の如何なる態様においても自由な製造工程を選択す
ることができ、効率よくかつ安価に製造することができ
る。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【0022】(実施の形態1)図1(a)は本発明の第
1の実施の形態における電子部品の全体構成を、図1
(b)はその一部を拡大して示したものである。図1
(a)に示すようにLSIチップ11を搭載するインタ
ーポーザー基板12よりなる電子部品13の底面には配
線基板等に接続するための接続端子(接続部)14が設
けられている。この接続端子14は図1(b)に示すよ
うに、インターポーザー基板12の表面に形成され、イ
ンターポーザー基板12の他の面にフェースボンディン
グされているLSIチップの電極パッド(図示せず)と
接続している電極15と、銅ペースト等よりなる導電性
樹脂組成物から形成された応力緩和構造体16およびそ
の表面に形成されているはんだ付け可能な中継金属層1
7より構成されている。
【0023】本発明の特徴とするところは中継金属層1
7の形状にあり、図1(b)より明らかなように応力緩
和構造体16に接続している面の面積がその反対面の面
積より小さく形成されている点である。このように中継
金属層17を台形状に形成することにより、電子部品1
3を配線基板等に実装した場合、温度上昇時、電子部品
13および配線基板の熱膨張係数の差によって発生する
応力を応力緩和構造体16が有する弾性によって吸収
し、電子部品の破壊や配線基板からの配線導体の剥離と
いう不良の発生、また従来の中継金属層の形状に起因す
るはんだ層へのクラック発生等を回避することができ
る。また中継金属層17は図1(c)に示すように応力
緩和構造体16aの表面に接続する面の面積を応力緩和
構造体16の表面積より大きく形成した17aとして接
続部14aを構成することも可能である。
【0024】なお、応力緩和構造体16は例えば銅粉、
銀粉等の導電性フィラーと合成樹脂材料との混合物より
なる導電性接着剤より形成することができるので図1
(c)に示すようにその形状を自由な構造16aとする
ことができる。
【0025】(実施の形態2)つぎに本発明の第2の実
施に形態について説明する。図2は本発明の第2の実施
の形態における電子部品の構成を示すものであり、その
基本的構成は上記第1の実施の形態と同様であるが、導
電性を有する応力緩和構造体16bがインターポーザー
基板12上の電極15の露出している全表面を覆うよう
に設けられており、したがってインターポーザー基板1
2上の接続部14bは電極15が接する面積に応力緩和
構造体16bが接する面積が加わり、接続部14bのイ
ンターポーザー基板12に対する接着強度を向上させて
いる。
【0026】(実施の形態3)つぎに本発明の第3の実
施の形態について説明する。図3は本発明の第3の実施
の形態における電子部品の製造方法を示す工程断面図で
あり、まず図3(a)に示すようにその一つの表面にL
SIチップを搭載するための電極パッド(図示せず)と
スルーホール導体で接続されてもう一つの面に形成され
ている複数の電極15を備えたセラミックまたは合成樹
脂等よりなるインターポーザー基板12の上面に図3
(b)に示すように、それぞれ応力緩和機能を有する導
電性接着剤を選択的に印刷することにより電極15上に
応力緩和構造体16の前駆体を形成する。つぎにこの応
力緩和構造体16の上面に銅箔21を配置した後、加熱
することにより前駆体を完全に硬化させる(図3
(c))。つぎに図3(d)に示すように、この銅箔の
上面に感光性レジスト22を設け、露光マスク23を介
して感光性レジストに露光したのち、現像処理を施し、
感光性レジスト22の未露光部分を除去する。つぎに図
3(e)に示すように、感光性レジスト22を介して選
択された条件下で銅箔21をエッチングすることによ
り、図3(f)に示すように応力緩和構造体16上の銅
箔21のそれぞれ側面がサイドエッチングされてその断
面の形状が逆台形状を呈した中継金属層17を応力緩和
構造体16上に形成することができる。この工程の後、
LSIチップ11がインターポーザー基板12の反対面
に搭載される。
【0027】なお、図3に示す本実施の形態では電極1
5の表面上のみに形成した応力緩和構造体16はその断
面が方形または矩形状で示されているが、応力緩和構造
体16の印刷工程において、電極15の表面上だけでな
く、電極15の周辺のインターポーザー基板12上には
み出た形状に(図2参照)、また応力緩和構造体16自
体の形状を台形状に(図1(c)参照)形成することも
電子部品の設計上の必要性に応じて可能である。
【0028】(実施の形態4)つぎに本発明の第4の実
施の形態について説明する。図4は本発明の第4の実施
の形態における電子部品の製造方法を示す工程断面図で
あり、図4(a)、(b)は第1の工程、図4(c)〜
図4(f)は第2の工程、図4(g)、(h)は第3の
工程である。
【0029】まず図4(a)、(b)に示す第1の工程
において、絶縁体よりなるインターポーザー基板12上
に複数の電極15を形成し(図(a))、その上面に図
4(b)に示すように応力緩和構造体16の前駆体を載
置することにより、図3に示す前半工程で得られるもの
と同様の部品基板24を形成する。
【0030】一方、第2の工程において図4(c)に示
すように、その表面が銅等の金属箔に対して離型性と還
元性を有する材質、例えば炭素皮膜またはBN皮膜で構
成された離型性基板25の表面に銅箔26を仮貼着し、
図4(d)に示すようにエッチングレジスト27を介し
て銅箔26に対し選択的なエッチングを行うことによ
り、図4(e)に見られるような台形状の中継金属層2
8を形成することができる。エッチング後エッチングレ
ジスト27を溶解除去し、反転させることにより図4
(f)に示すところの台形状の中継金属層28が形成さ
れた転写版29が得られる。
【0031】つぎに図4(g)、(h)に示す第3の工
程において、第1の工程で得られた部品基板24と第2
の工程で得られた転写版29を位置合わせしたのち、加
熱して応力緩和構造体16の前駆体を硬化させて中継金
属層28を強固に接着させたのち、離型性基板25を剥
離し、インターポーザー基板12の反対面にLSIチッ
プ11を実装することにより、図4(h)に示す電子部
品を得ることができる。
【0032】(実施の形態5)つぎに本発明の第5の実
施の形態について図5を参照して説明する。図5(a)
〜(c)は本実施の形態における電子部品実装体の構造
を示す一部断面図であり、実施の形態1または2におい
て説明した構造を有するいずれかの電子部品を配線基板
上に実装したものである。まず図5(a)に示すように
LSIチップ11を搭載したインターポーザー基板12
の電極15上に本発明に関わる応力緩和構造体16と台
形状の中継金属層17よりなる接続部14が設けられた
電子部品31が、配線基板32上に形成されている電極
端子33にはんだ層34によって接続されて電子部品実
装体を構成している。このはんだ層34の形状は配線基
板32上の電極端子33のサイズ、形状またははんだ付
け方法によって変化させることができ、図5(b)に示
すように小さい面積の電極端子33aに対しては逆台形
状の断面を有するはんだ層34aとなり、また図5
(c)に示すように中継金属層17の露出している面積
より大きい面積を有する電極端子33bに対しては台形
状の断面を有するはんだ層34bを形成する。しかし図
5に示す各図より明らかなように、中継金属層17の断
面形状において常に大きい面積を有する端面ははんだ層
34に接続し、小さい面積を有する端面は応力緩和構造
体16に接続された構造となっている。
【0033】一方、電子部品実装体において電子部品と
配線基板との熱膨張係数差によって生じる歪み応力は、
中継金属層17の両端面に同じ大きさで分散して発生す
る(中継金属層の両端面が同じ面積を有している場合)
が、台形状に形成された中継金属層17の両端面に発生
するそれぞれ単位面積あたりの歪み応力密度は、中継金
属層17の小さい面積側では大きくなり、大きい面積側
では小さくなる。したがって、歪み応力が大きく集中す
る中継金属層17の端面に応力緩和構造体を配置してい
るために、その大きい歪み応力を応力緩和構造体の弾性
によって吸収することにより電子部品の破壊や接続部の
断線等を防止することができ、また比較的歪み応力を吸
収しにくいはんだ層との接続面に、中継金属層17の大
きい面積を有する端面を配置しているために、はんだ層
にかかる歪み応力を軽減でき、はんだ層にクラック等が
発生することを防止することができる。
【0034】つぎに上述したはんだ層34の形状は、電
子部品および配線基板の材質(すなわち熱膨張係数
差)、形状または電極間ピッチ等によってクラック等の
不良が最も発生しにくい条件として任意に設定すること
ができる。
【0035】また本発明に関わる電子部品実装体におい
て配線基板に搭載される電子部品は、複数個搭載するこ
とも可能であり、同様の効果を得ることができる。
【0036】さらに本発明においては応力緩和構造体と
中継金属層を電子部品側に形成した例について説明した
が、これらを配線基板側に形成した場合についても同様
の効果を得ることが可能である。
【0037】このように上述した本発明の各実施の形態
によれば、LSIチップを搭載した大型サイズの半導体
装置や、さらに半導体チップを複数個搭載したMCM
(マルチチップモジュール)等の大型電子部品または円
筒形のチップ抵抗、チップコンデンサ等に代表される小
型電子部品などを配線基板上に多数個実装した場合でも
高い接続信頼性を得ることができる。
【0038】
【発明の効果】上記実施の形態より明らかなように本発
明は、電子部品を配線基板上に実装して接続する部分の
電子部品の電極上面に、予め導電性を有する応力緩和構
造体と中継金属層を設けておくものであり、とくにその
中継金属層の断面形状を台形状とし、小さい面積を有す
る端面を応力緩和構造体と接続し、大きい面積を有する
端面を配線基板の電極端子上のはんだ層に接続するよう
にしたものであり、電子部品と配線基板との半田付け
時、または電子部品実装体の熱衝撃試験の際において
も、熱膨張係数の差異によって発生する歪み応力による
電子部品または電子部品と配線基板との接続部、特には
んだ層にクラック等が生じることがなくなり、本発明に
関わる電子部品実装体を搭載した電子機器の信頼性を著
しく向上させることが可能となる。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施の形態における電
子部品の断面図 (b)は同第1の実施の形態における電子部品の一部拡
大断面図 (c)は同第1の実施の形態における他の電子部品の一
部拡大断面図
【図2】本発明の第2の実施の形態における電子部品の
一部拡大断面図
【図3】(a)〜(f)は本発明の第3の実施の形態に
おける電子部品の製造方法を示す工程断面図
【図4】(a)〜(h)は本発明の第4の実施の形態に
おける電子部品の製造方法を示す工程断面図
【図5】(a)〜(c)は本発明の第5の実施の形態に
おけるそれぞれ異なる接続部を有する電子部品実装体の
一部拡大図
【図6】従来の電子部品実装体の断面図
【符号の説明】
1,11 LSIチップ 2 セラミックキャリア 3,13,31 電子部品 4,6,15,33,33a,33b 電極 5,32 配線基板 7,34,34a,34b はんだ層 12 インターポーザー基板 14,14a,14b 接続部 16,16a,16b 応力緩和構造体 17,17a,17b,28 中継金属層 21,26 銅箔 22 感光性レジスト 23 露光マスク 24 部品基板 25 離型性基板 27 エッチングレジスト 29 転写版
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 畠中 秀夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E319 AA03 AB05 CC22 GG20 5E336 AA04 AA11 BB01 BB02 CC34 CC36 CC44 CC52 CC53 CC58 EE03 EE08 GG05 GG30

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板表面に設けられた電極と、前記電極
    の上面に形成された導電性を有する応力緩和構造体と、
    前記応力緩和構造体の表面に設けられた中継金属層とを
    具備し、前記応力緩和構造体の表面に接する前記中継金
    属層の面の面積が前記中継金属層の反対側の面の面積よ
    り小さいことを特徴とする電子部品。
  2. 【請求項2】 応力緩和構造体の表面と接する中継金属
    層の表面積が、前記応力緩和構造体の表面積と同等また
    はそれ以上の面積を有することを特徴とする請求項1に
    記載の電子部品。
  3. 【請求項3】 導電性を有する応力緩和構造体が、電極
    の露出する全表面を被覆するように設けられていること
    を特徴とする請求項1に記載の電子部品。
  4. 【請求項4】 中継金属層が、銅箔であることを特徴と
    する請求項1に記載の電子部品。
  5. 【請求項5】 応力緩和構造体が導電性接着剤より形成
    されていることを特徴とする請求項1〜4のいずれかに
    記載の電子部品。
  6. 【請求項6】 絶縁体よりなる基板上に設けられている
    複数の電極をそれぞれ覆うように導電性樹脂組成物より
    なる応力緩和構造体の前駆体を選択的に形成する工程
    と、前記応力緩和構造体の前駆体の上面に金属箔を配置
    した後、加熱して前記応力緩和構造体の前駆体を硬化す
    る工程と、前記金属箔の上面に感光性レジストを貼着し
    た後、露光マスクを介して前記レジストに所定のパター
    ンを露光する工程と、前記レジストの未露光部分を現像
    除去する工程と、露光済みレジストをマスクとして前記
    金属箔をサイドエッチングすることにより前記応力緩和
    構造体の上面に断面が逆台形状の中継金属層を設ける工
    程とを有する電子部品の製造方法。
  7. 【請求項7】 絶縁体よりなる基板上に設けられている
    複数の電極をそれぞれ覆うように導電性樹脂組成物より
    なる応力緩和構造体の前駆体を選択的に形成することに
    より部品基板を得る第1の工程と、離型性基板の上面に
    前記絶縁体よりなる基板上に配置された前記複数の電極
    と同様のパターン配置を有する断面が台形状である中継
    金属層を形成して転写版を得る第2の工程と、第1の工
    程で得られた部品基板と第2の工程で得られた転写版と
    を位置合わせして貼着した後、加熱して前記導電性樹脂
    組成物よりなる応力緩和構造体の前駆体を硬化させた
    後、前記離型性基板を剥離することにより前記台形状の
    中継金属層を前記応力緩和構造体の上面に転写する第3
    の工程とを有する電子部品の製造方法。
  8. 【請求項8】 離型性基板の少なくともその表面が、金
    属に対して離型性と還元性とを有する物質で構成されて
    いることを特徴とする請求項7に記載の電子部品の製造
    方法。
  9. 【請求項9】 請求項1から5のいずれかに記載の電子
    部品が配線基板上に実装されていることを特徴とする電
    子部品実装体。
  10. 【請求項10】 電子部品が、形状の異なる複数の電子
    部品であることを特徴とする請求項9に記載の電子部品
    実装体。
  11. 【請求項11】 応力緩和構造体と中継金属層が、電子
    部品と配線基板の少なくとも一方の上に設けられている
    ことを特徴とする請求項9に記載の電子部品実装体。
JP11115884A 1999-04-23 1999-04-23 電子部品とその製造方法および電子部品実装体 Pending JP2000307025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11115884A JP2000307025A (ja) 1999-04-23 1999-04-23 電子部品とその製造方法および電子部品実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11115884A JP2000307025A (ja) 1999-04-23 1999-04-23 電子部品とその製造方法および電子部品実装体

Publications (1)

Publication Number Publication Date
JP2000307025A true JP2000307025A (ja) 2000-11-02

Family

ID=14673577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11115884A Pending JP2000307025A (ja) 1999-04-23 1999-04-23 電子部品とその製造方法および電子部品実装体

Country Status (1)

Country Link
JP (1) JP2000307025A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1399952A1 (en) * 2001-06-29 2004-03-24 Xanoptix, Inc. Opto-electronic device integration
JP2004282072A (ja) 2003-03-14 2004-10-07 General Electric Co <Ge> インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体
US7582973B2 (en) 2005-10-12 2009-09-01 Nec Corporation Flip-chip type assembly
JP2010062236A (ja) * 2008-09-02 2010-03-18 Fujitsu Ltd 電子部品
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1399952A1 (en) * 2001-06-29 2004-03-24 Xanoptix, Inc. Opto-electronic device integration
EP1399952A4 (en) * 2001-06-29 2007-03-21 Xanoptix Inc INTEGRATION OF OPTOELECTRONIC COMPONENTS
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
JP2004282072A (ja) 2003-03-14 2004-10-07 General Electric Co <Ge> インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体
US7582973B2 (en) 2005-10-12 2009-09-01 Nec Corporation Flip-chip type assembly
JP2010062236A (ja) * 2008-09-02 2010-03-18 Fujitsu Ltd 電子部品

Similar Documents

Publication Publication Date Title
JP2949490B2 (ja) 半導体パッケージの製造方法
KR100218996B1 (ko) 반도체장치
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2000031327A (ja) 半導体装置及びその製造方法
CA2310765C (en) Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member
JP3870704B2 (ja) 半導体装置
US20110068445A1 (en) Chip package and process thereof
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR20050021905A (ko) 반도체 장치용 패키지
WO2006100738A1 (ja) 半導体装置及びその製造方法
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP2000307025A (ja) 電子部品とその製造方法および電子部品実装体
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP2002231761A (ja) 電子部品実装体および電子部品
JPH11220055A (ja) Bga型半導体装置及び該装置に用いるスティフナー
JP2002270725A (ja) 半導体装置およびその製造方法
JP3623641B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
JP3279765B2 (ja) セラミックパッケージ
JP3076953B2 (ja) Tga型半導体装置
TWI498066B (zh) 印刷電路板組裝物