TWI826339B - 2.5d封裝結構及製備方法 - Google Patents

2.5d封裝結構及製備方法 Download PDF

Info

Publication number
TWI826339B
TWI826339B TW112126283A TW112126283A TWI826339B TW I826339 B TWI826339 B TW I826339B TW 112126283 A TW112126283 A TW 112126283A TW 112126283 A TW112126283 A TW 112126283A TW I826339 B TWI826339 B TW I826339B
Authority
TW
Taiwan
Prior art keywords
substrate
adapter board
chip
connection bridge
electrically connected
Prior art date
Application number
TW112126283A
Other languages
English (en)
Other versions
TW202412126A (zh
Inventor
林正忠
陳彥亨
楊進
Original Assignee
大陸商盛合晶微半導體（江陰）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商盛合晶微半導體（江陰）有限公司 filed Critical 大陸商盛合晶微半導體（江陰）有限公司
Application granted granted Critical
Publication of TWI826339B publication Critical patent/TWI826339B/zh
Publication of TW202412126A publication Critical patent/TW202412126A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種2.5D封裝結構及製備方法，先製備包括電連接的轉接板、芯片、封裝層的封裝體，通過連接橋將獨立設置的封裝體電連接，以形成互連封裝體，而後進行與基板的電連接，從而通過連接橋可實現將多個小尺寸的轉接板相互電連接進而形成更大尺寸的轉接板，實現頻寬增加和減少芯片間的延遲，且可降低製備大尺寸轉接板的難度、降低成本，提高良率。

Description

2.5D封裝結構及製備方法
本發明涉及半導體領域，特別是涉及一種2.5D封裝結構及製備方法。
半導體積體電路(Integrated circuit，IC)產業歷經快速發展，封裝(Package)作為積體電路製造中非常關鍵的一環，對芯片自身性能的表現和發揮有重要的影響，它不僅起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還起到積體電路芯片內鍵合點與外部進行電氣連接的作用。
在當下的高端芯片封裝中，為了在芯片之間形成具有精細的高密度電通路，人們將矽轉接板廣泛應用於封裝工藝中，尤其是隨著高性能芯片對高頻寬和低延遲的需求不斷增加，轉接板的尺寸也在不斷增加。基於目前的技術而言，構建具有高良率的大尺寸的轉接板還具有一定的難度且形成大尺寸的轉接板需要的成本較高。
鑒於以上所述現有技術的缺點，本發明的目的在於提供一種2.5D封裝結構及製備方法，用於解決現有技術中大尺寸的轉接板難以形成且成本較高的問題。
為實現上述目的，本發明提供一種2.5D封裝結構的製備方法，該製備方法包括以下步驟：提供轉接板，該轉接板包括第一面及相對的第二面；於該轉接板的第一面上貼置芯片，且該轉接板與該芯片電連接；形成封裝層，該封裝層覆蓋該芯片及該轉接板的第一面，形成封裝體；提供臨時載片，將至少兩個該封裝體鍵合於該臨時載片上，且顯露該轉接板的第二面；於該轉接板的第二面上鍵合連接橋，該連接橋與該轉接板電連接以互連該封裝體，形成互連封裝體；提供基板，將該互連封裝體鍵合於該基板上，且該轉接板的第二面與該基板電連接。
可選地，將該互連封裝體鍵合於該基板上之前，包括在該基板中形成凹槽的步驟，以通過該凹槽容置該連接橋，其中，形成該凹槽的方法包括雷射鑽孔工藝。
可選地，該連接橋包括玻璃連接橋及矽連接橋中的一種或組合，鍵合該連接橋的方法包括熱壓鍵合工藝。
可選地，鍵合該互連封裝體及該基板的方法包括回流工藝或熱壓鍵合工藝。
可選地，形成的該連接橋與該基板電連接。
可選地，形成該封裝層之後還包括對該封裝層進行研磨，以顯露該芯片的步驟。
可選地，形成該連接橋之後及鍵合該基板之前，或鍵合該基板之後還包括去除該臨時載片的步驟。
本發明還提供一種2.5D封裝結構，該2.5D封裝結構包括：轉接板，該轉接板包括第一面及相對的第二面；芯片，該芯片位於該轉接板的第一面上，且該轉接板與該芯片電連接；封裝層，該封裝層覆蓋該芯片及該轉接板的第一面，且該轉接板、該芯片及該封裝層組合構成封裝體；連接橋，該連接橋位於該轉接板的第二面上，該連接橋與該轉接板電連接以互連該封裝體，且互連的該封裝體結合該連接橋構成互連封裝體；基板，該基板位於該互連封裝體下方；金屬互連件，該金屬互連件位於該轉接板的第二面及基板的表面中的一種或組合，且通過該金屬互連件使得該轉接板的第二面與該基板電連接。
可選地，該連接橋為矽橋或玻璃橋的一種或組合。
可選地，該基板上還設置有用以容置該連接橋的凹槽。
如上所述，本發明的2.5D封裝結構及製備方法，具有以下有益效果：先製備包括電連接的轉接板、芯片、封裝層的封裝體，通過連接橋將獨立設置的封裝體電連接，以形成互連封裝體，而後進行與基板的電連接，從而通過連接橋可實現將多個小尺寸的轉接板相互電連接進而形成更大尺寸的轉接板，實現頻寬增加和減少芯片間的延遲，且可降低製備大尺寸轉接板的難度、降低成本，提高良率。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
為了方便描述，此處可能使用諸如“之下”、“下方”、“低於”、“下面”、“上方”等的空間關係詞語來描述附圖中所示的一個元件或特徵與其他元件或特徵的關係。將理解到，這些空間關係詞語意圖包含使用中或操作中的器件的、除了附圖中描繪的方向之外的其他方向。此外，當一層被稱為在兩層“之間”時，它可以是該兩層之間僅有的層，或者也可以存在一個或多個介於其間的層。
需要理解的是，使用“第一”、“第二”等詞語來限定零部件，僅僅是為了便於對上述零部件進行區別，如沒有另行聲明，上述詞語並沒有特殊含義，因此不能理解為對本發明保護範圍的限制。
請參閱圖1至圖9。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖示中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
實施例一
請參閱圖1至圖9，本發明提供了一種2.5D封裝結構的製備方法，包括以下步驟： S1：提供轉接板101，該轉接板101包括第一面1012及相對的第二面1013； S2：於該轉接板的第一面1012上貼置芯片102，且該轉接板101與該芯片102 電連接； S3：形成封裝層103，該封裝層103覆蓋該芯片102及該轉接板的第一面1012，形成封裝體104S4：提供臨時載片105，將至少兩個該封裝體104鍵合於該臨時載片105上，且顯露該轉接板的第二面1013；S5：於該轉接板的第二面1013上鍵合連接橋106，該連接橋106與該轉接板101電連接以互連該封裝體104，形成互連封裝體108；S6：提供基板110，將該互連封裝體108鍵合於該基板110上，該轉接板101的第二面及該基板110的表面中的一種或組合形成有金屬互連件1011，且通過該金屬互連件1011使得該轉接板的第二面1013與該基板110電連接。以下結合附圖對有關該2.5D封裝結構的製備方法做進一步的介紹，具體如下：在步驟S1中，請參閱圖1和圖2，提供轉接板101，該轉接板101包括第一面1012及相對的第二面1013。
可選地，該轉接板101為玻璃纖維轉接板、樹脂轉接板或矽基轉接板的一種，其形狀可以為圓形、方形或其它任意所需形狀。
具體的，在本實施例中，該轉接板101選用矽基轉接板，矽基轉接板一般充當多顆裸片和電路板之間的橋樑，從而完成異質集成封裝。其中，該第一面1012上形成有第一焊盤（圖中未示出），該第二面1013上形成有第二焊盤（圖中未示出），該第一焊盤和該第二焊盤之間電性連接。
在步驟S2中，請參閱圖1和圖3，於該轉接板的第一面1012上貼置芯片102，且該轉接板101與該芯片102電連接。
可選地，該芯片102包括第一芯片1021和第二芯片1022，且該第二芯片1022對稱分佈於該第一芯片1021的兩側，該第一芯片1021包括單顆裸芯片、多顆裸芯片、集成電路（ASIC）芯片或系統級（SOC）芯片的一種，該第二芯片1022包括單顆裸芯片、多顆裸芯片、高寬頻記憶體（HBM）芯片的一種。
具體的，在本實施例中，該芯片102一一對應倒裝在數個該轉接板101的該第一面1012上，該芯片102與該第一焊盤一一對應電性連接。該第一芯片1021為系統級（SOC）芯片，該第二芯片1022為高寬頻記憶體（HBM）芯片。當然，在其他示例中，該該芯片102的類型也可以為任意適用於封裝的半導體芯片，該第一芯片1021和該第二芯片1022可以是多個同類型或者多個不同類型的芯片，本實施例中並不嚴格限定。
在步驟S3中，請參閱圖1和圖4，形成封裝層103，該封裝層103覆蓋該芯片102及該轉接板的第一面1012，形成封裝體104。
可選地，如圖4所示，該封裝層103的高度高於該芯片102的高度，有利於該封裝層103的材料完全覆蓋該芯片102。形成該封裝層103的工藝包括壓縮成型工藝、傳遞模塑工藝、液體密封劑固化成型工藝、真空層壓工藝及旋塗工藝中的一種；該封裝層103包括環氧樹脂層、聚醯亞胺層及矽膠層中的一種。
可選地，如圖5所示，形成該封裝層103之後還包括對該封裝層103進行平坦化工藝，以顯露該芯片層102的步驟。在該封裝層103形成之後進行平坦化工藝，以使封裝結構維持合適的厚度，有利於減小封裝結構的體積，提高後續形成封裝體104的封裝品質。
具體的，平坦化工藝可包含磨削工藝 (grinding process)、化學機械研磨 (chemical mechanical polishing，CMP)工藝、乾式研磨工藝、蝕刻工藝、切割工藝，一個或多個其他適用工藝或其組合。在平坦化工藝之後，該封裝層103的表面與該芯片102的表面基本上齊平。如圖5所示，該封裝層103覆蓋該芯片102及該轉接板的第一面1012，形成封裝體104。該封裝體104包括該封裝層103、該芯片102以及該轉接板101。
在步驟S4中，請參閱圖1和圖6，提供臨時載片105，將至少兩個該封裝體104鍵合於該臨時載片105上，且顯露該轉接板的第二面1013。
可選地，該臨時載片105可為平坦狀的平坦晶圓、藍膜或者其它能夠實現同樣功能的材料，以將至少兩個該封裝體104鍵合於該臨時載片105上，且顯露該轉接板的第二面1013。其中，該封裝體104的數量可為兩個或更多，排布方式可靈活設置，此處不作限定。此外，該臨時載片105可在形成該連接橋106之後及鍵合該基板110之前，或鍵合該基板110之後會被去除。
在步驟S5中，請參閱圖1和圖7，於該轉接板101的第二面1013上鍵合連接橋106，該連接橋106與該轉接板101電連接以互連該封裝體104，形成互連封裝體108。
具體的，如圖7所示，將該封裝體104與該臨時載片105臨時鍵合後，該轉接板101的第二面1013被顯露，於該轉接板101的第二面1013上鍵合該連接橋106，且該連接橋106位於多個該封裝體104之間，從而通過該連接橋106將多個該封裝體104互連以進行電連接，形成該互連封裝體108，即可將小尺寸的轉接板相互電連接，進而形成更大尺寸的轉接板，實現頻寬增加和減少芯片間的延遲，且可降低製備大尺寸轉接板的難度、降低成本，提高良率。關於該連接橋106的結構、材質等，此處不作限定。
可選地，該連接橋106的尺寸可為50~100μm，例如，可以為50μm、75μm或者100μm等，鍵合該連接橋106的方法可包括膠鍵合、超聲鍵合或熱壓鍵合工藝，在本實施例中優選為具有熱壓鍵合工藝簡單，鍵合強度高等優點的熱壓鍵合工藝。
可選地，該連接橋106包括玻璃連接橋及矽連接橋中的一種或組合，在本實施例中，優選可以適用於小尺寸封裝工藝、有助於提高半導體封裝結構性能且便於控制成本的玻璃橋。
可選地，該連接橋106的上方還可形成金屬佈線層107，實現該連接橋106與該轉接板101電連接，從而互連該封裝體104，最終形成互連封裝體108。該金屬佈線層107的材料為銅、鋁、鎳、金、銀、鈦中的一種或組合，在本實施例中，該金屬佈線層107的材料優選為銅，因為銅塊不僅具有良好的導電性，而且具有非常好的延展性，將銅片設置在該連接橋106與該轉接板101之間，有助於提高該半導體封裝結構的電傳導性能。
在步驟S6中，請參閱圖1的步驟和圖8，提供基板110，將該互連封裝體108鍵合於該基板110上，該轉接板101的第二面及該基板110的表面中的一種或組合形成有金屬互連件1011，且通過該金屬互連件1011該轉接板的第二面1013與該基板110電連接。
可選地，鍵合該互連封裝體108及該基板110的方法包括回流工藝或熱壓鍵合工藝，在本實施例中優選為熱壓鍵合工藝。
可選地，該基板110包括氧化矽基板、玻璃基板、陶瓷基板、聚合物基板等非金屬材料的一種，其形狀可以為圓形、方形或其它任意所需形狀。
具體的，參閱圖8，該轉接板101的第二面1013及該基板110的表面上分別形成該金屬互連件1011以實現該互連封裝體108與該基板110的鍵合電連接，但並非局限於此，如該轉接板101的第二面1013上也可形成該金屬互連件1011以實現該互連封裝體108與該基板110的電連接，如圖9，或該基板110的表面上形成該金屬互連件1011以實現該基板110與該互連封裝體108的電連接。
可選地，該金屬互連件1011包括金屬凸塊、焊球或者焊盤。該金屬互連件1011的材料為銅、鋁、鎳、金、銀、鈦中的一種或組合。
具體的，在本實施例中，該金屬互連件1011的材料優選銅和鎳的組合，因為銅球不僅具有良好的導電性，而且具有非常好的延展性和易成球等特點，將鎳片設置在銅形成的該金屬互連件1011與該轉接板101之間，有助於提高該半導體封裝結構的電傳導性能。當然，在其他示例中，該金屬互連件1011也可以通過其它方式與該轉接板101電連接，本實施例中並不嚴格限定。
其中，在該基板110上形成該金屬互連件1011，且該金屬互連件1011要對應接觸設置從而形成一容置空間，此容置空間的高度大於或等於該連接橋106。
可選地，如圖9所示，將該互連封裝體108鍵合於該基板110上之前，包括在所述基板110中形成凹槽111的步驟，以通過該凹槽111容置該連接橋106，其中，形成該凹槽111的方法包括鐳射鑽孔工藝。
具體的，根據需要，當鍵合後的該轉接板101與該基板110之間的間隙難以容置該連接橋106時，可額外在該基板110內形成凹槽111，以通過該凹槽111容置該連接橋106，從而可使降低封裝結構的厚度，有利於提高封裝品質。其中，形成該凹槽111的方法可包括工藝精確度好、可控性高，不對其他結構造成影響的鐳射鑽孔工藝。當然，形成該凹槽111的方法並非局限於此。
可選地，該基板110與該連接橋106電連接。
具體的，當該基板110與該連接橋106電連接時，可通過該連接橋106作為中間體，直接進行該互連封裝體108與該基板110的電連接，從而可有效縮短傳輸路徑，提高集成度，避免因設置該連接橋106造成空間讓位問題。
實施例二
如圖8所示，本實施例提供了一種2.5D封裝結構，包括：轉接板101，該轉接板101包括第一面1012及相對的第二面1013；芯片102，該芯片102位於該轉接板101的第一面1012上，且該轉接板101與該芯片102電連接；封裝層103，該封裝層103覆蓋該芯片102及該轉接板101的第一面1012，且該轉接板101、該芯片102及該封裝層103組合構成封裝體104；連接橋106，該連接橋106位於該轉接板101的第二面1013上，該連接橋106與該轉接板101電連接以互連該封裝體104，且互連的該封裝體104結合該連接橋106構成互連封裝體108；基板110，該基板110位於該互連封裝體108下方；金屬互連件1011，該金屬互連件1011位於該轉接板101的第二面及該基板110的表面中的一種或組合，且通過該金屬互連件1011使得該轉接板101的第二面與所述基板110電連接。可選地，如圖7所示，該連接橋106為矽橋或玻璃橋的一種或組合，在本實施例中，為了降低製造成本，該連接橋106優選為玻璃橋。可選地，如圖9所示，該基板110上還設置有用以容置該連接橋106的凹槽111。綜上所述，本發明提供的2.5D封裝結構及製備方法，先製備包括電連接的轉接板、芯片、封裝層的封裝體，通過連接橋將獨立設置的封裝體電連接，以形成互連封裝體，而後進行與基板的電連接，從而通過連接橋可實現將多個小尺寸的轉接板相互電連接進而形成更大尺寸的轉接板，實現頻寬增加和減少芯片間的延遲，且可降低製備大尺寸轉接板的難度、降低成本，提高良率。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的專利申請範圍所涵蓋。
101:轉接板 1011:金屬互連件 1012:第一面 1013:第二面 102:芯片 1021:第一芯片 1022:第二芯片 103:封裝層 104:封裝體 105:臨時載片 106:連接橋 107:金屬佈線層 108:互連封裝體 110:基板 111:凹槽 S1~S6:步驟
圖1顯示為本發明實施例中的一種2.5D封裝結構的製備方法的流程圖。
圖2顯示為本發明實施例一中提供的轉接板的截面示意圖。
圖3顯示為本發明實施例一中提供的貼置芯片後的截面示意圖。
圖4顯示為本發明實施例一中提供的形成封裝層後的截面示意圖。
圖5顯示為本發明實施例一中提供的對封裝層進行減薄後的截面示意圖。
圖6顯示為本發明實施例一中提供的鍵合臨時載片後的結構示意圖。
圖7顯示為本發明實施例一中提供的形成連接橋並去除臨時載片後的截面示意圖。
圖8顯示為本發明實施例一中提供的2.5D封裝結構的結構示意圖。
圖9顯示為本發明實施例一中提供的另一種2.5D封裝結構的結構示意圖。
S1~S6:步驟

Claims (9)

  1. 一種2.5D封裝結構的製備方法，其中，該製備方法包括以下步驟： 提供轉接板，該轉接板包括第一面及相對的第二面； 於該轉接板的第一面上貼置芯片，且該轉接板與該芯片電連接； 形成封裝層，該封裝層覆蓋該芯片及該轉接板的第一面，形成封裝體； 提供臨時載片，將至少兩個該封裝體鍵合於該臨時載片上，且顯露該轉接板的第二面； 於該轉接板的第二面上鍵合連接橋，該連接橋與該轉接板電連接以互連該封裝體，形成互連封裝體； 提供基板，將該互連封裝體鍵合於該基板上，且該轉接板的第二面與該基板電連接。
  2. 如請求項1所述的製備方法，其中：將該互連封裝體鍵合於該基板上之前，包括在該基板中形成凹槽的步驟，以通過該凹槽容置該連接橋，其中，形成該凹槽的方法包括雷射鑽孔工藝。
  3. 如請求項1所述的製備方法，其中：該連接橋包括玻璃連接橋及矽連接橋中的一種或組合，鍵合該連接橋的方法包括熱壓鍵合工藝。
  4. 如請求項1所述的製備方法，其中：該轉接板的第二面及該基板的表面中的一種或組合形成有金屬互連件，鍵合該互連封裝體及該基板的方法包括回流工藝或熱壓鍵合工藝。
  5. 如請求項1所述的製備方法，其中：形成該封裝層之後還包括對該封裝層進行平坦化工藝，以顯露該芯片的步驟。
  6. 如請求項1所述的製備方法，其中：形成該連接橋之後及鍵合該基板之前，或鍵合該基板之後還包括去除該臨時載片的步驟。
  7. 一種2.5D封裝結構，其中，該2.5D封裝結構包括： 轉接板，該轉接板包括第一面及相對的第二面； 芯片，該芯片位於該轉接板的第一面上，且該轉接板與該芯片電連接； 封裝層，該封裝層覆蓋該芯片及該轉接板的第一面，且該轉接板、該芯片及該封裝層組合構成封裝體； 連接橋，該連接橋位於該轉接板的第二面上，該連接橋與該轉接板電連接以互連該封裝體，且互連的該封裝體結合該連接橋構成互連封裝體； 基板，該基板位於該互連封裝體下方，且該轉接板的第二面與該基板電連接。
  8. 如請求項7所述的2.5D封裝結構，其中：該連接橋為矽橋或玻璃橋的一種或組合。
  9. 如請求項7所述的2.5D封裝結構，其中：該基板上還設置有用以容置該連接橋的凹槽。
TW112126283A 2022-09-01 2023-07-13 2.5d封裝結構及製備方法 TWI826339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211065444.4A CN115148611B (zh) 2022-09-01 2022-09-01 2.5d封装结构及制备方法
CN2022110654444 2022-09-01

Publications (2)

Publication Number Publication Date
TWI826339B true TWI826339B (zh) 2023-12-11
TW202412126A TW202412126A (zh) 2024-03-16

Family

ID=83416243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112126283A TWI826339B (zh) 2022-09-01 2023-07-13 2.5d封裝結構及製備方法

Country Status (3)

Country Link
CN (1) CN115148611B (zh)
TW (1) TWI826339B (zh)
WO (1) WO2024045757A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148611B (zh) * 2022-09-01 2022-12-06 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN114496960A (zh) * 2022-02-07 2022-05-13 西安微电子技术研究所 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114792632A (zh) * 2022-03-01 2022-07-26 华进半导体封装先导技术研发中心有限公司 一种封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104096A (zh) * 2017-05-19 2017-08-29 华为技术有限公司 芯片封装结构及电路结构
CN213936169U (zh) * 2020-12-29 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN114050146A (zh) * 2021-11-03 2022-02-15 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN114284260A (zh) * 2021-12-09 2022-04-05 江苏长电科技股份有限公司 封装结构及制备方法
CN115148611B (zh) * 2022-09-01 2022-12-06 盛合晶微半导体(江阴)有限公司 2.5d封装结构及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720013A (zh) * 2014-12-02 2016-06-29 力成科技股份有限公司 防止中介导体桥接的半导体封装件立体堆栈方法
CN107408515A (zh) * 2015-03-23 2017-11-28 赛灵思公司 具有用于晶片与晶片互连的桥接模块的半导体组件
CN114496960A (zh) * 2022-02-07 2022-05-13 西安微电子技术研究所 基于tsv硅转接基板堆叠的集成封装结构及制造方法
CN114792632A (zh) * 2022-03-01 2022-07-26 华进半导体封装先导技术研发中心有限公司 一种封装方法

Also Published As

Publication number Publication date
TW202412126A (zh) 2024-03-16
CN115148611B (zh) 2022-12-06
CN115148611A (zh) 2022-10-04
WO2024045757A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
WO2019161641A1 (zh) 一种芯片及封装方法
US11309304B2 (en) Stackable electronic package and method of fabricating same
JP4505983B2 (ja) 半導体装置
US8619431B2 (en) Three-dimensional system-in-package package-on-package structure
US20180233441A1 (en) PoP Device
JP4343296B2 (ja) 半導体デバイスの製造方法
TWI496270B (zh) 半導體封裝件及其製法
TW201830598A (zh) 具有虛設連接器的半導體封裝及其形成方法
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
WO2019040205A1 (en) SEMICONDUCTOR DEVICE HAVING SEMI-CONDUCTIVE CHIPS STACKED LATERALLY OFFSET
TW200931628A (en) Stacking die package structure for semiconductor devices and method of the same
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TWI826339B (zh) 2.5d封裝結構及製備方法
TW201737452A (zh) 系統級封裝及用於製造系統級封裝的方法
TWI620296B (zh) 電子封裝件及其製法
TWI777732B (zh) 半導體裝置封裝以及形成半導體裝置封裝的方法
TW202412120A (zh) 三維封裝結構及其製備方法
TWI624016B (zh) 電子封裝件及其製法
KR102621485B1 (ko) 반도체 디바이스 및 제조 방법
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
TW202416459A (zh) 多晶片封裝方法及封裝結構
JP3626631B2 (ja) Ｌｓｉチップの実装構造
TW432561B (en) Multi-chip module packaging structure
JP2010177682A (ja) 半導体装置及びその製造方法