CN112736031A - 转接板及其制作方法，半导体器件及其制作方法 - Google Patents
转接板及其制作方法，半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN112736031A CN112736031A CN202011542989.0A CN202011542989A CN112736031A CN 112736031 A CN112736031 A CN 112736031A CN 202011542989 A CN202011542989 A CN 202011542989A CN 112736031 A CN112736031 A CN 112736031A
- Authority
- CN
- China
- Prior art keywords
- pad
- forming
- conductive
- end surface
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 44
- 238000004806 packaging method and process Methods 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 239000003292 glue Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000006317 isomerization reaction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
本申请提供一种转接板，转接板制作方法，半导体器件及半导体器件制作方法，该转接板制作方法包括：将硅桥固定在第一载板上，硅桥与第一载板接触的表面具有第一及第二连接垫，第一及第二连接垫通过硅桥内部的导线电连接；在第一载板及硅桥上形成第一介电层，第一介电层包裹硅桥，第一介电层包括相对的第一及第二表面，第一表面与第一载板接触；自第二表面向第一介电层内部形成第一及第二导电柱，第一及第二导电柱位于硅桥的两侧且均截止于第一载板；移除第一载板，得到转接板。本申请提供的转接板制作方法无需预先制作容置硅桥的凹槽，且制成的转接板中硅桥的第一连接垫，第二连接垫与第一导电柱及第二导电柱靠近第一载板的端面齐平，便于一次性焊接。
Description
技术领域
本申请涉及芯片封装领域，具体而言，涉及一种转接板，转接板制作方法，半导体器件及半导体器件制作方法。
背景技术
随着芯片封装技术向高度集成化发展，2.5D封装使用得越来越广泛。2.5D封装中，转接板的使用可以实现各种制程，各种功能的芯片高密度，高速讯号的异构化集成。为实现芯片到芯片短距离高速讯号互连，各芯片制造厂商均在致力于研发各种新型芯片互连的封装方案。其中，具有代表性的封装方案包括TSMC的CoWoS封装(Chip on Wafer onSubstrate，利用转接板技术实现多个芯片的互连，并通过转接板将信号传递给封装基板，以实现芯片的高速高密度封装的封装方案)，以及Intel的EMIB封装(Embedded Multi-DieInterconnect Bridge，一种通过将互连硅桥预先埋入封装基板，通过埋入的互连硅桥实现芯片到芯片的短距离高速通信的新型高速短距离互连封装形式)。
然而，现有技术中的EMIB封装需要预先在封装基板中制备用于埋设硅桥的凹槽，凹槽的尺寸需严格把控，制作难度相对较大；另外，先制作凹槽，再将硅桥埋入凹槽的制作流程相对复杂，影响制作效率。
发明内容
本申请实施例的目的在于提供一种转接板制作方法及半导体器件制作方法，用以改善现有技术中EMIB封装制作难度相对较大且制作流程相对复杂，影响制作效率的问题。
本申请提供一种转接板制作方法，包括：将硅桥固定在第一载板上，所述硅桥与所述第一载板接触的表面具有第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接；在所述第一载板及所述硅桥上形成第一介电层，所述第一介电层包裹所述硅桥，所述第一介电层包括相对的第一表面及第二表面，所述第一表面与所述第一载板接触；自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，所述第一导电柱及所述第二导电柱分别位于所述硅桥的两侧，且均截止于所述第一载板；移除所述第一载板，得到转接板。
本申请提供的转接板制作方法，由于无需预先制作容置硅桥的凹槽，因此，在一定程度上降低的制作难度，并缩短了制作流程；另外，制得的转接板中硅桥的第一连接垫，第二连接垫与第一导电柱及第二导电柱靠近第一载板的端面齐平，便于一次性焊接。
进一步地，所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，包括：自所述第二表面向所述第一介电层内部形成第一通孔及第二通孔，所述第一通孔及所述第二通孔均截止于所述第一载板；分别在所述第一通孔及所述第二通孔内填充导电材料，形成所述第一导电柱及所述第二导电柱。
本申请，通过先在第一介电层形成通孔，然后在通孔中填充导电材料的方式形成导电柱，制程简单且易实现。
进一步地，所述第一导电柱具有远离所述第一载板的第一端面，所述第二导电柱具有远离所述第一载板的第二端面，在所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱之后，及在所述移除所述第一载板之前，所述方法还包括：分别在所述第一端面及所述第二端面上形成第一焊盘及第二焊盘。
本申请中，通过分别在第一端面及第二端面形成第一焊盘及第二焊盘，便于后期在进行封装时，将转接板与封装基本电连接，并提升转接板与封装基板之间的电连接可靠性。
进一步地所述第一导电柱具有靠近所述第一载板的第三端面，所述第二导电柱具有靠近所述第一载板的第四端面，在所述移除所述第一载板之后，所述方法还包括：分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘。
本申请中，通过分别在第三端面，第四端面，第一连接垫及第二连接垫上形成第三焊盘，第四焊盘，第五焊盘及第六焊盘，便于后期在进行封装时，将转接板与芯片电连接，并提升芯片与转接板之间的电连接可靠性。
进一步地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之前，所述方法还包括：在所述第二表面形成第二载板，所述第二载板覆盖所述第三端面，所述第四端面，所述第一连接垫及所述第二连接垫；相应地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：移除所述第二载板。
本申请中，在第二表面形成第二载板，有助于在形成第三焊盘，第四焊盘，第五焊盘及第六焊盘的过程中，利用第二载板提供足够的支撑，便于焊盘形成制程的顺利进行。
本申请提供一种半导体器件制作方法，包括：将硅桥固定在第一载板上，所述硅桥与所述第一载板接触的表面具有第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接；在所述第一载板及所述硅桥上形成第一介电层，所述第一介电层包裹所述硅桥，所述第一介电层包括相对的第一表面及第二表面，所述第一表面与所述第一载板接触；自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，所述第一导电柱及所述第二导电柱分别位于所述硅桥的两侧，且均截止于所述第一载板，所述第一导电柱具有靠近所述第一载板的第三端面及相对的第一端面，所述第二导电柱具有靠近所述第一载板的第四端面及相对的第二端面；移除所述第一载板，得到转接板；将所述转接板安装在封装基板上，所述封装基板内部形成有线路，且所述线路引出有电连接端子，所述第一端面及所述第二端面分别与不同的电连接端子电连接；将第一芯片及第二芯片安装在所述转接板上，所述第一芯片分别与所述第三端面及所述第一连接垫电连接，所述第二芯片分别与所述第四端面及所述第二连接垫电连接。
进一步地，所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，包括：自所述第二表面向所述第一介电层内部形成第一通孔及第二通孔，所述第一通孔及所述第二通孔均截止于所述第一载板；分别在所述第一通孔及所述第二通孔内填充导电材料，形成所述第一导电柱及所述第二导电柱。
进一步地，在所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱之后，及在所述移除所述第一载板之前，所述方法还包括：分别在所述第一端面及所述第二端面上形成第一焊盘及第二焊盘；相应地，在所述将所述转接板安装在封装基板上之后，所述第一端面及所述第二端面分别通过所述第一焊盘及所述第二焊盘与不同的电连接端子电连接。
进一步地，在所述移除所述第一载板之后，所述方法还包括：分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘；相应地，在所述将第一芯片及第二芯片安装在所述转接板上之后，所述第一芯片分别通过所述第三焊盘及所述第五焊盘与所述第三端面及所述第一连接垫电连接，所述第二芯片分别通过所述第四焊盘及所述第六焊盘与第四端面及所述第二连接垫电连接。
进一步地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：在所述第一焊盘及第二焊盘上形成焊球；相应地，在所述将所述转接板安装在封装基板上之后，所述第一端面通过所述第一焊盘及所述第一焊盘上的焊球与相应的电连接端子电连接，所述第二端面通过所述第二焊盘及所述第二焊盘上的焊球与相应的电连接端子电连接。
进一步地，在所述将所述转接板安装在封装基板上之后，所述方法还包括：在所述转接板与所述封装基板之间填充封装胶。
进一步地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之前，所述方法还包括：在所述第二表面形成第二载板，所述第二载板覆盖所述第三端面，所述第四端面，所述第一连接垫及所述第二连接垫；相应地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：移除所述第二载板。
本申请还提供一种转接板，包括：第一介电层，具有第一表面；硅桥，嵌设在所述第一介电层中，所述硅桥包括第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接，所述第一连接垫及所述第二连接垫所在平面与所述第一表面共面；第一导电柱及第二导电柱，贯穿所述第一介电层且分别位于所述硅桥的两侧。
进一步地，所述第一介电层采用热固性材料制成。
进一步地，所述第一导电柱及所述第二导电柱采用铜制成。
进一步地，所述第一介电层还包括与所述第一表面相背的第二表面，所述第一导电柱具有位于所述第二表面侧的第一端面，所述第二导电柱具有位于所述第二表面侧的第二端面，所述转接板还包括第一焊盘及第二焊盘，所述第一焊盘覆盖所述第一端面，所述第二焊盘覆盖所述第二端面；和/或所述第一导电柱具有位于所述第一表面侧的第三端面，所述第二导电柱具有位于所述第一表面侧的第四端面，所述转接板还包括第三焊盘，第四焊盘，第五焊盘及第六焊盘，所述第三焊盘覆盖所述第三端面，所述第四焊盘覆盖所述第四端面，所述第五焊盘覆盖所述第一连接垫，所述第六焊盘覆盖所述第二连接垫。
本申请还提供一种半导体器件，包括：封装基板，内部形成有线路，且所述线路引出有电连接端子；前述转接板，安装在所述封装基板上，所述第一导电柱及所述第二导电柱各自远离所述第一表面的端面分别与不同的所述电连接端子电连接；第一芯片及第二芯片，安装在所述转接板上，所述第一芯片分别与所述第一导电柱位于所述第一表面侧的端面及所述第一连接垫电连接，所述第二芯片分别与所述第二导电柱位于所述第一表面侧的端面及所述第二连接垫电连接。
进一步地，所述转接板与所述封装基板之间的空隙填充有封装胶；和/或所述转接板与所述第一芯片及所述第二芯片之间的空隙填充有封装胶。
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例提供的半导体器件的制作方法的流程图。
图2为本申请实施例提供的将硅桥固定在第一载板上后所得结构的剖视图。
图3为本申请实施例提供的在硅桥及第一载板上形成第一介电层后所得结构的剖视图。
图4为本申请实施例提供的自第二表面向第一介电层内部形成第一导电柱及第二导电柱后所得结构的剖视图。
图5为本申请实施例提供的自第二表面向第一介电层内部形成第一通孔及第二通孔后所得结构的剖视图。
图6为本申请实施例提供的移除第一载板12后，得到的转接板10的剖视图。
图7为本申请实施例提供的将第一芯片及第二芯片安装在转接板上之后所得结构的剖视图。
图8为本申请实施例提供的将转接板安装到封装基板上之后，所得封装结构的剖视图。
图标：硅桥11；第一载板12；第一连接垫111；第二连接垫112；第一介电层13；第一表面131；第二表面132；第一导电柱133；第二导电柱134；第一端面1331；第三端面1332；第二端面1341；第四端面1342；第一通孔1333；第二通孔1343；转接板10；封装基板20；第一芯片31；第二芯片32；第一焊盘141；第二焊盘142；第三焊盘143；第四焊盘144；第五焊盘145；第六焊盘146；电连接端子21。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1，本申请一实施例提供一种半导体制作方法。本实施例中，该半导体制作方法包括以下步骤。
步骤S101，请参阅图2，将硅桥11固定在第一载板12上，硅桥11与第一载板12接触的表面具有第一连接垫111及第二连接垫112，第一连接垫111及第二连接垫112通过硅桥11内部的导线电连接。
本实施例中，第一载板12可以采用聚酰亚胺或聚酯等绝缘材料制成。第一载板12具有一定的结构强度，便于后续的制程提供足够的支撑。
硅桥11为通过foundry silicon制程制备的用于实现芯片与芯片互连的硅片。
步骤S102，请参阅图3，在第一载板12及硅桥11上形成第一介电层13，第一介电层13包裹硅桥11，第一介电层13包括相对的第一表面131及第二表面132，第一表面131与第一载板12接触。
本实施例中，可以通过模塑成型的方式在第一载板12及硅桥11上形成第一介电层13。可选地，第一介电层13可以采用热固性树脂制成。热固性树脂可以例如为环氧树脂。
可以理解，在第一载板12及硅桥11上形成第一介电层13后，还可以包括对第一介电层13进行固化的步骤。
步骤S103，请参阅图4，自第二表面132向第一介电层13内部形成第一导电柱133及第二导电柱134，第一导电柱133及第二导电柱134分别位于硅桥11的两侧，且均截止于第一载板12。
第一导电柱133具有远离第一载板12的第一端面1331及靠近第一载板12的第三端面1332。第二导电柱134具有远离第一载板12的第二端面1341及靠近第一载板12的第四端面1342。本实施例中，第三端面1332，第四端面1342，第一连接垫111及第二连接垫112齐平，即，第一端面1332，第四端面1342，第一连接垫111及第二连接垫112位于同一平面内，由此，在后续封装时，便于转接板与芯片之间实现一次性焊接。
本实施例中，可以通过如下方式自第二表面132向第一介电层13内部形成第一导电柱133及第二导电柱134。
首先，请参阅图5，自第二表面132向第一介电层13内部形成第一通孔1333及第二通孔1343，第一通孔1333及第二通孔1343均截止于第一载板。本实施例中，可以通过激光烧蚀的方式形成所述第一通孔1333及第二通孔1343。
然后，请再次参阅图4，分别在第一通孔1333及第二通孔1343内填充导电材料(例如，铜，钨等导电材料)，形成第一导电柱133及第二导电柱134。本实施例中，可以通过电镀或化学沉积的方式在第一通孔1333及第二通孔1343中填充导电材料。
本实施例中，通过先在第一介电层13形成通孔，然后在通孔中填充导电材料的方式形成导电柱，制程简单且易实现。
可以理解，在形成第一导电柱133及第二导电柱134之后，半导体器件制作方法还可以包括对第一导电柱133的第一端面1331，第二导电柱134的第二端面1341及第一介电层13的第一表面131进行平整化处理(例如，通过药水微蚀刻，平面研磨，抛光等方式)，由此，使得第一导电柱133的第一端面1331，第二导电柱134的第二端面1341及第一介电层13的第二表面132共平面。
步骤S104，请参阅图6，移除第一载板12，得到转接板10。
本实施例中，通过前述步骤制得的转接板10包括第一介电层13，嵌设在第一介电层13内的硅桥11，贯穿第一介电层13的第一导电柱133及第二导电柱134。第一导电柱133与第二导电柱134位于硅桥11的两侧。硅桥11的第一连接垫111及第二连接垫112，第一导电柱133的第三端面1332及第二导电柱134的第四端面1342与第一介电层13的第一表面131共平面。第一导电柱133的第一端面1331及第二导电柱134的第二端面1341与第一介电层13的第二表面132共平面。
本实施例中，在制作转接板10时，由于无需预先制作容置硅桥的凹槽，因此，在一定程度上降低了制作难度，并缩短了制作流程；另外，制得的转接板10中硅桥的第一连接垫，第二连接垫与第一导电柱及第二导电柱靠近第一载板的端面齐平(共平面)，便于一次性焊接。
可以理解，在移除第一载板12得到转接板10之后，半导体器件制作方法还可以包括对硅桥11的第一连接垫111及第二连接垫112，第一导电柱133的第三端面1332及第二导电柱134的第四端面1342与第一介电层13的第一表面131进行平整化处理的步骤(例如，通过药水微蚀刻，平面研磨，抛光等方式)，由此，使得硅桥11的第一连接垫111及第二连接垫112，第一导电柱133的第三端面1332及第二导电柱134的第四端面1342与第一介电层13的第一表面131共平面。第一导电柱133的第一端面1331及第二导电柱134的第二端面1341与第一介电层13的第二表面132共平面。
步骤S105，请参阅图7，将转接板10安装在封装基板20上，封装基板20内部形成有线路，且线路引出有电连接端子2121，第一端面1331及第二端面1341分别与不同的电连接端子2121电连接。
可以理解，封装基板20可以是由多层导电的铜箔层和介质层间隔压合而成；上部设置有焊盘用于和芯片，转接板互连；下部植有锡球，用于与测试板连接；且其内部有多层的互连线和通孔，用于实现上下部的电信号连接和再分布。这里，电连接端子2121对应用于和芯片，转接板互连的焊盘。本申请对封装基板20的具体结构不作限制，只要其引出有用于与第一端面1331及第二端面1341连接的电连接端子2121即可。
步骤S106，请参阅图8，将第一芯片31及第二芯片32安装在转接板10上，第一芯片31分别与第三端面1332及第一连接垫111电连接，第二芯片32分别与第四端面1342及第二连接垫112电连接。
可以理解，步骤S105及S106可以采用本领域常用的封装工艺实现顶上芯片焊接，转接板植球及焊接等步骤，完成芯片的封装，在此不展开说明。
可以理解，其他实施例中，步骤S103之后，及步骤S104之前，半导体器件制作方法还包括分别在第一端面1331及第二端面1341上形成第一焊盘141及第二焊盘142的步骤。通过分别在第一端面1331及第二端面1341形成第一焊盘141及第二焊盘142，便于后期在进行封装时，将转接板10与封装基板20电连接，并提升转接板10与封装基板20之间的电连接可靠性。
可选地，可以通过如下方式形成第一焊盘141及第二焊盘142。首先，在第二表面132上形成光致抗蚀层，光致抗蚀层覆盖第二表面132，第一端面1331及第二端面1341；然后，通过曝光，显影的方式露出第一端面1331及第二端面1341；接着，在第一端面1331及第二端面1341上电镀形成第一焊盘141及第二焊盘142。
与此对应地，在步骤S105之后，第一端面1331及所述第二端面1341分别通过第一焊盘141及第二焊盘142与不同的电连接端子2121电连接。
可以理解，其他实施例中，在步骤S104之后，半导体器件制作方法还包括分别在第三端面1332及第四端面1342上形成第三焊盘143及第四焊盘144，及分别在第一连接垫111及第二连接垫112上形成第五焊盘145及第六焊盘146的步骤。具体的形成第三焊盘143，第四焊盘144，第五焊盘145及第六焊盘146的步骤与前述形成第一焊盘141及第二焊盘142的步骤类似，在此不再赘述。通过分别在第三端面1332，第四端面1342，第一连接垫111及第二连接垫112上形成第三焊盘143，第四焊盘144，第五焊盘145及第六焊盘146，便于后期在进行封装时，将转接板10与芯片电连接，并提升芯片与转接板10之间的电连接可靠性。
可以理解，在分别在第三端面1332及第四端面1342上形成第三焊盘143及第四焊盘144，及分别在第一连接垫111及第二连接垫112上形成第五焊盘145及第六焊盘146之前，半导体器件制作方法还可以包括在第二表面132形成第二载板的步骤。第二载板覆盖第一端面1331及第二端面1341。相应地，在分别在第三端面1332及第四端面1342上形成第三焊盘143及第四焊盘144，及分别在第一连接垫111及第二连接垫112上形成第五焊盘145及第六焊盘146之后，半导体器件方法还包括移除第二载板的步骤。通过在第二表面132形成第二载板，有助于在形成第三焊盘143，第四焊盘144，第五焊盘145及第六焊盘146的过程中，利用第二载板提供足够的支撑，便于焊盘形成制程的顺利进行。
与此对应地，在将第一芯片31及第二芯片32安装在转接板10上之后，第一芯片31分别通过第三焊盘143及第五焊盘145与第三端面1332及第一连接垫111电连接，第二芯片32分别通过第四焊盘144及第六焊盘146与第四端面1342及第二连接垫112电连接。
可以理解，在分别在第三端面1332及第四端面1342上形成第三焊盘143及第四焊盘144，及分别在第一连接垫111及第二连接垫112上形成第五焊盘145及第六焊盘146之后，半导体制作方法还可以包括：在第一焊盘141及第二焊盘142上形成焊球的步骤。相应地，在将步骤S106之后，第一端面1331通过第一焊盘141及第一焊盘141上的焊球与相应的电连接端子2121电连接，第二端面1341通过第二焊盘142及第二焊盘142上的焊球与相应的电连接端子2121电连接。
可以理解，其他实施例中，在步骤S105之后，半导体制作方法还包括在第一芯片31及第二芯片32与转接板10之间填充封装胶。封装胶填满第一芯片31及第二芯片32与转接板10之间的空隙。
相应地，在步骤S106之后，半导体制作方法还包括在转接板10与封装基板20之间填充封装胶的步骤。封装胶填满转接板10与封装基板20之间的空隙。
可以理解，其他实施例中，也可以单独实施转接板的制作方法，此时，步骤S105、S106及与步骤S105和S106相关的其他内容均可省略。
基于同一发明构思，请再次参阅图8，本申请一实施例还提供一种半导体器件100，包括转接板10，封装基板20，第一芯片31及第二芯片32。
本实施例中，转接板10包括第一介电层13，硅桥11，第一导电柱133及第二导电柱134。
第一介电层13可以采用热固性树脂制成。第一介电层13包括相对的第一表面131及第二表面132。
硅桥11嵌设在第一介电层13中。硅桥11包括第一连接垫111及第二连接垫112。第一连接垫111及第二连接垫112通过硅桥11内部的导线电连接。本实施例中，第一连接垫111及第二连接垫112所在平面与第一表面131共面。
本实施例中，第一导电柱133及第二导电柱134均贯穿第一介电层13且分别位于硅桥11的两侧。第一导电柱133及第二导电柱134可以采用铜或钨等导电材料制成。第一导电柱133具有位于第二表面132侧的第一端面1331及位于第一表面131侧的第三端面1332。第二导电柱134具有位于第二表面132侧的第二端面1341及位于第一表面131侧的第四端面1342。
可选地，转接板10还可以包括第一焊盘141及第二焊盘142。第一焊盘141覆盖第一端面。第二焊盘142覆盖第二端面。当然，转接板10还可以包括第三焊盘143，第四焊盘144，第五焊盘145及第六焊盘146。第三焊盘143覆盖第三端面，第四焊盘144覆盖第四端面，第五焊盘145覆盖第一连接垫，第六焊盘146覆盖第二连接垫。
封装基板20内部形成有线路，且线路引出有电连接端子21。本实施例中，线路在封装基板20的厚度方向的两侧面均引出有电连接端子21。
转接板10安装在封装基板20上。第一导电柱133及第二导电柱134各自远离第一表面131的端面(即，第一端面1331及第二端面1341)分别与不同的电连接端子21(位于封装基板20同一侧面的电连接端子21)电连接。
可选地，电连接端子21处可以形成有焊球，第一端面1331及第二端面1341各自通过形成在不同的电连接端子21处的焊球实现与相应的电连接端子21之间的电连接。图8中，第一端面1331通过覆盖其上的第一焊盘141及形成在对应的电连接端子21处的焊球实现与相应的电连接端子21之间的电连接；第二端面1341通过覆盖其上的第二焊盘142及形成在对应的电连接端子21处的焊球实现与相应的电连接端子21之间的电连接。
可选地，位于封装基板20远离转接板10一侧的电连接端子21处也可以形成有焊球，以便实现封装基板20与其他电路板之间的电连接。
可选地，转接板10与封装基板20之间的空隙可以填充有封装胶41，一方面，能够实现对转接板10与封装基板20之间的电连接的保护，另一方面，能够增强转接板10与封装基板20之间的连接强度。
本实施例中，第一芯片31及第二芯片32安装在转接板10上。图8中，第一芯片31及第二芯片32位于转接板10远离封装基板20的一侧。第一芯片31分别与第一导电柱133位于第一表面131侧的端面(即，第三端面1332)及第一连接垫111电连接。第二芯片32分别与第二导电柱134位于第一表面131侧的端面(即，第四端面1342)及第二连接垫112电连接
可选地，对应第三端面1332，第一连接垫111，第四端面1342及第二连接垫112可以形成有导电件。导电件可以呈柱状。导电件可以例如为锡柱，铜柱等。第一芯片31分别通过相应的导电件与第三端面1332及第一连接垫111电连接。第二芯片32分别相应的导电件与第四端面1342及第二连接垫112电连接。
可选地，转接板10与第一芯片31及第二芯片32之间的空隙可以填充有封装胶42。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (18)
1.一种转接板制作方法，其特征在于，包括：
将硅桥固定在第一载板上，所述硅桥与所述第一载板接触的表面具有第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接；
在所述第一载板及所述硅桥上形成第一介电层，所述第一介电层包裹所述硅桥，所述第一介电层包括相对的第一表面及第二表面，所述第一表面与所述第一载板接触；
自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，所述第一导电柱及所述第二导电柱分别位于所述硅桥的两侧，且均截止于所述第一载板；
移除所述第一载板，得到转接板。
2.如权利要求1所述的转接板制作方法，其特征在于，所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，包括：
自所述第二表面向所述第一介电层内部形成第一通孔及第二通孔，所述第一通孔及所述第二通孔均截止于所述第一载板；
分别在所述第一通孔及所述第二通孔内填充导电材料，形成所述第一导电柱及所述第二导电柱。
3.如权利要求1所述的转接板制作方法，其特征在于，所述第一导电柱具有远离所述第一载板的第一端面，所述第二导电柱具有远离所述第一载板的第二端面，在所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱之后，及在所述移除所述第一载板之前，所述方法还包括：
分别在所述第一端面及所述第二端面上形成第一焊盘及第二焊盘。
4.如权利要求1至3任一项所述的转接板制作方法，其特征在于，所述第一导电柱具有靠近所述第一载板的第三端面，所述第二导电柱具有靠近所述第一载板的第四端面，在所述移除所述第一载板之后，所述方法还包括：
分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘。
5.如权利要求4所述的转接板制作方法，其特征在于，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之前，所述方法还包括：
在所述第二表面形成第二载板，所述第二载板覆盖所述第三端面、所述第四端面、所述第一连接垫及所述第二连接垫；
相应地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：
移除所述第二载板。
6.一种半导体器件制作方法，其特征在于，包括：
将硅桥固定在第一载板上，所述硅桥与所述第一载板接触的表面具有第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接；
在所述第一载板及所述硅桥上形成第一介电层，所述第一介电层包裹所述硅桥，所述第一介电层包括相对的第一表面及第二表面，所述第一表面与所述第一载板接触；
自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，所述第一导电柱及所述第二导电柱分别位于所述硅桥的两侧，且均截止于所述第一载板，所述第一导电柱具有靠近所述第一载板的第三端面及相对的第一端面，所述第二导电柱具有靠近所述第一载板的第四端面及相对的第二端面；
移除所述第一载板，得到转接板；
将第一芯片及第二芯片安装在所述转接板上，所述第一芯片分别与所述第三端面及所述第一连接垫电连接，所述第二芯片分别与所述第四端面及所述第二连接垫电连接；
将所述转接板安装在封装基板上，所述封装基板内部形成有线路，且所述线路引出有电连接端子，所述第一端面及所述第二端面分别与不同的电连接端子电连接。
7.如权利要求6所述的半导体器件制作方法，其特征在于，所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱，包括：
自所述第二表面向所述第一介电层内部形成第一通孔及第二通孔，所述第一通孔及所述第二通孔均截止于所述第一载板；
分别在所述第一通孔及所述第二通孔内填充导电材料，形成所述第一导电柱及所述第二导电柱。
8.如权利要求6所述的半导体器件制作方法，其特征在于，在所述自所述第二表面向所述第一介电层内部形成第一导电柱及第二导电柱之后，及在所述移除所述第一载板之前，所述方法还包括：
分别在所述第一端面及所述第二端面上形成第一焊盘及第二焊盘；
相应地，在所述将所述转接板安装在封装基板上之后，所述第一端面及所述第二端面分别通过所述第一焊盘及所述第二焊盘与不同的电连接端子电连接。
9.如权利要求8所述的半导体器件制作方法，其特征在于，在所述移除所述第一载板之后，所述方法还包括：
分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘；
相应地，在所述将第一芯片及第二芯片安装在所述转接板上之后，所述第一芯片分别通过所述第三焊盘及所述第五焊盘与所述第三端面及所述第一连接垫电连接，所述第二芯片分别通过所述第四焊盘及所述第六焊盘与所述第四端面及所述第二连接垫电连接。
10.如权利要求9所述的半导体器件制作方法，其特征在于，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：
在所述第一焊盘及第二焊盘上形成焊球；
相应地，在所述将所述转接板安装在封装基板上之后，所述第一端面通过所述第一焊盘及所述第一焊盘上的焊球与相应的电连接端子电连接，所述第二端面通过所述第二焊盘及所述第二焊盘上的焊球与相应的电连接端子电连接。
11.如权利要求10所述的半导体器件制作方法，其特征在于，在所述将所述转接板安装在封装基板上之后，所述方法还包括：
在所述转接板与所述封装基板之间填充封装胶。
12.如权利要求9所述的半导体器件制作方法，其特征在于，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之前，所述方法还包括：
在所述第二表面形成第二载板，所述第二载板覆盖所述第三端面，所述第四端面，所述第一连接垫及所述第二连接垫；
相应地，在所述分别在所述第三端面及所述第四端面上形成第三焊盘及第四焊盘，及分别在所述第一连接垫及所述第二连接垫上形成第五焊盘及第六焊盘之后，所述方法还包括：
移除所述第二载板。
13.一种转接板，其特征在于，包括：
第一介电层，具有第一表面；
硅桥，嵌设在所述第一介电层中，所述硅桥包括第一连接垫及第二连接垫，所述第一连接垫及所述第二连接垫通过所述硅桥内部的导线电连接，所述第一连接垫及所述第二连接垫所在平面与所述第一表面共面；
第一导电柱及第二导电柱，贯穿所述第一介电层且分别位于所述硅桥的两侧。
14.如权利要求13所述的转接板，其特征在于，所述第一介电层采用热固性材料制成。
15.如权利要求13所述的转接板，其特征在于，所述第一导电柱及所述第二导电柱采用铜制成。
16.如权利要求13所述的转接板，其特征在于，所述第一介电层还包括与所述第一表面相背的第二表面，所述第一导电柱具有位于所述第二表面侧的第一端面，所述第二导电柱具有位于所述第二表面侧的第二端面，所述转接板还包括第一焊盘及第二焊盘，所述第一焊盘覆盖所述第一端面，所述第二焊盘覆盖所述第二端面；和/或
所述第一导电柱具有位于所述第一表面侧的第三端面，所述第二导电柱具有位于所述第一表面侧的第四端面，所述转接板还包括第三焊盘，第四焊盘，第五焊盘及第六焊盘，所述第三焊盘覆盖所述第三端面，所述第四焊盘覆盖所述第四端面，所述第五焊盘覆盖所述第一连接垫，所述第六焊盘覆盖所述第二连接垫。
17.一种半导体器件，其特征在于，包括：
封装基板，内部形成有线路，且所述线路引出有电连接端子；
如权利要求13至16任一项所述的转接板，安装在所述封装基板上，所述第一导电柱及所述第二导电柱各自远离所述第一表面的端面分别与不同的所述电连接端子电连接；
第一芯片及第二芯片，安装在所述转接板上，所述第一芯片分别与所述第一导电柱位于所述第一表面侧的端面及所述第一连接垫电连接，所述第二芯片分别与所述第二导电柱位于所述第一表面侧的端面及所述第二连接垫电连接。
18.如权利要求17所述的半导体器件，其特征在于，所述转接板与所述封装基板之间的空隙填充有封装胶；和/或所述转接板与所述第一芯片及所述第二芯片之间的空隙填充有封装胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011542989.0A CN112736031A (zh) | 2020-12-23 | 2020-12-23 | 转接板及其制作方法，半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011542989.0A CN112736031A (zh) | 2020-12-23 | 2020-12-23 | 转接板及其制作方法，半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112736031A true CN112736031A (zh) | 2021-04-30 |
Family
ID=75604958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011542989.0A Pending CN112736031A (zh) | 2020-12-23 | 2020-12-23 | 转接板及其制作方法，半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736031A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257782A (zh) * | 2021-07-14 | 2021-08-13 | 北京壁仞科技开发有限公司 | 半导体封装结构及封装方法 |
| CN113451161A (zh) * | 2021-06-29 | 2021-09-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN115497918A (zh) * | 2022-09-28 | 2022-12-20 | 广东省科学院半导体研究所 | 一种封装结构及其制作方法 |
| WO2023093314A1 (zh) * | 2021-11-24 | 2023-06-01 | 华为技术有限公司 | 板级架构, 封装模组, 电子设备及板级架构的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160141234A1 (en) * | 2014-11-17 | 2016-05-19 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in photo imageable layer |
| CN107924905A (zh) * | 2015-08-21 | 2018-04-17 | 高通股份有限公司 | 在可光刻蚀刻层中包括桥接的集成器件封装 |
| US20190304913A1 (en) * | 2018-03-29 | 2019-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same |
-
2020
- 2020-12-23 CN CN202011542989.0A patent/CN112736031A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160141234A1 (en) * | 2014-11-17 | 2016-05-19 | Qualcomm Incorporated | Integrated device package comprising silicon bridge in photo imageable layer |
| CN107924905A (zh) * | 2015-08-21 | 2018-04-17 | 高通股份有限公司 | 在可光刻蚀刻层中包括桥接的集成器件封装 |
| US20190304913A1 (en) * | 2018-03-29 | 2019-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451161A (zh) * | 2021-06-29 | 2021-09-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN113451161B (zh) * | 2021-06-29 | 2023-08-25 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN113257782A (zh) * | 2021-07-14 | 2021-08-13 | 北京壁仞科技开发有限公司 | 半导体封装结构及封装方法 |
| WO2023093314A1 (zh) * | 2021-11-24 | 2023-06-01 | 华为技术有限公司 | 板级架构, 封装模组, 电子设备及板级架构的制作方法 |
| CN115497918A (zh) * | 2022-09-28 | 2022-12-20 | 广东省科学院半导体研究所 | 一种封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170412B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
| JP6408986B2 (ja) | Ｂｖａインタポーザ | |
| US6867501B2 (en) | Semiconductor device and method for manufacturing same | |
| CN107424973B (zh) | 封装基板及其制法 | |
| CN112736031A (zh) | 转接板及其制作方法，半导体器件及其制作方法 | |
| KR101801137B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7981796B2 (en) | Methods for forming packaged products | |
| CN110335859B (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| TWI728936B (zh) | 電子封裝件及其製法 | |
| CN111725080A (zh) | 半导体装置封装及其制造方法 | |
| KR101332859B1 (ko) | 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법 | |
| CN110581107A (zh) | 半导体封装及其制造方法 | |
| KR101573281B1 (ko) | 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN115312487A (zh) | 电子封装件及其制法 | |
| CN210489610U (zh) | 一种扇出形多芯片封装结构 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN113496901A (zh) | 芯片嵌入式基板结构与芯片封装结构及其制造方法 | |
| TWI590349B (zh) | 晶片封裝體及晶片封裝製程 | |
| KR101659354B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
| KR20150025128A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| CN107978584B (zh) | 芯片封装结构及其制造方法 | |
| CN116314102A (zh) | 电子封装件及其制法 | |
| CN116995049A (zh) | 一种转接板、封装结构及其制备方法 | |
| CN117673031A (zh) | 电子封装件及其制法 | |
| CN114121833A (zh) | 电子封装件及其制法与电子结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |