CN1472745A - 铁电体存储装置及其读出方法 - Google Patents
铁电体存储装置及其读出方法 Download PDFInfo
- Publication number
- CN1472745A CN1472745A CNA031784402A CN03178440A CN1472745A CN 1472745 A CN1472745 A CN 1472745A CN A031784402 A CNA031784402 A CN A031784402A CN 03178440 A CN03178440 A CN 03178440A CN 1472745 A CN1472745 A CN 1472745A
- Authority
- CN
- China
- Prior art keywords
- bit line
- line
- reference unit
- ferroelectrics
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
一种铁电体存储装置,首先使字线(WL1)以及单元板线(CP1)成活性状态向第1比特线(BL1)输出存储器单元的数据,同时使开关控制信号(REQ2)、参照字线(RWL2)以及参照单元板线(RCP2)成活性状态在第2比特线(BL2)上生成参照用的电位。然后,在使开关控制信号(REQ2)以及参照字线(RWL2)成非活性状态后,使读出放大器启动信号(SAE)成活性状态。从而可以实现,在参照单元的读出动作中可以减少极化反相量、提高改写次数性能。
Description
技术领域
本发明涉及在存储器单元中采用铁电体电容的铁电体存储装置及其读出方法,特别涉及一种由保持相互不同数据的2个参照单元生成基准电位的铁电体存储装置及其读出方法。
背景技术
近年来,电容绝缘膜由铁电体构成的铁电体电容被用作为存储元件,利用铁电体的残留极化保持数据的铁电体存储装置的开发正被推进。作为铁电体存储装置的存储器单元,以往,主要采用2个晶体管在2个铁电体电容中保持互补数据的双晶体管双电容型存储单元,但在最近,随着数据的大容量化的要求和处理技术已经微细化,开始采用单晶体管单电容型存储器单元。
在这样的单晶体管单电容型存储器单元中,对于从存储器单元读出数据的比特线,向成对的比特线施加基准电位,通过用读出放大器对2条比特线的电位差进行放大,进行数据的读出。例如,在特开平7-262768号公报中,作为这样的单晶体管单电容型的铁电体存储装置,公示了采用保持相互不同的数据的2个参照单元生成基准电位的铁电体存储装置。
以下,参照附图说明采用单晶体管单电容型存储器单元的现有技术的铁电体存储装置。
图9表示现有技术的铁电体存储装置的电路构成。如图9所示,现有技术的铁电体存储装置,作为保持数据的存储器单元,包括分别由晶体管T1~T4以及铁电体电容C1~C4构成的第1存储器单元101~第4存储器单元104。
晶体管T1~T4,其栅极与字线WL1、WL2连接并且漏极与比特线BL1~BL4连接。另外,铁电体电容C1~C4,其第1电极与晶体管T1~T4的源极连接并且第2电极与单元板线CP1、CP2连接。
另外,在现有技术的铁电体存储装置中,作为保持基准电位生成用的数据的存储器单元,设置分别由晶体管T5~T8以及铁电体电容C5~C8构成的第1参照单元105~第4参照单元108。
晶体管T5~T8,其栅极与参照字线RWL1、RWL2连接并且漏极与比特线BL1~BL4连接。另外,铁电体电容C5~C8,其第1电极与晶体管T5~T8的源极连接并且第2电极与参照单元板线RCP1、RCP2连接。
在第1参照单元105、第2参照单元106、第3参照单元107以及第4参照单元108中,分别设置作为用于写入给定的数据的的电路的第1复位电路109、第2复位电路110、第3复位电路111以及第4复位电路112。第1复位电路109~第4复位电路112,由其漏极与铁电体电容C5~C8的第1电极连接的晶体管T9~T12构成。
另外,第1比特线BL1以及第3比特线BL3通过由晶体管T13构成的第1开关电路113相互连接,第2比特线BL2以及第4比特线BL4通过由晶体管T14构成的第2开关电路114相互连接。
第1比特线BL1以及第2比特线BL2通过由2个晶体管T15、T16构成的第1预充电电路115连接,并且将比特线成对连接在第1读出放大器116上。同样,第3比特线BL3以及第4比特线BL4通过由2个晶体管T17、T18构成的第2预充电电路117连接,并且将比特线成对连接在第2读出放大器118上。
另外,设置用于控制上述各电路的控制电路119,驱动第1字线WL1、第2字线WL2、第1单元板线CP1、第2单元板线CP2、第1参照字线RWL1、第2参照字线RWL2、第1参照单元板线RCP1以及第2参照单元板线RCP2,控制各存储器单元以及各参照单元的动作。
另外,控制电路119,由第1复位控制信号RPG1控制第1复位电路109以及第3复位电路111,由第2复位控制信号RPG2控制第2复位电路110以及第4复位电路112,由第1开关控制信号REQ1控制第1开关电路113,由第2开关控制信号REQ2控制第2开关电路114,由预充电信号BP控制第1预充电电路115以及第2预充电电路117,又由读出放大器启动信号SAE控制第1读出放大器116以及第2读出放大器118。
以下,参照附图说明现有技术的铁电体存储装置的读出动作。在此,采用图10说明在第1存储器单元101以及第3存储器单元103中分别保持数据“1”以及数据“0”、在第2参照单元106以及第4参照单元108中分别保持数据“1”以及数据“0”、将写入到第1存储器单元101以及第3存储器单元103中的数据读出时的情况。
在此,在各存储器单元以及参照单元中,假定各铁电体电容C1~C8当第1电极具有成为正极的残留极化时为数据“1”,而第2电极具有成为正极的残留极化时为数据“0”。
图10表示在现有技术的铁电体存储装置中读出动作的动作时序图。如图10所示,首先,作为初始状态,通过使比特线预充电信号BP成为活性状态(逻辑电压为“H”电平),驱动第1预充电电路115以及第2预充电电路117,将各比特线(即第1比特线BL1、第2比特线BL2、第3比特线BL3以及第4比特线BL4)预充电到接地电压Vss。这时,第1字线WL1、第1单元板线CP1、第2参照字线RWL2、第2参照单元板线RCP2、第2开关控制信号REQ2、第2复位控制信号RPG2、复位数据信号RPD以及读出放大器启动信号SAE是非活性状态(逻辑电压为“L”电平)。
然后,在时刻t1,通过使比特线预充电信号BP成非活性状态,使各比特线BL1~BL4均处于悬浮状态。
然后,在时刻t2,使第2开关控制信号REQ2、第1字线WL1、第1单元板线CP1、第2参照字线RWL2以及第2参照单元板线RCP2成活性状态。
这样,晶体管T1、T3处于导通状态,而在铁电体电容C1、C3的第2电极上施加“H”电平的电压,第1存储器单元101以及第3存储器单元103上保持的数据“1”以及数据“0”分别输出给第1比特线BL1以及第3比特线BL3。另外,晶体管T6、T8处于导通状态,而在铁电体电容C6、C8的第2电极上施加“H”电平的电压,第2参照单元106以及第4参照单元108上保持的数据“1”以及数据“0”分别输出给第2比特线BL2以及第4比特线BL4。
这时,由于第2开关控制信号REQ2处于活性状态,驱动第2开关电路114,第2比特线BL2以及第4比特线BL4被均等化,在第2比特线BL2以及第4比特线BL4上,提供处于数据“1”对应的电位和数据“0”对应的电位的中间电位作为基准电压。
然后,在时刻t3,使第1单元板线CP1以及第2参照单元板线RCP2成非活性状态。
然后,在时刻t4,读出放大器启动信号SAE成活性状态,驱动第1读出放大器116以及第2读出放大器118。这样,将第1比特线BL1放大到电源电压Vcc,并且第2比特线BL2放大到接地电压Vss,第3比特线BL3以及第4比特线BL4之间的电位差,将第3比特线BL3放大到接地电压Vss,并且第4比特线BL4放大到电源电压Vcc。
这时,由于第1字线WL1处于活性状态,通过晶体管T1、T3分别向铁电体电容C1、C3的第1电极供给电源电压Vcc以及接地电压Vss,对第1存储器单元101以及第3存储器单元103进行再次写入。
然后,第2参照字线RWL2以及第2开关控制信号REQ2依次成非活性状态。这样,晶体管T6、T8成截止状态,将第2参照单元106以及第4参照单元108与第2比特线BL2以及第4比特线BL4隔离,然后使第2开关电路114停止,遮断第2比特线BL2以及第4比特线BL4。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次成活性状态,利用第2复位电路110以及第4复位电路112,向第2参照单元106以及第4参照单元108进行再次写入。这时,在第4参照单元108中,由于向铁电体电容C8的第1电极供给接地电压Vss,写入数据“0”,又在第2参照单元106中,由于铁电体电容C6的第1电极供给作为复位数据信号RPD的“H”电平的电压,写入数据“1”。
然后,在时刻5,读出放大器启动信号SAE成非活性状态,使第1读出放大器116以及第2读出放大器118停止,使第2参照单元板线RCP2成活性状态。这样,在第2参照单元106的铁电体电容C6上施加的电压,由于在第1电极上通过复位数据信号RPD供给“H”电平的电压,并且在第2电极上通过第2参照单元板线RCP2供给“H”电平的电压,所以为0V。
然后,使比特线预充电信号BP活性化,依次使第2参照单元板线RCP2、第1字线WL1、复位数据信号RPD、第2复位控制信号RPG2处于非活性状态,返回到和初始状态相同的状态,结束读出动作。
以下,参照附图对在上述读出动作中各铁电体电容的电荷的变动进行说明。
图11表示在现有技术的铁电体存储装置的铁电体电容中使用的铁电体的迟滞回线特性,横轴表示在铁电体电容的电极上施加的电压,纵轴表示铁电体的极化电荷量。另外,在图11中,表示铁电体电容C1~C8的第1电极侧成为正极时,正的极化电荷量。
如图11所示,铁电体电容,在正方向上施加电源电压Vcc时,具有相当于点A的位置的极化电荷量,从该状态向负方向使电压变化时,具有在曲线131上向负方向移动的点的极化电荷量。相反,在负方向上施加电源电压Vcc时,具有相当于点B的位置的极化电荷量,从该状态向正方向使电压变化时,具有在曲线132上向正方向移动的点的极化电荷量。
在此,按照图10所示读出动作的时序,采用图11说明各铁电体电容的极化状态的变化。
在此,图10所示“L”电平是接地电位Vss(0V),而“H”电平是电源电压Vcc。
首先,在图10所示的时刻t1,在各存储器单元以及各参照单元的铁电体电容C1~C8上不施加电压。为此,在保持数据“1”的第1存储器单元101以及第2参照单元106中,铁电体电容C1、C6的极化电荷量处于点C的位置,而在保持数据“0”的第3存储器单元103以及第4参照单元108中,铁电体电容C3、C8的极化电荷量处于点D的位置。
然后,在图10所示的时刻t2,由于晶体管T1、T3导通并且在第1单元板线CP上施加电源电压Vcc,在铁电体电容C1、C3中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。另外,由于晶体管T6、T8导通并且在第2参照单元板线RCP2上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C6、C8中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。这样,铁电体电容C1、C3、C6、C8从0V的状态向负电压(-Vcc)的状态变化。
这时,在第1存储器单元101中,铁电体电容C1的极化电荷量从点C到点E在曲线131上移动。此外,点E的位置,是对在铁电体电容C1上施加的电压Vcc,由第1比特线BL1的容量和铁电体电容C1的容量进行容量分压所确定的点,具体讲从点C向负方向沿电压轴移动电压Vcc时的点作为点F,从点F引出第1比特线BL1的容量负载线133a,曲线131和容量负载线133a之间的交点就是点E。
另外,在第3存储器单元103中,铁电体电容C3的极化电荷量从点D在曲线132上向负方向移动,移动到从点D向负方向沿电压轴移动电压Vcc时的点G所引出的第3比特线BL3的容量负载线133c和曲线132之间的交点H的位置上。在此,由于第3比特线BL3的容量和第1比特线BL1相同,第3比特线BL3的容量负载线133c和第1比特线BL1的容量负载线133a具有相同的斜率。
同样,在第2参照单元106中,铁电体电容C6的极化电荷量从点C移动到点I的位置,在第4参照单元中铁电体电容C8的极化电荷量从点D移动到点J的位置。在此,点I的位置是第2比特线BL2的容量负载线134a和曲线131之间的交点,容量负载线134a,通过对第2比特线和第4比特线均等化,增大了第2比特线的容量值,容量负载线133a、133c也具有相同的斜率。
这时,在第1比特线BL1上读出电荷Q3,成为与点E对应的数据“1”的电位,在第2比特线BL2以及第4比特线BL4上读出电荷Q2,成为与点I以及点J对应的基准电位,在第3比特线BL3上读出电荷Q1,成为与点H对应的数据“0”的电位。这样,在第1比特线BL1和第2比特线BL2之间产生电位差V1,在第3比特线BL3和第4比特线BL4之间产生电位差V2。
然后,在图10所示的时刻t3,由于第1单元板线CP1以及第2参照单元板线RCP2处于非活性状态,在第1存储器单元101、第3存储器单元103、第2参照单元106以及第4参照单元108中,在各自的铁电体电容上施加的电压从负电压(-Vcc)向0V变化。
这样,在第1存储器单元101中,铁电体电容C1的极化电荷量在曲线135上从点E移动到点K的位置。在此,点K的位置,是从沿电压轴从点E向正方向移动电压Vcc时的点L引出的第1比特线BL1的容量负载线133b,作为曲线135和容量负载线133b之间的交点确定。另外,在第3存储器单元103中,铁电体电容C3的极化电荷量在曲线132上从点H移动到点D的位置。
同样,在第2参照单元106中,铁电体电容C6的极化电荷量在曲线136上从点I移动到点M的位置。在此,点M的位置,是从沿电压轴从点I向正方向移动电压Vcc时的点N引出的第2比特线BL2的容量负载线134b,作为曲线136和容量负载线134b之间的交点确定。另外,在第4参照单元108中,铁电体电容C8的极化电荷量在曲线132上从点H移动到点P的位置。
这时,在第1比特线BL1和第2比特线BL2之间产生相当于点K和点P之间的电位差的电位差V3,在第3比特线BL3和第4比特线BL4之间产生相当于点D和点P之间的电位差的电位差V4。
然后,在图10所示的时刻t4,由第1读出放大器116将电位差V4放大,使第1比特线BL1成为电源电压Vcc,第2比特线BL2成为接地电压Vss。这时,由于晶体管T1、T6处于导通状态,在第1存储器单元101中,向铁电体电容C1施加正电压(Vcc),而在第2参照单元106中,铁电体电容C6成0V状态。因此,在第1存储器单元101中,第1铁电体电容C1的极化电荷量在曲线135上从点K移动到点A的位置。而在第2参照单元106中,铁电体电容C6的极化电荷量从点M的状态移动到点Q。
同样,由第2读出放大器118将电位差V3放大,使第3比特线BL3成为接地电压Vss,第4比特线BL4成为电源电压Vcc。这时,由于晶体管T3、T8处于导通状态,在第3存储器单元103中,铁电体电容C3在0V状态不改变,在点D的位置上不移动,而在第4参照单元108中,铁电体电容C8成施加电源电压Vcc的状态,从点P移动到点A的位置。
然后,在图10所示的时刻t5之后,通过使第2参照单元板线RCP2活性化,在第2参照单元106以及第4参照单元108的铁电体电容C6、C8的第2电极上施加电源电压Vcc。这样,由于铁电体电容C6从施加正电压的状态向0V状态变化,极化电荷量从点A在曲线131上移动到点C,由于铁电体电容C8从0V状态向施加负电压的状态变化,极化电荷量从点C在曲线131上移动到点B。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次非活性化,铁电体电容C6、C8的第1电极成为0V,另外,通过使第2参照单元板线RCP2非活性化,铁电体电容C6、C8的第2电极成为0V。这样,在第2参照单元106中,铁电体电容C6在0V状态不变化,而仍然处于点C的位置,在第4参照单元108中,由于铁电体电容C8从施加负电压的状态向0V状态变化,极化电荷量从点B在曲线132上移动到点D。
这样,依据现有技术的铁电体存储装置,在各存储单元的读出动作中,在保持数据“1”的存储器单元中,铁电体电容的极化电荷量从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的存储器单元中,铁电体电容的极化电荷量从点D按照点H、点B、点D的顺序移动。另外,在各参照单元的读出动作中,在保持数据“1”的参照单元中,铁电体电容的极化电荷量从点C按照I、点M、点Q、点A、点C的顺序移动,在保持数据“0”的参照单元中,铁电体电容的极化电荷量从点D按照点J、点P、点A、点B、点D的顺序移动。这时,保持数据“0”的铁电体电容的极化反相量成为图11所示的点C和点D之间的电荷量QSW。
但是,依据现有技术的铁电体存储装置,在一组比特线对上形成的多个存储器单元中,由于每次读出1个存储器单元要使用1对参照单元,和存储器单元相比,参照单元的动作频度极高。因此,存在铁电体存储装置的改写次数特性随着迟滞回线的劣化而降低的问题。
发明内容
本发明正是解决上述现有技术的问题的发明,其目的在于在采用参照单元生成基准电压的铁电体存储装置中,在参照单元的读出动作中可以减少极化反相量、提高改写次数性能。
为达到上述目的,本发明采用在驱动读出放大器之前使参照单元与比特线隔离的构成。
具体讲,有关本发明的铁电体存储装置,包括分别由第1比特线以及第2比特线构成的多个比特线对;对各比特线对的电位差进行放大的多个读出放大器;由设置在各比特线对上并且保持数据的第1铁电体电容、和其源极以及漏极分别与该第1铁电体电容的第1电极以及第1比特线连接的晶体管所构成的多个存储器单元;由设置在各比特线对上并且保持数据的第2铁电体电容、和其源极以及漏极分别与该第2铁电体电容的第1电极以及第2比特线连接的晶体管所构成的多个参照单元;将在多个存储器单元中的晶体管的栅极之间连接的字线;将在多个参照单元中的晶体管的栅极之间连接的参照字线;将在多个存储器单元中的第1铁电体电容的第2电极之间连接的单元板线;将在多个参照单元中的第2铁电体电容的第2电极之间连接的参照单元板线;以及控制存储器单元、参照单元以及读出放大器的动作的控制电路,控制电路,在读出放大器的驱动中使参照字线成非活性状态。
依据本发明的铁电体存储装置,由于控制电路在读出放大器的驱动中使参照字线成非活性状态,在读出放大器的驱动中在参照单元中的第2铁电体电容的第1电极和第2比特线被隔离,由读出放大器放大后的电位不会引起在参照单元中的第2铁电体电容的极化电荷量移动。这样,可以减小参照单元的极化反相量,降低在存储单元的读出动作中在参照单元的第2铁电体电容中产生的压力,提高铁电体存储装置的改写次数性能。
在本发明的铁电体存储装置中,理想的是,进一步包括在多个比特线对中将相邻的比特线对的第2比特线之间连接的开关电路,控制电路,在读出放大器的驱动中不驱动开关电路。
这样,由于通过将相互邻接的第2比特线连接生成基准电位,并且在读出放大器的驱动中在2条比特线成隔离的状态下进行读出放大器的驱动,所以可以降低铁电体存储装置的消耗电流量。
在本发明的铁电体存储装置中,优选控制电路,驱动开关电路并且使字线、单元板线、参照字线以及参照单元板线成活性状态,然后使单元板线以及参照单元板线成非活性状态,然后在使参照字线成非活性状态后停止对开关电路的驱动,然后驱动读出放大器。
这样,由于在参照字线成活性状态之前驱动开关控制电路,所以停止开关电路的驱动时所产生的噪声不会传递给第2铁电体电容,第2铁电体电容的极化电荷量不会由于开关控制信号成非活性状态所形成的噪声而产生移动,特别是当比特线容量大时,伴随开关控制电路的停止形成的噪声对比特线的影响小,可以可靠进行读出动作。
在本发明的铁电体存储装置中,优选控制电路,驱动开关电路并且使字线、单元板线、参照字线以及参照单元板线成活性状态,然后使单元板线以及参照单元板线成非活性状态,然后在停止对开关电路的驱动后使参照字线成非活性状态,然后驱动读出放大器。
这样,由于在停止开关电路的驱动之后使参照字线成非活性状态,当比特线容量比较小时,伴随开关控制电路的停止形成的噪声对比特线的影响小,可以可靠进行读出动作。
在本发明的铁电体存储装置中,优选控制电路,驱动开关电路并且使字线、单元板线、参照字线以及参照单元板线成活性状态,然后在使参照字线成非活性状态后停止对开关电路的驱动,然后使单元板线以及参照单元板线成非活性状态,然后驱动读出放大器。
这样,由于单元板线以及参照单元板线在读出放大器的驱动中处于活性状态,可以提高停止开关电路的驱动时的比特线电位,减小噪声的影响。
在本发明的铁电体存储装置中,优选控制电路,驱动开关电路并且使字线、单元板线、参照字线以及参照单元板线成活性状态,然后在停止对开关电路的驱动后使参照字线成非活性状态,然后使单元板线以及参照单元板线成非活性状态,然后驱动读出放大器。
在本发明的铁电体存储装置中,优选控制电路,在使字线、单元板线、参照字线以及参照单元板线成活性状态之前开始驱动开关电路。
这样,由于在确保开关电路的驱动期间的状态下使单元板线以及参照单元板线成活性状态,所以可以缩短产生参照用电位的时间,实现高速动作。
在本发明的铁电体存储装置中,优选控制电路,在使参照字线以及参照单元板线在给定期间成活性状态之后,在给定期间驱动开关控制电路,然后驱动读出放大器。
这样,由于在第2铁电体电容的容量不附加在比特线上的状态下使比特线均等化,在进一步减小极化电荷量的基础上,可以产生高精度的基准电位,进一步提高改写次数性能和读出动作的可靠性。
本发明的铁电体存储装置的读出方法,是包括分别由第1比特线以及第2比特线构成的多个比特线对、对各比特线对的电位差进行放大的多个读出放大器、由设置在各比特线对上并且保持数据的第1铁电体电容、和其源极以及漏极分别与该第1铁电体电容的第1电极以及第1比特线连接的晶体管所构成的多个存储器单元、由设置在各比特线对上并且保持数据的第2铁电体电容、和其源极以及漏极分别与该第2铁电体电容的第1电极以及第2比特线连接的晶体管所构成的多个参照单元、在多个存储器单元中将晶体管的栅极之间连接的字线、在多个参照单元中将晶体管的栅极之间连接的参照字线、在多个存储器单元中将铁电体电容的第2电极之间连接的单元板线、在多个参照单元中将铁电体电容的第2电极之间连接的参照单元板线、控制存储器单元、参照单元以及读出放大器的动作的控制电路、在多个比特线对中将相邻的第2比特线之间连接的开关电路,的铁电体存储装置的读出方法,包括使字线以及参照字线成活性状态的第1步骤、使单元板线以及参照单元板线在给定期间成活性状态的第2步骤、使用于驱动开关电路的开关控制信号成活性状态第3步骤、在第1步骤之后使参照字线成非活性状态的第4步骤、在第3步骤之后使开关控制信号成非活性状态的第5步骤、在第4步骤之后在给定区间驱动读出放大器的第6步骤。
依据本发明的铁电体存储装置的读出方法,由于包括使参照字线成非活性状态的第4步骤、和在第4步骤之后在给定区间驱动读出放大器的第6步骤,在读出放大器的驱动中在参照单元中的铁电体电容的第1电极和第2比特线被隔离,由读出放大器放大后的电位不会引起在参照单元中的铁电体电容的极化电荷量移动。这样,可以减小参照单元的极化反相量,降低在存储单元的读出动作中在参照单元的铁电体电容中产生的压力,提高铁电体存储装置的改写次数性能。
在本发明的铁电体存储装置的读出方法中,优选第6步骤在第5步骤之后实行。
这样,由于在读出放大器的驱动中在输出不同数据的2条比特线成隔离的状态下驱动读出放大器,可以降低铁电体存储装置的消耗电流量。
在本发明的铁电体存储装置的读出方法中,优选第5步骤在第4步骤之后实行。
这样,由于开关控制信息在参照字线成活性状态之后成非活性状态,所以开关控制信号成非活性状态时所产生的噪声不会传递给铁电体电容,因而第2铁电体电容的极化电荷量不会由于开关控制信号成非活性状态所形成的噪声而产生移动,特别是当比特线容量大时,伴随开关控制信号的非活性化形成的噪声对比特线的影响小,可以可靠进行读出动作。
在本发明的铁电体存储装置的读出方法中,优选第5步骤在第4步骤之前实行。
这样,由于在开关控制信号成非活性状态之后使参照字线成非活性状态,当比特线容量比较小时,伴随开关控制信号的非活性化形成的噪声对比特线的影响小,可以可靠进行读出动作。
在本发明的铁电体存储装置的读出方法中,优选第2步骤直到第6步骤开始之后持续实行。
这样,由于单元板线以及参照单元板线在读出放大器的驱动中处于活性状态,可以提高开关控制信号的非活性化时的比特线电位。
在本发明的铁电体存储装置的读出方法中,优选第1步骤在第3步骤之后实行。
这样,由于由开关控制信号的活性化确保均等化的期间,使单元板线以及参照单元板线成活性状态,可以缩短比特线的电位达到基准电位的时间,实现高速动作。
在本发明的铁电体存储装置的读出方法中,优选第3步骤在第4步骤之后实行。
这样,由于在第2铁电体电容的容量不附加在比特线上的状态下使比特线均等化,在进一步减小极化电荷量的基础上,可以产生高精度的基准电位,进一步提高改写次数性能和读出动作的可靠性。
附图说明
图1表示有关本发明第1实施方案的铁电体存储装置的电路图。
图2表示在有关本发明第1实施方案的铁电体存储装置的读出动作中的动作时序图。
图3表示在有关本发明第1实施方案的铁电体存储装置中铁电体电容的迟滞特性的曲线图。
图4表示在有关本发明第1实施方案的一变形例的铁电体存储装置的读出动作中的动作时序图。
图5表示在有关本发明第2实施方案的铁电体存储装置的读出动作中的动作时序图。
图6表示在有关本发明第3实施方案的铁电体存储装置的读出动作中的动作时序图。
图7表示在有关本发明第4实施方案的铁电体存储装置的读出动作中的动作时序图。
图8表示在有关本发明第5实施方案的铁电体存储装置的读出动作中的动作时序图。
图9表示现有技术的铁电体存储装置的电路图。
图10表示在现有技术的铁电体存储装置的读出动作中的动作时序图。
图11表示在现有技术的铁电体存储装置中铁电体电容的迟滞特性的曲线图。
图中:11—第1存储器单元、12—第2存储器单元、13—第3存储器单元(第1存储器单元)、14—第4存储器单元(第2存储器单元)、15—第1参照单元、16—第2参照单元、17—第3参照单元(第1参照单元)、18—第4参照单元(第2参照单元)、19—第1复位电路、20—第2复位电路、21—第3复位电路、22—第4复位电路、23—第1开关电路、24—第2开关电路、25—第1预充电电路、26—第1读出放大器、27—第2预充电电路、28—第2读出放大器、29—控制电路、31—曲线、32—曲线、33—容量负载线、34—容量负载线、35—曲线、36—曲线、37—曲线、BL1—第1比特线、BL2—第2比特线、BL3—第3比特线(第1比特线)、BL4—第4比特线(第2比特线)、WL1—第1字线、WL2—第2字线、CP1—第1单元板线、CP2—第2单元板线、RWL1—第1参照字线、RWL2—第2参照字线、RCP1—第1参照单元板线、RCP2—第2参照单元板线、RPG1—第1复位控制信号、RPG2—第2复位控制信号、REQ1—第1开关控制信号、REQ2—第2开关控制信号、RPD—复位数据信号、BP—比特线预充电信号、SAE—读出放大器启动信号、T—晶体管、C—铁电体电容。
具体实施方式
(第1实施方案)
以下参照附图说明有关本发明第1实施方案的铁电体存储装置。
图1表示有关本发明第1实施方案的铁电体存储装置的电路图。如图1所示,本实施方案的铁电体存储装置,作为保持数据的存储器单元,包括由栅极与第1字线WL1连接并且漏极与第1比特线BL1连接的晶体管T1以及第1电极与晶体管T1的源极连接并且第2电极与第1单元板线CP1连接的铁电体电容C1所构成的第1存储器单元11、由栅极与第2字线WL2连接并且漏极与第2比特线BL2连接的晶体管T2以及第1电极与晶体管T2的源极连接并且第2电极与第2单元板线CP2连接的铁电体电容C2所构成的第2存储器单元12、由栅极与第1字线WL1连接并且漏极与第3比特线BL3连接的晶体管T3以及第1电极与晶体管T3的源极连接并且第2电极与第1单元板线CP1连接的铁电体电容C3所构成的第3存储器单元13、由栅极与第2字线WL2连接并且漏极与第4比特线BL4连接的晶体管T4以及第1电极与晶体管T4的源极连接并且第2电极与第4单元板线CP4连接的铁电体电容C4所构成的第4存储器单元14。
另外,作为基准电压生成用的保持数据的存储器单元,包括由栅极与第1参照字线RWL1连接并且漏极与第1比特线BL1连接的晶体管T5以及第1电极与晶体管T5的源极连接并且第2电极与第1参照单元板线RCP1连接的铁电体电容C5所构成的第1参照单元15、由栅极与第2参照字线RWL2连接并且漏极与第2比特线BL2连接的晶体管T6以及第1电极与晶体管T6的源极连接并且第2电极与第2参照单元板线RCP2连接的铁电体电容C6所构成的第2参照单元16、由栅极与第1参照字线RWL1连接并且漏极与第3比特线BL3连接的晶体管T7以及第1电极与晶体管T7的源极连接并且第2电极与第1参照单元板线RCP1连接的铁电体电容C7所构成的第3参照单元17、由栅极与第2参照字线RWL2连接并且漏极与第4比特线BL4连接的晶体管T8以及第1电极与晶体管T8的源极连接并且第2电极与第2参照单元板线RCP2连接的铁电体电容C8所构成的第4参照单元18。
在第1参照单元15、第2参照单元16、第3参照单元17以及第4参照单元18中,作为用于分别写入给定的数据的的电路,分别设置由漏极与铁电体电容C5~C8的第1电极连接的晶体管T9~T12构成的第1复位电路19、第2复位电路20、第3复位电路21以及第4复位电路22。
另外,第1比特线BL1以及第3比特线BL3通过由晶体管T13构成的第1开关电路23相互连接,第2比特线BL2以及第4比特线BL4通过由晶体管T14构成的第2开关电路24相互连接。
第1比特线BL1以及第2比特线BL2通过由2个晶体管T15、T16构成的第1预充电电路25连接,并且将比特线成对连接在第1读出放大器26上。同样,第3比特线BL3以及第4比特线BL4通过由2个晶体管T17、T18构成的第2预充电电路27连接,并且将比特线成对连接在第2读出放大器28上。
另外,设置用于控制上述各电路的控制电路29。
具体讲,控制电路29,驱动第1字线WL1、第1单元板线CP1、第2字线WL2、第2单元板线CP2、第1参照字线RWL1、第1参照单元板线RCP1、第2参照字线RWL2以及第2参照单元板线RCP2,控制在各存储器单元以及各参照单元上保持的数据向比特线的输出。
另外,控制电路29,将第1复位控制信号RPG1输入到晶体管T9、T11的栅极上驱动第1复位电路19以及第3复位电路21,并且将第2复位控制信号RPG2输入到晶体管T10、T12的栅极上驱动第2复位电路20以及第4复位电路22,控制向各参照单元的数据的再次写入。
在此,由于在第1复位电路19以及第4复位电路22中在晶体管T9、T12的源极上供给复位数据信号RPD,在第2复位电路20以及第3复位电路21中在晶体管T10、T11的源极上供给接地电位Vss,在第1复位电路19以及第4复位电路22和第2复位电路20以及第3复位电路21中写入不同的数据。
进一步,控制电路29,通过在晶体管T13的栅极上输入第1开关控制信号REQ1驱动第1开关电路23使第1比特线BL1和第3比特线BL3导通,另外,通过在晶体管T14的栅极上输入第4开关控制信号REQ4驱动第4开关电路24使第2比特线BL2和第4比特线BL4导通。
另外,控制电路29,将预充电信号BP输入给晶体管T15~T18的栅极对第1预充电电路25以及第2预充电电路27进行控制,将第1比特线BL1~第4比特线BL4预充电到接地电位Vss。
进一步,控制电路29,通过使读出放大器启动信号SAE活性化,驱动第1读出放大器26对由第1比特线BL1和第2比特线BL2构成的比特线对之间的电位差进行放大,并且驱动第2读出放大器27对由第3比特线BL3和第4比特线BL4构成的比特线对之间的电位差进行放大,
在以上的构成中,在读出第1存储器单元11以及第3存储器单元13时,通过采用第1开关电路23使第2比特线BL2和第4比特线BL4均等化,以第2参照单元16保持的数据和第4参照单元18保持的数据的中间电位作为基准电位,向第2比特线BL2和第4比特线BL4供给。
另外,在读出第2存储器单元12以及第4存储器单元14时,通过采用第2开关电路24使第1比特线BL1和第3比特线BL3均等化,以第1参照单元15保持的数据和第3参照单元17保持的数据的中间电位作为基准电位,向第1比特线BL1和第3比特线BL3供给。
在图1所示本实施方案的铁电体存储装置中,各比特线BL1~BL4在字线延伸方向上分别形成多条,各存储器单元在各比特线延伸方向上分别形成多个。
在此,在由第1比特线BL1和第2比特线BL2构成的比特线对、和由第31比特线BL3和第4比特线BL4构成的比特线对中,在各比特线上形成的各电路的构成,除了接收复位数据信号RPD的复位电路和接收接地电位Vss的复位电路之间的位置关系与相邻比特线之间相互交替以外,其余均相同。这样,在相邻比特线之间,在由开关电路连接的2条比特线上形成的参照单元之间,成为保持不同数据的构成。
此外,在图1所示本实施方案的铁电体存储装置中,由第1比特线BL1和第2比特线BL2构成的比特线对、或者由第31比特线BL3和第4比特线BL4构成的比特线对,不需要在两条比特线上都形成存储器单元和参照单元,只要在与读出存储器单元的数据的比特线不同的比特线上形成参照单元即可。
例如,在由第1比特线BL1和第2比特线BL2构成的比特线对中,可以省略第2存储器单元12和第1参照单元15,这时,通过采用第2开关电路24,使第2参照单元16和相邻比特线对的参照单元的第4参照单元18均等化,可以将基准电位向第2比特线BL2输出。
另外,在图1所示本实施方案的铁电体存储装置中,虽然在第1参照单元15以及第4参照单元18中,分别通过第1复位电路19以及第4复位电路22与接地电位Vss连接,而在第2参照单元16以及第3参照单元17中,分别通过第2复位电路20以及第3复位电路21与复位数据信号RPD连接,但并不限定于这样的构成,只要是在通过开关电路连接的2条比特线上形成的参照单元上分别写入不同数据的构成即可。
以下,参照附图说明有关第1实施方案的铁电体存储装置的读出动作。在以下的说明中,作为一例,控制电路29生成的各信号,逻辑电压“H”电平采用正的电源电压Vcc,而逻辑电压“L”电平采用0V的接地电压Vss,并且各存储器单元以及各参照单元,各铁电体电容C1~C8的第1电极具有成为正极的残留极化时保持数据“1”,而第2电极具有成为正极的残留极化时保持数据“0”。
在此,当在第1存储器单元11以及第3存储器单元13中分别保持数据“1”以及数据“0”、在第2参照单元16以及第4参照单元18中分别预先写入数据“1”以及数据“0”时、对第1存储器单元11以及第3存储器单元13的读出动作进行说明。
图2表示在有关第1实施方案的铁电体存储装置中读出动作的动作时序图。如图2所示,本实施方案的铁电体存储装置的读出动作,首先,作为初始状态,通过使比特线预充电信号BP成为活性状态(逻辑电压为“H”电平),驱动第1预充电电路25以及第2预充电电路27,将各比特线(即第1比特线BL1、第2比特线BL2、第3比特线BL3以及第4比特线BL4)预充电到接地电压Vss。
这时,第1字线WL1、第1单元板线CP1、第2参照字线RWL2、第2参照单元板线RCP2、第2开关控制信号REQ2、第2复位控制信号RPG2、复位数据信号RPD以及读出放大器启动信号SAE是非活性状态(逻辑电压为“L”电平)。
此外,在图中虽然未画出,在第1存储器单元11以及第3存储器单元13的读出动作期间,第2存储器单元12以及第4存储器单元14不进行读出,因此,第12字线WL2、第2单元板线CP2、第1参照字线RWL1、第1参照单元板线RCP1、第1开关控制信号REQ1以及第1复位控制信号RPG1保持非活性状态。
然后,在时刻t1,通过使比特线预充电信号BP成非活性状态,使各比特线BL1~BL4均处于悬浮状态。
然后,在时刻t2,使第2开关控制信号REQ2、第1字线WL1、第1单元板线CP1、第2参照字线RWL2以及第2参照单元板线RCP2成活性状态。
这样,晶体管T1、T3处于导通状态,而在铁电体电容C1、C3的第2电极上作为读出用电压施加“H”电平的电压,将与第1存储器单元11的数据“1”对应的电位向第1比特线BL1供给,并且将与第3存储器单元13的数据“0”对应的电位向第3比特线BL3供给。在此,输出在比特线上的电位,是通过对施加在铁电体电容C1、C3的第2电极上的读出用电压按照比特线容量和铁电体电容C1、C3的容量进行容量分压所确定的值,所以向比特线供给与存储器单元保持的数据所对应的电位。
同样,晶体管T6、T8处于导通状态,而在铁电体电容C6、C8的第2电极上施加“H”电平的电压,在第2参照单元16以及第4参照单元18上保持的数据“1”以及数据“0”分别输出给第2比特线BL2以及第4比特线BL4。
这时,通过使第2开关控制信号REQ2处于活性状态,驱动第2开关电路24,第2比特线BL2以及第4比特线BL4被均等化,在第2比特线BL2以及第4比特线BL4上,提供处于数据“1”对应的电位和数据“0”对应的电位的中间电位作为基准电压。
此外,在图2中,第1字线WL1以及第2参照字线RWL2虽然在时刻t2之前就已被活性化,也可以和第1单元板线CP1以及第2参照单元板线RCP2同时被活性化。
然后,在时刻t3,使第1单元板线CP1以及第2参照单元板线RCP2成非活性状态。这样,停止向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极供给电压,停止从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线BL1~BL4输出数据。
然后,在时刻t4之前,依次使第2参照字线RWL2以及第2开关控制信号REQ2成非活性状态。这样,晶体管T6、T8成截止状态,使第2参照单元16以及第4参照单元18与第2比特线BL2以及第4比特线BL4隔离,然后停止第2开关电路,遮断第2比特线BL2和第4比特线BL4。
然后,在时刻t4,读出放大器启动信号SAE成活性状态,驱动第1读出放大器26以及第2读出放大器28。这样,将第1比特线BL1以及第2比特线BL2之间的电位差放大,使第1比特线BL1成为电源电压Vcc,而第2比特线BL2成为接地电压Vss,并且将第3比特线BL3以及第4比特线BL4之间的电位差放大,使第3比特线BL3成为接地电压Vss,而第4比特线BL4成为电源电压Vcc。
这时,由于第1字线WL1处于活性状态,通过晶体管T1、T3分别向铁电体电容C1、C3的第1电极供给电源电压Vcc以及接地电压Vss,对第1存储器单元11以及第3存储器单元13进行再次写入。
在此,在第1读出放大器26以及第2读出放大器28的驱动中,由于与第2参照单元16连接的第2比特线BL2和与第4参照单元18连接的第4比特线BL4处于隔离状态,与在对与保持不同数据的参照单元连接的比特线之间均等化的同时驱动读出放大器的现有技术的铁电体存储装置相比,可以降低消耗电流量。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次成活性状态,利用第2复位电路20以及第4复位电路22,向第2参照单元16以及第4参照单元18进行再次写入。这时,在第4参照单元18中,由于向铁电体电容C8的第1电极供给接地电压Vss,写入数据“0”,而在第2参照单元16中,由于铁电体电容C6的第1电极供给作为复位数据信号RPD的“H”电平的电压,写入数据“1”。
然后,在时刻5,读出放大器启动信号SAE成非活性状态,使第1读出放大器26以及第2读出放大器28停止,使第2参照单元板线RCP2成活性状态。这样,在第4参照单元18的铁电体电容C8上施加的电压,由于在第1电极上通过复位数据信号RPD供给“H”电平的电压,并且在第2电极上通过第2参照单元板线RCP2供给“H”电平的电压,所以为0V。
然后,使比特线预充电信号BP活性化,依次使第2参照单元板线RCP2、第1字线WL1、复位数据信号RPD、第2复位控制信号RPG2处于非活性状态,返回到和初始状态相同的状态,结束读出动作。
在此,虽然对第1存储器单元11以及第3存储器单元13的读出进行了说明,在对第2存储器单元12以及第4存储器单元14进行读出时,通过由第1参照单元15以及第3参照单元17分别保持的数据“0”以及“1”分别在第1比特线BL1以及第3比特线BL3上读出,驱动第1开关电路23,向第1比特线BL1以及第3比特线BL3供给基准电位。这样,对于第2存储器单元12以及第4存储器单元14,也可以和第1存储器单元11以及第3存储器单元13进行同样的读出动作。
以下,参照附图对在有关第1实施方案的铁电体存储装置的读出动作中铁电体电容的极化电荷量的移动进行说明。
图3表示在有关第1实施方案的铁电体存储装置的读出动作中铁电体电容的极化电荷量的移动,在铁电体电容中使用的铁电体的迟滞特性曲线。在图3中,横轴表示施加在铁电体电容上的电压,纵轴表示铁电体的极化电荷量。另外,在图3中,表示铁电体电容C1~C8的第1电极侧成为正极时,正的极化电荷量。
如图3所示,铁电体电容,在正方向上施加电源电压Vcc时,具有相当于点A的位置的极化电荷量,从该状态向负方向使电压变化时,具有在曲线31上向负方向移动的点的极化电荷量。相反,在负方向上施加电源电压Vcc时,具有相当于点B的位置的极化电荷量,从该状态向正方向使电压变化时,具有在曲线32上向正方向移动的点的极化电荷量。
在此,按照图2所示读出动作的时序,采用图3说明各铁电体电容的极化电荷量的移动。
在此,图2所示“L”电平是接地电位Vss(0V),而“H”电平是电源电压Vcc(>0V)。
首先,在图2所示的时刻t1,在各存储器单元以及各参照单元的铁电体电容C1~C8上不施加电压。为此,在保持数据“1”的第1存储器单元11以及第2参照单元16中,铁电体电容C1、C6的极化电荷量处于点C的位置,而在保持数据“0”的第3存储器单元13以及第4参照单元18中,铁电体电容C3、C8的极化电荷量处于点D的位置。
然后,在图2所示的时刻t2,由于晶体管T1、T3导通并且在第1单元板线CP1上施加电源电压Vcc,在铁电体电容C1、C3中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。
这时,在第1存储器单元11中,铁电体电容C1的极化电荷量从点C到点E在曲线31上移动。此外,点E的位置,是对在铁电体电容C1上施加的电压Vcc,由第1比特线BL1的容量和铁电体电容C1的容量进行容量分压所确定的点,具体讲从点C向负方向沿电压轴移动电源电压Vcc时的点作为点F,从点F引出第1比特线BL1的容量负载线33a,曲线31和容量负载线33a之间的交点就是点E。
另外,在第3存储器单元13中,铁电体电容C3的极化电荷量从点D在曲线32上向负方向移动,移动到从点D向负方向沿电压轴移动电压Vcc时的点G所引出的第3比特线BL3的容量负载线33b和曲线32之间的交点H的位置上。在此,由于第3比特线BL3的容量和第1比特线BL1相同,第3比特线BL3的容量负载线33b和第1比特线BL1的容量负载线33a具有相同的斜率。
这时,同样,由于晶体管T6、T8导通并且在第2参照单元板线RCP2上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C6、C8中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。这样,铁电体电容C1、C3、C6、C8从0V的状态向施加负电压(-Vcc)的状态变化。在第2参照单元16中,铁电体电容C6的极化电荷量从点C移动到点I的位置,在第4参照单元18中铁电体电容C8的极化电荷量从点D移动到点J的位置。在此,点I的位置是第2比特线BL2的容量负载线34a和曲线31之间的交点,容量负载线34a,通过对第2比特线和第4比特线均等化,增大了容量值,容量负载线33a、33b也具有相同的斜率。
在此,通过图2所示时刻t2之前的动作,在第1比特线BL1上读出电荷Q3,成为与点E对应的数据“1”的电位,在第2比特线BL2以及第4比特线BL4上读出电荷Q2,成为与点I以及点J对应的基准电位,在第3比特线BL3上读出电荷Q1,成为与点H对应的数据“0”的电位。这样,在第1比特线BL1和第2比特线BL2之间产生电位差V1,在第3比特线BL3和第4比特线BL4之间产生电位差V2。
然后,在图2所示的时刻t3,由于第1单元板线CP1以及第2参照单元板线RCP2处于非活性状态,在第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18中,在各自的铁电体电容上施加的电压从负电压(-Vcc)向0V变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线35上从点E移动到点K的位置。在此,点K的位置,是从沿电压轴从点E向正方向移动电压Vcc时的点L引出的第1比特线BL1的容量负载线33c,作为曲线35和容量负载线33c之间的交点确定。另外,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点H移动到点D的位置。
同样,在第2参照单元16中,铁电体电容C6的极化电荷量在曲线36上从点I移动到点M的位置。在此,点M的位置,是从沿电压轴从点I向正方向移动电压Vcc时的点N引出的第2比特线BL2的容量负载线34b,作为曲线36和容量负载线34b之间的交点确定。另外,在第4参照单元18中,铁电体电容C8的极化电荷量在曲线32上从点J移动到点P的位置。
这时,在第1比特线BL1和第2比特线BL2之间产生相当于点P和点D之间的电位差的电位差V3,在第3比特线BL3和第4比特线BL4之间产生相当于点P和点N之间的电位差的电位差V4。
然后,在图2所示的时刻t4,通过由第1读出放大器26将电位差V4放大,使第1比特线BL1成为电源电压Vcc,第2比特线BL2成为接地电压Vss,在第1存储器单元11中,成为向铁电体电容C1的第1电极施加Vcc的状态。因此,铁电体电容C1的极化电荷量在曲线35上从点K移动到点A的位置。另外,在第2参照单元16中,由于铁电体电容C6与第2比特线BL2隔离,其极化电荷量保持在点M的位置上不移动。
同样,通过由第2读出放大器28将电位差V3放大,使第3比特线BL3成为接地电压Vss,第4比特线BL4成为电源电压Vcc,在第3存储器单元13中,由于铁电体电容C3在0V状态不变化,极化电荷量保持在点M的位置上不移动,而在第4参照单元18中,由于铁电体电容C8与第4比特线BL4隔离,其极化电荷量保持在点P的位置上不移动。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次活性化,第2参照单元16的铁电体电容C6,由于在第1电极上从复位数据信号RPD施加电源电压Vcc,从0V的状态向施加正电压的状态变化,其极化电荷量在曲线35上从点M移动到点A。另外,第4参照单元18的铁电体电容C8,由于在第1电极上施加接地电压Vss,铁电体电容C8处在0V状态,其极化电荷量保持在点P的位置上不移动。
然后,在图2所示的时刻t5之后,通过使第2参照单元板线RCP2活性化,在第2参照单元16以及第4参照单元18的铁电体电容C6、C8的第2电极上施加电源电压Vcc。这样,由于铁电体电容C6从施加正电压的状态向0V状态变化,极化电荷量从点A在曲线31上移动到点C,由于铁电体电容C8从0V状态向施加负电压的状态变化,极化电荷量从点C在曲线37上移动到点B。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次非活性化,铁电体电容C6、C8的第1电极成为0V,另外,通过使第2参照单元板线RCP2非活性化,铁电体电容C6、C8的第2电极成为0V。这样,在第2参照单元16中,铁电体电容C6在0V状态不变化,仍然处于点C的位置,在第4参照单元18中,由于铁电体电容C8从施加负电压的状态向0V状态变化,极化电荷量从点B在曲线32上移动到点D。
另外,通过使比特线预充电信号BP成为活性状态和第1字线WL1成为非活性状态,第1存储器单元11的铁电体电容C1,由于第1比特线BL1不向第1电极供给电压,成为0V,在铁电体电容C1中,极化电荷量在曲线31上从点A移动到点C。这时,第3存储器单元13的铁电体电容C3,由于处在0V状态不变化,因此在点C的位置上不移动。
这样,在各存储单元的读出动作中,在保持数据“1”的第1存储器单元11中,铁电体电容C1的极化电荷量从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的第3存储器单元13中,铁电体电容C3的极化电荷量从点D按照点H、点B、点D的顺序移动。另外,在各参照单元的读出动作中,在保持数据“1”的第2参照单元16中,铁电体电容C6的极化电荷量从点C按照点I、点M、点A、点C的顺序移动,在保持数据“0”的第4参照单元18中,铁电体电容C8的极化电荷量从点D按照点J、点P、点B、点D的顺序移动。
这时,在参照单元的读出动作中,保持数据“0”的铁电体电容C6、C8的极化反相量成为图3所示的点C和点I之间的电荷量QSW1,比现有技术的铁电体电容的极化反相量要小。
在此,虽然是对在第1存储器单元11中保持数据“1”,在第3存储器单元13中保持数据“0”的情况进行了说明,在各存储器单元中保持不同数据时,各个铁电体电容C1~C4的极化电荷量根据各自保持的数据进行移动。
另外,在此虽然是对第1存储器单元11以及第3存储器单元13进行读出的情况进行了说明,在第2存储器单元12以及第4存储器单元14的读出时,采用第1参照单元以及第3参照单元生成基准电位,这时,各个铁电体电容C2、C4、C5、C7的极化电荷量根据各自保持的数据进行移动。
进一步,通过使第2开关控制信号REQ2在第2参照字线RWL2活性化之前处于非活性状态,由于在第2开关控制信号REQ2的非活性化时所生成的噪声不会传递给铁电体电容C6、C8,铁电体电容的极化电荷量不会由于伴随第2开关控制信号REQ2的非活性化的噪声而产生移动。特别是,当比特线容量比较大时,由于伴随第2开关控制信号REQ2的非活性化的噪声对比特线的电位产生的影响少,可以可靠进行读出动作。
如上所述,依据第1实施方案的铁电体存储装置,由于可以减小铁电体电容C5~C8的极化电荷量,可以降低伴随读出动作对铁电体电容C5~C8的的压力,可以提高铁电体存储装置的改写次数性能。
(第1实施方案的一变形例)
以下参照附图说明有关第1实施方案的一变形例的铁电体存储装置。
此外,本实施方案的铁电体存储装置的电路构成,和图1所示的第1实施方案的铁电体存储装置的电路构成相同,而由控制电路29进行的读出动作控制和第1实施方案不同。在此,对于本实施方案的读出动作,只说明和第1实施方案之间的差异。
图4表示在有关本发明第1实施方案的一变形例的铁电体存储装置的读出动作中的动作时序图。如图4所示,从初始状态,到在时刻t1使比特线预充电信号BP成为非活性状态为止的动作,和图2所示第1实施方案的读出动作的到时刻t1之前是相同的。
然后,在时刻t2之前使第2开关控制信号REQ2活性化。这样,驱动第2开关电路24,使第2比特线BL2和第4比特线BL4均等化。
然后,在时刻t2,使第1字线WL1、第1单元板线CP1、第2参照字线RWL2以及第2参照单元板线RCP2成活性状态。
这样,晶体管T1、T3处于导通状态,而在铁电体电容C1、C3的第2电极上施加“H”电平的电压,将第1存储器单元11以及第3存储器单元13所保持的数据分别向第1比特线BL1以及第3比特线BL3输出。
同样,晶体管T6、T8处于导通状态,而在铁电体电容C6、C8的第2电极上施加“H”电平的电压,在第2参照单元16以及第4参照单元18上保持的数据“1”以及数据“0”分别输出给第2比特线BL2以及第4比特线BL4。
这时,由于预先使第2比特线BL2以及第4比特线BL4均等化,可以缩短第2比特线BL2以及第4比特线BL4的电位到达基准电位的时间。
此外,在图4中,第1字线WL1以及第2参照字线RWL2虽然是在第2开关控制信号REQ2活性化之后而在时刻t2之前被活性化,也可以和第1单元板线CP1以及第2参照单元板线RCP2同时被活性化,另外,也可以与第2开关控制信号REQ2同时被活性化。
然后,在时刻t3,使第1单元板线CP1以及第2参照单元板线RCP2成非活性状态以后的流程,和图2所示第1实施方案的读出动作的时刻t3之后的流程相同,在此省略其说明。
伴随上述读出动作的各铁电体的电荷的变动,和第1实施方案相同,因此,在参照单元的读出动作中极化电荷量比现有技术的铁电体存储装置要小。
依据本变形例的铁电体存储装置,在获得和第1实施方案相同的效果的基础上,由于在使第2开关控制信号REQ2活性化之后,相隔给定时间使第1单元板线CP1以及第2参照单元板线RCP2成为活性状态,通过第2开关控制信号REQ2的活性化,在确保均等期间的情况下,使第1单元板线CP1以及第2参照单元板线RCP2成为活性状态,可以缩短第2比特线BL2以及第4比特线BL4的电位到达基准电位的时间,可以更高速进行读出动作。
(第2实施方案)
以下参照附图说明有关第1实施方案的铁电体存储装置。
此外,本实施方案的铁电体存储装置的电路构成,和图1所示的第1实施方案的铁电体存储装置的电路构成相同,而由控制电路29进行的读出动作控制和第1实施方案不同。在此,对于本实施方案的读出动作,只说明和第1实施方案之间的差异。
图5表示在有关本发明第2实施方案的铁电体存储装置的读出动作中的动作时序图。如图5所示,从初始状态,到在时刻t3使第1单元板线CP1以及第2参照单元板线RCP2成为非活性状态为止的动作,和图2所示第1实施方案的读出动作的到时刻t3之前是相同的。
然后,在时刻t4之前,依次使第2开关控制信号REQ2以及第2参照字线RWL2成非活性状态。这样,停止第2开关电路,使第2比特线BL2和第4比特线BL4隔离之后,使晶体管T6、T8成截止状态,使第2参照单元16以及第4参照单元18与第2比特线BL2以及第4比特线BL4隔离。
这时,由于在第2比特线BL2和第4比特线BL4上附加了铁电体电容C6、C8的容量的状态下停止均等化,特别是在比特线容量小时,可以降低由于第2开关控制信号REQ2的非活性化在比特线上产生的噪声。
然后,在时刻t4,使读出放大器启动信号SAE成活性状态以后的流程,和图2所示第1实施方案的读出动作的时刻t4之后的流程相同,在此省略其说明。
在此,伴随有关第2实施方案的铁电体存储装置的读出动作,各铁电体的极化电荷量的变动,和第1实施方案相同,在保持数据“1”的存储器单元中,铁电体电容的极化电荷量在图3中从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的存储器单元中,铁电体电容的极化电荷量从点D按照点H、点B、点D的顺序移动。另外,在各参照单元的读出动作中,在保持数据“1”的参照单元中,铁电体电容C6的极化电荷量在图3中从点C按照I、点M、点A、点C的顺序移动,在保持数据“0”的参照单元中,铁电体电容的极化电荷量从点D按照点J、点P、点B、点D的顺序移动。
这样,依据第2实施方案的铁电体存储装置,和第1实施方案相同,可以减小极化反相量,可以提高铁电体存储装置的改写次数性能。
进一步,通过使第2开关控制信号REQ2非活性化之后使第2参照字线RWL2成非活性状态,当比特线容量小时,可以降低伴随第2开关控制信号REQ2的非活性化的噪声对比特线产生的影响,可以进行可靠性高的读出动作。
此外,在本实施方案中,也可以第1实施方案的一变形例相同,通过使第2开关控制信号REQ2在时刻t2之前被活性化,可以使第2开关控制信号REQ2的活性化和第1单元板线CP1以及第2参照单元板线RCP2的活性化在并行期间内进行,可以进行高速动作。
(第3实施方案)
以下参照附图说明有关第3实施方案的铁电体存储装置。
此外,本实施方案的铁电体存储装置的电路构成,和图1所示的第1实施方案的铁电体存储装置的电路构成相同,而由控制电路29进行的读出动作控制和第1实施方案不同。在此,对于本实施方案的读出动作,只说明和第1实施方案之间的差异。
图6表示在有关本发明第3实施方案的铁电体存储装置的读出动作中的动作时序图。
如图6所示,从初始状态,到在时刻t2使第1单元板线CP1以及第2参照单元板线RCP2成为活性状态为止的动作,和图2所示第1实施方案的读出动作的到时刻t2之前是相同的。这样,向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极施加“H”电平的电压,开始从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线输出数据。
然后,在时刻t3之前,依次使第2参照字线RWL2以及第2开关控制信号REQ2成非活性状态。这样,停止第2开关电路24使第2比特线BL2和第4比特线BL4隔离之后,使晶体管T6、T8成截止状态,使第2参照单元16以及第4参照单元18与第2比特线BL2以及第4比特线BL4隔离。
然后,在时刻t3,读出放大器启动信号SAE成活性状态,驱动第1读出放大器26以及第2读出放大器28。这样,将第1比特线BL1以及第2比特线BL2之间的电位差放大,使第1比特线BL1成为电源电压Vcc,而第2比特线BL2成为接地电压Vss,并且将第3比特线BL3以及第4比特线BL4之间的电位差放大,使第3比特线BL3成为接地电压Vss,而第4比特线BL4成为电源电压Vcc。
然后,在时刻t4,使第1单元布线CP1以及第2参照单元板线RCP2成为非活性状态。这样,停止向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极供给电压,停止从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线输出数据。
然后,在时刻t5,使读出放大器启动信号SAE成非活性化后,通过使比特线预充电信号BP成活性状态的同时,使第1字线WL1成非活性化,从而结束第1存储器单元11及第3存储器单元13的读出动作。
在此,在第1存储器单元11及第3存储器单元13中,因第1读出放大器26及第2读出放大器28的驱动中晶体管T1、T3处于导通状态,所以对应第1比特线BL1及第3比特线BL3的电位,分别被再次写入数据“1”及数据“0”。
另外,在第2参照单元16及第4参照单元18中,使第2参照字线RWL2非活性化后使复位数据信号RPD成为“H”电平,然后,使第2单元板线RCP非活性化后使第2复位控制信号RPG2活性化。这样,第2复位电路22驱动,在第2参照单元16中再次写入数据“1”,而第4复位电路24驱动,在第4参照单元中再次写入数据“0”。
以下,参照图3对在有关第2实施方案的铁电体存储装置的读出动作中铁电体电容的极化电荷量的移动进行说明。在此,图6所示“L”电平是接地电位Vss(0V),而“H”电平是电源电压Vcc(>0V)。
首先,在图6所示的时刻t1,在各存储器单元以及各参照单元的铁电体电容C1~C8上不施加电压。为此,在保持数据“1”的第1存储器单元11以及第2参照单元16中,铁电体电容C1、C6的极化电荷量处于点C的位置,而在保持数据“0”的第3存储器单元13以及第4参照单元18中,铁电体电容C3、C8的极化电荷量处于点D的位置。
然后,在图6所示的时刻t2,由于晶体管T1、T3导通并且在第1单元板线CP1上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C1、C3中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。另外,由于晶体管T6、T8导通并且在第2参照单元板线RCP2上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C6、C8中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。这样,铁电体电容C1、C3、C6、C8从0V的状态向施加负电压(-Vcc)的状态变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线31上从点C移动到点E的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点D移动到点H的位置。同样,在第2参照单元16中,铁电体电容C6的极化电荷量从点C移动到点I的位置,在第4参照单元18中铁电体电容C8的极化电荷量从点D移动到点J的位置。
这时,在第1比特线BL1上读出电荷Q3,成为与点E对应的数据“1”的电位,在第2比特线BL2以及第4比特线BL4上读出电荷Q2,成为与点I以及点J对应的基准电位,在第3比特线BL3上读出电荷Q1,成为与点H对应的数据“0”的电位。这样,在第1比特线BL1和第2比特线BL2之间产生电位差V1,在第3比特线BL3和第4比特线BL4之间产生电位差V2。
然后,在图6所示的时刻t3,通过由第1读出放大器26将电位差V2放大,使第1比特线BL1成为电源电压Vcc,第2比特线BL2成为接地电压Vss。这样,在第1存储器单元11中,成为从第1比特线向铁电体电容C1的第1电极施加电源电压Vcc的状态,在第2电极上从第1单元板线施加电源电压Vcc的状态,因此,铁电体电容C1的极化电荷量在曲线35上从点E移动到点K的位置。另外,在第2参照单元16中,由于铁电体电容C6与第2比特线BL2隔离,其极化电荷量保持在点I的位置上不移动。
同样,通过由第2读出放大器28将电位差V1放大,使第3比特线BL3成为接地电压Vss,第4比特线BL4成为电源电压Vcc,在第3存储器单元13中,由于铁电体电容C3在施加负电压(-Vcc)的状态不变化,极化电荷量保持在点H的位置上不移动,而在第4参照单元18中,由于铁电体电容C8与第4比特线BL4隔离,其极化电荷量保持在点J的位置上不移动。
然后,在图6所示的时刻t4,由于使第1单元布线CP1以及第2参照单元板线RCP2成为非活性状态,在第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18中,在各个铁电体电容C1、C3、C6、C8上施加的电压向正方向变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线35上从点K移动到点A的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点H移动到点D的位置。
同样,在第2参照单元16中,铁电体电容C6的极化电荷量在曲线36上从点I移动到点M的位置,在第4参照单元18中铁电体电容C8的极化电荷量在曲线32上从点J移动到点D的位置。
然后,使读出放大器启动信号SAE非活性化后,通过使第1字线WL1非活性化,在第1存储器单元11及第3存储器单元13中,铁电体电容C1、C3的第1电极变成0V的状态。这样,铁电体电容C1因变成0V状态所以极化电荷量从点A的位置沿曲线31移动到点C的位置,铁电体电容C3因维持0V的状态不变所以极化电荷量保持点D的位置不产生移动。
另外,使第2参照单元板线RCP2非活性化后,通过使第2复位控制信号RPG2活性化,在第2参照单元16及第4参照单元18中,电源电压Vcc作为复位数据信号RPD供给到铁电体电容C6的第1电极上,接地电压Vss施加到铁电体电容C8的第1电极上。这样,铁电体电容C6因成为被施加了正电压的状态,所以极化电荷量从点M的位置沿曲线35移动到点A的位置,铁电体电容C8因维持0V的状态不变所以极化电荷量保持点D的位置不产生移动。
然后,在图6所示的时刻t5之后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次非活性化,使铁电体电容C6、C8的第1电极成为0V。这样,在第2参照单元16中,由于铁电体电容C6从施加正电压的状态向0V状态变化,极化电荷量在曲线31上从点A移动到点C,而在第4参照单元18中由于铁电体电容C8在0V状态不变化,极化电荷量处于点D的位置不变化。
在此,伴随有关第3实施方案的铁电体存储装置的读出动作,铁电体的极化电荷量的变动,在保持数据“1”的存储器单元中,铁电体电容的极化电荷量从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的存储器单元中,铁电体电容的极化电荷量从点D按照点H、点B、点D的顺序移动。另外,在各参照单元的读出动作中,在保持数据“1”的参照单元中,铁电体电容C6的极化电荷量在图3中从点C按照点I、点M、点A、点C的顺序移动,在保持数据“0”的参照单元中,铁电体电容的极化电荷量从点D按照点J、点D的顺序移动。
这样,依据第3实施方案的铁电体存储装置,和第1实施方案相同,可以减小极化反相量,可以提高铁电体存储装置的改写次数性能。
进一步,通过使单元布线以及参照单元板线在读出放大器驱动驱动过程中处于活性状态,可以提高开关控制信号的非活性状态时的比特线电位,可以降低伴随开关控制信号的非活性化的噪声所产生的影响,可以进行可靠性高的读出动作。
此外,在本实施方案中,也可以和第1实施方案的一变形例相同,通过使第2开关控制信号REQ2在时刻t2之前被活性化,可以使第2开关控制信号REQ2的活性化和第1单元板线CP1以及第2参照单元板线RCP2的活性化在并行期间内进行,可以进行高速动作。
(第4实施方案)
以下参照附图说明有关第4实施方案的铁电体存储装置。
此外,本实施方案的铁电体存储装置的电路构成,和图1所示的第1实施方案的铁电体存储装置的电路构成相同,而由控制电路29进行的读出动作控制和第1实施方案不同。在此,对于本实施方案的读出动作,只说明和第1实施方案之间的差异。
图7表示在有关本发明第4实施方案的铁电体存储装置的读出动作中的动作时序图。
如图7所示,从初始状态,到在时刻t2使第1单元板线CP1以及第2参照单元板线RCP2成为活性状态为止的动作,和图2所示第1实施方案的读出动作的到时刻t2之前是相同的。这样,向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极施加“H”电平的电压,开始从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线输出数据。
然后,在时刻t3之前,依次使第2开关控制信号REQ2以及第2参照字线RWL2成非活性状态。这样,停止第2开关电路24使第2比特线BL2和第4比特线BL4隔离之后,使晶体管T6、T8成截止状态,使第2参照单元16以及第4参照单元18与第2比特线BL2以及第4比特线BL4隔离。
然后,在时刻t3,读出放大器启动信号SAE成活性状态,驱动第1读出放大器26以及第2读出放大器28。这样,将第1比特线BL1以及第2比特线BL2之间的电位差放大,使第1比特线BL1成为电源电压Vcc,而第2比特线BL2成为接地电压Vss,并且将第3比特线BL3以及第4比特线BL4之间的电位差放大,使第3比特线BL3成为接地电压Vss,而第4比特线BL4成为电源电压Vcc。
然后,在时刻t4,使第1单元布线CP1以及第2参照单元板线RCP2成为非活性状态。这样,停止向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极供给电压,停止从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线输出数据。
然后,在时刻5的读出放大器启动信号SAE成非活性状态以后的流程,和图6所示第3实施方案的读出动作的时刻t5之后的流程相同,在此省略其说明。
以下,参照图3对在有关第4实施方案的铁电体存储装置的读出动作中铁电体电容的极化电荷量的移动进行说明。在此,图7所示“L”电平是接地电位Vss(0V),而“H”电平是电源电压Vcc(>0V)。
首先,在图7所示的时刻t1,在各存储器单元以及各参照单元的铁电体电容C1~C8上不施加电压。为此,在保持数据“1”的第1存储器单元11以及第2参照单元16中,铁电体电容C1、C6的极化电荷量处于点C的位置,而在保持数据“0”的第3存储器单元13以及第4参照单元18中,铁电体电容C3、C8的极化电荷量处于点D的位置。
然后,在图7所示的时刻t2,由于晶体管T1、T3导通并且在第1单元板线CP1上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C1、C3中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。另外,由于晶体管T6、T8导通并且在第2参照单元板线RCP2上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C6、C8中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。这样,铁电体电容C1、C3、C6、C8从0V的状态向施加负电压(-Vcc)的状态变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线31上从点C移动到点E的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点D移动到点H的位置。同样,在第2参照单元16中,铁电体电容C6的极化电荷量从点C移动到点I的位置,在第4参照单元18中铁电体电容C8的极化电荷量从点D移动到点J的位置。
这时,在第1比特线BL1上读出电荷Q3,成为与点E对应的数据“1”的电位,在第2比特线BL2以及第4比特线BL4上读出电荷Q2,成为与点I以及点J对应的基准电位,在第3比特线BL3上读出电荷Q1,成为与点H对应的数据“0”的电位。这样,在第1比特线BL1和第2比特线BL2之间产生电位差V1,在第3比特线BL3和第4比特线BL4之间产生电位差V2。
然后,在图7所示的时刻t3,通过由第1读出放大器26将电位差V2放大,使第1比特线BL1成为电源电压Vcc,第2比特线BL2成为接地电压Vss。这样,在第1存储器单元11中,成为从第1比特线向铁电体电容C1的第1电极施加电源电压Vcc的状态,在第2电极上从第1单元板线施加电源电压Vcc的状态,因此,铁电体电容C1的极化电荷量在曲线35上从点E移动到点K的位置。另外,在第2参照单元16中,由于铁电体电容C6与第2比特线BL2隔离,其极化电荷量保持在点I的位置上不移动。
同样,通过由第2读出放大器28将电位差V1放大,使第3比特线BL3成为接地电压Vss,第4比特线BL4成为电源电压Vcc,在第3存储器单元13中,由于铁电体电容C3在施加负电压(-Vcc)的状态不变化,极化电荷量保持在点H的位置上不移动,而在第4参照单元18中,由于铁电体电容C8与第4比特线BL4隔离,其极化电荷量保持在点J的位置上不移动。
然后,在图7所示的时刻t4,由于使第1单元布线CP1以及第2参照单元板线RCP2成为非活性状态,在第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18中,在各个铁电体电容C1、C3、C6、C8上施加的电压向正方向变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线35上从点K移动到点A的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点H移动到点D的位置。
同样,在第2参照单元16中,铁电体电容C6的极化电荷量在曲线36上从点I移动到点M的位置,在第4参照单元18中铁电体电容C8的极化电荷量在曲线32上从点J移动到点D的位置。
然后,使读出放大器启动信号SAE非活性化后,通过使第1字线WL1非活性化,在第1存储器单元11及第3存储器单元13中,铁电体电容C1、C3的第1电极变成0V的状态。这样,铁电体电容C1因变成0V状态所以极化电荷量从点A的位置沿曲线31移动到点C的位置,铁电体电容C3因维持0V的状态不变所以极化电荷量保持点D的位置不产生移动。
另外,使第2参照单元板线RCP2非活性化后,通过使第2复位控制信号RPG2活性化,在第2参照单元16及第4参照单元18中,电源电压Vcc作为复位数据信号RPD供给到铁电体电容C6的第1电极上,接地电压Vss施加到铁电体电容C8的第1电极上。这样,铁电体电容C6因成为被施加了正电压的状态,所以极化电荷量从点M的位置沿曲线35移动到点A的位置,铁电体电容C8因维持0V的状态不变所以极化电荷量保持点D的位置不产生移动。
然后,在图7所示时刻t5之后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次非活性化,铁电体电容C6、C8的第1电极成为0V。这样,在第2参照单元16中,由于铁电体电容C6从施加正电压的状态向0V状态变化,极化电荷量在曲线31上从点A移动到点C,而在第4参照单元18中由于铁电体电容C8在0V状态不变化,极化电荷量处于点D的位置不变化。
在此,伴随有关第4实施方案的铁电体存储装置的读出动作,铁电体的极化电荷量的变动,在保持数据“1”的存储器单元中,铁电体电容的极化电荷量从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的存储器单元中,铁电体电容的极化电荷量从点D按照点H、点B、点D的顺序移动。另外,在各参照单元的读出动作中,在保持数据“1”的参照单元中,铁电体电容C6的极化电荷量在图3中从点C按照点I、点M、点A、点C的顺序移动,在保持数据“0”的参照单元中,铁电体电容的极化电荷量从点D按照点J、点P、点B、点D的顺序移动。
这样,依据第4实施方案,和第1实施方案相同,可以减小极化反相量,可以提高铁电体存储装置的改写次数性能。
进一步,通过使单元布线以及参照单元板线在读出放大器驱动驱动过程中处于活性状态,可以提高开关控制信号的非活性状态时的比特线电位,可以降低伴随开关控制信号的非活性化的噪声所产生的影响,可以进行可靠性高的读出动作。
此外,在本实施方案中,也可以和第1实施方案的一变形例相同,通过使第2开关控制信号REQ2在时刻t2之前被活性化,可以使第2开关控制信号REQ2的活性化和第1单元板线CP1以及第2参照单元板线RCP2的活性化在并行期间内进行,可以进行高速动作。
(第5实施方案)
以下参照附图说明有关第5实施方案的铁电体存储装置。
此外,本实施方案的铁电体存储装置的电路构成,和图1所示的第1实施方案的铁电体存储装置的电路构成相同,而由控制电路29进行的读出动作控制和第1实施方案不同。在此,对于本实施方案的读出动作,只说明和第1实施方案之间的差异。
图8表示在有关本发明第5实施方案的铁电体存储装置的读出动作中的动作时序图。
如图8所示,从初始状态,到在时刻t1使比特线预充电信号BP成非活性状态为止的动作,和图2所示第1实施方案的读出动作的到时刻t1之前是相同的。
然后,在时刻t2,使第1字线WL1、第1单元板线CP1、第2参照字线RWL2以及第2参照单元板线RCP2成活性状态。
这样,晶体管T1、T3处于导通状态,而在铁电体电容C1、C3的第2电极上施加“H”电平的电压,将第1存储器单元11以及第3存储器单元13所保持的数据分别向第1比特线BL1以及第3比特线BL3输出。
同样,晶体管T6、T8处于导通状态,而在铁电体电容C6、C8的第2电极上施加“H”电平的电压,在第2参照单元16以及第4参照单元18上保持的数据“1”以及数据“0”分别输出给第2比特线BL2以及第4比特线BL4。
然后,在时刻t3,使第1单元板线CP1以及第2参照单元板线RCP2成非活性状态。这样,停止向铁电体电容C1、C3以及铁电体电容C6、C8的各个第2电极供给电压,停止从第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18向各比特线输出数据。
然后,在时刻t4之前,使第2开关控制信号REQ2在给定期间内处于活性状态。这样,驱动第2开关电路,使第2比特线BL2以及第4比特线BL4均等化,第2比特线BL2以及第4比特线BL4,成为由与数据“1”对应的电位和与数据“0”对应的电位的中间电位形成的基准电压。
然后,依次使第2参照字线RWL2成非活性状态。这样,晶体管T6、T8成截止状态,使第2参照单元16以及第4参照单元18与第2比特线BL2以及第4比特线BL4隔离。
然后,在时刻t4,读出放大器启动信号SAE成活性状态,驱动第1读出放大器26以及第2读出放大器28。这样,将第1比特线BL1以及第2比特线BL2之间的电位差放大,使第1比特线BL1成为电源电压Vcc,而第2比特线BL2成为接地电压Vss,并且将第3比特线BL3以及第4比特线BL4之间的电位差放大,使第3比特线BL3成为接地电压Vss,而第4比特线BL4成为电源电压Vcc。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次成活性状态,利用第2复位电路20以及第4复位电路22,向第2参照单元16以及第4参照单元18进行再次写入。这时,在第2参照单元16中,由于向铁电体电容C6的第1电极供给接地电压Vss,写入数据“0”,而在第4参照单元18中,由于铁电体电容C8的第1电极供给作为复位数据信号RPD的“H”电平的电压,写入数据“1”。
然后,使比特线预充电信号BP活性化,同时使第1字线WL1、复位数据信号RPD、第2复位控制信号RPG2依次处于非活性状态,返回到和初始状态相同的状态,结束读出动作。
以下,参照图3对在有关第5实施方案的铁电体存储装置的读出动作中铁电体电容的极化电荷量的移动进行说明。在此,图8所示“L”电平是接地电位Vss(0V),而“H”电平是电源电压Vcc(>0V)。
首先,在图8所示的时刻t1,在各存储器单元以及各参照单元的铁电体电容C1~C8上不施加电压。为此,在保持数据“1”的第1存储器单元11以及第2参照单元16中,铁电体电容C1、C6的极化电荷量处于点C的位置,而在保持数据“0”的第3存储器单元13以及第4参照单元18中,铁电体电容C3、C8的极化电荷量处于点D的位置。
然后,在图8所示的时刻t2,由于晶体管T1、T3导通并且在第1单元板线CP1上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C1、C3中,在第1电极上施加接地电压Vss,而在第2电极上施加电源电压Vcc。另外,由于晶体管T6、T8导通并且在第2参照单元板线RCP2上施加作为“H”电平的电压的电源电压Vcc,在铁电体电容C6、C8中,在第1电极上施加Vss,而在第2电极上施加Vcc。这样,铁电体电容C1、C3、C6、C8从0V的状态向施加负电压(-Vcc)的状态变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线31上从点C移动到点E的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点D移动到点H的位置。另外,这时由于第2开关电路24处于停止状态,第2比特线BL2以及第4比特线BL4的比特线容量和第1比特线BL1相同,在保持数据“1”的第2参照单元16中,铁电体电容C6的极化电荷量从点C移动到点E的位置,在第4参照单元18中铁电体电容C8的极化电荷量从点D移动到点H的位置。
这时,在第1比特线BL1上读出电荷Q3,成为与点E对应的数据“1”的电位,在第3比特线BL3以及第4比特线BL4上读出电荷Q1,成为与点H对应的数据“0”的电位。
然后,在图8所示的时刻t3,由于使第1单元布线CP1以及第2参照单元板线RCP2成为非活性状态,在第1存储器单元11、第3存储器单元13、第2参照单元16以及第4参照单元18中,在各个铁电体电容上施加的电压向负方向(-Vcc)变化。
这样,在第1存储器单元11中,铁电体电容C1的极化电荷量在曲线35上从点K移动到点K的位置,在第3存储器单元13中,铁电体电容C3的极化电荷量在曲线32上从点H移动到点D的位置。
同样,在第2参照单元16中,铁电体电容C6的极化电荷量在曲线36上从点E移动到点K的位置,在第4参照单元18中铁电体电容C8的极化电荷量在曲线32上从点H移动到点D的位置。
然后,在图8所示时刻t4之前,通过使第2开关控制信号REQ2处于活性状态,第2比特线BL2以及第4比特线BL4的电位,成为由与点E对应的数据“1”的电位和与点H对应的数据“0”的电位的中间电位。
然后,在图8所示的时刻t4,通过由第1读出放大器26将电位差放大,使第1比特线BL1成为电源电压Vcc,第2比特线BL2成为接地电压Vss。这样,在第1存储器单元11中,成为向铁电体电容C1的第1电极施加Vcc的状态。因此,铁电体电容C1的极化电荷量在曲线35上从点K移动到点A的位置。另外,在第2参照单元16中,由于铁电体电容C6与第2比特线BL2隔离,其极化电荷量保持在点K的位置上不移动。
同样,通过由第2读出放大器28将电位差放大,使第3比特线BL3成为接地电压Vss,第4比特线BL4成为电源电压Vcc,在第3存储器单元13中,由于铁电体电容C3在0V状态不变化,极化电荷量保持在点D的位置上不移动,而在第4参照单元18中,由于铁电体电容C8与第4比特线BL4隔离,其极化电荷量保持在点D的位置上不移动。
然后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次活性化,在第2参照单元16中,由于在铁电体电容C6的第1电极上从复位数据信号RPD施加电源电压Vcc,而在第4参照单元18中,由于在铁电体电容C8的第1电极上施加接地电压Vss,铁电体电容C6从0V的状态向施加正电压的状态变化,其极化电荷量在曲线35上从点K移动到点A,铁电体电容C8处在0V状态,其极化电荷量保持在点D的位置上不移动。
然后,在图8所示时刻t5之后,通过使复位数据信号RPD以及第2复位控制信号RPG2依次非活性化,铁电体电容C6、C8的第1电极成为0V,另外,通过使第2参照单元板线RCP2非活性化,铁电体电容C6、C8的第2电极成为0V。这样,在第2参照单元16中,由于铁电体电容C6从施加正电压的状态向0V状态变化,极化电荷量在曲线31上从点A移动到点C,而在第4参照单元18中由于铁电体电容C8在0V状态不变化,极化电荷量处于点D的位置不变化。
在此,伴随有关第5实施方案的铁电体存储装置的读出动作,铁电体的极化电荷量的变动,存储器单元和参照单元按照相同移动路径移动,在保持数据“1”的存储器单元以及参照单元中,铁电体电容的极化电荷量从点C按照点E、点K、点A、点C的顺序移动,在保持数据“0”的存储器单元以及参照单元中,铁电体电容的极化电荷量从点D按照点H、点B、点D的顺序移动。因此,本实施方案的铁电体存储装置的极化反相量,成为图3所示点C到点E之间的电荷量QSW2,比第1实施方案的极化反相量小。
这样,依据第5实施方案的铁电体存储装置,可以比第1实施方案更加减小极化反相量,可以提高铁电体存储装置的改写次数性能。
另外,通过在从各个参照单元向比特线输出数据“1”以及数据“0”之后使开关控制信号活性化,可以在不将铁电体电容的容量附加在比特线上的状态下使比特线均等化,可以高精度产生基准电位。
依据本发明的铁电体存储装置,在采用参照单元生成基准电位时,通过在开始驱动读出放大器之前进行使参照单元和与该参照单元连接的比特线隔离的动作,在读出放大器的驱动过程中,构成参照单元的铁电体电容的极化电荷量不变化,在存储器单元的读出动作中可以减小参照单元的反相极化量,可以提高铁电体存储装置的改写次数性能。
Claims (14)
1.一种铁电体存储装置,其特征在于:包括
分别由第1比特线以及第2比特线构成的多个比特线对;
对所述各比特线对的电位差进行放大的多个读出放大器;
由设置在所述各比特线对上并且保持数据的第1铁电体电容、和其源极以及漏极分别与该第1铁电体电容的第1电极以及所述第1比特线连接的晶体管所构成的多个存储器单元;
由设置在所述各比特线对上并且保持数据的第2铁电体电容、和其源极以及漏极分别与该第2铁电体电容的第1电极以及所述第2比特线连接的晶体管所构成的多个参照单元;
将在所述多个存储器单元中的晶体管的栅极之间连接的字线;
将在所述多个参照单元中的晶体管的栅极之间连接的参照字线;
将在所述多个存储器单元中的第1铁电体电容的第2电极之间连接的单元板线;
将在所述多个参照单元中的第2铁电体电容的第2电极之间连接的参照单元板线;以及
控制所述存储器单元、参照单元以及读出放大器的动作的控制电路,
所述控制电路,在所述读出放大器的驱动中使所述参照字线成非活性状态。
2.根据权利要求1所述的铁电体存储装置,其特征在于:进一步包括将在所述多个比特线对中相邻的所述第2比特线之间连接的开关电路,
所述控制电路,在所述读出放大器的驱动中不驱动所述开关电路。
3.根据权利要求2所述的铁电体存储装置,其特征在于:所述控制电路,驱动所述开关电路并且使所述字线、单元板线、参照字线以及参照单元板线成活性状态,然后使所述单元板线以及参照单元板线成非活性状态,然后在使所述参照字线成非活性状态后停止对所述开关电路的驱动,然后驱动所述读出放大器。
4.根据权利要求2所述的铁电体存储装置,其特征在于:所述控制电路,驱动所述开关电路并且使所述字线、单元板线、参照字线以及参照单元板线成活性状态,然后使所述单元板线以及参照单元板线成非活性状态,然后在停止对所述开关电路的驱动后使所述参照字线成非活性状态,然后驱动所述读出放大器。
5.根据权利要求2所述的铁电体存储装置,其特征在于:所述控制电路,驱动所述开关电路并且使所述字线、单元板线、参照字线以及参照单元板线成活性状态,然后在使所述参照字线成非活性状态后停止对所述开关电路的驱动,然后使所述单元板线以及参照单元板线成非活性状态,然后驱动所述读出放大器。
6.根据权利要求2所述的铁电体存储装置,其特征在于:所述控制电路,驱动所述开关电路并且使所述字线、单元板线、参照字线以及参照单元板线成活性状态,然后在停止对所述开关电路的驱动后使所述参照字线成非活性状态,然后使所述单元板线以及参照单元板线成非活性状态,然后驱动所述读出放大器。
7.根据权利要求3~6中任一项所述的铁电体存储装置,其特征在于:所述控制电路,在使所述字线、单元板线、参照字线以及参照单元板线成活性状态之前开始驱动所述开关电路。
8.根据权利要求2所述的铁电体存储装置,其特征在于:所述控制电路,在使所述参照字线以及参照单元板线在给定期间成活性状态之后,在给定期间驱动所述开关电路,然后驱动所述读出放大器。
9.一种铁电体存储装置的读出方法,是包括分别由第1比特线以及第2比特线构成的多个比特线对;对所述各比特线对的电位差进行放大的多个读出放大器;由设置在所述各比特线对上并且保持数据的第1铁电体电容、和其源极以及漏极分别与该第1铁电体电容的第1电极以及所述第1比特线连接的晶体管所构成的多个存储器单元;由设置在所述各比特线对上并且保持数据的第2铁电体电容、和其源极以及漏极分别与该第2铁电体电容的第1电极以及所述第2比特线连接的晶体管所构成、并且在相邻比特线对之间保持不同的数据的多个参照单元;将在所述多个存储器单元中的晶体管的栅极之间连接的字线;将在所述多个参照单元中的晶体管的栅极之间连接的参照字线;将在所述多个存储器单元中的第1铁电体电容的第2电极之间连接的单元板线;将在所述多个参照单元中的第2铁电体电容的第2电极之间连接的参照单元板线;控制所述存储器单元、参照单元以及读出放大器的动作的控制电路;以及在所述多个比特线对中将相邻的所述第2比特线之间连接的开关电路,的铁电体存储装置的读出方法,其特征在于:包括
使所述字线以及所述参照字线成活性状态的第1步骤;
使所述单元板线以及参照单元板线在给定期间成活性状态的第2步骤;
使用于驱动所述开关电路的开关控制信号成活性状态的第3步骤;
在所述第1步骤之后使所述参照字线成非活性状态的第4步骤;
在所述第3步骤之后使所述开关控制信号成非活性状态的第5步骤;以及
在所述第4步骤之后在给定区间驱动所述读出放大器的第6步骤。
10.根据权利要求9所述的铁电体存储装置的读出方法,其特征在于:所述第6步骤,在所述第5步骤之后实行。
11.根据权利要求9所述的铁电体存储装置的读出方法,其特征在于:所述第5步骤,在所述第4步骤之后实行。
12.根据权利要求9所述的铁电体存储装置的读出方法,其特征在于:所述第5步骤,在所述第4步骤之前实行。
13.根据权利要求9所述的铁电体存储装置的读出方法,其特征在于:所述第2步骤,直到所述第6步骤开始之后持续实行。
14.根据权利要求9~13中任一项所述的铁电体存储装置的读出方法,其特征在于:所述第1步骤,在所述第3步骤之后实行。
15.根据权利要求9所述的铁电体存储装置的读出方法,其特征在于:所述第3步骤,在所述第4步骤之后实行。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002209580A JP4146680B2 (ja) | 2002-07-18 | 2002-07-18 | 強誘電体記憶装置及びその読み出し方法 |
JP2002209580 | 2002-07-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1472745A true CN1472745A (zh) | 2004-02-04 |
CN100552811C CN100552811C (zh) | 2009-10-21 |
Family
ID=30437551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031784402A Expired - Fee Related CN100552811C (zh) | 2002-07-18 | 2003-07-17 | 铁电体存储装置及其读出方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6912149B2 (zh) |
JP (1) | JP4146680B2 (zh) |
KR (1) | KR20040010243A (zh) |
CN (1) | CN100552811C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437819C (zh) * | 2004-05-21 | 2008-11-26 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
CN110741437A (zh) * | 2017-06-13 | 2020-01-31 | 赛普拉斯半导体公司 | 2t1c铁电随机存取存储器单元 |
CN110738750A (zh) * | 2018-07-19 | 2020-01-31 | 松下知识产权经营株式会社 | 车载探测***及其控制方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3592321B2 (ja) * | 2003-01-31 | 2004-11-24 | 沖電気工業株式会社 | 強誘電体メモリおよびその判定方法 |
CN100446118C (zh) * | 2003-03-19 | 2008-12-24 | 富士通微电子株式会社 | 半导体存储装置 |
US7092275B2 (en) * | 2004-01-20 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Memory device of ferro-electric |
JP2006338747A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 強誘電体記憶装置 |
JP4832004B2 (ja) * | 2005-06-09 | 2011-12-07 | パナソニック株式会社 | 半導体記憶装置 |
KR100696775B1 (ko) * | 2006-02-17 | 2007-03-19 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 포함하는 rfid 장치 |
KR101255325B1 (ko) | 2007-08-23 | 2013-04-16 | 삼성전자주식회사 | 강유전체 메모리 장치 및 강유전체 메모리 장치의 구동방법 |
US7929328B2 (en) * | 2009-06-12 | 2011-04-19 | Vanguard International Semiconductor Corporation | Memory and storage device utilizing the same |
US7969812B2 (en) * | 2009-07-13 | 2011-06-28 | Seagate Technology Llc | Semiconductor control line address decoding circuit |
JP5156069B2 (ja) * | 2010-09-17 | 2013-03-06 | 株式会社東芝 | 強誘電体メモリ |
KR101783873B1 (ko) * | 2010-10-12 | 2017-10-11 | 삼성전자주식회사 | 데이터 감지를 위한 반도체 메모리 장치 |
US10325641B2 (en) * | 2017-08-10 | 2019-06-18 | Ivani, LLC | Detecting location within a network |
US9899073B2 (en) * | 2016-06-27 | 2018-02-20 | Micron Technology, Inc. | Multi-level storage in ferroelectric memory |
US10586583B2 (en) | 2018-03-08 | 2020-03-10 | Cypress Semiconductor Corporation | Ferroelectric random access memory sensing scheme |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3218844B2 (ja) | 1994-03-22 | 2001-10-15 | 松下電器産業株式会社 | 半導体メモリ装置 |
US5572459A (en) * | 1994-09-16 | 1996-11-05 | Ramtron International Corporation | Voltage reference for a ferroelectric 1T/1C based memory |
JP3183076B2 (ja) * | 1994-12-27 | 2001-07-03 | 日本電気株式会社 | 強誘電体メモリ装置 |
TW322578B (zh) * | 1996-03-18 | 1997-12-11 | Matsushita Electron Co Ltd | |
CN1183166A (zh) | 1996-03-25 | 1998-05-27 | 松下电子工业株式会社 | 强电介质存储器件 |
JP3813715B2 (ja) * | 1997-11-18 | 2006-08-23 | 株式会社東芝 | 半導体記憶装置及びそのデータ読み出し方法 |
KR100303056B1 (ko) * | 1998-11-07 | 2001-11-22 | 윤종용 | 온-칩테스트회로를구비한강유전체메모리장치 |
-
2002
- 2002-07-18 JP JP2002209580A patent/JP4146680B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-17 US US10/620,614 patent/US6912149B2/en not_active Expired - Lifetime
- 2003-07-17 CN CNB031784402A patent/CN100552811C/zh not_active Expired - Fee Related
- 2003-07-18 KR KR1020030049085A patent/KR20040010243A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437819C (zh) * | 2004-05-21 | 2008-11-26 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
CN110741437A (zh) * | 2017-06-13 | 2020-01-31 | 赛普拉斯半导体公司 | 2t1c铁电随机存取存储器单元 |
CN110741437B (zh) * | 2017-06-13 | 2021-03-05 | 赛普拉斯半导体公司 | 2t1c铁电随机存取存储器单元 |
CN110738750A (zh) * | 2018-07-19 | 2020-01-31 | 松下知识产权经营株式会社 | 车载探测***及其控制方法 |
CN110738750B (zh) * | 2018-07-19 | 2022-04-12 | 松下知识产权经营株式会社 | 车载探测***及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4146680B2 (ja) | 2008-09-10 |
KR20040010243A (ko) | 2004-01-31 |
US6912149B2 (en) | 2005-06-28 |
JP2004055007A (ja) | 2004-02-19 |
US20040017704A1 (en) | 2004-01-29 |
CN100552811C (zh) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1472745A (zh) | 铁电体存储装置及其读出方法 | |
CN1183499C (zh) | 驱动电路及驱动方法 | |
CN1191565C (zh) | 运算放大电路及驱动电路 | |
CN1045502C (zh) | 读出放大器电路和半导体存储器件 | |
CN1130775C (zh) | 中间电压发生电路及含有该电路的非易失半导体存储器 | |
CN1276436C (zh) | 在多个存储单元间共有存取元件的薄膜磁性体存储器 | |
CN1183405C (zh) | 运算放大电路、驱动电路、及驱动方法 | |
CN100350739C (zh) | 电路 | |
CN1494157A (zh) | 半导体存储器件及其控制方法 | |
CN1969338A (zh) | 存储器 | |
CN1737898A (zh) | 源极驱动器、光电装置及驱动方法 | |
CN1595243A (zh) | 显示装置 | |
CN1589461A (zh) | 显示装置 | |
CN1829092A (zh) | 电平移动电路和移位寄存器和显示设备 | |
CN1499525A (zh) | 数据存取时间降低的半导体存储装置 | |
CN1542847A (zh) | 半导体存储器件 | |
CN1677570A (zh) | 写入多值数据的非易失性半导体存储装置 | |
CN1466764A (zh) | 内部电压电平控制电路和半导体存储装置以及其控制方法 | |
CN1452179A (zh) | 具有存储部件的存储器 | |
CN1474410A (zh) | 可稳定工作的半导体存储器 | |
CN1776821A (zh) | 用于低功率***的半导体存储器装置 | |
CN1629760A (zh) | 使输出电压稳定化的电流放大电路和具备其的液晶显示装置 | |
CN1274023C (zh) | 半导体器件 | |
CN1119816C (zh) | 有控制字线激活/非激活定时电路的同步型半导体存储器 | |
CN1132188C (zh) | 具有多个存储体的半导体存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20110717 |