CN1423304A - 一种处理半导体晶片的方法和所用的半导体晶片的衬底 - Google Patents
一种处理半导体晶片的方法和所用的半导体晶片的衬底 Download PDFInfo
- Publication number
- CN1423304A CN1423304A CN02154897A CN02154897A CN1423304A CN 1423304 A CN1423304 A CN 1423304A CN 02154897 A CN02154897 A CN 02154897A CN 02154897 A CN02154897 A CN 02154897A CN 1423304 A CN1423304 A CN 1423304A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- substrate
- semiconductor
- layer
- outer rim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 241
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims description 54
- 235000012431 wafers Nutrition 0.000 claims description 226
- 241000817702 Acetabula Species 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 8
- 229920000098 polyolefin Polymers 0.000 claims description 5
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 238000003672 processing method Methods 0.000 description 12
- 230000029087 digestion Effects 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-N o-dicarboxybenzene Natural products OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 phthalic acid glycol ester Chemical class 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
Abstract
在进行研磨工序之前,将半导体晶片正面粘贴在衬底上以使其放置在衬底上。通过安装带将半导体晶片放置在其中心部分具有安放口的框架上,并从半导体晶片正面取下衬底的传送工序是在研磨工序之后和随后的处理工序之前执行。衬底是由多个层组成的叠置层形成。
Description
发明领域
本发明涉及一种处理半导体晶片的方法和在这种处理方法中所用的衬底,其中半导体晶片具有由在正面以网格形式排列的划片槽所限定的大量矩形区并且在每个矩形区内都有半导体电路。
先有技术描述
本领域的普通技术人员都知道,在半导体器件的生产中,大量的矩形区是由在半导体晶片正面以网格形式排列的划片槽所限定,并且在每个矩形区内形成半导体电路。对半导体晶片背面进行研磨以减少它的厚度并且沿划片槽分割半导体晶片以使矩形区彼此分开,由此形成一个个半导体芯片。
通常,对半导体晶片背面应用研磨装置以将它的厚度减小到预定值,然后对半导体晶片正面用划片装置沿划片槽分割,使矩形区彼此分开。当沿着划片槽分割半导体晶片时,半导体晶片通过安装带放置在框架上,其中框架的中心部分具有安放口,这样由划片分开的矩形区可以作为一个单元进行传送或清洗。更准确地说,安装带以这样的方式固定在框架上:它穿过安放口并且在安放口内粘贴在半导体晶片背面,这样就将半导体晶片放置在框架上。此后,被分开的矩形区,也就是半导体芯片被收集并且传送到预定位置。
现在,首先对半导体晶片正面使用划片装置以便沿划片线形成预定深度的细槽,然后对半导体晶片背面使用研磨装置以便减小半导体晶片的厚度,这样由于上述细槽的存在就可以使矩形区彼此分开。因此,当要对半导体晶片背面进行研磨时,通过安装带将半导体晶片放置在在中心部分具有安放口的框架上,使得各个分开的矩形区可以作为一个单元进行传送或清洗。更准确地说,安装带以这样的方式固定在框架上:它穿过框架的安放口并且在安放口内粘贴在半导体晶片正面,这样就半导体晶片放置在框架上。此后,被分开的矩形区,也就是半导体芯片被收集并且传送到预定位置。
为了获得体积小,重量轻的半导体芯片,现在经常需要对半导体晶片背面进行研磨以大幅度减小半导体晶片的厚度,例如,减小到150微米或更小,特别是50微米或更小。举例说,当大幅度减小半导体晶片厚度时,半导体晶片的硬度会变得很低,这样在不损伤半导体晶片的情况下研磨半导体晶片并且以预定速度传送经研磨过的半导体晶片将变得很困难。为了避免半导体晶片由于研磨而受到损伤,通过在半导体晶片正面粘有保护性衬底或保护性带子的情况下对半导体晶片背面应用研磨装置来对半导体晶片进行研磨。但是,当将保护性衬底或保护性带子粘贴在半导体晶片正面时,在研磨半导体晶片背面的工序完成后必须从半导体晶片正面直接触及半导体晶片以进行处理,例如,沿划片槽划片,收集分开的矩形区等。然而,保护性的衬底或保护性的带子却妨碍了这样的触及。
发明内容
本发明的第一目的就是提供一种新颖的、改进的处理半导体晶片的方法,它可以在不损伤半导体晶片的情况下对半导体晶片背面进行研磨,按照要求轻松完整的传送半导体晶片,接着,对半导体晶片背面进行的研磨完成后可以自由的处理半导体晶片正面,即使是通过对半导体晶片背面进行研磨大幅度地减小了半导体晶片的厚度。
本发明的第二目的就是为实现第一目的的处理半导体晶片的方法提供一个衬底,它作为一种基片可以方便的粘贴在半导体晶片正面以支持半导体晶片,并且在从半导体晶片正面取下时,不会使半导体晶片损伤。
本发明的发明人进行过精深的研究,结果发现实现上面的第一目的可以这样达到:在对半导体晶片背面进行研磨工序前,将半导体晶片正面粘贴在衬底上以便将半导体晶片放置在衬底上,然后对于通过粘贴在半导体晶片背面的安装带将半导体晶片放置在其中心部分具有安放口的框架上,并从半导体晶片正面取下衬底的传送工序是在研磨工序之后和随后的处理工序之前进行,而随后的处理工序是从半导体晶片正面触及半导体晶片以进行预定处理。
发明人进一步发现可以通过由多层构成的叠置层形成的衬底实现第二目的。
换句话说,根据本发明的一方面,提供了一种处理半导体晶片的方法,其中半导体晶片具有由在正面以网格形式排列的划片槽所限定的大量矩形区,而在每个矩形区内都有半导体电路,此方法包括:
通过将半导体晶片正面粘贴在衬底上从而将半导体晶片放置在衬底上的安装工序;
用一种吸盘装置经衬底吸附半导体晶片正面并且通过对半导体晶片背面应用一种研磨装置来对半导体晶片背面进行研磨以减小半导体晶片厚度的研磨工序;
以穿过安放口的方式在中心部分具有安放口的框架上固定安装带,将半导体晶片背面粘贴在安装带上以便在框架的安放口内放置半导体晶片并且将半导体晶片背面粘贴在安装带上之前或之后从半导体晶片正面取下衬底的传送工序;和
从半导体晶片正面触及安装在框架上的半导体晶片并进行预定处理的处理工序。
在传送工序中,最好是在将半导体晶片背面粘贴在安装带上之后再从半导体晶片正面取下衬底。衬底最好是由多层构成的叠置层形成。叠置层是由一层较高硬度层和一层较低硬度层构成,将半导体晶片正面粘附在低硬度层的一面上。当从半导体晶片正面取下衬底时,最好首先去掉高硬度层,然后再去掉低硬度层。衬底最好包括叠置在一起的多个高硬度层。每一个高硬度层都可以是聚对苯二甲酸乙二醇酯薄层或薄膜,而低硬度层是聚烯烃薄层或薄膜。衬底要比半导体晶片大一些,衬底的外缘超出半导体晶片外缘最好1-2毫米。在本发明的优选实施例中,处理工序是一种划片工序,它通过经由安装带将半导体晶片背面吸附在吸盘装置上并且从半导体晶片正面对半导体晶片用划片装置沿划片槽分割半导体晶片来实现。在另一个优选实施例中,在放置在衬底上的半导体晶片的正面上沿划片线形成预定深度的细槽,当在研磨工序中对半导体晶片进行研磨时,半导体晶片就被分成许多个矩形区,处理工序是把一个个分开的矩形区一个一个的拾起来的收集工序。在研磨工序中,将半导体晶片厚度减小到150微米或更小。
根据本发明的另一方面,为半导体晶片提供了一种衬底,它是由多个层构成的叠置层形成的。
叠置层最好是由一层较高硬度层和一层较低硬度层构成,半导体晶片粘贴在低硬度层的一面上。叠置层最好包括多个高硬度层。每一个高硬度层都可以是聚对苯二甲酸乙二醇酯薄层或薄膜,而低硬度层可以是聚烯烃薄层或薄膜。当将半导体晶片放置在衬底上时,最好衬底要比半导体晶片大一些并且衬底的外缘超出半导体晶片外缘1-2毫米。
附图说明
图1是对半导体晶片应用本发明处理方法的半导体晶片典型实例的透视图;
图2是示出在本发明处理方法的安装工序中将半导体晶片放置在衬底上的状态的透视图;
图3是示出在本发明处理方法的安装工序中将半导体晶片放置在衬底上的状态的侧视图;
图4是示出本发明处理方法中的研磨工序的示意侧视图;
图5(a)和图5(b)是示出本发明处理方法中的传送工序的示意剖视图;
图6是示出在本发明处理方法中的传送工序完成之后,通过安装带将半导体晶片放置在框架上的状态的透视图;和
图7是示出本发明处理方法中的划片工序(处理工序)的示意剖视图。
优选实施例详述
下面将结合附图详细描述半导体晶片的处理方法和在本发明的方法中所用衬底的优选实施例。
图1示出了对半导体晶片应用本发明的处理方法的一个半导体晶片的典型例子。所说明的半导体晶片2是一个圆盘形且在正面有许多矩形区8,其中在晶片的周边部分有所谓“直接定向”的直线边缘4,在正面以网格形式排列的划片槽6限定了这些矩形区8。每个矩形区内都形成有半导体电路。
在本发明的处理方法中进行安装工序。在安装工序中,如图2和图3所示,通过将半导体晶片2正面粘贴在衬底10上使半导体晶片2放置在衬底10上。衬底10可以是类似圆盘的形状或者与半导体晶片2相似的性状,有直线边缘与半导体晶片2的直线边缘4相一致。
最好衬底10比半导体晶片2稍微大一些,并且衬底10的外缘超过半导体晶片2的外缘。衬底10外缘超出半导体晶片2外缘的凸出长度约为1-2毫米。当衬底10是类似圆盘的形状而半导体晶片2有直线边缘4时,衬底10的外缘超出半导体晶片2的外缘1-2毫米但不包括直线边缘4的部分,且和直线边缘4相一致的衬底10外缘的凸出长度最好大于1-2毫米(在本说明书中,当半导体晶片2有直线边缘4时,衬底10外缘的凸出长度是指不包括与半导体晶片2直线边缘相对应的外缘部分的衬底10外缘的凸出长度)。在半导体晶片2的处理中,多个半导体晶片2放在未示出的盒内。具体而说,在多数情况下,半导体晶片2在多个存储槽内存储并传送,这些存储槽垂直开在盒的侧壁上,具有固定的间距。当半导体晶片2非常薄(例如50微米或更小)而半导体晶片2的外缘与存储槽的底面等接触时,就存在使半导体晶片2经常受损的可能性。因此,当放置有半导体晶片2的衬底10的外缘超出半导体晶片2的外缘时,就必然防止了半导体晶片2的外缘和存储槽的底面等直接接触,从而避免了半导体晶片2的损伤。然而,当衬底10过大,它的外缘突出太多时,放置有半导体晶片2的衬底10就不能存储在有标准尺寸的盒的存储槽内。此外,当衬底10只是比半导体晶片2稍微大一些,且衬底10的外缘超出半导体晶片2的外缘时,根据发明者的经验,正如后面将要描述的那样,在对半导体晶片2背面进行研磨时,在半导体晶片2的外缘附近产生碎片的可能性将大大减小,并且从衬底10上取下半导体晶片2的操作变得相当的容易,尽管这些现象的原因还没有弄清楚。
衬底10最好由多个层的叠置层构成,特别是,由一层较高硬度层和一层较低硬度层构成叠置层,半导体晶片2粘贴在低硬度层的一面上。高硬度层最好有多个层。在所说明的实施例中,衬底10是一个叠置层,它是由在最顶层处的一层低硬度层12和位于低硬度层12下面的三层高硬度层14构成的。低硬度层12可以是聚烯烃薄层或薄膜,高硬度层14可以是聚时苯二甲酸乙二醇酯薄层或薄膜。低硬度层12和三层高硬度层14通过粘合剂粘贴在一起。优选的粘合剂是一种因紫外线辐射曝光就会失去或减少粘着性而消化的紫外线消化粘合剂,或者是一种因加热就会失去或减少粘着性而消化的加热消化粘合剂。这种优选使用紫外线消化粘合剂或加热消化粘合剂的粘合剂,也可以用在低硬度层12的顶面上,这样就将半导体晶片2的正面粘贴在低硬度层12的顶面上。因此,半导体晶片2以正面朝下的方式放置在衬底10上,即它的背面朝上。
接下来进行研磨工序。如图4所示,在此研磨工序中使用一种带有多孔夹盘的吸盘装置16。这种吸盘装置16的外径比衬底10的外径稍微的大一些,衬底10和放置在衬底10上的半导体晶片2一起放在吸盘装置16上。吸盘装置16和真空源连通,通过衬底10将半导体晶片2背面吸到在吸盘装置16上。用研磨装置18对半导体晶片2背面进行研磨,将它的厚度减小到预定值。研磨装置18是一种在底面有金刚石颗粒研磨片的环形研磨工具。在对半导体晶片2背面进行研磨的过程中,固定半导体晶片2的吸盘装置16以它的中心轴旋转而研磨装置18也以它的中心轴旋转,研磨装置18压在半导体晶片2的背面上。在研磨工序中,由于半导体晶片2因衬底10粘贴在它的正面上而得到加固,因此就有可能将半导体晶片2的厚度研磨到例如150微米或更小,特别是50微米或更小,而不会引起例如损伤半导体晶片2的问题。如上面描述的那样,对半导体晶片2背面进行研磨,可以优选使用一种例如由Disco有限公司出售的标牌为‘DFG841,的研磨机。当使用上面提到的研磨机时,多个在衬底10放置上的半导体晶片2在垂直方向上以固定间距装在众所周知的盒里(未示出),提供给研磨机。
在本发明的处理方法中,在研磨工序之后进行传送工序是很重要的。在图5(a)和图5(b)所示的传送工序中,首先通过安装带20将半导体晶片2放置在一个框架22上。框架22是一个环形构件,它由适当的合成树脂或金属构成并且在中心部分有一个环形安放口24。安装带20是由适当的合成树脂薄层或薄膜构成的,在它的一面,也就是在它的底面上使用一种粘合剂,如优选用紫外线消化粘合剂或加热消化粘合剂,这样就可以将安装带20粘贴在框架的一面上,也就是顶面上。如图5(a)所示,使贴有安装带20的框架22朝着放置在平台26(这个平台26可以是由图4所示的吸盘装置16或是有与吸盘装置16分开的支撑单元构成)上的半导体晶片2向下移动,这样半导体晶片2就可以放置在框架22的安放口24内。安装带20的底面就粘贴在半导体晶片2背面上。其后,将从底面到顶面以所说的顺序放置的衬底10,半导体晶片2,框架22和安装带20翻过来,使得以从底面到顶面为安装带20,框架22,半导体晶片2和衬底10这样的顺序组合放置在一个适当的平台28上。对衬底10进行紫外线曝光或加热,消化衬底10和半导体晶片2之间的粘合剂以及衬底10的邻层之间的粘合剂,使它们的粘着性丧失或减少。然后,将构成衬底10的每一层即低硬度层12和三层高硬度层14的一端逐层地推向另一端,按着先后次序去掉它们。换句话说,在图5(b)所示的情况中,首先去掉最顶层的高硬度层14,其次是第二层的高硬度层14,接着是第三层的高硬度层14,最后是低硬度层12,这样就从半导体晶片2正面取下衬底10。因此,半导体晶片2的状态发生了改变,从因其正面粘贴在衬底10上而放置在衬底10上变到因其背面粘贴在安装带20上而放置在框架22上。图6示出了经由安装带20以正面朝上的状态放置在框架22上的半导体晶片2。
附带地提一下,对于在所说明的实施例中所用的衬底10,下面的情况应该值得注意。也就是说,衬底10是由低硬度层12和高硬度层14构成的叠置层。因此,即便高硬度层14有相对较低的硬度,整个叠置层的整体还是有相当高的硬度。低硬度层12作为“缓冲”材料来保护半导体晶片2的表面免受到外力。因此,即便以图4所说明的方式对半导体晶片2进行研磨,使它的厚度变成150微米或更小,特别是50微米或更小,因为用衬底10使半导体晶片2完全得到了加固,所以半导体晶片2就可以完全得到很好的研磨而不会受损伤。相反,要从半导体晶片2正面取下衬底10时,不能将整个衬底10一次取下,而是先一个一个的取下三层高硬度层14,然后再取下低硬度层12,如上面所述。这样,当从半导体晶片2正面取下衬底10时,就可以避免在半导体晶片2内有过多的应力产生。另外,当取下有较高硬度的高硬度层14时,在高硬度层14和半导体晶片2正面之间存在的低硬度层12的作用是作为所谓的缓冲材料来减少在半导体晶片2内产生的应力。这样,就可以从半导体晶片2正面取下衬底10,而不会有因在半导体晶片2内产生过大应力而损伤半导体晶片2的可能。然而,从半导体晶片2正面将有相当高硬度的衬底10整体一次取下时,就有可能因在半导体晶片2内产生相当大的应力而损伤半导体晶片2。
在上面的传送工序完成后,通过在半导体晶片2正面进行预定处理来完成处理工序。在所说明的实施例中,如图7所示,用吸盘装置30通过安装带20吸住半导体晶片2背面,对半导体晶片2正面用划片装置32沿划片槽6分割半导体晶片2。吸盘装置30包括一个多孔夹盘,它与一个真空源连通,通过安装带20吸住半导体晶片2背面。用一个薄的圆形刀片可方便组成划片装置32,这个刀片是通过用适当的粘合剂粘合金刚石磨料颗粒形成的。当使吸盘装置30和划片装置32沿划片槽6相对移动,同时使划片装置32以它的中心轴高速旋转时,半导体晶片2沿划片槽6被分割,成多个相互分离的矩形区8。保持安装带20不被切割,这样,即便这些矩形区8彼此分开,它们也还保持背面粘贴在安装带20上,并且保持处在框架22上。在完成划片工序后,清洗这些分开的矩形区8,一个一个的收集,传送到预定位置。如上面所述的半导体晶片2的分割,可以用一种由Disco有限公司出售的标牌为DFD641的划片机(也称为“切块机”)来方便的执行。甚至当使用这种类型的划片机时,放置在框架22上并且在众所周知的带盒中(未示出)在垂直方向以固定间距存放的多个半导体晶片2也可以在这种划片机中使用。
在所说明的实施例中,在通过对半导体晶片2背面进行研磨使半导体晶片2的厚度减小到预定值之后,沿划片槽6分割半导体晶片2。也可以是,在图4所示的研磨工序之前,在半导体晶片2正面沿划片槽6刻上预定深度的细槽(以与结合图7所说明划片工序相同的划片工序刻上细槽)。这样,当以图4所示研磨工序对半导体晶片2背面进行研磨以减小它的厚度时,由于存在上面所提到的细槽,半导体晶片2就被分成矩形区8,并且这些矩形区8依然保持在衬底上放置。当进行结合图5(a)和图5(b)所说明的传送工序时,一个一个分开的矩形区8每一个都通过安装带20被放置在框架22上。这样,用于收集一个一个分开的矩形区8且传送它们到预定位置(例如,用于放置矩形区8的平台)的众所周知的收集工序可以在传送工序完成之后作为处理工序来进行。
上面结合附图对本发明的优选实施例作了详细说明,应该理解,本发明并不局限于此,并且只要不脱离本发明的精神和范围,可以对本发明进行各种变化和修改。
Claims (17)
1.一种处理具有由在正面以网格形式排列的划片槽所限定的大量矩形区并且在每个矩形区内都有半导体电路的半导体晶片的方法,包括:
通过将半导体晶片正面粘贴在衬底上从而将半导体晶片放置在衬底上的安装工序;
用一种吸盘装置通过衬底吸附半导体晶片正面并且通过对半导体晶片背面用一种研磨装置对半导体晶片背面进行研磨以减小半导体晶片厚度的研磨工序;
以穿过安放口的方式在中心部分具有安放口的框架上固定安装带,将半导体晶片背面粘贴在安装带上以便在框架的安放口内放置半导体晶片,并且将半导体晶片背面粘贴在安装带上之前或之后从半导体晶片正面取下衬底的传送工序;和
从半导体晶片正面触及放置在框架上的半导体晶片并进行预定处理的处理工序。
2.根据权利要求1处理半导体晶片的方法,其中在传送工序中将半导体晶片背面粘贴在安装带上之后再从半导体晶片正面取下衬底。
3.根据权利要求1处理半导体晶片的方法,其中衬底由多个层组成的叠置层形成。
4.根据权利要求3处理半导体晶片的方法,其中衬底由一层较高硬度层和一层较低硬度层构成的叠置层形成,半导体晶片正面粘贴在低硬度层的一面上,当要从半导体晶片正面取下衬底时,首先去掉高硬度层,然后再去掉低硬度层。
5.根据权利要求4处理半导体晶片的方法,其中衬底包括叠置在一起的多个高硬度层。
6.根据权利要求4处理半导体晶片的方法,其中每一个高硬度层都是聚对苯二甲酸乙二醇酯薄层或薄膜,低硬度层是聚烯烃薄层或薄膜。
7.根据权利要求1处理半导体晶片的方法,其中衬底要比半导体晶片大一些并且衬底的外缘要超出半导体晶片外缘。
8.根据权利要求7处理半导体晶片的方法,其中衬底的外缘要超出半导体晶片外缘1-2毫米。
9.根据权利要求1处理半导体晶片的方法,其中处理工序是一个划片工序,它是通过安装带将半导体晶片背面吸附在吸盘装置上并且对半导体晶片正面用划片装置沿划片槽分割半导体晶片来实现的。
10.根据权利要求1处理半导体晶片的方法,其中在放置在衬底上的半导体晶片的正面沿划片槽形成预定深度的细槽,且当在研磨工序中对半导体晶片进行研磨时,半导体晶片被分成许多个矩形区,处理工序是把一个个分开的矩形区一个一个的拾起来的收集工序。
11.根据权利要求1处理半导体晶片的方法,其中在研磨工序中将半导体晶片的厚度减小到150微米或更小。
12.一种用在半导体晶片上的衬底,它是由多个层构成的一个叠置层形成。
13.根据权利要求12的半导体晶片衬底,其中叠置层包括一层较高硬度层和一层较低硬度层,半导体晶片粘贴在低硬度层的一面上。
14.根据权利要求13的半导体晶片衬底,它包括叠置在一起的多个高硬度层。
15.根据权利要求13的半导体晶片衬底,其中每一个高硬度层都是聚对苯二甲酸乙二醇酯薄层或薄膜,低硬度层是聚烯烃薄层或薄膜。
16.根据权利要求12的半导体晶片衬底,当将半导体晶片放置在衬底上时,衬底要比半导体晶片大一些并且衬底的外缘要超过半导体晶片外缘。
17.根据权利要求16的半导体晶片衬底,它的外缘超出半导体晶片外缘1-2毫米。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP368158/01 | 2001-12-03 | ||
JP2001368158A JP4074758B2 (ja) | 2001-06-18 | 2001-12-03 | 半導体ウエーハの加工方法 |
JP368158/2001 | 2001-12-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1423304A true CN1423304A (zh) | 2003-06-11 |
CN1263088C CN1263088C (zh) | 2006-07-05 |
Family
ID=19177788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021548978A Expired - Lifetime CN1263088C (zh) | 2001-12-03 | 2002-12-03 | 一种处理半导体晶片的方法和所用的半导体晶片的衬底 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6869830B2 (zh) |
EP (1) | EP1316992B1 (zh) |
KR (1) | KR100816641B1 (zh) |
CN (1) | CN1263088C (zh) |
DE (1) | DE60210910T2 (zh) |
SG (1) | SG120887A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101982870A (zh) * | 2010-09-21 | 2011-03-02 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
CN104024359A (zh) * | 2011-12-27 | 2014-09-03 | 第一毛织株式会社 | 切割芯片接合膜和用于在该切割芯片接合膜上形成切口的方法 |
CN106847846A (zh) * | 2016-12-23 | 2017-06-13 | 江苏正桥影像科技股份有限公司 | 一种超薄图像传感器晶片的磨制方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273895A (ja) * | 2003-03-11 | 2004-09-30 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP2005051018A (ja) * | 2003-07-28 | 2005-02-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP4447280B2 (ja) * | 2003-10-16 | 2010-04-07 | リンテック株式会社 | 表面保護用シートおよび半導体ウエハの研削方法 |
JP4749851B2 (ja) * | 2005-11-29 | 2011-08-17 | 株式会社ディスコ | ウェーハの分割方法 |
JP2010016116A (ja) * | 2008-07-02 | 2010-01-21 | Disco Abrasive Syst Ltd | 半導体デバイスの製造方法 |
JP5322609B2 (ja) * | 2008-12-01 | 2013-10-23 | 日東電工株式会社 | 半導体装置製造用フィルムロール |
KR101223633B1 (ko) * | 2012-02-20 | 2013-01-17 | 코스텍시스템(주) | 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩과 디본딩 처리방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
JPH0529455A (ja) * | 1991-07-23 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
US5476566A (en) | 1992-09-02 | 1995-12-19 | Motorola, Inc. | Method for thinning a semiconductor wafer |
JP3438369B2 (ja) * | 1995-01-17 | 2003-08-18 | ソニー株式会社 | 部材の製造方法 |
TW311927B (zh) * | 1995-07-11 | 1997-08-01 | Minnesota Mining & Mfg | |
US6083811A (en) * | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
JP3535318B2 (ja) | 1996-09-30 | 2004-06-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
JPH11204551A (ja) * | 1998-01-19 | 1999-07-30 | Sony Corp | 半導体装置の製造方法 |
JP2000038556A (ja) | 1998-07-22 | 2000-02-08 | Nitto Denko Corp | 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法 |
JP3410371B2 (ja) * | 1998-08-18 | 2003-05-26 | リンテック株式会社 | ウエハ裏面研削時の表面保護シートおよびその利用方法 |
JP2000331962A (ja) * | 1999-05-18 | 2000-11-30 | Lintec Corp | 半導体ウエハの加工方法および半導体ウエハ支持部材 |
KR20010003597A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 반도체 웨이퍼 가공방법 |
JP2001044144A (ja) * | 1999-08-03 | 2001-02-16 | Tokyo Seimitsu Co Ltd | 半導体チップの製造プロセス |
-
2002
- 2002-09-24 US US10/252,359 patent/US6869830B2/en not_active Expired - Lifetime
- 2002-09-24 SG SG200205769A patent/SG120887A1/en unknown
- 2002-09-28 KR KR1020020059055A patent/KR100816641B1/ko active IP Right Grant
- 2002-11-14 EP EP02025405A patent/EP1316992B1/en not_active Expired - Lifetime
- 2002-11-14 DE DE60210910T patent/DE60210910T2/de not_active Expired - Lifetime
- 2002-12-03 CN CNB021548978A patent/CN1263088C/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101982870A (zh) * | 2010-09-21 | 2011-03-02 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
CN104024359A (zh) * | 2011-12-27 | 2014-09-03 | 第一毛织株式会社 | 切割芯片接合膜和用于在该切割芯片接合膜上形成切口的方法 |
CN104024359B (zh) * | 2011-12-27 | 2015-11-25 | 第一毛织株式会社 | 切割芯片接合膜和用于在该切割芯片接合膜上形成切口的方法 |
CN106847846A (zh) * | 2016-12-23 | 2017-06-13 | 江苏正桥影像科技股份有限公司 | 一种超薄图像传感器晶片的磨制方法 |
Also Published As
Publication number | Publication date |
---|---|
SG120887A1 (en) | 2006-04-26 |
EP1316992B1 (en) | 2006-04-26 |
US6869830B2 (en) | 2005-03-22 |
EP1316992A2 (en) | 2003-06-04 |
US20030102557A1 (en) | 2003-06-05 |
EP1316992A3 (en) | 2003-09-24 |
KR20030047705A (ko) | 2003-06-18 |
DE60210910T2 (de) | 2007-05-24 |
KR100816641B1 (ko) | 2008-03-26 |
CN1263088C (zh) | 2006-07-05 |
DE60210910D1 (de) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6399464B1 (en) | Packaging die preparation | |
US7348275B2 (en) | Processing method for semiconductor wafer | |
JP3368876B2 (ja) | 半導体チップ製造方法 | |
CN1263088C (zh) | 一种处理半导体晶片的方法和所用的半导体晶片的衬底 | |
JP4741332B2 (ja) | ウエーハの加工方法 | |
US8486806B2 (en) | Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points | |
JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
CN1601704A (zh) | 晶片的加工方法 | |
CN101075580A (zh) | 切割晶圆的方法 | |
TWI546854B (zh) | The method of grinding | |
JPH06112451A (ja) | Soi基板の製造方法 | |
JP2004349649A (ja) | ウエハーの薄加工方法 | |
JPH10180599A (ja) | 薄板ワーク平面研削装置及び方法 | |
CN1619779A (zh) | 半导体晶片的制造方法 | |
CN112071746B (zh) | 晶圆键合方法 | |
JP4074758B2 (ja) | 半導体ウエーハの加工方法 | |
JP2012222310A (ja) | ウェーハの加工方法 | |
TW200832532A (en) | Method for cutting a wafer and method for manufacturing semiconductor package by using multiple tape | |
JP7515292B2 (ja) | チップの製造方法及びエッジトリミング装置 | |
JP2003077869A5 (zh) | ||
JP5912310B2 (ja) | ウェーハの加工方法 | |
KR20240064528A (ko) | 웨이퍼의 가공 방법 | |
JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
CN112372377B (zh) | 非规则碲锌镉晶片的抛光方法 | |
JPH0790547B2 (ja) | マルチワイヤソーによる切断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20060705 |
|
CX01 | Expiry of patent term |