CN101075580A - 切割晶圆的方法 - Google Patents
切割晶圆的方法 Download PDFInfo
- Publication number
- CN101075580A CN101075580A CNA2007101098810A CN200710109881A CN101075580A CN 101075580 A CN101075580 A CN 101075580A CN A2007101098810 A CNA2007101098810 A CN A2007101098810A CN 200710109881 A CN200710109881 A CN 200710109881A CN 101075580 A CN101075580 A CN 101075580A
- Authority
- CN
- China
- Prior art keywords
- wafer
- cutting
- glued membrane
- crystal grain
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
一种切割晶圆的方法包括下列步骤:提供一晶圆,该晶圆具有一主动表面、一背面以及若干个纵向及横向的切割道,其中该等切割道位于该主动表面上,以界定出若干个晶粒;提供一复合胶膜,贴附该复合胶膜于该晶圆的主动表面,其中该复合胶膜包括一第一胶膜以及一第二胶膜,该第二胶膜位于该第一胶膜与该晶圆的主动表面之间,并且该第二胶膜为透明的;研磨该晶圆的背面;移除该第一胶膜;以及沿该等切割道切割附着有该第二胶膜的该晶圆,以分离该等晶粒。
Description
技术领域
本发明涉及一种切割晶圆的方法,特别是关于一种利用复合胶膜切割晶圆的方法,其复合胶膜可避免污染该晶圆的主动表面。
背景技术
在半导体封装制程中,通常是先将晶圆切割成一颗颗的晶粒(die)12,再将这些晶粒做成功能不同的半导体封装结构。图1至图6显示了现有的一种切割晶圆的方法。首先,提供一晶圆10,该晶圆10具有一主动表面16以及一背面14(图2)。然后,如图1所示,将一研磨胶带20黏贴在该晶圆10的主动表面16上。然后,如图2所示,通过机械研磨装置50研磨(grinding)该晶圆10的背面14。然后,如图3所示,将一切割胶带(Dicing Tape)40黏贴在研磨后的该晶圆10的背面14上,该切割胶带40包括一底膜42以及一晶粒黏膜(Die Attach Film;DAF)44。然后,如图4所示,将该研磨胶带20从该晶圆10的主动表面16上移除,并通过该切割胶带40将该晶圆10固定在晶圆架18上。然后,如图5所示,用一分割机的切割刀30沿切割道32切割晶圆10,以分离晶粒12。最后,如图6所示,以真空吸取器60移动(Pick Up)切割所得的晶粒12,以完成晶粒12的单一化,其中该晶粒黏膜44仍附着在该晶粒12上。另外,图7至8进一步显示了现有的半导体封装结构制造方法。如图7所示,利用该真空吸取器60,将附着有该晶粒黏膜44的该晶粒12移动到一基板70或导线架(图未示)上,并通过加热该晶粒黏膜44将该晶粒12固定在该基板70上。然后,如图8所示,移除该真空吸取器60,并通过一电浆清洗制程(Plasma Clean Process)清洗该晶圆10的主动表面16。最后,通过一焊线打线制程(Wire Bonding Process)以及一封胶体制程,完成一半导体封装结构。
然而,就现有切割晶圆的方法而言,在切割薄晶圆时,容易发生晶粒崩裂(Die Chipping)现象。此外,现有切割晶圆的方法,其切割碎屑会污染该晶粒的主动表面。因此,现有的半导体封装结构制造方法,必须再利用一电浆清洗制程,清洗该晶圆的主动表面,这样将增加制程时间以及成本。
因此,有必要提供一种改进的切割晶圆的方法,以克服现有技术存在的上述缺点。
发明内容
本发明的目的在于提供一种切割晶圆的方法,该方法利用了一复合胶膜,从而可在切割制程中避免切割碎屑污染该晶圆的主动表面。
本发明的另一目的在于提供一种切割晶圆的方法,该方法利用了一复合胶膜,该复合胶膜可支撑薄晶圆,从而在切割时不易发生晶粒崩裂的现象。
为实现上述目的,本发明提供了一种切割晶圆的方法,包括下列步骤:提供一晶圆,该晶圆具有一主动表面、一背面以及若干个纵向及横向的切割道,其中该等切割道位于该主动表面上,以界定出若干个晶粒;提供一复合胶膜,贴附该复合胶膜于该晶圆的主动表面,该复合胶膜包括一第一胶膜以及一第二胶膜,该第二胶膜位于该第一胶膜与该晶圆的主动表面之间,并且该第二胶膜为透明的;研磨该晶圆的背面;移除该第一胶膜;以及沿该等切割道切割附着有该第二胶膜的该晶圆,以分离该等晶粒。
与现有技术相比较,本发明切割晶圆的方法利用了一复合胶,该复合胶膜可在切割制程中发挥作用,避免切割碎屑污染该晶圆的主动表面,以及异物或刮伤等问题。此外,该复合胶膜可支撑薄晶圆,从而在切割时不易发生晶粒崩裂(Die Chipping)的现象。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1至图6为现有切割晶圆方法的立体示意图。
图7至图8为现有半导体封装结构制造方法的立体示意图。
图9为本发明一实施例的切割晶圆的方法的流程图。
图10A为本发明图9所示实施例的切割晶圆的方法的立体示意图。
图10B为图10A中所示的晶圆以及复合胶带A部分的局部放大的剖面示意图。
图11至图15为本发明图9所示实施例的切割晶圆的方法的立体示意图。
图16为利用本发明切割晶圆的方法制造半导体封装结构的一实施例的方法流程图。
图17至图18为图16所示实施例的半导体封装结构制造方法的立体示意图。
图19为利用本发明切割晶圆的方法制造半导体封装结构的另一实施例的方法流程图。
具体实施方式
有关本发明的详细说明及技术内容,现就结合附图说明如下:
请参考图9,图9显示了本发明一实施例的切割工件(例如晶圆)的方法。首先,在步骤102中,如图10A所示,提供一晶圆210,该晶圆210具有一主动表面216、一背面214以及若干个纵向及横向的切割道232,其中该背面214相对于该主动表面216,并且该等切割道232位于该主动表面216上,以界定出若干个晶粒212。该晶圆210的主动表面216上设有集成电路(Integrated Circuit;IC)(图未示)。
在步骤104中,如图10A所示,将一复合胶膜220贴附在该晶圆210的主动表面214上。该复合胶膜220包括第一胶膜222以及第二胶膜226,该第二胶膜226位于该第一胶膜222与该晶圆210的主动表面216之间,该第一胶膜222与该第二胶膜226之间的黏力小于该第二胶膜226与该晶圆210之间的黏力,并且该第二胶膜226为透明的。如图10B所示,该第一胶膜222包括一第一基材223以及一第一黏层224,该第二胶膜226包括一第二基材227以及一第二黏层228。该第一黏层224的黏性小于该第二黏层228的黏性。较佳地,该第一基材223的厚度约为90μm,该第一黏层224的厚度约为10μm,该第二基材227的厚度约为90μm,并且该第二黏层228的厚度约为20μm。该第一胶膜222为一般的研磨胶带。该第二胶膜226的第二基材227为透明的,并且由一预定硬度的材料制成,不易变形,以避免晶圆210翘曲。该第二胶膜226的第二黏层228为透明的,并且可通过热能或紫外线(UV)光而去除其黏性,其中该热能通过约加热至摄氏130~150度而获得。
在步骤106中,如图11所示,利用一机械研磨装置250研磨该晶圆210的背面214,使该晶圆210达到一预定厚度。在步骤108中,如图12所示,将一切割胶带240贴附在研磨后的该晶圆210的背面214上,其中该切割胶带240包括一底膜242以及一晶粒黏膜244,该底膜242的黏性小于该晶粒黏膜244。在步骤110中,如图13所示,将该第一胶膜222从该晶圆210的该第二胶膜226上移除,并通过该切割胶带240将该晶圆210固定在一晶圆架218上。由于该第一胶膜222与该第二胶膜226之间的黏力小于该第二胶膜226与该晶圆210之间的黏力,因此该第二胶膜226仍可附着在该晶圆210的主动表面216上。
在步骤114中,如图14所示,以一分割机的切割刀230沿该等切割道232切割附着有该第二胶膜226的该晶圆210,以分离晶粒212。由于该第二胶膜226为透明的,因此该第二胶膜226不但不会妨碍切割刀230沿该等切割道232切割该晶圆210,反而还可在切割制程中发挥作用,可避免切割碎屑污染该晶圆210的主动表面216。此外,该第二胶膜226可支撑薄晶圆,切割时不易发生晶粒崩裂(Die Chipping)的现象。
在步骤116中,如图15所示,以真空吸取器260移动(Pick Up)切割获得的晶粒212,并从该底膜242上移除,以完成晶粒212的单一化,其中该晶粒212上附着有该第二胶膜226以及该晶粒黏膜244。由于该底膜242的黏性小于该晶粒黏膜244,因此该晶粒黏膜244仍可附着在该晶粒212上。
与现有技术相比较,本发明实施例的切割晶圆的方法利用了一复合胶膜,该复合胶膜可在切割制程中发挥作用,避免切割碎屑污染该晶圆的主动表面,以及异物或刮伤等问题。此外,该复合胶膜可支撑薄晶圆,切割时不易发生晶粒崩裂(Die Chipping)现象。
图16显示了利用本发明切割晶圆的方法制造半导体封装结构的一实施例的方法流程图。在步骤118中,如图17所示,利用该真空吸取器260,将上述切割晶圆的方法的步骤116中所述的附着有该第二胶膜226以及该晶粒黏膜244的该晶粒212移动到一载板270上,该载板270为一基板或导线架。然后,在步骤120中,通过一处理方式处理该晶粒黏膜244,使该晶粒212固定在该载板270上,并且通过该处理方式处理该第二胶膜226,使该第二胶膜226去除黏性。例如,该晶粒黏膜244可通过热能(约加热至摄氏130~150度)或紫外线(UV)光而产生固化,该第二胶膜226的第二黏层228也可通过热能(约加热至摄氏130~150度)或紫外线(UV)光而去除其黏性。在步骤122中,如图18所示,利用该真空吸取器260移除该第二胶膜226。最后,在步骤124中,通过一封装制程,完成一半导体封装结构。例如,该封装制程包括一焊线打线制程以及一封胶体制程。
图19显示了利用本发明切割晶圆的方法制造半导体封装结构的另一实施例的方法流程图。该半导体封装结构制造方法包括下列步骤:在步骤312中,将上述切割晶圆的方法的步骤116中所述的该晶粒的晶粒黏膜去除黏性。在步骤314中,移除该晶粒黏膜。在步骤316中,将一银胶配置在一载板上,该载板可为一基板或导线架。在步骤318中,利用真空吸取器,将附着有该第二胶膜的该晶粒移动到该载板上。然后,在步骤320中,通过一处理方式处理该银胶,使该晶粒固定在该载板上,并且通过该处理方式处理该第二胶膜,使该第二胶膜去除黏性。例如,该银胶可通过热能(约加热至摄氏130~150度)或紫外线(UV)光而产生固化,该第二胶膜的第二黏层也可通过热能(约加热至摄氏130~150度)或紫外线(UV)光而去除其黏性。在步骤322中,利用该真空吸取器移除该第二胶膜。最后,在步骤324中,通过一封装制程,完成一半导体封装结构。例如,该封装制程包括一焊线打线制程以及一封胶体制程。
与现有技术相比较,由于本发明切割晶圆的方法利用了一复合胶膜,该复合胶膜的第二胶膜可发挥作用,以避免污染该晶圆的主动表面,以及异物或刮伤等问题。因此,利用本发明切割晶圆的方法制造一半导体封装结构时不需要再利用一电浆清洗制程清洗该晶圆的主动表面,从而不会增加制程时间以及成本。
Claims (10)
1、一种切割晶圆的方法,包括提供一晶圆,所述晶圆具有一主动表面、一背面以及若干个纵向及横向的切割道,其中所述切割道位于所述主动表面上,以界定出若干个晶粒;其特征在于:所述切割晶圆的方法进一步包括下列步骤:
提供一复合胶膜,贴附所述复合胶膜于所述晶圆的主动表面,其中所述复合胶膜包括一第一胶膜以及一第二胶膜,所述第二胶膜位于所述第一胶膜与所述晶圆的主动表面之间,并且所述第二胶膜为透明的;
研磨所述晶圆的背面;
移除所述第一胶膜;以及
沿所述切割道切割附着有所述第二胶膜的所述晶圆,以分离所述晶粒。
2、如权利要求1所述的切割晶圆的方法,其特征在于所述第一胶膜与所述第二胶膜之间的黏力小于所述第二胶膜与所述晶圆之间的黏力。
3、如权利要求1所述的切割晶圆的方法,其特征在于所述第一胶膜进一步包括一第一基材以及一第一黏层,所述第二胶膜包括一第二基材以及一第二黏层。
4、如权利要求3所述的切割晶圆的方法,其特征在于所述第一黏层的黏性小于所述第二黏层的黏性。
5、如权利要求1所述的切割晶圆的方法,其特征在于所述第一胶膜为一研磨胶带。
6、如权利要求3所述的切割晶圆的方法,其特征在于所述第二黏层通过热能而去除其黏性。
7、如权利要求6所述的切割晶圆的方法,其特征在于所述热能通过加热至摄氏130~150度而获得。
8、如权利要求3所述的切割晶圆的方法,其特征在于所述第二黏层通过紫外线(UV)光而去除其黏性。
9、如权利要求1所述的切割晶圆的方法,其特征在于进一步包括下列步骤:
将一切割胶膜贴附在研磨后的所述晶圆的背面上,所述切割胶膜包括一底膜以及一晶粒黏膜。
10、如权利要求9所述的切割晶圆的方法,其特征在于进一步包括下列步骤:
移动切割所得的晶粒,以完成晶粒的单一化,其中所述晶粒上附着有所述第二胶膜以及所述晶粒黏膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101098810A CN100530593C (zh) | 2007-06-01 | 2007-06-01 | 切割晶圆的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101098810A CN100530593C (zh) | 2007-06-01 | 2007-06-01 | 切割晶圆的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101075580A true CN101075580A (zh) | 2007-11-21 |
CN100530593C CN100530593C (zh) | 2009-08-19 |
Family
ID=38976508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101098810A Active CN100530593C (zh) | 2007-06-01 | 2007-06-01 | 切割晶圆的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100530593C (zh) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102044404A (zh) * | 2009-10-12 | 2011-05-04 | 桑迪士克股份有限公司 | 用于使经切分的半导体裸片与裸片贴胶带分离的*** |
CN102637608A (zh) * | 2011-02-10 | 2012-08-15 | 新科金朋有限公司 | 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法 |
CN103240806A (zh) * | 2012-02-06 | 2013-08-14 | 奇景光电股份有限公司 | 晶片切割方法 |
CN104465903A (zh) * | 2014-12-16 | 2015-03-25 | 马鞍山太时芯光科技有限公司 | 一种揭膜剂及其制备方法和减少led芯片倒膜损失的方法 |
TWI479556B (zh) * | 2010-05-07 | 2015-04-01 | Alpha & Omega Semiconductor Cayman Ltd | 一種用於超薄晶圓工藝的管芯貼片方法 |
US9293401B2 (en) | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
CN105742244A (zh) * | 2016-03-31 | 2016-07-06 | 吉林华微电子股份有限公司 | 硅片裂片崩边阻断方法 |
US9401331B2 (en) | 2008-12-12 | 2016-07-26 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9768155B2 (en) | 2008-12-12 | 2017-09-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
CN108500826A (zh) * | 2017-02-27 | 2018-09-07 | 东莞新科技术研究开发有限公司 | 晶圆背面研磨方法 |
CN109909623A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(北京)有限公司 | 用于晶圆的切割方法 |
CN111180322A (zh) * | 2018-11-13 | 2020-05-19 | 华邦电子股份有限公司 | 切割晶圆的方法 |
CN111599743A (zh) * | 2020-07-06 | 2020-08-28 | 绍兴同芯成集成电路有限公司 | 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法 |
CN111696968A (zh) * | 2019-03-14 | 2020-09-22 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
CN112635412A (zh) * | 2020-12-21 | 2021-04-09 | 苏州日月新半导体有限公司 | 半导体结构及制造半导体结构的方法 |
CN112798931A (zh) * | 2020-12-31 | 2021-05-14 | 苏州日月新半导体有限公司 | 新型集成电路失效分析检测方法 |
CN113523597A (zh) * | 2021-07-08 | 2021-10-22 | 湖北三维半导体集成制造创新中心有限责任公司 | 晶圆切割方法 |
-
2007
- 2007-06-01 CN CNB2007101098810A patent/CN100530593C/zh active Active
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9847324B2 (en) | 2008-12-12 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US10622293B2 (en) | 2008-12-12 | 2020-04-14 | Jcet Semiconductor (Shaoxing) Co., Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLB-MLP) |
US9293401B2 (en) | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
US9401331B2 (en) | 2008-12-12 | 2016-07-26 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US10475779B2 (en) | 2008-12-12 | 2019-11-12 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9768155B2 (en) | 2008-12-12 | 2017-09-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
CN102044404A (zh) * | 2009-10-12 | 2011-05-04 | 桑迪士克股份有限公司 | 用于使经切分的半导体裸片与裸片贴胶带分离的*** |
TWI479556B (zh) * | 2010-05-07 | 2015-04-01 | Alpha & Omega Semiconductor Cayman Ltd | 一種用於超薄晶圓工藝的管芯貼片方法 |
CN102637608A (zh) * | 2011-02-10 | 2012-08-15 | 新科金朋有限公司 | 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法 |
CN102637608B (zh) * | 2011-02-10 | 2017-04-12 | 新科金朋有限公司 | 半导体器件和形成用于3d fo‑wlcsp的垂直互连结构的方法 |
CN103240806A (zh) * | 2012-02-06 | 2013-08-14 | 奇景光电股份有限公司 | 晶片切割方法 |
CN104465903B (zh) * | 2014-12-16 | 2017-05-17 | 马鞍山太时芯光科技有限公司 | 一种揭膜剂及其制备方法和减少led芯片倒膜损失的方法 |
CN104465903A (zh) * | 2014-12-16 | 2015-03-25 | 马鞍山太时芯光科技有限公司 | 一种揭膜剂及其制备方法和减少led芯片倒膜损失的方法 |
CN105742244A (zh) * | 2016-03-31 | 2016-07-06 | 吉林华微电子股份有限公司 | 硅片裂片崩边阻断方法 |
CN108500826A (zh) * | 2017-02-27 | 2018-09-07 | 东莞新科技术研究开发有限公司 | 晶圆背面研磨方法 |
CN109909623A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(北京)有限公司 | 用于晶圆的切割方法 |
CN111180322A (zh) * | 2018-11-13 | 2020-05-19 | 华邦电子股份有限公司 | 切割晶圆的方法 |
CN111180322B (zh) * | 2018-11-13 | 2022-05-31 | 华邦电子股份有限公司 | 切割晶圆的方法 |
CN111696968A (zh) * | 2019-03-14 | 2020-09-22 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
CN111599743A (zh) * | 2020-07-06 | 2020-08-28 | 绍兴同芯成集成电路有限公司 | 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法 |
CN111599743B (zh) * | 2020-07-06 | 2024-05-28 | 绍兴同芯成集成电路有限公司 | 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法 |
CN112635412A (zh) * | 2020-12-21 | 2021-04-09 | 苏州日月新半导体有限公司 | 半导体结构及制造半导体结构的方法 |
CN112798931A (zh) * | 2020-12-31 | 2021-05-14 | 苏州日月新半导体有限公司 | 新型集成电路失效分析检测方法 |
CN113523597A (zh) * | 2021-07-08 | 2021-10-22 | 湖北三维半导体集成制造创新中心有限责任公司 | 晶圆切割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100530593C (zh) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100530593C (zh) | 切割晶圆的方法 | |
TW529095B (en) | Method of dividing wafer and manufacture of semiconductor device | |
US6162703A (en) | Packaging die preparation | |
JP4741332B2 (ja) | ウエーハの加工方法 | |
CN1601704A (zh) | 晶片的加工方法 | |
CN110265346B (zh) | 晶圆的加工方法 | |
WO1997008745A1 (fr) | Procede et appareil de decollage de la bande de protection adhesive d'une tranche de semi-conducteurs | |
CN111900078B (zh) | 一种铌酸锂晶圆的减薄方法 | |
KR100452661B1 (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
JP6956788B2 (ja) | 基板処理方法及び基板処理システム | |
CN102848305B (zh) | 被加工物的磨削方法 | |
CN110828362B (zh) | 载板的去除方法 | |
CN111463162B (zh) | 载体板的去除方法 | |
US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
US7749866B2 (en) | Method for sawing a wafer and method for manufacturing a semiconductor package by using a multiple-type tape | |
CN1604282A (zh) | 半导体晶片的加工方法 | |
JPH09330940A (ja) | 半導体装置の製造方法 | |
CN111564367B (zh) | 一种晶圆研磨前裂片异常的处理方法 | |
US20070057410A1 (en) | Method of fabricating wafer chips | |
CN1296978C (zh) | 半导体器件的制造方法及半导体制造装置 | |
KR100816641B1 (ko) | 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 | |
JP2013219245A (ja) | 半導体装置の製造方法 | |
CN1163948C (zh) | 晶片切割研磨制作方法 | |
CN110197794B (zh) | 剥离方法 | |
JP2014007332A (ja) | ウエーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |