CN1348203A - 形成沟道金属氧化物半导体器件和端子结构的方法 - Google Patents

形成沟道金属氧化物半导体器件和端子结构的方法 Download PDF

Info

Publication number
CN1348203A
CN1348203A CN01141679A CN01141679A CN1348203A CN 1348203 A CN1348203 A CN 1348203A CN 01141679 A CN01141679 A CN 01141679A CN 01141679 A CN01141679 A CN 01141679A CN 1348203 A CN1348203 A CN 1348203A
Authority
CN
China
Prior art keywords
semiconductor substrate
layer
raceway groove
oxide layer
terminal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01141679A
Other languages
English (en)
Other versions
CN1211843C (zh
Inventor
徐志伟
刘崇民
高明哲
蔡明仁
邝普如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Inc
Original Assignee
General Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Inc filed Critical General Semiconductor Inc
Publication of CN1348203A publication Critical patent/CN1348203A/zh
Application granted granted Critical
Publication of CN1211843C publication Critical patent/CN1211843C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种同时制造沟道MOS器件和端子结构的方法。根据所制备的半导体衬底,MOS器件可以是肖特基二极管、IGBT或DMOS。包括步骤:形成多个用于在有源区内形成沟道MOS器件的第一沟道,以及用于形成端子结构的第二沟道。进行热氧化工艺以在所有各区形成栅氧化层。利用第一导电材料回填第一沟道和第二沟道。深蚀刻以去除多余第一导电材料从而在所述第二沟道内形成间隔物并仅填充第一沟道。去除栅极氧化层。对于IGBT或DMOS器件,要求附加进行热氧化和蚀刻步骤,而对于肖特基二极管可以省略。此后,利用淀积、光刻工艺和蚀刻,形成端子结构氧化层。去除背面多余层后,依次进行溅射金属层淀积、光刻和蚀刻工艺以在半导体衬底的两侧形成第一电极和第二电极。

Description

形成沟道金属氧化物半导体器件和端子结构的方法
技术领域
本发明涉及半导体制造工艺，具体地说，本发明涉及可以防止漏电流的沟道MOS器件的新型端子结构。
背景技术
双扩散型金属氧化物半导体场效应晶体管(DMOSFET)、绝缘栅双极型晶体管(IGBT)以及肖特基二极管均是重要的功率器件，它们在开关模式电源以及其它高速电源开关应用中被广泛地用作输出整流管。例如，应用领域包括：电机驱动电路、通信交换设备、工业自动化以及电子自动化。通常，要求功率器件承受大的正向电流、高反向偏置截止电压，例如高于30伏，并将反向偏置漏电流降低到最小。已有几个报告提出沟道MOS、沟道IGBT和沟道肖特基二极管优于那些具有平面结构的器件。
关于功率晶体管，除了要求此器件在有源区通过大电流外，还要求通常位于管芯末端的有源区周围的端子具有这样一种结构设计，即防止过早出现电压击穿现象。传统端子结构包括硅的局部氧化层(LOCOS)、场电极、保护环、或它们的组合。已知LOCOS通常具有鸟嘴形特征。在鸟嘴中容易出现电场集聚现象，这是因为碰撞电离率高。因此，会增大漏电流并恶化有源区的电特性。
例如，请参考图1，图1示出了具有用于肖特基二极管的沟道MOS结构的半导体衬底以及在其内形成的沟道端子结构。该衬底是重掺杂n+衬底10和在其上形成有外延层20。在外延层20内形成多个沟道MOS15。在有源区5形成包括外延层20/栅极氧化层25/多晶硅层30的沟道MOS器件。有源区5的边界到管芯的边缘是利用传统方法形成的厚度约为6000埃的LOCOS区。
为了减轻电场集聚问题，利用离子注入技术在LOCOS区的下方形成P+掺杂区50。P+掺杂区50是用于增强反向偏置截止电压的保护环。阳极(金属层)55形成在有源区5上并在整个LOCOS区的P+掺杂区50上延伸。目的是使耗尽边界的弯曲区远离有源区5。尽管保护环50可以缓解电场集聚并降低出现在有源区附近的弯曲度，但是如箭头60所示、P+区50与沟道MOS器件底部的下方之间的相邻区不是光滑弯曲。它会增加漏电流并降低反向偏置阻塞能力。类似情况也出现场电极与保护环结合的情况下。此外，上述传统技术要求制造更多的光掩模(至少4个)，因此工艺相当复杂。另一个不利之处是形成这种结构的成本高。
由于上述几个传统端子结构均不能彻底解决问题，所以本发明的一个目的是提出一种新型端子结构。这种新型端子结构可以使耗尽区的弯曲区远离有源区，并且耗尽边界也比上述现有技术的耗尽边界平直。本发明提供的制造方法比现有技术的制造方法更简单。由于同时形成端子结构和沟道，所以仅需要3个光掩模，工艺简单、成本低。
发明内容
本发明公开了一种同时制造沟道MOS器件和端子结构的方法。根据制备的半导体衬底，MOS器件可以是肖特基二极管、DMOS或IGBT，并在第一优选实施例、第二优选实施例和第三优选实施例中分别对它们进行说明。第一优选实施例的方法包括下列步骤：首先，形成多个用于在有源区形成沟道MOS器件的第一沟道和用于形成端子结构的第二沟道。此后，进行热氧化工艺以在所有各区形成栅极氧化层。然后，再利用第一导电材料回填第一沟道和第二沟道。进行深蚀刻工艺以消除多余的第一导电材料从而在第二沟道上形成间隔物并仅填充第一沟道。接着，去除栅极氧化层。之后，通过淀积工艺、光刻以及蚀刻工艺，形成端子结构氧化层。去除背面不必要的各层后，依次进行溅射金属层淀积工艺、光刻工艺以及蚀刻步骤以在半导体衬底的两侧形成第一电极和第二电极。
关于第二优选实施例和第三优选实施例，在淀积端子结构氧化层之前，需要附加进行热氧化和蚀刻步骤以形成导电层间氧化层。因此导电层间氧化层将第一导体层与第二导体层隔开。
附图说明
通过结合附图参考以下详细说明，本发明的上述各方面以及所具有的许多优点将变得更加容易理解，其中：
图1示出了传统沟道肖特基二极管器件和作为端子结构的LOCOS附加保护环；
图2示出了根据本发明在半导体衬底上形成的第一沟道和第二沟道的剖视图；
图3示出了根据本发明利用第一导电材料回填第一沟道和第二沟道的剖视图；
图4示出了根据本发明为了暴露出有源区和间隔物而限定的端子结构氧化层的剖视图；
图5A示出了根据本发明为了实现肖特基二极管和端子结构而在半导体衬底的两侧形成的阳极电极和阴极电极的剖视图；
图5B示出了利用根据本发明的肖特基二极管和端子结构获得的等势线和电力线的模拟结果；
图5C示出了具有和不具有根据本发明端子结构的沟道肖特基二极管的漏电流的模拟结果；
图6示出了根据本发明为DMOS器件和端子结构制备的半导体衬底的剖视图；
图7示出了根据本发明深蚀刻的第一导体层，然后进行高温热氧化工艺以形成导电层间氧化层的剖视图；
图8示出了根据本发明为了暴露有源区和间隔物而限定的端子结构氧化层的剖视图；
图9示出了根据本发明为了实现DMOS器件和端子结构而在半导体衬底的两侧形成的源极和漏极的剖视图；
图10示出了根据本发明为IGBT和端子结构制备的半导体衬底的剖视图；
图11示出了根据本发明为了暴露出有源区和间隔物而限定的端子结构氧化层的剖视图；
图12示出了根据本发明为了实现IGBT和端子结构而在半导体衬底的两侧形成的发射极和集电极的剖视图；
具体实施方式
正如在上述背景技术中所述的那样，传统端子结构包括局部氧化层、场电极、保护环或它们的组合，所有这些均不能彻底解决电场集聚问题。根据设计差异，在不同位置仍会出现电场集聚。本发明提出了一种新型沟道端子结构及其制造方法。此新型沟道端子结构可以克服电场集聚问题。新型沟道端子提供了平直的耗尽边界，并且其弯曲区也远离有源区同时削弱了反向偏置电压。因此，此新型端子结构可以防止过早出现击穿现象。
此外，新型端子结构可以应用于任何功率晶体管，例如肖特基整流管、DMOS、IGBT等。最重要的是可以同时形成沟道MOS器件和沟道端子结构。
以下将依次说明几个典型实施例。
第一优选实施例用于说明同时形成沟道端子结构和肖特基二极管的方法。
请参考图2，图2所示的剖视图示出了半导体衬底100，半导体衬底100包括掺杂有第一导电类型杂质(例如n型)的第一层100A和重掺杂有第一导电类型杂质(例如n+)的基础衬底100B。在基础衬底100B上外延形成第一层100A以形成肖特基接触，基础衬底用于形成欧姆接触，同时在其上形成金属层。
然后，利用CVD在第一衬底100A上形成厚约2000埃-10000埃的氧化层101。接着，在氧化层101上涂敷光刻胶(未示出)以限定多个第一沟道110和第二沟道120。在有源区根据剖视图，各第一沟道110约为0.2-2.0μm宽。台地115将第二沟道120与第一沟道110隔开，并在有源区边界到半导体衬底100(或管芯)的末端之间形成第二沟道120。第二沟道120用于产生平直的耗尽边界并防止电场集聚。
参考图3，去除氧化层101后，进行高温氧化工艺以形成栅极氧化层125。在第一沟道110和第二沟道120的侧壁110A、侧壁120A、底部110B、底部120B以及台地表面115A上形成厚度约在150埃至3000埃之间的栅极氧化层125。或者，还可以利用高温淀积工艺形成栅极氧化层125以形成HTO(高温氧化物淀积)层。
接着，利用CVD，在栅极氧化层125上形成第一导电层140并回填第一沟道110和第二沟道120至少其高度高于台地115。由于CVD工艺，还在半导体衬底的背面100E形成有第一导电层140。第一导电层材料是从包括金属、多晶硅以及非晶硅的组中选择的材料。第一导电层140优选约为0.5μm至3.0μm。为了防止第一沟道的内部出现空隙，优选采用具有阶梯覆盖率的LPCVD(低压CVD)形成的多晶硅层作为第一层140的材料。然而，如果第一沟道110的宽高比大于5，则优先采用利用PECVD形成的非晶硅。非晶硅比多晶硅具有较好的填隙特性。当然，为了使非晶硅具有导电特性，需要对非晶硅进行再结晶工艺。
请参考图4，为了去除台地115A上的多余的第一导电层140，利用台地115上的栅极氧化层125作为蚀刻阻挡层，进行各向异性蚀刻。此工艺之后，在第二沟道120的侧壁125A上形成其宽度(沿剖视图)约为第二沟道的深度的间隔物122。
此后，形成端子结构的介质层150。介质层是TEOS层或HTO层，TEOS层是LPTEOS、PETEOS或O3-TEOS。介质层150约在0.2-1.0μm之间。
接着，为了限定肖特基接触的范围，在介质层150上涂敷光刻胶图形155。然后，利用光刻胶图形155作为掩模进行干刻蚀以暴露出第一沟道110的台地115A和第一导电层140。
参考图5，剥离光刻胶图形155后，去除背面的多余层以暴露出基础衬底100B的表面。多余层是因为要在有源区内制造器件进行热氧化工艺或CVD工艺，而在半导体衬底的背面形成的那些层，它们包括介质层150、第一导电层140以及栅极氧化层125。
此后，进行溅射工艺以淀积第二导电层，从而在第二导电层与第一衬底100A之间形成肖特基接触区175在第二导电层与第二衬底100B之间形成属于欧姆接触的阴极160。最后，在第二导电层上形成光刻胶图形165以限定阳极电极160A。在优选实施例中，从延伸到第二沟道120的有源区到至少离开有源区2.0μm的区域形成阳极160A。因此，耗尽区的弯曲区可以远离有源区。
图5B示出了沟道MOS端子结构(如图5A所示)的电特性之一。例如，为了模拟反向偏置，对肖特基二极管施加反向偏置。因此，例如，阴极160施加有100伏的电压，而阳极施加有0伏的电压。编号180表示等势线。在图5B中，由下到上等势线上承受的电压逐渐降低。与等势线180垂直的线表示电力线。如图所示，仅在有源区产生漏电流，而在端子区下的耗尽区内几乎没有漏电流。此外，由符号180A表示的耗尽区边界具有平直特性，因此不会过早出现电压击穿。仅有少许漏电流。
图5C示出了不具有端子结构195与具有根据本发明的端子结构190的沟道MOS反向电流曲线的比较情况。端子结构只能将反向电流增加8.8％。相反，在LOCOS与保护环结合的传统端子结构中会产生12.8％。因此本发明提供了明显的改进。此外，传统制造工艺至少需要4个光掩模，而本发明仅需要3个光掩模(例如，形成沟道(第一个光掩模)、接触确定(第二个光掩模)，以及蚀刻形成阳极的第二导电层(第三个光掩模))。本发明给出更简单的工艺。
采用根据本发明的端子结构的第二优选实施例可以形成沟道DMOS结构和端子结构。
参考图6，对于DMOS结构，制备的半导体衬底与形成肖特基二极管的情况不同，但是形成工艺非常相似。为了同时形成DMOS和端子结构，首先半导体衬底200从上到下包括利用第一层200A、第二层200B和基础衬底200C。第一层200A和第二层200B通过外延工艺形成在基础衬底200C上
掺杂有p型导电杂质的第一层200A作为底层，在第一层200A的上面然后是重掺杂有p型导电杂质的掺杂层203。第二层200B掺杂有n型导电杂质，第三层200C重掺杂有n型杂质。此外，如图6所示，利用离子注入技术，在第一层200A的上部形成多个n+区以切断p+层203从而形成许多n+区204和p+区204。第一层200A和第二层200B的厚度分别为0.5μm-5.0μm和3μm至30μm。
此后，请参考图7，正如根据第一优选实施例所述的方法，首先形成多个在它们之间具有台地215的第一沟道210和第二沟道220。通过n+区204在有源区形成第一沟道210，从有源区的边界到半导体衬底200(或管芯)的末端形成第二沟道220。
接着，进行高温氧化工艺以形成厚度约在150埃至3000埃之间的栅极氧化层225。然后，将从第一多晶硅或非晶硅内选择的导电层240回填到第一沟道210和第二沟道220并高出台地215。利用台地215A上的栅极氧化层225作为蚀刻阻挡层，进行深蚀刻的步骤以去除多余导电层240。然后用n+区204和p+区203作为阻挡层去除在台地上的栅氧化层225。
接着，通过氧化部分第一导电层240进行另一次热氧化工艺以形成导电层间氧化层245。由于多晶硅的晶粒边界可以提供氧原子快速扩散的路径，所以在第一沟道210和第二沟道220内利用多晶硅或非晶硅形成的氧化层比在半导体衬底和台地215A上形成的氧化层厚得多。
参考图8，进行深蚀刻的步骤以去除第一层200A表面上、n+区204以及p+区203上的热氧化层245。值得注意的是，在提供隔离功能的步骤之后，在第二沟道220的间隔物240上以及在第一导电层240的上表面上仍然存在热氧化层245。然后，在所有各区上形成TEOS氧化层250。在第一层200A的TEOS氧化层250上形成光刻胶图形以限定源极接触区。
参考图9，在进行溅射工艺之前，首先去除在半导体衬底的背面(或称基础衬底200C)形成的多余层。多余层包括TEOS氧化层250、导电层间氧化层245、第一导电层240以及衬底200C表面上的栅极氧化层225，它们是在制造有源区内的器件时同时形成的。
接着，通过溅射进行金属层260的淀积工艺以在第一层200A上形成源极接触并在衬底200C上即在半导体衬底的背面形成漏极接触。与以前相同，仍要求在有源区上形成的金属层260扩展到距离端子结构220至少2.0μm从而与有源区隔开一定距离。为此，与以前相同连续进行光刻工艺和蚀刻工艺。
采用根据本发明的端子结构的第三优选实施例是同步形成沟道IGBT结构和端子结构。
参考图10，对于将作为IGBT结构的沟道MOS，所制备的半导体衬底与形成肖特基二极管的情况不同，但是与用于沟道DMOS器件的半导体衬底非常类似。此外，工艺与制造沟道DMOS的制造工艺几乎相同。为了同时形成IGBT和端子结构，首先所制备的半导体衬底300由上到下包括第一层300A、第二层300B、第三层300C以及基础衬底300D。利用外延工艺，在基础衬底300D上形成第一层300A、第二层300B以及第三层300C。
掺杂型的第一层300A、第二层300B和第三层300C的掺杂浓度与图6所示的半导体衬底的掺杂浓度相同。例如，第一层300A是p型底层，在p衬底层302的上部具有上部n+区304和p+区303。第二层300B是作为漂移区的n-掺杂层，第三层300C是作为缓冲层的n+层300B。然而，衬底300D是p型导电杂质重掺杂区。第一层300A和第二层300B的厚度分别为0.5μm-10.0μm和3μm-100μm。
参考图11，通过n+掺杂区304形成多个第一沟道310。第一沟道310的底部低于p型掺杂层302。此外，第二沟道320和各第一沟道之间分别用0.2μm至4.0μm的台地315隔离。第二沟道320被形成在有源区的边界并延伸到半导体衬底的边缘。
在完成了形成厚度在150埃至3000埃之间的栅极氧化层的热氧化工艺之后，在第一沟道310和第二沟道320上淀积进行利用诸如多晶硅层或非晶硅层的第一导电材料340的填充工艺。然后，利用台地315表面上的栅极氧化层325作为蚀刻阻挡层进行深蚀刻工艺，以致只有第一沟道和第二沟道内的间隔物具有第一导电材料340。
与上述第二实施例相同，去除第一层表面上的栅极氧化层325，然后，进行另一个热氧化工艺工艺以形成导电层340的导电层间氧化层345和金属层(后形成)隔离。此后，除了保留第一沟道310和第二沟道320内的第一导电层之上的部分热氧化层作为导电层间氧化层之外，去除台地315A上方的热氧化层345。
继续参考图11，与以前相同，连续进行在所有各区之上淀积TEOS介质层350的工艺和涂敷光刻胶图形的工艺。此后，进行刻蚀工艺以暴露出n+掺杂区204和p+掺杂区。
图12示出了在溅射金属之前在基础衬底上去除的背面的多余层。通常，在形成了第二导电层之后，在衬底300D的表面上形成金属层以形成集电极。在连续进行光刻工艺和蚀刻工艺之后，在接触p+区303和n+区304的300A的表面上形成发射极，其与p+区303和n+区304接触。发射极的一端远离有源区。
本发明的优点在于：
(1)耗尽边界平直并且耗尽边界的弯曲区远离有源区。这两个特性可以防止发生过早击穿电压现象。
(2)本发明端子结构在反向偏置期间产生的漏电流小于传统LOCOS加保护环端子结构产生的漏电流(8.8％比12.8％)。
(3)制造具有端子结构的沟道MOS器件的方法比传统技术制造沟道MOS器件的方法简单。本发明的端子结构需要的光掩模更少。
正如本技术领域内的熟练技术人员所理解的那样，上述本发明的优选实施例只是对本发明进行说明对其没有限制意义。要求保护包括在所附权利要求所述的实质范围内的各种变换方案和类似方案，其范围应提供最广泛的解释从而包括所有这些变换方案和类似结构。

Claims (25)

1.一种同时制造沟道MOS器件和端子结构的方法，所述方法包括以下步骤：
提供半导体衬底；
形成：多个第一沟道，用于在半导体衬底的有源区内形成所述沟道MOS器件；以及第二沟道，用于从所述有源区的边界到所述半导体衬底的边缘形成所述端子结构，利用台地将所述第二沟道与所述第一沟道隔开；
进行热氧化工艺以在所述半导体衬底的所有各区形成栅氧化物；
利用第一导电材料回填所述多个第一沟道和所述第二沟道；
利用所述台地的所述半导体衬底的表面作为蚀刻阻挡层进行深蚀刻工艺，并在所述第二沟道的侧壁上形成间隔物；
利用所述台地的所述半导体衬底的所述表面作为蚀刻阻挡层，去除所述栅极氧化层；
在所述半导体衬底的所有各区形成端子结构氧化层；
在所述端子结构氧化层上形成光刻胶图形以限定绝缘区并暴露出从所述有源区到所述间隔物的区域；
利用所述光刻胶图形作为掩模，蚀刻掉所述暴露区；
剥离所述光刻胶图形；
去除所述半导体衬底背面的多余层以暴露出所述半导体衬底；
在所述半导体衬底的所有各区上形成第二导电材料；
在所述第二导电材料上形成光刻胶图形以确定电极；以及
刻蚀掉所述第二导电材料的暴露部分以形成所述电极。
2.根据权利要求1所述的方法，其中所述半导体衬底包括第一层和基础衬底，所述第一层轻掺杂有第一导电类型杂质，所述基础衬底重掺杂有第一导电类型杂质，所述第一沟道和所述第二沟道形成在所述第一层内。
3.根据权利要求1所述的方法，其中沿所述有源区到所述第二沟道方向看所述台地的宽度约在0.2μm至4.0μm之间。
4.根据权利要求1所述的方法，其中所述形成多个第一沟道和第二沟道的步骤包括以下步骤：
在所述半导体衬底上形成氧化层；
在所述氧化层上形成光刻胶图形以限定所述多个第一沟道和所述第二沟道；
进行各向异性蚀刻以将所述光刻胶图形转印为所述氧化层；
去除所述光刻胶图形；
利用所述氧化层作为坚固掩模，进行各向异性蚀刻以蚀刻掉所述半导体衬底；以及
去除所述氧化层。
5.根据权利要求1所述的方法，其中所述第一沟道和所述第二沟道的深度约在0.4μm至10μm之间。
6.根据权利要求1所述的方法，其中所述栅极氧化层约在150埃至3000埃之间。
7.根据权利要求1所述的方法，其中所述第一导电材料是从包括金属、多晶硅和非晶硅的组中选择的材料。
8.根据权利要求1所述的方法，其中所述端子结构氧化层是从包括HTO、LPTEOS、PETEOS以及O3-TEOS的组中选择的。
9.根据权利要求1所述的方法，其中所述背面多余层包括位于所述半导体衬底背面的所述栅极氧化层，所述第一导电材料以及所述端子结构氧化层。
10.根据权利要求1所述的方法，其中所述形成光刻胶图形以限定电极的步骤是确定阳极。
11.根据权利要求2所述的方法，其中所述在所有各区形成第二导电材料的步骤是在所述第一层上形成阳极和在所述半导体衬底的所述背面形成阴极。
12.根据权利要求10所述的方法，其中形成所述阳极以接触所述有源区和所述间隔物，并延伸所述阳极以在部分所述蚀刻端子结构氧化层上形成以致耗尽区的弯曲区离开所述有源区至少2.0μm。
13.一种同时制造沟道MOS器件和端子结构的方法，所述方法包括以下步骤：
提供半导体衬底；
形成：多个第一沟道，用于在半导体衬底的有源区内形成所述沟道MOS器件；以及第二沟道，用于从所述有源区的边界到所述半导体衬底的边缘形成所述端子结构，利用台地将所述第二沟道与所述第一沟道隔开；
进行热氧化工艺以在所述半导体衬底的所有各区形成栅极氧化物；
形成第一导电层以利用第一导电材料回填所述多个第一沟道和所述第二沟道；
利用所述台地的所述半导体衬底的表面作为蚀刻阻挡层进行深蚀刻工艺，并在所述第二沟道的侧壁上形成间隔物；
利用所述台地的所述半导体衬底的所述表面作为蚀刻阻挡层，去除所述栅极氧化层；
通过消耗部分所述半导体衬底和部分所述第一导电层，进行热氧化工艺以形成导电层间氧化层；
利用所述台地的所述半导体衬底的所述表面作为蚀刻阻挡层，去除所述导电层间氧化层；
在所述半导体衬底的所有各区形成端子结构氧化层；
在所述端子结构氧化层上形成光刻胶图形以限定绝缘区并暴露出从所述有源区到所述间隔物的区域；
利用所述光刻胶图形作为掩模，蚀刻掉所述暴露区；
剥离所述光刻胶图形；
去除所述半导体衬底背面的多余层以暴露出所述半导体衬底；
在所述半导体衬底的所有各区上形成第二导电材料以分别在上面和背面形成第一电极和第二电极；
在所述第二导电材料上形成光刻胶图形以限定所述第一电极的位置；以及
刻蚀掉所述第二导电材料的暴露部分以形成所述电极。
14.根据权利要求13所述的方法，其中所述沟道MOS器件是在所述半导体衬底内形成的DMOS晶体管，所述半导体衬底从上层到下层包括第一层、第二层、第三层以及基础衬底，所述第一层重掺杂有p型导电杂质，所述第二层轻掺杂有p型导电杂质，所述第三层轻掺杂有n型导电杂质，所述基础衬底重掺杂有n型导电杂质，在所述第一层内和在所述第二层的上部内形成多个n型导电杂质重掺杂区。
15.根据权利要求13所述的方法，其中所述沟道MOS器件是在所述半导体衬底上形成的IGBT，所述半导体衬底从上层到下层包括第一层、第二层、第三层、第四层和衬底，所述第一层重掺杂有p型导电杂质，所述第二层轻掺杂有p型导电杂质，所述第三层轻掺杂有n型导电杂质，所述第四层重掺杂有n型导电杂质，所述基础衬底重掺杂有p型导电杂质，在所述第一层内和在所述第二层的上部内形成多个n型导电杂质重掺杂区。
16.根据权利要求13所述的方法，其中所述第一沟道和所述第二沟道的深度约在0.4μm至10μm之间并将它们形成在所述第一层、所述第二层以及所述第三层的上部。
17.根据权利要求13所述的方法，其中沿所述有源区到所述第二沟道方向看所述台地的宽度约在0.4μm至10μm之间。
18.根据权利要求13所述的方法，其中所述形成多个第一沟道和第二沟道的步骤包括以下步骤：
在所述半导体衬底上形成氧化层；
在所述氧化层上形成光刻胶图形以限定所述多个第一沟道和所述第二沟道；
进行各向异性蚀刻以将所述光刻胶图形转印为所述氧化层；
去除所述光刻胶图形；
利用所述氧化层作为坚固掩模，进行各向异性蚀刻以蚀刻掉所述半导体衬底；以及
去除所述氧化层。
19.根据权利要求13所述的方法，其中所述栅极氧化层约在150埃至3000埃之间。
20.根据权利要求13所述的方法，其中所述第一导电材料是从包括多晶硅和非晶硅的组中选择的材料。
21.根据权利要求13所述的方法，其中所述端子结构氧化层是从包括LPTEOS、PETEOS和O3-TEOS的组中选择的。
22.根据权利要求13所述的方法，其中所述所述背面多余层包括所述半导体衬底背面上的所述栅极氧化层、所述第一导电材料、所述导电层间氧化层以及所述端子结构氧化层。
23.根据权利要求13所述的方法，其中所述所述形成光刻胶图形以限定第一电极的步骤是确定源极。
24.根据权利要求13所述的方法，其中所述形成光刻胶图形以确定电极的步骤是确定发射极。
25.根据权利要求13所述的方法，其中形成所述第一电极以接触所述有源区和所述间隔物，并延伸所述第一电极以形成在部分所述刻蚀端子结构氧化层上以致耗尽区的弯曲区至少离开所述有源区2μm。
CNB011416793A 2000-09-22 2001-09-24 形成沟槽金属氧化物半导体器件和端子结构的方法 Expired - Lifetime CN1211843C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/668,906 2000-09-22
US09/668,906 US6309929B1 (en) 2000-09-22 2000-09-22 Method of forming trench MOS device and termination structure

Publications (2)

Publication Number Publication Date
CN1348203A true CN1348203A (zh) 2002-05-08
CN1211843C CN1211843C (zh) 2005-07-20

Family

ID=24684229

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011416793A Expired - Lifetime CN1211843C (zh) 2000-09-22 2001-09-24 形成沟槽金属氧化物半导体器件和端子结构的方法

Country Status (4)

Country Link
US (1) US6309929B1 (zh)
EP (1) EP1191602A3 (zh)
JP (2) JP4685297B2 (zh)
CN (1) CN1211843C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333456C (zh) * 2003-10-23 2007-08-22 海力士半导体有限公司 用于制造具有细微图案的半导体装置的方法
CN100570485C (zh) * 2006-07-07 2009-12-16 中国科学院半导体研究所 二维纳米结构深刻蚀方法
CN1695237B (zh) * 2002-09-30 2010-05-05 国际整流器公司 半导体器件处理
CN101197368B (zh) * 2006-12-06 2010-09-22 株式会社电装 半导体器件及其制造方法
CN102130010A (zh) * 2009-12-15 2011-07-20 万国半导体股份有限公司 用高质量的氧化物填充半导体器件大型深沟槽的方法
CN102714215A (zh) * 2009-10-08 2012-10-03 维谢综合半导体有限责任公司 改进的沟槽终端结构
CN101290910B (zh) * 2007-04-20 2012-10-31 半导体元件工业有限责任公司 半导体元件及制造方法
CN103426910A (zh) * 2012-05-24 2013-12-04 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
CN103839780A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN103871840A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN106443401A (zh) * 2016-10-16 2017-02-22 北京工业大学 一种功率mos器件温升和热阻构成测试装置和方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6740951B2 (en) * 2001-05-22 2004-05-25 General Semiconductor, Inc. Two-mask trench schottky diode
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
KR100444492B1 (ko) 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
TW587338B (en) * 2003-05-06 2004-05-11 Mosel Vitelic Inc Stop structure of trench type DMOS device and its formation method
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE10345990B4 (de) * 2003-10-02 2008-08-14 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht
US7064408B2 (en) * 2003-12-10 2006-06-20 Shye-Lin Wu Schottky barrier diode and method of making the same
FR2864345B1 (fr) * 2003-12-18 2006-03-31 St Microelectronics Sa Realisation de la peripherie d'une diode schottky a tranchees mos
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
KR100674948B1 (ko) * 2005-01-20 2007-01-26 삼성전자주식회사 다중 비트의 불휘발성 메모리소자 및 그 제조방법
US7195952B2 (en) * 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
TWI317971B (en) * 2005-08-17 2009-12-01 Int Rectifier Corp A method for fabricating a semiconductor device
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
US7582947B2 (en) * 2005-10-05 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. High performance device design
US20070157516A1 (en) * 2006-01-09 2007-07-12 Fischer Bernhard A Staged modular hydrocarbon reformer with internal temperature management
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
US8026572B2 (en) * 2006-12-06 2011-09-27 Denso Corporation Semiconductor device and method for manufacturing same
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
TWI455209B (zh) * 2009-10-12 2014-10-01 Pfc Device Co 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
KR20110117988A (ko) * 2010-04-22 2011-10-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
TWI455287B (zh) * 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
JP5671966B2 (ja) 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
DE112012002136T5 (de) 2011-05-18 2014-03-13 Vishay-Siliconix Halbleitervorrichtung
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
TWI521693B (zh) 2012-11-27 2016-02-11 財團法人工業技術研究院 蕭基能障二極體及其製造方法
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
JP6267102B2 (ja) * 2014-12-10 2018-01-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
DE102016108934B4 (de) * 2016-05-13 2021-12-09 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
US10756189B2 (en) * 2017-02-10 2020-08-25 Mitsubishi Electric Corporation Semiconductor device
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
IT1230028B (it) * 1988-12-16 1991-09-24 Sgs Thomson Microelectronics Procedimento di fabbricazione di dispositivi semiconduttori mos avvalentesi di un trattamento "gettering" di migliorare caratteristiche, e dispositivi semiconduttori mos con esso ottenuti
JP2912508B2 (ja) * 1992-11-13 1999-06-28 シャープ株式会社 縦型ｍｏｓトランジスタの製造方法
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US5932911A (en) * 1996-12-13 1999-08-03 Advanced Micro Devices, Inc. Bar field effect transistor
JP4164892B2 (ja) * 1997-06-30 2008-10-15 株式会社デンソー 半導体装置及びその製造方法
KR100257070B1 (ko) * 1997-08-14 2000-05-15 김영환 박막트랜지스터 및 이의 제조방법
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
KR100273250B1 (ko) * 1997-12-17 2001-01-15 김영환 박막트랜지스터 및 그 제조방법
JP3417852B2 (ja) * 1998-09-29 2003-06-16 株式会社東芝 電力用素子
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
KR100415490B1 (ko) * 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
US6348712B1 (en) * 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695237B (zh) * 2002-09-30 2010-05-05 国际整流器公司 半导体器件处理
CN1333456C (zh) * 2003-10-23 2007-08-22 海力士半导体有限公司 用于制造具有细微图案的半导体装置的方法
CN100570485C (zh) * 2006-07-07 2009-12-16 中国科学院半导体研究所 二维纳米结构深刻蚀方法
CN101197368B (zh) * 2006-12-06 2010-09-22 株式会社电装 半导体器件及其制造方法
CN101290910B (zh) * 2007-04-20 2012-10-31 半导体元件工业有限责任公司 半导体元件及制造方法
CN102714215A (zh) * 2009-10-08 2012-10-03 维谢综合半导体有限责任公司 改进的沟槽终端结构
CN102130010A (zh) * 2009-12-15 2011-07-20 万国半导体股份有限公司 用高质量的氧化物填充半导体器件大型深沟槽的方法
CN102130010B (zh) * 2009-12-15 2013-07-31 万国半导体股份有限公司 用高质量的氧化物填充半导体器件大型深沟槽的方法
CN103426910A (zh) * 2012-05-24 2013-12-04 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
CN103426910B (zh) * 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
CN103839780A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN103871840A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN103839780B (zh) * 2014-03-17 2017-03-08 上海华虹宏力半导体制造有限公司 沟槽功率器件及其制作方法
CN106443401A (zh) * 2016-10-16 2017-02-22 北京工业大学 一种功率mos器件温升和热阻构成测试装置和方法

Also Published As

Publication number Publication date
JP4685297B2 (ja) 2011-05-18
EP1191602A3 (en) 2004-12-29
JP2010161395A (ja) 2010-07-22
JP5309058B2 (ja) 2013-10-09
JP2002208711A (ja) 2002-07-26
CN1211843C (zh) 2005-07-20
US6309929B1 (en) 2001-10-30
EP1191602A2 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
CN1211843C (zh) 形成沟槽金属氧化物半导体器件和端子结构的方法
CN1209822C (zh) 沟槽金属氧化物半导体器件和端子结构
CN101371343B (zh) 自对准沟槽mosfet结构和制造方法
US5731627A (en) Power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
CN1211844C (zh) 功率mosfet及利用自对准体注入制作其的方法
CN1225796C (zh) 双载子晶体管及其制造方法
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
CN1822398A (zh) 具有垂直势垒的肖特基二极管
KR100304716B1 (ko) 모스컨트롤다이오드및그제조방법
US6110763A (en) One mask, power semiconductor device fabrication process
CN109755322B (zh) 碳化硅mosfet器件及其制备方法
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
CN101043053A (zh) 具有改善性能的功率半导体器件和方法
CN111430453A (zh) 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN1577892A (zh) 高压组件及其制造方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
JP2014508407A (ja) 複数のフローティングゲートを有するトレンチｍｏｓバリアショットキー（ｔｍｂｓ）
CN1132238C (zh) 半导体元件及其制造方法
CN114141874A (zh) 功率半导体器件及其制造方法
CN1799144A (zh) 半导体器件的端子结构及其制造方法
CN116779446A (zh) 屏蔽栅mos器件及其制造方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
KR19990024988A (ko) 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법
KR100289742B1 (ko) 반절연폴리실리콘막을이용한전력반도체장치
CN1723570A (zh) 绝缘栅半导体器件及其新型自对准制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050720